CN113140577A - 一种阵列基板制备方法、阵列基板及显示面板 - Google Patents

一种阵列基板制备方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN113140577A
CN113140577A CN202110429860.7A CN202110429860A CN113140577A CN 113140577 A CN113140577 A CN 113140577A CN 202110429860 A CN202110429860 A CN 202110429860A CN 113140577 A CN113140577 A CN 113140577A
Authority
CN
China
Prior art keywords
layer
protective layer
array substrate
color
color resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110429860.7A
Other languages
English (en)
Other versions
CN113140577B (zh
Inventor
卓恩宗
都桂卿
朱虹玲
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202110429860.7A priority Critical patent/CN113140577B/zh
Publication of CN113140577A publication Critical patent/CN113140577A/zh
Application granted granted Critical
Publication of CN113140577B publication Critical patent/CN113140577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

本发明涉及液晶显示的技术领域，提供了一种阵列基板制备方法、阵列基板及显示面板，其中阵列基板制备方法包括：在第一基板上设置第一金属层；在第一金属层上设置半导体层；在半导体层上设置第二金属层；在第二金属层上设置第一保护层；在第一保护层上设置色阻层；对色阻层进行等离子体处理；在色阻层上设置第二保护层；通过上述技术方案，在设置色阻层后，对色阻层进行离子体处理，有利于将色阻层存放于第一保护层上，避免气泡的产生；同时色阻层置于第一保护层和第二保护层之间，提高了色阻层的可靠性，因此可以减小色阻层的厚度，同样可以减小气泡的产生。

Description

一种阵列基板制备方法、阵列基板及显示面板
技术领域
本发明涉及显示屏的技术领域，更具体地说，是涉及一种阵列基板制备方法、阵列基板及显示面板。
背景技术
COA(color filter on array，阵列上彩色滤光片)技术是将CF(color filter，彩色滤光层)制备在TFT(Thin Film Transistor，薄膜晶体管)基板上，此技术能增加面板开口率，提高透过率，减少寄生电容，同时可应用于高频、高解析度、超大尺寸的产品，提升产品品质。
一般COA产品为求高NTSC色域表现(NTSC，National TelevisionStandardsCommittee，国家电视标准委员会)，只能选择将RGB(色阻材料)设计为厚膜结构，但是在生产工艺上会大幅增加色阻的消耗量，增加生产成本以及材料成本。
然而，解决上述厚膜结构RGB(色阻材料)设计的问题可以采用RGB薄型色阻，可以达到高NTSC色域要求的同时更大幅减少了色阻材料的使用量，但是RGB薄型色阻会带来可靠性降低的问题。
发明内容
本发明的目的在于提供一种阵列基板制备方法、阵列基板及显示面板，以解决现有技术中存在的显示面板采用RGB薄型色阻可靠性降低的技术问题。
为实现上述目的，本发明采用的技术方案是一种阵列基板制备方法，包括：
在第一基板上设置第一金属层；
在第一金属层上设置半导体层；
在半导体层上设置第二金属层；
在第二金属层上设置第一保护层；
在第一保护层上设置色阻层；
对色阻层进行等离子体处理；
在色阻层上设置第二保护层。
具体地，本实施例提供的阵列基板制备方法用于生产制造COA-LCD显示面板，该COA-LCD显示面板的TFT侧结构包括依次层叠的第一基板、第一金属层、半导体层、第二金属层、第一保护层、色阻层、第二保护层和第一导电薄膜层；CF侧结构包括依次层叠的第二基板、黑色遮光层、第二导电薄膜层和隔垫层；然后再将TFT侧结构与CF侧结构贴合，再在TFT侧结构与CF侧结构之间注入液晶，再安装驱动，最后安装背光模组，形成COA-LCD显示面板。
需要进一步解释的是，等离子体处理是通过利用对气体施加足够的能量使之离化成为等离子状态，利用这些活性组分的性质来处理色阻层，从而实现清洁、改性、光刻胶灰化等的目的。等离子体装置包括如下构成：等离子体模块，其由阴极、阳极和外壳构成；气体供应及控制装置，向上述大气压等离子体模块供应气体，并且控制气体供应量；排气装置，排出上述等离子体模块内的气体；冷却装置，冷却上述等离子体模块；以及电源装置，向上述等离子体模块供应电源。
在生产显示面板的过程中，会产生液晶气泡，而液晶气泡分为两种，一种是空气气泡，另一种是真空气泡；空气气泡生成的原因有两种，一种是框胶密封不佳，外界空气渗入导致的液晶气泡，另一种是液晶盒内的有机物在温度或者压力作用下析出气体成分而导致的液晶气泡；真空气泡的产生原因是因为液晶盒内空间过大，液晶量过小而导致，具体地，对液晶盒内空间的影响一般包含色阻厚度、BM(黑色矩阵)厚度、PS(隔垫物)厚度等，而色阻厚度变化，即膜缩量影响液晶盒内空间比较大。
通过上述技术方案，在设置色阻层后，对色阻层进行离子体处理，有利于将色阻层存放于第一保护层上，避免气泡的产生；同时色阻层置于第一保护层和第二保护层之间，提高了色阻层的可靠性，因此可以减小色阻层的厚度，同样可以减小气泡的产生。
在一个实施例中，在上述步骤“对色阻层进行等离子体处理”中，所述等离子体处理具体为氧等离子体处理。
具体地，等离子体的工艺气体为氧气(O2)，氧等离子体可以对色阻层进行亲水化处理，利于将色阻层设置于第一保护层上，同时也利于将第二保护层设置于色阻层上。
在一个实施例中，在上述步骤“对色阻层进行等离子体处理”中，所述氧等离子体处理的源功率为10Kw至14Kw，所述氧等离子体处理的处理时间为7s至30s。
通过采用上述技术方案，经过在该功率范围以及处理时间范围内的等离子体处理后的色阻层的亲水化效果好。
在一个实施例中，在上述步骤“在第二金属层上设置第一保护层”中，所述第一保护层采用沉积的方式设置于所述第二金属层上，所述第一保护层沉积于所述第二金属层的厚度为
Figure BDA0003030967470000031
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第一保护层的CVD机台的参数为：功率为22Kw，成膜速度为
Figure BDA0003030967470000032
成膜厚度为
Figure BDA0003030967470000033
通过采用上述技术方案，通过增加第一保护层的厚度，可以增强电性性能，提高绝缘作用以及保护作用。
在一个实施例中，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层沉积于所述色阻层的厚度为
Figure BDA0003030967470000034
至
Figure BDA0003030967470000035
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第二保护层的CVD机台的第一参数为：功率为12Kw，成膜速度为
Figure BDA0003030967470000041
成膜厚度为
Figure BDA0003030967470000042
第二参数为：功率为12Kw，成膜速度为
Figure BDA0003030967470000043
成膜厚度为
Figure BDA0003030967470000044
通过采用上述技术方案，通过增加第二保护层的厚度，可以增强电性性能，提高绝缘作用以及保护作用。
在一个实施例中，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层沉积的源功率为10Kw至14Kw。
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第二保护层的CVD机台的第三参数为：功率为10Kw，成膜速度为
Figure BDA0003030967470000045
成膜厚度为
Figure BDA0003030967470000046
第四参数为：功率为14Kw，成膜速度为37.5A/s，成膜厚度为
Figure BDA0003030967470000047
通过采用上述技术方案，调整CVD机台的功率，改变第二保护层的致密程度。
在一个实施例中，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层的成膜速度为
Figure BDA0003030967470000048
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第二保护层的CVD机台的第五参数为：功率为12Kw，成膜速度为
Figure BDA0003030967470000049
成膜厚度为
Figure BDA00030309674700000410
第六参数为：功率为12Kw，成膜速度为
Figure BDA00030309674700000411
成膜厚度为
Figure BDA00030309674700000412
通过采用上述技术方案，可以改善第二保护层的膜质。
在一个实施例中，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层沉积于所述色阻层的温度为200℃和220℃。
通过采用上述技术方案，受色阻材料特征的影响，将温度设置为200℃和220℃可以有效保护色阻层。
本发明的另一目的在于提供一种阵列基板，包括第一基板、第一金属层、半导体层、第二金属层、第一保护层、色阻层和第二保护层；在所述第一基板上设置所述第一金属层；在所述第一金属层上设置所述半导体层；在所述半导体层上设置所述第二金属层；在所述第二金属层上设置所述第一保护层；在所述第一保护层上设置所述色阻层；对所述色阻层进行等离子体处理；在所述色阻层上设置所述第二保护层。
本发明的另一目的在于提供一种显示面板，所述显示面板应用上述的阵列基板制备方法生产加工。
通过上述技术方案，在设置色阻层后，对色阻层进行离子体处理，有利于将色阻层存放于第一保护层上，避免气泡的产生；同时色阻层置于第一保护层和第二保护层之间，提高了色阻层的可靠性，因此可以减小色阻层的厚度，同样可以减小气泡的产生。
在一个实施例中，所述第一保护层和所述第二保护层包围所述色阻层。
通过上述技术方案，第一保护层和第二保护层包围色阻层，提高了色阻层的可靠性，因此可以减小色阻层的厚度，同样可以减小气泡的产生。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的阵列基板制备方法的流程图；
图2是本发明实施例提供的阵列基板制备方法的流程示意图；
图3是本发明实施例提供的阵列基板的示意图；
图4是本发明实施例提供的阵列基板的最终结构的示意图。
图中各附图标记为：
1-第一基板；
2-第一金属层；
3-半导体层；
4-绝缘层；
5-第二金属层；
6-第一保护层；
7-色阻层；
8-第二保护层。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接位于另一个元件上或者间接位于另一个元件上。当一个元件被称为“连接于”另一个元件，它可以是直接连接或间接连接至另一个元件。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性或指示技术特征的数量。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。以下结合具体实施例对本发明的具体实现进行更加详细的描述：
如图1至图4所示，本发明实施例提供的一种阵列基板制备方法，包括：
步骤，在第一基板1上设置第一金属层2，具体地，第一基板1可选为玻璃基板，在玻璃基板上设置栅极(第一金属层2)；
步骤，在第一金属层2上设置半导体层3，在第一金属层2和半导体层3之间还设有绝缘层4；
步骤，在半导体层3上设置第二金属层5；
步骤，在第二金属层5上设置第一保护层6；
步骤，在第一保护层6上设置色阻层7；
步骤，对色阻层7进行等离子体处理；
步骤，在色阻层7上设置第二保护层8。
具体地，本实施例提供的阵列基板制备方法用于生产制造COA-LCD显示面板，该COA-LCD显示面板的TFT侧结构包括依次层叠的第一基板1、第一金属层2、半导体层3、第二金属层5、第一保护层6、色阻层7、第二保护层8和第一导电薄膜层；CF侧结构包括依次层叠的第二基板、黑色遮光层、第二导电薄膜层和隔垫层；然后再将TFT侧结构与CF侧结构贴合，再在TFT侧结构与CF侧结构之间注入液晶，再安装驱动，最后安装背光模组，形成COA-LCD显示面板。
需要进一步解释的是，等离子体处理是通过利用对气体施加足够的能量使之离化成为等离子状态，利用这些活性组分的性质来处理色阻层7，从而实现清洁、改性、光刻胶灰化等的目的。等离子体装置包括如下构成：等离子体模块，其由阴极、阳极和外壳构成；气体供应及控制装置，向上述大气压等离子体模块供应气体，并且控制气体供应量；排气装置，排出上述等离子体模块内的气体；冷却装置，冷却上述等离子体模块；以及电源装置，向上述等离子体模块供应电源。
在生产显示面板的过程中，会产生液晶气泡，而液晶气泡分为两种，一种是空气气泡，另一种是真空气泡；空气气泡生成的原因有两种，一种是框胶密封不佳，外界空气渗入导致的液晶气泡，另一种是液晶盒内的有机物在温度或者压力作用下析出气体成分而导致的液晶气泡；真空气泡的产生原因是因为液晶盒内空间过大，液晶量过小而导致，具体地，对液晶盒内空间的影响一般包含色阻厚度、黑色矩阵层厚度、隔垫物厚度、透明导电薄膜厚度、PI厚度等，而色阻厚度变化，即膜缩量影响液晶盒内空间比较大。
通过上述技术方案，在设置色阻层7后，对色阻层7进行离子体处理，有利于将色阻层7存放于第一保护层6上，避免气泡的产生；同时色阻层7置于第一保护层6和第二保护层8之间，提高了色阻层7的可靠性，因此可以减小色阻层7的厚度，同样可以减小气泡的产生。
在一个实施例中，在步骤“对色阻层7进行等离子体处理”中，等离子体处理具体为氧等离子体处理。
具体地，等离子体的工艺气体为氧气(O2)，氧等离子体可以对色阻层7进行亲水化处理，利于将色阻层7设置于第一保护层6上，同时也利于将第二保护层8设置于色阻层7上。
在一个实施例中，在步骤“对色阻层7进行等离子体处理”中，氧等离子体处理的源功率为10Kw至14Kw，氧等离子体处理的处理时间为7s至30s。
通过采用上述技术方案，经过在该功率范围以及处理时间范围内的等离子体处理后的色阻层7的亲水化效果好。
在一个实施例中，在步骤“在第二金属层5上设置第一保护层6”中，第一保护层6采用沉积的方式设置于第二金属层5上，第一保护层6沉积于第二金属层5的厚度为
Figure BDA0003030967470000081
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第一保护层6的CVD机台的参数为：功率为22Kw，成膜速度为
Figure BDA0003030967470000082
成膜厚度为
Figure BDA0003030967470000083
通过采用上述技术方案，通过增加第一保护层6的厚度，可以增强电性性能，提高绝缘作用以及保护作用。
在一个实施例中，在步骤“在色阻层7上设置第二保护层8”中，第二保护层8采用沉积的方式设置于色阻层7上，第二保护层8沉积于色阻层7的厚度为
Figure BDA0003030967470000091
至
Figure BDA0003030967470000092
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第二保护层8的CVD机台的第一参数为：功率为12Kw，成膜速度为
Figure BDA0003030967470000093
成膜厚度为
Figure BDA0003030967470000094
第二参数为：功率为12Kw，成膜速度为
Figure BDA0003030967470000095
成膜厚度为
Figure BDA0003030967470000096
通过采用上述技术方案，通过增加第二保护层8的厚度，可以增强电性性能，提高绝缘作用以及保护作用。
在一个实施例中，在步骤“在色阻层7上设置第二保护层8”中，第二保护层8采用沉积的方式设置于色阻层7上，第二保护层8沉积的源功率为10Kw至14Kw。
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第二保护层8的CVD机台的第三参数为：功率为10Kw，成膜速度为
Figure BDA0003030967470000097
成膜厚度为
Figure BDA0003030967470000098
第四参数为：功率为14Kw，成膜速度为
Figure BDA0003030967470000099
成膜厚度为
Figure BDA00030309674700000910
通过采用上述技术方案，调整CVD机台的功率，改变第二保护层8的致密程度。
在一个实施例中，在步骤“在色阻层7上设置第二保护层8”中，第二保护层8采用沉积的方式设置于色阻层7上，第二保护层8的成膜速度为
Figure BDA00030309674700000911
Figure BDA00030309674700000912
具体地，CVD机台用于将材料沉积于基材的表面上，在本实施例中，沉积第二保护层8的CVD机台的第五参数为：功率为12Kw，成膜速度为
Figure BDA00030309674700000913
成膜厚度为
Figure BDA00030309674700000914
第六参数为：功率为12Kw，成膜速度为
Figure BDA00030309674700000915
成膜厚度为
Figure BDA00030309674700000916
通过采用上述技术方案，可以改善第二保护层8的膜质。
在一个实施例中，在步骤“在色阻层7上设置第二保护层8”中，第二保护层8采用沉积的方式设置于色阻层7上，第二保护层8沉积于色阻层7的温度为200℃和220℃。
通过采用上述技术方案，受色阻材料特征的影响，将温度设置为200℃和220℃可以有效保护色阻层7。
如图3和图4所示，本实施例还提供一种阵列基板，包括第一基板1、第一金属层2、半导体层3、第二金属层5、第一保护层6、色阻层7和第二保护层8；在第一基板1上设置第一金属层2；在第一金属层2上设置半导体层3；在半导体层3上设置第二金属层5；在第二金属层5上设置第一保护层6；在第一保护层6上设置色阻层7；对色阻层7进行等离子体处理；在色阻层7上设置第二保护层8。
具体地，第一基板1可选为玻璃基板，在玻璃基板上述设置栅极(第一金属层2)；在第一金属层2和半导体层3之间还设有绝缘层4.
本实施例还提供一种显示面板，显示面板应用上述的阵列基板制备方法生产加工。
通过上述技术方案，在设置色阻层7后，对色阻层7进行离子体处理，有利于将色阻层7存放于第一保护层6上，避免气泡的产生；同时色阻层7置于第一保护层6和第二保护层8之间，提高了色阻层7的可靠性，因此可以减小色阻层7的厚度，同样可以减小气泡的产生。
在一个实施例中，第一保护层6和第二保护层8包围色阻层7。
通过上述技术方案，第一保护层6和第二保护层8包围色阻层7，提高了色阻层7的可靠性，因此可以减小色阻层7的厚度，同样可以减小气泡的产生。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板制备方法，其特征在于，包括：
在第一基板上设置第一金属层；
在第一金属层上设置半导体层；
在半导体层上设置第二金属层；
在第二金属层上设置第一保护层；
在第一保护层上设置色阻层；
对色阻层进行等离子体处理；
在色阻层上设置第二保护层。
2.如权利要求1所述的阵列基板制备方法，其特征在于，在上述步骤“对色阻层进行等离子体处理”中，所述等离子体处理具体为氧等离子体处理。
3.如权利要求2所述的阵列基板制备方法，其特征在于，在上述步骤“对色阻层进行等离子体处理”中，所述氧等离子体处理的源功率为10Kw至14Kw，所述氧等离子体处理的处理时间为7s至30s。
4.如权利要求1所述的阵列基板制备方法，其特征在于，在上述步骤“在第二金属层上设置第一保护层”中，所述第一保护层采用沉积的方式设置于所述第二金属层上，所述第一保护层沉积于所述第二金属层的厚度为
Figure FDA0003030967460000011
5.如权利要求1所述的阵列基板制备方法，其特征在于，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层沉积于所述色阻层的厚度为
Figure FDA0003030967460000012
至
Figure FDA0003030967460000013
6.如权利要求1所述的阵列基板制备方法，其特征在于，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层沉积的源功率为10Kw至14Kw。
7.如权利要求1所述的阵列基板制备方法，其特征在于，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层的成膜速度为
Figure FDA0003030967460000014
8.如权利要求1所述的阵列基板制备方法，其特征在于，在上述步骤“在色阻层上设置第二保护层”中，所述第二保护层采用沉积的方式设置于所述色阻层上，所述第二保护层沉积于所述色阻层的温度为200℃和220℃。
9.一种阵列基板，其特征在于，包括第一基板、第一金属层、半导体层、第二金属层、第一保护层、色阻层和第二保护层；在所述第一基板上设置所述第一金属层；在所述第一金属层上设置所述半导体层；在所述半导体层上设置所述第二金属层；在所述第二金属层上设置所述第一保护层；在所述第一保护层上设置所述色阻层；对所述色阻层进行等离子体处理；在所述色阻层上设置所述第二保护层。
10.一种显示面板，其特征在于，所述显示面板应用权利要求1至8任一项所述的阵列基板制备方法生产加工。
CN202110429860.7A 2021-04-21 2021-04-21 一种阵列基板制备方法、阵列基板及显示面板 Active CN113140577B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110429860.7A CN113140577B (zh) 2021-04-21 2021-04-21 一种阵列基板制备方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110429860.7A CN113140577B (zh) 2021-04-21 2021-04-21 一种阵列基板制备方法、阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN113140577A true CN113140577A (zh) 2021-07-20
CN113140577B CN113140577B (zh) 2024-01-26

Family

ID=76813487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110429860.7A Active CN113140577B (zh) 2021-04-21 2021-04-21 一种阵列基板制备方法、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN113140577B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467143A (zh) * 2021-06-25 2021-10-01 惠科股份有限公司 阵列基板制造方法、阵列基板以及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013308A1 (en) * 2005-07-08 2007-01-18 Park Dae H Black top green sheet, plasma display panel, and method for manufacturing the same
CN104503127A (zh) * 2014-12-01 2015-04-08 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106940490A (zh) * 2017-05-17 2017-07-11 京东方科技集团股份有限公司 一种彩膜基板及其制备方法、显示装置
CN108319066A (zh) * 2018-02-11 2018-07-24 京东方科技集团股份有限公司 彩膜基板及其制造方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013308A1 (en) * 2005-07-08 2007-01-18 Park Dae H Black top green sheet, plasma display panel, and method for manufacturing the same
CN104503127A (zh) * 2014-12-01 2015-04-08 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106940490A (zh) * 2017-05-17 2017-07-11 京东方科技集团股份有限公司 一种彩膜基板及其制备方法、显示装置
CN108319066A (zh) * 2018-02-11 2018-07-24 京东方科技集团股份有限公司 彩膜基板及其制造方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467143A (zh) * 2021-06-25 2021-10-01 惠科股份有限公司 阵列基板制造方法、阵列基板以及显示面板
CN113467143B (zh) * 2021-06-25 2022-05-06 惠科股份有限公司 阵列基板制造方法、阵列基板以及显示面板

Also Published As

Publication number Publication date
CN113140577B (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
US9159805B2 (en) TFT array substrate and a method for manufacturing the same graphene based display device
US7704806B2 (en) Thin film transistor having silicon nanowire and method of fabricating the same
EP2876676B1 (en) Manufacturing method of array substrate and array substrate and display device
CN101819363B (zh) Tft-lcd阵列基板及其制造方法
CN102629628B (zh) 一种tft阵列基板及其制造方法和液晶显示器
US7645647B2 (en) Thin film transistor and method of fabricating the same
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
KR101293567B1 (ko) 표시장치의 제조방법
CN202142534U (zh) 阵列基板、液晶面板及显示设备
CN101026093A (zh) 形成硅层的方法及使用该硅层的显示基板的制造方法
JP3099274B2 (ja) ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法
CN105470195B (zh) Tft基板的制作方法
WO2017124686A1 (zh) Tft阵列基板结构及其制作方法
US20170255070A1 (en) Liquid Crystal Display Panel, Array Substrate And Manufacturing For The Same
CN113140577B (zh) 一种阵列基板制备方法、阵列基板及显示面板
CN203519954U (zh) 阵列基板及显示装置
US9134559B2 (en) Method for preparing conducting film on ultra-thin glass substrate, LCD substrate, liquid crystal panel and LCD device
CN106816494A (zh) 一种异质结太阳能电池降低串联电阻的方法
CN101814511A (zh) Tft-lcd阵列基板及其制造方法
CN107046003A (zh) 低温多晶硅tft基板及其制作方法
KR20070008873A (ko) 액정 표시 장치, 그의 제조 방법 및 제조 장치
CN102854677A (zh) 阵列基板、阵列基板的制造方法及显示装置
KR20010107720A (ko) 톱 게이트형 ｔｆｔ를 포함하는 액티브 매트릭스 장치의제조 방법 및 제조 장치
CN114678327A (zh) 阵列基板的制作方法、显示面板及显示装置
WO2023070728A1 (zh) 一种显示面板及显示面板制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant