CN113130573B - 显示装置和制造显示装置的方法 - Google Patents

Abstract

提供了显示装置和制造显示装置的方法，该显示装置包括：其中放置有像素的基板，基板包括发光区和与发光区相邻的布线区；形成在基板上位于布线区中的至少一个布线；形成在至少一个布线上的多个绝缘层；形成在多个绝缘层上位于发光区中的阳极电极；形成在阳极电极上并覆盖阳极电极的发光层；以及形成在发光层上的阴极电极，其中，形成在基板上的至少一个布线将信号施加至像素，多个绝缘层覆盖至少一个布线，以及多个绝缘层中的至少一个形成在基板的除发光区的至少一个区域或所有区域之外的区域中。

Description

显示装置和制造显示装置的方法

相关申请的交叉引用

本申请要求于2019年12月31日提交的韩国专利申请第10-2019-0179731号的优先权，该申请的全部内容出于所有目的通过该引用并入本文中。

技术领域

本公开内容涉及显示装置和制造显示装置的方法。

背景技术

构成有机发光二极管显示器的有机发光元件(以下称为发光元件)是自发光的，并且不需要单独的光源，从而减小了显示装置的厚度和重量。另外，有机发光二极管显示器具有诸如低功耗、高亮度和高响应率的高质量特性。

通常，发光元件具有按以下进行堆叠的结构：阳极电极、围绕阳极电极的边缘区的堤、在堤的内部形成在阳极电极上的发光层(emission layer)、以及覆盖发光层和堤的阴极电极。流至发光元件的电流的量由驱动晶体管控制，使得发光元件以所需的亮度发射光。

前述内容仅旨在帮助理解本公开内容的背景，而不旨在表示本公开内容落入本领域技术人员已知的相关技术的范围之内。

发明内容

本公开内容的实施方式旨在提供一种具有无堤结构的显示装置，其中省略了有机发光元件的堤以便减少工艺步骤和制造成本。

本公开内容的实施方式旨在提供一种具有无堤结构的显示装置，该显示装置解决了在阳极电极的边缘区处的过度发光以及光提取效率降低的问题。

根据实施方式，提供了一种显示装置，包括：其中放置有像素的基板，基板包括发光区和与该发光区相邻的布线区；形成在基板上位于布线区中的至少一个布线；形成在至少一个布线上的多个绝缘层；形成在多个绝缘层上位于发光区中的阳极电极；形成在阳极电极上并覆盖阳极电极的发光层；以及形成在发光层上的阴极电极，其中，形成在基板上的至少一个布线将信号施加至像素，多个绝缘层覆盖至少一个布线，以及多个绝缘层中的至少一个形成在基板的除发光区的至少一个区域或所有区域之外的区域中。

所述多个绝缘层可以包括：覆盖至少一个布线的缓冲层；形成在缓冲层上的钝化层；以及形成在缓冲层上方的外涂层(overcoat layer)。

缓冲层可以形成在基板的除发光区的至少一个区域或所有区域之外的区域中，以及钝化层和外涂层可以形成在整个发光区和布线区中。

至少一个区域可以包括发光区的边缘区，以及缓冲层可以形成在发光区的中央区中以及布线区中。

外涂层可以具有以下形状：外涂层的上表面在其中形成有缓冲层的区域中高，并且外涂层的上表面在其中未形成缓冲层的区域中低。

阳极电极可以具有取决于外涂层的上表面的轮廓的形状。

当缓冲层形成在发光区的中央区中以及除发光区的边缘区之外的布线区中时，阳极电极形成为凸形。

当缓冲层形成在除发光区的所有区域之外的布线区中时，阳极电极形成为凹形。

显示装置还可以包括：放置在钝化层与外涂层之间位于发光区中的滤色器。

基板还可以包括其中形成用于驱动像素的电路元件的非发光区，以及显示装置还可以包括：形成在所述非发光区中的缓冲层上的有源层；在有源层上以图案形成的栅极绝缘层；以及形成在栅极绝缘层上的导电层。

缓冲层可以在栅极绝缘层的图案化过程期间、在基板的除至少一个区域或所有区域之外的区域中以图案形成。

显示装置还可以包括：光吸收层，该光吸收层放置在钝化层上位于非发光区中并且包括着色剂。

根据实施方式，提供了一种制造显示装置的方法，该方法包括：在包括发光区、非发光区和布线区的基板的布线区中形成至少一个布线；形成覆盖至少一个布线的缓冲层；在发光区中的缓冲层上形成有源层；在有源层上以图案形成栅极绝缘层；在栅极绝缘层上形成导电层；在基板上方形成外涂层；在发光区中的外涂层上形成阳极电极；形成覆盖阳极电极的发光层；以及在发光层上形成阴极电极，其中，可以通过形成栅极绝缘层，在发光区的至少一个区域或所有区域中蚀刻缓冲层。

至少一个区域可以包括发光区的边缘区，以及在发光区的中央区中以及布线区中可以形成缓冲层。

外涂层可以具有以下形状：外涂层的上表面在其中形成有缓冲层的区域中高，而外涂层的上表面在其中未形成缓冲层的区域中低。

阳极电极可以具有取决于外涂层的上表面的轮廓的形状。

制造显示装置的方法还可以包括：在形成导电层之后，在基板上形成钝化层；以及在发光区中的钝化层上形成滤色器。

实施方式解决了在无堤结构中发光元件的边缘区处的过度发光的问题，从而增加了发光元件的寿命并提高了光提取效率。

附图说明

当结合附图时，根据以下详细描述将更加清楚地理解本公开内容的上述目的和其他目的、特征以及其他优点，其中：

图1是示出根据实施方式的显示装置的配置的框图；

图2是示出图1所示的像素的实施方式的电路图；

图3A和图3B是示出根据实施方式的像素的平面布局的图；

图4是根据实施方式的像素的截面图；

图5是根据另一实施方式的存储电容器的截面图；

图6是示出在具有无堤结构(bankless structure)的显示装置中可能出现的发光元件中的短路问题的图；

图7是示出根据实施方式的形成第一通孔的方法的图；

图8和图9是示出根据实施方式的修复显示装置的方法的图；

图10和图11是示出在修复过程中可能出现的发光元件中的短路问题的图；

图12是示出修复图4和图5所示的像素的方法的图；

图13是示出根据另一实施方式的修复显示装置的方法的图；

图14是示出修复图4和图5所示的像素的方法的图；

图15是沿着图3A的线II-II’截取的截面图；

图16是示出根据其他实施方式的白色像素的平面布局的图；

图17是沿着图16的线III-III’截取的截面图；

图18是沿着图3A的线IV-IV’截取的截面图；

图19是沿着图3A的线V-V’截取的截面图；

图20是作为示例的图19的区域AA的放大图；

图21是作为另一示例的图19的区域AA的放大图；以及

图22是示出根据实施方式的制造显示装置的方法的流程图。

具体实施方式

在下文中，将参照附图描述实施方式。在本说明书中，当元件(区域、层、部件等)被称为在另一元件“上”、“耦接至”另一元件或“与另一元件结合”时，它可以为直接地在其他元件上/耦接至其他元件/与其他元件结合或者其间可以存在中间元件。

相同的附图标记指代相同的元件。在附图中，为了有效地描述技术细节而夸大了元件的厚度、比率和尺寸。术语“和/或”包括相关元件可以限定的一个或更多个组合。

术语“第一”、“第二”等可以用于描述各种元件，但是这些元件不应被解释为限于这些术语。这些术语仅用于将一个元件与其他元件区分开。例如，在不脱离实施方式的范围的情况下，“第一”元件可以被命名为“第二”元件，并且“第二”元件也可以类似地被命名为“第一”元件。如本文所使用的，单数形式“一个(a)”、“一个(an)”和“该(the)”也旨在包括复数形式，除非上下文另外明确指示。

术语“在……下”、“在...下方”、“在...上”、“在……上方”等在本文中用于描述附图所示的一个或更多个元件之间的关系。这些术语是相对概念，并且基于附图中的方向进行描述。

应当理解，诸如“包括”、“具有”等的术语旨在指示说明书中公开的特征、数字、步骤、动作、元件、组件或其组合的存在，而不旨在排除可以存在或可以添加一个或更多个其他特征、数字、步骤、动作、元件、组件或其组合的可能性。

图1是示出根据实施方式的显示装置的配置的框图。

参照图1，显示装置1包括时序控制器10、栅极驱动器20、数据驱动器30、电力供应装置40和显示面板50。

时序控制器10可以从外部接收图像信号RGB和控制信号CS。图像信号RGB可以包括灰度数据。控制信号CS可以包括例如水平同步信号、垂直同步信号和主时钟信号。

时序控制器10可以处理图像信号RGB和控制信号CS以使信号适合于显示面板50的操作条件，从而时序控制器10可以生成并输出图像数据DATA、栅极驱动控制信号CONT1、数据驱动控制信号CONT2和电力供应控制信号CONT3。

栅极驱动器20可以通过多个第一栅极线GL11至GL1n连接至显示面板50的像素(或子像素)PX。栅极驱动器20可以基于从时序控制器10输出的栅极驱动控制信号CONT1来生成栅极信号。栅极驱动器20可以通过多个第一栅极线GL11至GL1n将所生成的栅极信号提供至像素PX。

在各种实施方式中，栅极驱动器20可以通过多个第二栅极线GL21至GL2n进一步连接至显示面板50的像素PX。栅极驱动器20可以通过多个第二栅极线GL21至GL2n将感测信号提供至像素PX。可以提供感测信号以便测量设置在像素PX内部的驱动晶体管和/或发光元件的特性。

数据驱动器30可以通过多个数据线DL1至DLm连接至显示面板50的像素PX。数据驱动器30可以基于从时序控制器10输出的图像数据DATA和数据驱动控制信号CONT2来生成数据信号。数据驱动器30可以通过多个数据线DL1至DLm将所生成的数据信号提供至像素PX。

在各种实施方式中，数据驱动器30可以还通过多个感测线(或参考线)SL1至SLm连接至显示面板50的像素PX。数据驱动器30可以通过多个感测线SL1至SLm将参考电压(感测电压或初始化电压)提供至像素PX，或者可以基于从像素PX反馈的电信号来感测像素PX的状态。

电力供应装置40可以通过多个电力线PL1和PL2连接至显示面板50的像素PX。电力供应装置40可以基于电力供应控制信号CONT3来生成要提供至显示面板50的驱动电压。驱动电压可以包括例如高电位驱动电压ELVDD和低电位驱动电压ELVSS。电力供应装置40可以通过相应的电力线PL1和PL2将所生成的驱动电压ELVDD和ELVSS提供至像素PX。

在显示面板50中，布置了多个像素PX(或称为子像素)。像素PX可以例如以矩阵形式布置在显示面板50上。

像素PX中的每一个可以电连接至相应的栅极线和相应的数据线。这样的像素PX可以发射下述光：所述光具有与分别通过第一栅极线GL11至GL1n和数据线DL1至DLm供应的栅极信号和数据信号对应的亮度。

每个像素PX可以显示第一颜色至第三颜色中的任何一种。在一个实施方式中，每个像素PX可以显示红色、绿色和蓝色中的任何一种。在另一个实施方式中，每个像素PX可以显示青色、品红色和黄色中的任何一种。在各种实施方式中，像素PX可以被构造成显示四种或更多种颜色中的任何一种。例如，每个像素PX可以显示红色、绿色、蓝色和白色中的任何一种。

时序控制器10、栅极驱动器20、数据驱动器30和电力供应装置40可以被构造成单独的集成电路(IC)，或者其中集成有时序控制器10、栅极驱动器20、数据驱动器30和电力供应装置40中的至少一些的IC。例如，数据驱动器30和电力供应装置40中的至少一个可以被构造成与时序控制器10集成的集成电路。

另外，在图1中，栅极驱动器20和数据驱动器30被示出为与显示面板50分开的元件，但是栅极驱动器20和数据驱动器30中的至少一个可以以与显示面板50集成而形成的面板内方式构造。例如，栅极驱动器20可以形成为根据“面板内栅极”(gate-in-panel，GIP)方式与显示面板50集成。

图2是示出图1所示的像素的实施方式的电路图。作为示例，图2示出了连接至第i个第一栅极线GL1i和第j个数据线DLj的像素PXij。

参照图2，像素PX包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST的第一电极(例如，源电极)电连接至第j个数据线DLj，并且开关晶体管ST的第二电极(例如，漏电极)电连接至第一节点N1。开关晶体管ST的栅电极电连接至第i个第一栅极线GL1i。当通过第i个第一栅极线GL1i施加处于栅极导通电平的栅极信号时，开关晶体管ST导通，并且将通过第j个数据线DLj施加的数据信号传输至第一节点N1。

存储电容器Cst的第一电极电连接至第一节点N1，并且存储电容器Cst的第二电极接收高电位驱动电压ELVDD。可以利用与在施加至第一节点N1的电压和高电位驱动电压ELVDD之间的差对应的电压对存储电容器Cst充电。

驱动晶体管DT的第一电极(例如，源电极)接收高电位驱动电压ELVDD，并且驱动晶体管DT的第二电极(例如，漏电极)电连接至发光元件LD的第一电极(例如，阳极电极)。驱动晶体管DT的栅电极电连接至第一节点N1。当通过第一节点N1施加处于栅极导通电平的电压时，驱动晶体管DT导通，并且可以根据提供至栅电极的电压——即，存储在存储电容器Cst中的电压——来控制流向发光元件LD的驱动电流的量。

感测晶体管SST的第一电极(例如，源电极)电连接至第j个感测线SLj，并且感测晶体管SST的第二电极(例如，漏电极)电连接至发光元件LD的第一电极(例如，阳极电极)。感测晶体管SST的栅电极电连接至第i个第二栅极线GL2i。当通过第i个第二栅极线GL2i施加处于栅极导通电平的感测信号时，感测晶体管SST导通，并且将通过第j个感测线SLj施加的参考电压传输至发光元件LD的阳极电极。

发光元件LD输出与驱动电流对应的光。发光元件LD可以输出与红色、绿色和蓝色中的任何一种对应的光。发光元件LD可以是有机发光二极管(OLED)或具有在微米至纳米级范围内的尺寸的超小型无机发光二极管，但是本公开内容不限于此。在下文中，将描述其中发光元件LD是有机发光二极管的实施方式。

在本公开内容中，像素PX的结构不限于图2所示的结构。根据实施方式，像素PX可以还包括用于对驱动晶体管DT的阈值电压进行补偿或者使驱动晶体管DT的栅电极的电压和/或发光元件LD的阳极电极的电压初始化的至少一个元件。

图2示出了其中开关晶体管ST、驱动晶体管和感测晶体管SST是NMOS晶体管的示例，但是本公开内容不限于此。例如，构成每个像素PX的晶体管中的至少一些或全部可以是PMOS晶体管。在各种实施方式中，开关晶体管ST、驱动晶体管DT和感测晶体管SST中的每一个可以被实现成低温多晶硅(LTPS)薄膜晶体管、氧化物薄膜晶体管或低温多晶氧化物(LTPO)薄膜晶体管。

图3A和图3B是示出根据实施方式的像素的平面布局的图。

参照图2、图3A并且连同图3B，显示面板50包括在沿第一方向(例如，像素列方向DR1)延伸的数据线DL与沿第二方向(例如，像素行方向DR2)延伸的第一栅极线GL1和第二栅极线GL2的交叉区域处限定的像素区域PXA。像素PX布置在各个像素区域PXA中。

像素区域PXA中的每一个可以包括发光区EA和非发光区NEA。在发光区EA中，放置有像素PX的发光元件LD。在非发光区NEA中，放置有用于驱动发光元件LD的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST和存储电容器Cst)。发光元件LD由放置在非发光区NEA中的电路元件驱动并且发射特定颜色的光。

可以在像素列之间限定布线区WA。在布线区WA中的每一个中，布置有沿第一方向DR1延伸的数据线DL和感测线SL。数据线DL可以从数据驱动器30接收数据信号。感测线SL可以从数据驱动器30接收参考电压，或者可以将从相应的像素PX输出的电信号传输至数据驱动器30。

在实施方式中，在布线区WA中的一些布线区WA中，可以进一步形成用于将高电位驱动电压ELVDD施加至像素PX的第一电力线PL1。第一电力线PL1可以沿第一方向DR1基本平行于数据线DL和感测线SL延伸。

第一栅极线GL1和第二栅极线GL2沿第二方向DR2延伸穿过非发光区NEA。在本文中，第一栅极线GL1和第二栅极线GL2可以以规则的间隔沿着第一方向DR1布置。

数据线DL、感测线SL、第一电力线PL1、第一栅极线GL1和第二栅极线GL2通过接触孔电连接至电路元件。具体地，数据线DL可以电连接至开关晶体管ST的电极(例如，源电极)，并且感测线SL可以电连接至感测晶体管SST的电极(例如，源电极)。第一栅极线GL1电连接至开关晶体管ST的栅电极，并且第二栅极线GL2电连接至感测晶体管SST的栅电极。

如以上参照图2所描述的，像素PX可以包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST可以包括第一栅电极GE1、第一源电极SE1和第一漏电极DE1。

第一栅电极GE1可以被放置成与形成在有源层ACT中的第一沟道CH1交叠。第一沟道CH1可以是在有源层ACT内的不掺杂有杂质的半导体图案。第一栅电极GE1可以电连接至第一栅极线GL1。例如，第一栅电极GE1可以是在第一栅极线GL1上与第一沟道CH1交叠的区域。

第一源电极SE1可以连接至形成在有源层ACT中的第一沟道CH1的第一侧上的第一源极区域SA1。第一源电极SE1可以进一步通过第一接触孔CT1连接至数据线DL。

第一漏电极DE1可以连接至形成在有源层ACT中的第一沟道CH1的第二侧上的第一漏极区域DA1。第一漏电极DE1可以通过第二接触孔CT2电连接至存储电容器Cst的下电极BE。

驱动晶体管DT可以包括第二栅电极GE2、第二源电极SE2和第二漏电极DE2。

第二栅电极GE2可以被放置成与形成在有源层ACT中的第二沟道CH2交叠。第二栅电极GE2可以通过第三接触孔CT3电连接至存储电容器Cst的下电极BE。

第二源电极SE2可以连接至形成在有源层ACT中的第二沟道CH2的第一侧上的第二源极区域SA2。第二源电极SE2可以通过第四接触孔CT4电连接至第一电力线PL1，通过该第一电力线PL1施加高电位驱动电压ELVDD。在该实施方式中，第二源电极SE2可以基本上构造成设置在布线区WA中的导电图案。

第二漏电极DE2可以连接至形成在有源层ACT中的第二沟道CH2的第二侧上的第二漏极区域DA2。第二漏电极DE2可以电连接至存储电容器Cst的上电极UE。例如，第二漏电极DE2可以形成为与存储电容器Cst的上电极UE集成，并且因此可以形成一个图案。如稍后所述，存储电容器Cst的上电极UE通过第一通孔VIA1连接至发光元件LD的阳极电极AE。因此，驱动晶体管DT的第二漏电极DE2通过存储电容器Cs的上电极UE电连接至发光元件LD的阳极电极AE。

另外，第二漏电极DE2可以通过第五接触孔CT5连接至遮光层LS。因此，当通过使用稍后将描述的修复图案RP来修复像素PX中的缺陷时，修复图案RP和遮光层LS通过激光焊接而连接，并且因此附近像素PX(i+1)j的阳极电极AE与驱动晶体管DT的第二漏电极DE2电连接。

感测晶体管SST可以包括第三栅电极GE3、第三源电极SE3和第三漏电极DE3。

第三栅电极GE3可以被放置成与形成在有源层ACT中的第三沟道CH3交叠。第三栅电极GE3可以电连接至第二栅极线GL2。例如，第三栅电极GE3可以是在第二栅极线GL2上与第三沟道CH3交叠的区域。

第三源电极SE3可以连接至形成在有源层ACT中的第三沟道CH3的第一侧上的第三源极区域SA3。第三源电极SE3可以通过第六接触孔CT6电连接至桥接图案BRP。桥接图案BRP通过第八接触孔CT8电连接至感测线SL。因此，第三源电极SE3可以通过桥接图案BRP而电连接至感测线SL。

第三漏电极DE3可以连接至形成在有源层ACT中的第三沟道CH3的第二侧上的第三漏极区域DA3。另外，第三漏电极DE3可以通过第七接触孔CT7连接至遮光层LS。在该实施方式中，遮光层LS通过第五接触孔CT5连接至驱动晶体管DT的第二漏电极DE2。因此，第三漏电极DE3通过遮光层LS电连接至驱动晶体管DT的第二漏电极DE2。

存储电容器Cst可以包括下电极BE和上电极UE。

下电极BE可以通过第二接触孔CT2电连接至开关晶体管ST的第一漏电极DE1。另外，下电极BE可以通过第三接触孔CT3电连接至驱动晶体管DT的第二栅电极GE2。

在实施方式中，下电极BE可以包括延伸部分EXT以用于连接至驱动晶体管DT的第二栅电极GE2。下电极BE在延伸部分EXT的区域中与第二栅电极GE2交叠，并且通过第三接触孔CT3电连接至第二栅电极GE2。延伸部分EXT的其他区域被放置成不与稍后将描述的第二导电层和发光元件LD的阳极电极AE交叠。因此，当通过利用激光束切割延伸部分EXT而使第二栅电极GE2和阳极电极AE电分隔开并且修复像素PX中的缺陷时，防止了在导电层之间以及/或者在发光元件LD的阳极电极AE与阴极电极CE之间的电短路。

上电极UE以其至少一个区域覆盖下电极BE的方式形成。在上电极UE与下电极BE之间存储了与两个电极之间的电位差对应的电荷，使得上电极UE和下电极BE可以操作为存储电容器Cst。

上电极UE和下电极BE交叠的区域可以确定存储电容器Cst的电容。因此，上电极UE和下电极BE可以具有用于满足存储电容器Cst所需电容的面积(尺寸)。

在实施方式中，在像素PX发射白色光的情况下，重要的是确保像素PX的开口面积而不是存储电容器Cst的电容。在该实施方式中，可以将发射白色光的像素PX的上电极UE和下电极BE的面积设置为小于发射另一颜色光的像素的上电极和下电极的面积。因此，可以增大存储电容器Cst与驱动晶体管DT之间的开口区域的尺寸。在发光元件LD的阳极电极AE延伸至非发光区NEA的开口区域的情况下，由发光元件LD生成的光通过延伸的开口区域发射至外部。

上电极UE可以通过第五接触孔CT5电连接至驱动晶体管DT的第二漏电极DE2。另外，上电极UE可以通过第一通孔VIA1电连接至发光元件LD的阳极电极AE。

如上所述的存储电容器Cst通过下电极BE连接至驱动晶体管DT的第二栅电极GE2。在驱动晶体管DT之上，可以形成稍后将描述的发光元件LD的阴极电极CE。在本文中，可以在驱动晶体管DT的第二栅电极GE2与阴极电极CE之间形成电场，这可以降低电连接至第二栅电极GE2的存储电容器Cst的充电率。换句话说，可以形成具有第二栅电极GE2作为第一电极以及具有阴极电极CE作为第二电极的寄生电容器。如在该实施方式中那样，在第二栅电极GE2电连接至存储电容器Cst的下电极BE而不是上电极UE的情况下，从寄生电容器到存储电容器Cst的电路径相对较长，并且因此，可以减小寄生电容器的影响。另外，因为存储电容器Cst的下电极BE形成在显示面板50的基板上，所以可以防止在第二栅电极GE2与阴极电极CE之间形成电场，从而去除寄生电容。

发光元件LD可以包括阳极电极AE、阴极电极CE以及放置在阳极电极AE与阴极电极CE之间的发光层EML。在实施方式中，可以以在发光区EA中彼此交叠的方式放置阳极电极AE、发光层EML和阴极电极CE。

阳极电极AE可以通过第一通孔VIA1连接至存储电容器Cst的上电极UE。在阳极电极AE上，可以放置发光层EML和阴极电极CE。通常，阳极电极AE形成在发光区EA中。然而，为了与存储电容器Cst的上电极UE接触，阳极电极AE的至少一个区域可以延伸至非发光区NEA。

在实施方式中，在像素PX显示白色的情况下，阳极电极AE可以广泛地延伸至非发光区NEA。在本文中，从实现为底部发射型的发光元件LD生成的光可以通过放置在非发光区NEA中的电路元件之间的开口区域被发射至外部。

发光层EML和阴极电极CE被广泛地(wide)形成在发光区EA和非发光区NEA中。在本文中，阴极电极CE直接地覆盖阳极电极AE。

在实施方式中，像素PX可以进一步包括修复图案RP。修复图案RP以其区域不与附近像素PX(i+1)j的阳极电极AE交叠而与遮光层LS交叠的方式放置。

在本文中，修复图案RP的上述区域以外的区域通过第二通孔VIA2与附近像素PX(i+1)j的阳极电极AE电连接。为了电连接至附近像素PX(i+1)j的阳极电极AE，修复图案RP可以放置在非发光区NEA内的附近像素PX(i+1)j的阳极电极AE附近。

由于修复图案RP被放置在非发光区NEA内附近像素PX(i+1)j的阳极电极AE附近，因此被放置成与修复图案RP的区域交叠的遮光层LS可以具有从与驱动晶体管DT交叠的部分广泛地延伸至该区域的区域。

通常，如上所述的修复图案RP可以是具有沿第二方向DR2延伸的条形的岛状电极。然而，修复图案RP的形状不限于此，并且可以根据其他元件——包括遮光层LS和阳极电极AE——的相对布置状态进行各种修改。

作为示例，图3A和图3B示出了具有包括白色像素W的WRGB结构的显示装置1。然而，上述实施方式不仅仅应用于具有WRGB结构的显示装置1。即，在上述实施方式中，与白色像素W不相关的各种特征可以应用于具有不包括白色像素W的RGB结构或RGBG结构的显示装置。另外，在上述实施方式中可以将与白色像素W有关的各种特征应用于具有WRGB结构的显示装置1以及具有包括白色像素W的各种结构的显示装置。

在下文中，将参照附图更详细地描述根据实施方式的像素PX的堆叠结构(截面结构)。

图4是根据实施方式的像素的截面图。具体地，图4是沿着图3B的线I-I’截取的截面图。

参照图3A和图3B并且连同图4，显示面板50可以包括基板SUB、电路元件层和发光元件层。

基板SUB是显示面板50的基板构件，并且可以是透光基板。基板SUB可以是包括玻璃或钢化玻璃的刚性基板，或者可以是由塑料材料制成的柔性基板。例如，基板SUB可以由诸如聚酰亚胺、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)等的塑料材料制成。然而，基板SUB的材料不限于此。

在基板SUB上，限定像素区域PXA。像素区域PXA可以被限定为包括放置在电路元件层处的至少一个电路元件和放置在发光元件层处的发光元件LD的区域。所述至少一个电路元件和发光元件LD可以构成一个像素PX。

电路元件层形成在基板SUB上，并且可以包括构成像素PX的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst等)和布线。

首先，可以在基板SUB上放置第一导电层。第一导电层可以包括遮光层LS和存储电容器Cst的下电极BE。

当从上方观察时，遮光层LS以与驱动晶体管DT的半导体图案特别是第二沟道CH2交叠的方式放置，并且因此可以保护氧化物半导体装置免受外部光的影响。在实施方式中，遮光层LS可以通过第五接触孔CT5进一步连接至驱动晶体管DT的第二漏电极DE2。因此，当通过使用稍后将描述的修复图案RP来修复像素PX中的缺陷时，修复图案RP和遮光层LS通过激光焊接连接，并且因此，附近像素PX(i+1)j的阳极电极AE与驱动晶体管DT的第二漏电极DE2电连接。

下电极BE可以通过第二接触孔CT2电连接至开关晶体管ST的第一漏电极DE1。另外，下电极BE可以通过第三接触孔CT3电连接至驱动晶体管DT的第二栅电极GE2。

在实施方式中，下电极BE可以包括延伸部分EXT以用于连接至驱动晶体管DT的第二栅电极GE2。下电极BE在延伸部分EXT的区域中与第二栅电极GE2交叠，并且通过第三接触孔CT3电连接至第二栅电极GE2。延伸部分EXT的另一区域被放置成不与电路元件的另一电极以及发光元件LD的阳极电极AE交叠。因此，当通过利用激光切割延伸部分EXT而使第二栅电极GE2和阳极电极AE电分隔开并且修复像素PX中的缺陷时，防止了在其他电极之间和/或在发光元件LD的阳极电极AE与阴极电极CE之间的电短路。

在布线区WA中，第一导电层可以进一步包括数据线DL、感测线SL和第一电力线PL1。数据线DLj通过第一接触孔CT1连接至开关晶体管ST的第一源电极SE1。通过桥接图案BRP，感测线SL连接至感测晶体管SST的第三源电极SE3。第一电力线PL1通过第四接触孔CT4连接至驱动晶体管DT的第二源电极SE2。

在各种实施方式中，在基板SUB上可以进一步设置未示出的导线和/或电极，例如，通过其施加低电位驱动电压ELVSS的第二电力线PL2、辅助电极等。

缓冲层BUF被设置在基板SUB上以覆盖遮光层LS、存储电容器Cst的下电极BE和布线。缓冲层BUF可以防止离子或杂质从基板SUB扩散，并且可以阻止水分渗透。另外，缓冲层BUF可以增强基板SUB的表面的平坦度。缓冲层BUF可以包括诸如氧化物、氮化物等的无机材料、有机材料或有机-无机化合物。缓冲层BUF可以形成为单层或多层结构。例如，缓冲层BUF可以具有按硅氧化物、硅氮化物和硅氧化物的顺序的三个或更多个层的结构。在另一个实施方式中，可以省略缓冲层BUF。

有源层ACT可以形成在缓冲层BUF上。有源层ACT可以由基于硅的半导体材料或基于氧化物的半导体材料制成。作为基于硅的半导体材料，可以使用非晶硅或多晶硅。作为基于氧化物的半导体材料，可以使用四元金属氧化物，例如铟锡镓锌氧化物(InSnGaZnO)；三元金属氧化物，例如铟镓锌氧化物(InGaZnO)、铟锡锌氧化物(InSnZnO)、铟铝锌氧化物(InAlZnO)、锡镓锌氧化物(SnGaZnO)、铝镓锌氧化物(AlGaZnO)或锡铝锌氧化物(SnAlZnO)；或者二元金属氧化物，例如铟锌氧化物(InZnO)、锡锌氧化物(SnZnO)、铝锌氧化物(AlZnO)、锌镁氧化物(ZnMgO)、锡镁氧化物(SnMgO)、铟镁氧化物(InMgO)、铟镓氧化物(InGaO)、铟氧化物(InO)、锡氧化物(SnO)或锌氧化物(ZnO)。

有源层ACT可以包括：包含p型或n型杂质的第一源极区域SA1至第三源极区域SA3以及第一漏极区域DA1至第三漏极区域DA3；以及分别形成在第一源极区域SA1至第三源极区域SA3与第一漏极区域DA1至第三漏极区域DA3之间的第一沟道CH1至第三沟道CH3。

第二导电层被放置在有源层ACT上。可以在有源层ACT与第二导电层之间插入栅极绝缘层GI。栅极绝缘层GI可以是硅氧化物(SiOx)、硅氮化物(SiNx)或者是硅氧化物(SiOx)和硅氮化物(SiNx)的多层。

第二导电层可以包括栅电极GE1、GE2和GE3、源电极SE1、SE2和SE3以及漏电极DE1、DE2和DE3。栅电极GE1、GE2和GE3可以被放置成分别与有源层ACT中的相应的沟道CH1、CH2和CH3交叠。栅电极GE1、GE2和GE3中的至少一些栅电极GE1和GE3形成为与电连接至栅电极GE1和GE3的布线GL1和GL2集成，从而形成一个图案。

第二导电层可以进一步包括存储电容器Cst中的上电极UE。上电极UE以其至少一个区域覆盖下电极BE的方式形成。在上电极UE和下电极BE之间，存储了与两个电极之间的电位差对应的电荷，使得上电极UE和下电极BE可以操作为存储电容器Cst。

上电极UE可以通过第五接触孔CT5电连接至驱动晶体管DT的第二漏电极DE2。另外，上电极UE可以通过第一通孔VIA1电连接至发光元件LD的阳极电极AE。

如上所述的存储电容器Cst通过下电极BE连接至驱动晶体管DT的第二栅电极GE2。在驱动晶体管DT上方，可以形成稍后将描述的发光元件LD的阴极电极CE。在本文中，可以在驱动晶体管DT的第二栅电极GE2与阴极电极CE之间形成电场，这可以降低电连接至第二栅电极GE2的存储电容器Cst的充电率。换句话说，可以形成具有第二栅电极GE2作为第一电极以及具有阴极电极CE作为第二电极的寄生电容器。如该实施方式中那样，在第二栅电极GE2电连接至存储电容器Cst的下电极BE而不是上电极UE的情况下，从寄生电容器至存储电容器Cst的电路径相对较长，并且因此，可以减小寄生电容器的影响。另外，因为在显示面板50的基板上形成有存储电容器Cst的下电极BE，所以防止了在第二栅电极GE2与阴极电极CE之间的电场的形成，从而去除了寄生电容。

第二导电层可以进一步包括桥接图案BRP。桥接图案BRP可以将感测晶体管SST的第三源电极SE3和感测线SL电连接。

第二导电层可以进一步包括修复图案RP。修复图案RP以其区域不被附近像素PX(i+1)j的阳极电极AE交叠而是与遮光层LS交叠的方式放置。在本文中，修复图案RP的除上述区域以外的区域通过第二通孔VIA2电连接至附近像素PX(i+1)j的阳极电极AE。

第一导电层和第二导电层可以由选自以下的任意一种或者两种或更多种的合金制成：钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)。另外，第一导电层和第二导电层可以是由选自由以下组成的组中的任意一种或者两种或更多种的合金构成的多层：钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)。例如，第一导电层和第二导电层可以是钼和铝钕或者钼和铝的两层。

电路元件层可以被钝化层PAS覆盖。钝化层PAS可以覆盖第二导电层和缓冲层BUF和有源层ACT的未被第二导电层覆盖的暴露区域。钝化层PAS可以是用于保护下层元件的绝缘膜，并且可以是硅氧化物(SiOx)膜、硅氮化物(SiNx)膜或硅氧化物(SiOx)膜和硅氮化物(SiNx)膜的多层。在各种实施方式中，可以省略钝化层PAS。

在钝化层PAS上，可以形成外涂层OC。外涂层OC可以是用于减小下层结构的水平差异的平坦化膜，并且可以由诸如聚酰亚胺、苯并环丁烯系列树脂、丙烯酸酯等的有机材料构成。

在实施方式中，在钝化层PAS与外涂层OC之间可以形成滤色器(未示出)。滤色器可以形成在发光区EA中。滤色器是对波长进行选择的滤光器，该滤光器通过透射特定波长带中的光并阻挡其他特定波长带中的光来选择性地仅透射部分波长带的入射光。滤色器可以由包含着色剂例如颜料、染料等的光敏树脂制成。在发光区EA中，通过滤色器的光可以具有红色、绿色和蓝色中的任何一种。在像素PX显示白色的情况下，对于像素PX可以省略滤色器。

上面已经描述了在钝化层PAS与外涂层OC之间形成滤色器，但是该实施方式不限于此。即，在发光元件LD为顶部发射型的情况下，可以在稍后将描述的发光元件层的上层处形成滤色器。

发光元件层形成在外涂层OC上，并且包括发光元件LD。发光元件LD可以包括阳极电极AE、发光层EML和阴极电极CE。

阳极电极AE和阴极电极CE中的至少一个可以是透射电极，并且至少另一个可以是反射电极。例如，在发光元件LD是底部发射型的情况下，阳极电极AE可以是透射电极，以及阴极电极CE可以是反射电极。相反，在发光元件LD是顶部发射型的情况下，阳极电极AE可以是反射电极，以及阴极电极CE可以是透射电极。在另一示例中，在发光元件LD是双发射型的情况下，阳极电极AE和阴极电极CE两者都可以是透射电极。在下文中，以发光元件LD为底部发射型的情况作为示例，将描述发光元件LD的详细配置。

阳极电极AE形成在外涂层OC上。阳极电极AE通过贯穿外涂层OC和钝化层PAS的第一通孔VIA1电连接至存储电容器Cst的上电极UE。通过存储电容器Cst，阳极电极AE可以电连接至驱动晶体管DT的第二漏电极DE2。如上所述，当第一通孔VIA1形成为与存储电容器Cst的上电极UE接触时——该上电极UE具有比其他电极相对大的面积，第一通孔VIA1周围的电位差的影响减小。

阳极电极AE可以由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)等的透明导电材料制成。在阳极电极AE是反射电极的情况下，阳极电极AE可以包括反射层。反射层可以由铝(Al)、铜(Cu)、银(Ag)、镍(Ni)或其合金制成。在实施方式中，反射层可以由银、钯和铜的合金(APC)构成。

发光层EML形成在阳极电极AE上。在该实施方式中，显示装置1具有无堤形式。在该实施方式中，发光层EML以直接地覆盖阳极电极AE的方式形成。发光层EML可以被广泛地形成在发光区EA和非发光区NEA中。

发光层EML可以具有包括光生成层的多层薄膜结构。在本文中，由光生成层生成的光的颜色可以是白色、红色、蓝色、绿色等，但不限于此。

光生成层可以包括例如空穴传输层HTL、有机发光层和电子传输层ETL。空穴传输层将从阳极电极AE注入的空穴顺利地传输至有机发光层。有机发光层可以由包含磷光或荧光材料的有机材料制成。电子传输层将从阴极电极CE注入的电子顺利地传输至有机发光层。除了空穴传输层、有机发光层和电子传输层之外，发光层EML还可以包括空穴注入层HIL、空穴阻挡层HBL、电子注入层EIL和电子阻挡层EBL。

发光层EML可以以两个或更多个堆叠的级联结构形成。在这种情况下，堆叠中的每一个可以包括空穴传输层、有机发光层和电子传输层。在以两个或更多个堆叠的级联结构形成发光层EML的情况下，在堆叠之间形成电荷生成层。电荷生成层可以包括n型电荷生成层和p型电荷生成层。n型电荷生成层位于下部堆叠附近。p型电荷生成层形成在n型电荷生成层上，并且因此位于上部堆叠附近。n型电荷生成层将电子注入至下部堆叠中，以及p型电荷生成层将空穴注入至上部堆叠中。n型电荷生成层可以是通过将碱金属例如锂(Li)、钠(Na)、钾(K)或铯(Cs)或者碱土金属例如镁(Mg)、锶(Sr)、钡(Ba)或镭(Ra)掺杂至具有电子传输能力的有机主体材料中而获得的有机层。p型电荷生成层可以是通过将掺杂剂掺杂至具有空穴传输能力的有机主体材料中而获得的有机层。

阴极电极CE形成在发光层EML上。阴极电极CE可以广泛地形成在发光区EA和非发光区NEA中。

阴极电极CE可以由能够透射光的透明导电材料(TCO)或者诸如钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)及其合金的半透射导电材料制成。在阴极电极CE由半透射导电材料制成的情况下，发光效率由于微腔而可以提高。

参照图3A、图3B并连同图4，在该实施方式中，阳极电极AE的至少一个区域延伸至非发光区NEA，以便与电路元件接触。由于发光层EML和阴极电极CE堆叠在阳极电极AE的整个区域上，因此在非发光区NEA中可能发生不期望的发光(漏光现象)。在非发光区NEA中，为了防止由发光元件LD生成的光发射至外部，在该实施方式中，还包括了形成在钝化层PAS与外涂层OC之间并且在非发光区NEA中的光吸收层LA。

光吸收层LA可以包含着色剂例如颜料、染料等，其通过透射特定波长带中的光并且阻挡其他特定波长带中的光来选择性地仅透射部分波长带的入射光。光吸收层LA可以具有其中堆叠至少两个颜料层的结构，以便吸收由发光元件LD生成的光。例如，光吸收层LA可以包括：第一吸收层，其包含第一颜色的颜料；以及第二吸收层，其包含与第一颜色不同的第二颜色的颜料。在实施方式中，第一颜色可以是红色，以及第二颜色可以是蓝色，但不限于此。如上所述，在包含不同颜色的颜料的吸收层交叠的情况下，通过反射发光效应(例如，黑色发光效应)有效地阻挡了漏光现象。

上述光吸收层LA由与滤色器相同的材料构成，并且可以通过与滤色器相同的处理形成。即，可以通过单个掩模处理来一起形成包含相同颜色的颜料的滤色器和光吸收层LA。例如，当形成包含第一颜色的颜料的滤色器时，一起形成光吸收层LA的第一吸收层。当形成包含第二颜色的颜料的滤色器时，一起形成光吸收层LA的第二吸收层。因此，该实施方式使得可以在不需要用于生成光吸收层LA的单独的附加处理的情况下防止无堤结构中的漏光现象。

可以在非发光区NEA的整个区域中形成光吸收层LA。然而，该实施方式不限于此。根据实现方式，可以在非发光区NEA内的阳极电极AE上形成光吸收层LA。在实施方式中，在像素PX显示白色的情况下，可以不在像素PX中形成光吸收层LA。

当在非发光区NEA的整个区域中形成光吸收层LA时，以穿透光吸收层LA的方式形成第一通孔VIA1和第二通孔VIA2。替选地，可以以不形成在第一通孔VIA1和第二通孔VIA2周围的方式来构造光吸收层LA。

图5是根据另一实施方式的存储电容器的截面图。

如以上参照3A、图3B和图4所述，在实施方式中，存储电容器Cst可以由形成在第一导电层处的下电极BE和形成在第二导电层处的上电极UE构成。在下电极BE与上电极UE之间，插入有缓冲层BUF和栅极绝缘层GI。

在下电极BE与上电极UE之间插入有两个绝缘层的情况下，电极BE与电极UE之间的距离相对较长，导致存储电容器Cst的电容减小。为了确保期望的电容，需要增加下电极BE和上电极UE的面积。然而，当存储电容器Cst的面积增加时，像素PX的尺寸增加，并且因此难以实现高分辨率显示装置。另外，在像素PX显示白色的情况下，难以确保开口率。

为了解决该问题，在实施方式中，存储电容器Cst的上电极UE可以具有其中有源层ACT和第二导电层TGA交叠的多层结构。在本文中，缓冲层BUF插入在下电极BE与上电极UE之间。

与图4的实施方式相比，在图5所示的实施方式中，在存储电容器Cst的下电极BE和上电极UE之间仅插入一个绝缘层。因此，电极之间的距离相对减小，从而可以提高存储电容器Cst的电容。因此，防止了存储电容器Cst的面积的增加，并且因此，像素PX的尺寸减小并且确保了白色像素的开口率。

图6的(a)至图6的(d)是示出发光元件中的短路问题的图，该短路问题可能出现在具有无堤结构的显示装置中。图7是示出根据实施方式形成第一通孔的方法的图。

如上所述，发光元件LD的阳极电极AE可以通过穿过外涂层OC和钝化层PAS的第一通孔VIA1连接至存储电容器Cst的上电极UE。第一通孔VIA1可以通过光致抗蚀剂(PR)处理和湿法蚀刻处理形成。

具体地，如图6的(a)所示，在钝化层PAS上，可以通过使用掩模(光刻)来曝光和显影外涂层OC。在文本中，可以以在与第一通孔VIA1对应的区域处不形成外涂层OC的方式对掩模进行构图。在其上未形成外涂层OC的暴露的钝化层PAS上，可以去除外涂层OC的残余膜。

之后，可以在暴露的钝化层PAS中形成钝化孔。具体地，如图6的(b)所示，通过施加的具有与第一通孔VIA1对应的开口的掩模，施加能够选择性地蚀刻钝化层PAS的选择性蚀刻剂，从而形成钝化孔。

之后，如图6的(c)所示，外涂层OC被蚀刻以去除钝化孔周围的外涂层OC。随着去除外涂层OC，钝化孔完全地暴露于外部，并且形成穿过外涂层OC和钝化层PAS的第一通孔VIA1。

在具有无堤结构的显示装置1中，外涂层OC以比具有堤的结构厚的方式形成。例如，外涂层OC可以具有大约4.5μm的厚度。随着外涂层OC变厚，通过蚀刻去除外涂层OC的速率降低，并且因此外涂层OC保留在与钝化孔的边缘相邻的区域处。另外，当外涂层OC被蚀刻时，该侧面被过度地蚀刻，导致底切的形成。由于外涂层OC的保留和钝化孔周围的底切，会在第一通孔VIA1的侧壁处形成外涂层OC与钝化层PAS之间的间隙GAP。

在形成第一通孔VIA1之后，可以在外涂层OC上顺序地堆叠阳极电极AE、发光层EML和阴极电极CE。在本文中，阳极电极AE、发光层EML和阴极电极CE可以堆叠在第一通孔VIA1的内部，并且可以填充在第一通孔VIA1的侧壁处形成的间隙的内部。

具有相对良好的阶梯覆盖特性的阳极电极AE和阴极电极CE可以在间隙周围连续地形成，而不会由于外涂层OC的底切而被分隔开。然而，具有相对差的阶梯覆盖特性的发光层EML由于底切可能会在间隙周围分隔开。当发光层EML分隔开时，如图6的(d)所示，阳极电极AE和阴极电极CE可能在间隙内部具有电短路。

为了防止发光元件LD中的这种短路错误，在实施方式中，第一通孔VIA1可以以穿透光吸收层LA的方式形成。即，可以沿着第一通孔VIA1的边缘形成光吸收层LA。

光吸收层LA由于材料特性而在蚀刻期间不会被过度地蚀刻，并且因此不形成底切。蚀刻部分具有正锥形状。因此，在钝化层PAS、光吸收层LA和外涂层OC的层之间不形成间隙，并且可以在蚀刻部分处连续地形成发光层EML和阴极电极CE。

在实施方式中，在围绕第一通孔VIA1的边缘的区域中，光吸收层LA可以被构造为如图7所示的包含蓝色的颜料的单个吸收层。蓝色的颜料具有通过蚀刻形成正锥形部分的相对良好的能力。因此，通过在第一通孔VIA1的周围形成包含蓝色的颜料的单个吸收层，可以防止在发光元件LD的阳极电极AE与阴极电极CE之间的短路的问题。

参照图4的实施方式，在围绕第一通孔VIA1的边缘的区域中，光吸收层LA可以被构造为包含蓝色的颜料的单个吸收层。在剩余区域中，光吸收层LA可以被构造为多层，所述多层包括：第一吸收层，其包含红色的颜料；以及第二吸收层，其包含蓝色的颜料。

图8和图9是示出根据实施方式的修复显示装置的方法的图。图10和图11是示出在修复过程中可能出现的发光元件中的短路的问题的图。图12是示出修复图4和图5所示的像素的方法的图。

图8和9示出了沿第一方向DR1彼此靠近布置的两个像素PXij和PX(i+1)j。像素PXij和PX(i+1)j布置在第j像素列中，并且共同连接至第j数据线DLj。另外，在像素PXij和PX(i+1)j中，第一像素PXij放置在第i像素行中，并且连接至第i栅极线GL1i和GL2i。第二像素PX(i+1)j放置在第i+1像素行中，并且连接至第i+1栅极线GL1(i+1)和GL2(i+1)。

参照图8和图9，显示面板50包括在沿第一方向DR1延伸的数据线(DLj)以及沿第二方向DR2延伸的栅极线(GL1i、GL1(i+1)、GL2i、和GL2(i+1))的交叉区域处限定的多个像素区域PXA。在像素区域PXA中，放置有像素PXij和PX(i+1)j。

像素区域PXA可以包括发光区EA和非发光区NEA。在发光区EA中，放置有像素PXij和PX(i+1)j的发光元件LD。非发光区NEA包括用于驱动发光元件LD的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST和存储电容器Cst)。发光元件LD由放置在非发光区NEA中的电路元件驱动并且发射特定颜色的光。

在沿第二方向DR2相邻的像素区域PXA之间，可以限定布线区WA。在布线区WA中，布置有沿第一方向DR1延伸的数据线(DLj)和感测线(SLj)。第一栅极线GL1i和GL1(i+1)以及第二栅极线GL2i和GL2(i+1)沿第二方向DR2跨非发光区NEA延伸。

数据线(DLj)、感测线(SLj)、第一栅极线GL1i和GL1(i+1)以及第二栅极线GL2i和GL2(i+1)通过接触孔电连接至电路元件。具体地，数据线(DLj)可以电连接至开关晶体管ST的电极(例如，源电极)。感测线(SLj)可以电连接至感测晶体管SST的电极(例如，源电极)。第一栅极线GL1i和GL1(i+1)电连接至开关晶体管ST的栅电极，以及第二栅极线GL2i和GL2(i+1)电连接至感测晶体管SST的栅电极。

在各种实施方式中，随着切割驱动线中的至少一者或一些，在对应的像素PXij和PX(i+1)j中可能出现诸如黑点等的缺陷。例如，如图9所示，可能切断第一像素PXij的开关晶体管ST与第j数据线DLj之间的线、第一像素PXij的感测晶体管SST与第j感测线SLj之间的线、以及/或者第一像素PXij的驱动晶体管DT与通过其供应高电位驱动电压ELVDD的第一电力线PL1之间的线。然后，正确的驱动电流未被施加至第一像素PXij，并且第一像素PXij的发光元件LD不发光，因此可以看到暗点。

为了修复有缺陷的像素PXij，第一像素PXij的发光元件LD的阳极电极AE可以电连接至与第一像素PXij相邻的第二像素PX(i+1)j的发光元件LD的阳极电极AE，如图9所示。然后，将第二像素PX(i+1)j的驱动电流施加至第一像素PXij的发光元件LD。因此，第一像素PXij可以响应于与第二像素PX(i+1)j相同的数据信号而发射光，从而修复暗点缺陷。

可以通过激光焊接执行修复过程。具体地，可以通过用激光束照射在第一像素PXij的非发光区NEA中提供的任何修复图案以去除置入在修复图案RP与第二像素PX(i+1)j的阳极电极AE之间的绝缘膜，并且通过在修复图案与第二像素PX(i+1)j的阳极电极AE之间形成电连接来执行修复过程。

如以上参照图5所描述的，像素PXij和PX(i+1)j包括基板SUB、依次堆叠在基板SUB上的缓冲层BUF和栅极绝缘层GI、第二导电层TGA以及钝化层PAS。在钝化层PAS上，堆叠有发光元件LD的阳极电极AE、发光层EML和阴极电极CE。在显示装置1设置有堤的情况下，在像素PXij和PX(i+1)j的非发光区NEA中，可以在阳极电极AE与发光层EML之间形成用于限定发光区EA的堤BNK。

如图10所示，在非发光区NEA中形成有堤BNK的情况下，使用其来照射非发光区NEA的激光束被堤BNK遮挡，因此不会损害放置在上层处的发光元件LD。然而，在如图11所示的其中未形成堤BNK的无堤结构中，发光元件LD的一层或一些层可能被激光束损坏，从而导致阳极电极AE与阴极电极CE之间的电短路。

为了解决这个问题，在图5所示的实施方式中，修复图案RP被放置成其区域不与附近像素PX(i+1)j的阳极电极AE交叠，而是与遮光层LS交叠。除遮光层LS之外的电极层可以不放置在该区域上或该区域下。修复图案RP的除上述区域之外的区域通过第二通孔VIA2电连接至附近像素PX(i+1)j的阳极电极AE。

参照图12，在其中遮光层LS与修复图案RP交叠的区域上进行激光焊接。因为使用激光束照射未与第二像素PX(i+1)j的阳极电极AE交叠的区域，所以可以通过激光束防止阳极电极AE与阴极电极CE之间的电短路。

可以通过激光焊接去除遮光层LS与修复图案RP之间的绝缘层，并且可以形成遮光层LS与修复图案RP之间的电连接。通过第一像素PXij的驱动晶体管DT的第二漏电极DE2和存储电容器Cst的上电极UE，遮光层LS连接至发光元件LD的阳极电极AE。修复图案RP通过第二通孔VIA2连接至第二像素PX(i+1)j的发光元件LD的阳极电极AE。因此，当通过激光焊接将遮光层LS电连接至修复图案RP时，第一像素PXij的发光元件LD的阳极电极AE连接至第二像素PX(i+1)j的发光元件LD的阳极电极AE。然后，当将驱动电流施加至第二像素PX(i+1)j的发光元件LD的阳极电极AE时，相同的驱动电流被施加至第一像素PXij的发光元件LD的阳极电极AE，并且第一像素PXij可以以与第二像素PX(i+1)j相同的亮度发射光。

图13是示出根据另一实施方式的修复显示装置的方法的图。图14是示出修复图4和图5所示的像素的方法的图。

图13示出了沿第一方向DR1彼此靠近布置的两个像素PX(i-1)j和PXij。像素PX(i-1)j和PXij布置在第j像素列中，并且共同连接至第j数据线DLj。另外，在像素PX(i-1)j和PXij中，第一像素PX(i-1)j放置在第i-1像素行中并连接至第i-1第一栅极线GL1(i-1)。第二像素PXij放置在第i像素行中并连接至第i第一栅极线GL1i。

在实施方式中，在用于驱动第二像素PXij的发光元件LD的驱动电路中可能出现缺陷，因此发光元件LD可能不能正确地发光。为了修复有缺陷的像素，例如第二像素PXij，第二像素PXij的发光元件LD可以与驱动电路分离，如图13所示。之后，可以将第二像素PXij的发光元件LD的阳极电极AE电连接至附近像素例如第一像素PX(i-1)j的发光元件LD的阳极电极AE。然后，将第一像素PX(i-1)j的驱动电流施加至第二像素PXij的发光元件LD。因此，第二像素PXij可以响应于与第一像素PX(i-1)j相同的数据信号而发射光，从而修复像素中的缺陷。

可以通过激光切割和激光焊接来执行修复过程。具体地，在第二像素PXij的非发光区NEA中，当用激光束照射发光元件LD的阳极电极AE时，在阳极电极AE与驱动电路之间发生断开。之后，可以通过激光焊接将第一像素PX(i-1)j的发光元件LD的阳极电极AE电连接至第二像素PXij的发光元件LD的阳极电极AE。

如以上参照图10和图11所述，在无堤结构中的激光切割可能导致阳极电极AE与阴极电极CE之间的电短路。为了解决这个问题，在图5所示的实施方式中，存储电容器Cst的下电极BE可以包括用于与驱动晶体管DT的第二栅电极GE2连接的延伸部EXT。在延伸部EXT上，下电极BE与第二栅电极GE2交叠，并通过第三接触孔CT3电连接至第二栅电极GE2。延伸部EXT的至少一个区域被放置成不与电路元件的其他电极和发光元件LD的阳极电极AE交叠。

参照图14，在延伸部EXT上执行激光切割。因为使用激光束照射未与第二像素PXij的阳极电极AE交叠的区域，所以可以通过激光束防止阳极电极AE与阴极电极CE之间的电短路。

当通过激光切割来切割延伸部EXT时，驱动晶体管DT的第二漏电极DE2和存储电容器Cst的下电极BE被电分离。通过下电极BE的延伸部EXT，第二漏电极DE2连接至发光元件LD的阳极电极AE。因此，驱动晶体管DT和发光元件LD可以通过切割延伸部EXT而电分离。

在激光切割之后，第二像素PXij的发光元件LD的阳极电极AE可以通过激光焊接电连接至第一像素PX(i-1)的发光元件LD的阳极电极AE。使用激光焊接的修复方法与参照图12描述的方法相同，因此将省略其详细描述。

图15是沿图3A的线II-II’截取的截面图。

参照图3A、图3B和图4，为了使像素显示所需的颜色，由发光元件LD产生的光需要经由滤色器发射至显示面板50的外部。在其中像素被构造为具有无堤结构的情况下，在发光区EA周围未执行遮光。因此，从发光元件LD发射的光被释放至发光区EA的外围，并因此被发射至显示面板50的外部而不穿过滤色器。因此，可能发生漏光和褪色现象。

在显示白色的白色像素的情况下，不提供滤色器，并且由发光元件LD产生的光被发射至显示面板50的外部而不穿过滤色器。因此，在白色像素的情况下，漏光和褪色现象可能不是问题。

为了解决显示红色、蓝色和绿色的像素中的漏光和褪色现象，在实施方式中，像素可以具有如图15所示的结构。

具体地，参照图15，与图4相比，白色像素W的发光区EA可以具有其中去除了外涂层OC的形式。例如，可以通过使用半色调掩模的光刻工艺在白色像素W的发光区EA之外的区域中形成外涂层OC。因此，在白色像素W的发光区EA的边缘处，外涂层OC具有水平差。

在形成外涂层OC之后，可以以图案形成像素中的每一个的在发光区EA中的阳极电极AE。在红色像素R中，阳极电极AE形成在外涂层OC上。由于在白色像素W中未形成外涂层OC，因此阳极电极AE可以形成在作为下层的缓冲层BUF上。在所示的实施方式中，在白色像素W的情况下，阳极电极AE形成在缓冲层BUF上，但是本实施方式不限于此。即，在各种实施方式中，钝化层PAS可以形成在白色像素W的发光区EA中。在本文中，阳极电极AE可以形成在钝化层PAS上。即，除外涂层OC之外，阳极电极AE可以形成在发光区EA的所露出的下层上。

之后，可以形成发光层EML和阴极电极CE。沿着设置有水平差的外涂层OC，发光层EML和阴极电极CE在白色像素W的发光区EA的边缘处也具有水平差。在具有水平差的区域中，发光层EML和阴极电极CE覆盖外涂层OC的所露出的侧面，并因此在台阶周围具有弯折。在本文中，弯折可以包括至少一种角形或至少一种曲面形。

当从红色像素R的发光元件LD发射光时，向其中未形成滤色器CF的非发光区NEA释放的光沿附近白色像素W的方向行进。该光被阴极电极CE的弯折反射，并且光的传播方向可以被控制成朝着显示面板50的下部位置。通过沿白色像素W的发光区EA的边缘放置的数据线DL，可以阻止经反射的光发射至显示面板50的外部。

如上所述，在根据实施方式的显示面板50中，通过去除白色像素W的外涂层OC，在另一附近像素的外围形成阴极电极CE的水平差。然后，从发光元件LD释放至其中未形成有滤色器CF的非发光区NEA的光被阴极电极CE反射，并被下层的导电层例如数据线DL等阻挡，从而解决了漏光和褪色现象。

图16是示出根据另一实施方式的白色像素的平面布局的图。图17是沿图16的线III-III’截取的截面图。

一起参照图2和图16，像素PX可以包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST可以包括第一栅电极GE1、第一源电极SE1和第一漏电极DE1。

第一栅电极GE1可以被放置成与形成在有源层ACT中的第一沟道交叠。第一沟道可以是在有源层ACT内不掺杂有杂质的半导体图案。第一栅电极GE1可以电连接至第一栅极线GL1。例如，第一栅电极GE1可以是在第一栅极线GL1上与第一沟道交叠的区域。

第一源电极SE1可以连接至形成在有源层ACT中的第一沟道的第一侧上的源极区域。第一源电极SE1可以通过接触孔进一步连接至数据线DL。

第一漏电极DE1可以是形成在有源层ACT中的第一沟道的第二侧上的漏极区域。第一漏电极DE1可以形成为与存储电容器Cst的下电极BE集成。

驱动晶体管DT可以包括第二栅电极GE2、第二源电极SE2和第二漏电极DE2。

第二栅电极GE2可以被放置成与形成在有源层ACT中的第二沟道交叠。第二栅电极GE2可以通过接触孔电连接至存储电容器Cst的下电极BE。

第二源电极SE2可以是形成在有源层ACT中的第二沟道的第一侧上的第二源极区域。第二源电极SE2可以电连接至通过其施加高电位驱动电压ELVDD的第一电力线PL1。

第二漏电极DE2可以连接至形成在有源层ACT中的第二沟道的第二侧上的第二漏极区域。第二漏电极DE2可以通过通孔VIA连接至发光元件LD的阳极电极AE。

另外，第二漏电极DE2可以通过接触孔连接至遮光层LS。遮光层LS连接至感测晶体管SST的第三漏电极DE3。因此，第二漏电极DE2可以通过遮光层LS连接至感测晶体管SST的第三漏电极DE3。

感测晶体管SST可以包括第三栅电极GE3、第三源电极SE3和第三漏电极DE3。

第三栅电极GE3可以被放置成与形成在有源层ACT中的第三沟道交叠。第三栅电极GE3可以电连接至第二栅极线GL2。例如，第三栅电极GE3可以是在第二栅极线GL2上与第三沟道交叠的区域。

第三源电极SE3可以连接至形成在有源层ACT中的第三沟道的第一侧上的第三源极区域。第三源电极SE3可以通过接触孔电连接至感测线SL。

第三漏电极DE3可以连接至形成在有源层ACT中的第三沟道的第二侧上的第三漏极区域。另外，第三漏电极DE3可以通过接触孔连接至遮光层LS。通过遮光层LS，第三漏电极DE3电连接至驱动晶体管DT的第二漏电极DE2和阳极电极AE。

存储电容器Cst可以包括下电极BE和上电极UE。

下电极BE构成有源层ACT。下电极BE可以通过接触孔电连接至开关晶体管ST的第一漏电极DE1。另外，下电极BE可以通过接触孔电连接至驱动晶体管DT的第二栅电极GE2。

上电极UE形成为其至少一个区域覆盖下电极BE。在上电极UE与下电极BE之间，存储了与两个电极之间的电位差对应的电荷，使得上电极UE和下电极BE可以用作存储电容器Cst。

上电极UE被构造为阳极电极AE的区域。即，上电极UE可以是形成在发光区EA中的阳极电极AE的针对非发光区NEA的延伸部。

上电极UE可以通过通孔VIA电连接至驱动晶体管DT的第二漏电极DE2。

发光元件LD可以包括阳极电极AE、阴极电极CE以及放置在阳极电极AE与阴极电极CE之间的发光层EML。

通常，阳极电极AE形成在发光区EA中，并设置有延伸至非发光区NEA的区域。延伸区域可以被放置成与存储电容器Cst的下电极BE交叠，并且可以构成存储电容器Cst的上电极UE。在本实施方式中，延伸区域可以具有足够的面积，以便确保存储电容器Cst的存储电容。

在阳极电极AE上，形成有发光层EML和阴极电极CE。发光层EML和阴极电极CE可以广泛地形成在发光区EA和非发光区NEA中。在本文中，当发光层EML和阴极电极CE堆叠在阳极电极AE的延伸至非发光区NEA的延伸区域上时，可以从非发光区NEA发射光。这具有实质上延伸白色像素W的发光区EA的效果。

参照图17，存储电容器Cst包括形成在有源层ACT中的下电极BE以及构造为阳极电极AE的延伸区域的上电极UE。由于上电极UE被构造为阳极电极AE，因此存储电容器Cst的上电极UE可以发射光。

参照图15描述的实施方式可以应用于图16和图17的实施方式。即，可以在白色像素W的发光区EA中不形成外涂层OC。在图16和图17的实施方式中，由于存储电容器Cst的上电极UE被构造为阳极电极AE并且本质上延伸了发光区EA，因此可以在其中放置有上电极UE的区域中不形成外涂层OC。

在本实施方式中，在存储电容器Cst的下电极BE与上电极UE之间，除外涂层OC之外，可以置入有置入在有源层ACT与阳极电极AE之间的至少一个绝缘层。例如，在下电极BE与上电极UE之间，可以置入钝化层PAS。

图18是沿图3A的线IV-IV’截取的截面图。

参照图18，显示面板50包括像素PX的发光区EA(R)和EA(W)，以及放置在发光区EA(R)与EA(W)之间的布线区WA。在布线区WA中，放置有第一电力线PL1、数据线DL、感测线SL等。在发光区EA(R)和EA(W)中，阳极电极AE(R)和AE(W)、发光层EML和阴极电极CE堆叠，使得发射相应颜色的光。

在布线区WA以及发光区EA(R)和EA(W)中，未放置以上参照图3A、图3B和图4描述的电路元件(例如，晶体管DT、ST和SST以及存储电容器Cst)，使得没有形成有源层ACT、栅极绝缘层GI和第二导电层。

具体地，在布线区WA中，包括第一电力线PL1、数据线DL和感测线SL的第二导电层形成在基板SUB上，并且形成有覆盖第二导电层的缓冲层BUF。在缓冲层BUF上，形成有钝化层PAS和外涂层OC。在上述实施方式中，由于显示面板50包括广泛地形成在基板SUB上方的发光层EML和阴极电极CE，因此发光层EML和阴极电极CE形成在布线区WA中的外涂层OC上。

在发光区EA(R)和EA(W)中，缓冲层BUF形成在基板SUB上，并且钝化层PAS和外涂层OC形成在缓冲层BUF上。在发光区EA(R)和EA(W)中，阳极电极AE(R)和AE(W)、发光层EML和阴极电极CE堆叠在外涂层OC上。在发光区EA(R)和EA(W)中，可以在钝化层PAS与外涂层OC之间形成有滤色器CF(R)。在像素PX显示白色的情况下，可以在像素PX的发光区EA(W)中省略滤色器。

在根据实施方式的显示面板50中，未形成覆盖阳极电极AE(R)和AE(W)的边缘的堤BNK(参见图10)，使得阳极电极AE(R)和AE(W)的边缘被发光层EML和阴极电极CE直接覆盖。因此，在阳极电极AE(R)和AE(W)的边缘处也可能产生光。

与发光区EA(R)和EA(W)相比，布线区WA中的电路元件层还包括第一导电层(PL1、DL和SL)。因此，在实施方式中，绝缘层(BUF、PAS和OC)形成为上表面在布线区WA中高并且上表面在发光区EA(R)和EA(W)中低的凹形。在本文中，可以根据第一导电层(PL1、DL和SL)的厚度来确定外涂层OC的谷与脊之间的高度差。例如，外涂层OC的谷与脊之间的高度差可以为约但是不限于此。

当外涂层OC的上表面具有凹形时，取决于外涂层OC的上表面的轮廓的阳极电极AE(R)和AE(W)也形成为凹形。

在实施方式中，当在钝化层PAS与外涂层OC之间形成滤色器CF时，外涂层OC的谷与脊之间的高度差有所减小。然而，即使在这种情况下，取决于缓冲层BUF的厚度，外涂层OC的上表面也可以形成为大致凹形。

当阳极电极AE(R)和AE(W)形成为凹形时，通过阳极电极AE(R)和AE(W)产生的光从阳极电极AE(R)和AE(W)的边缘向外发射，导致光提取效率降低。为了防止该问题，本实施方式提供了显示面板50的结构，其中阳极电极AE(R)和AE(W)不形成为凹形，而是具有大致平坦的轮廓。

具体地，如图18所示，缓冲层BUF未形成在发光区EA(R)和EA(W)的边缘区AGA中。即，缓冲层BUF形成在发光区EA(R)和EA(W)中的仅中央区CA中。

形成在缓冲层BUF上方的外涂层OC具有这样的形状：其中，外涂层OC的上表面在其中形成有缓冲层BUF的中央区CA中高，而外涂层OC的上表面在其中未形成外涂层BUF的边缘区AGA中低。即，外涂层OC可以具有大致凸形，其中，外涂层OC的上表面在发光区EA(R)和EA(W)的中央区CA中高，而外涂层OC的上表面在边缘区AGA中低。替选地，外涂层OC可以具有这样的形状：其中，在发光区EA(R)和EA(W)的所有区域中，表面的高度大致均匀。

形成在外涂层OC上的阳极电极AE(R)和AE(W)形成为沿外涂层OC的上表面的轮廓凸出或大致平坦。然后，通过阳极电极AE(R)和AE(W)产生的光在发光区EA(R)和EA(W)内或在至少与发光区EA(R)和EA(W)相邻的区域内释放，使得可以提高光提取效率。

缓冲层BUF可以通过参照图3A、图3B和图4描述的像素区域PXA中的栅极绝缘层GI的图案化过程形成为图案。通常，当缓冲层BUF由具有与栅极绝缘层GI相同或相似特性的材料制成时，缓冲层BUF也被用于以图案形成栅极绝缘层GI的蚀刻材料蚀刻。因此，当在像素区域PXA中执行用于以图案形成栅极绝缘层GI的掩模过程时，在掩模中形成用于在发光区EA(R)和EA(W)的边缘区AGA中蚀刻缓冲层BUF的开口，从而以图案形成缓冲层BUF。因此，在本实施方式中，不需要用于以图案形成缓冲层BUF的附加工艺，并且可以提高无堤结构中的发光元件LD的光提取效率。另外，在本实施方式中，在发光区EA(R)和EA(W)的一些中减小了绝缘层的厚度，使得提高了透射率，并且解决了在发光区EA(R)和EA(W)的边缘中出现的漏光现象。

作为示例，图18仅示出了产生红色的光的像素和产生白色的光的像素，但是本实施方式不限于此，并且可以应用于产生各种颜色的光的所有像素。

另外，通常，本实施方式可以应用于其中由于滤色器CF而使外涂层OC的上表面不平坦的白色像素W，但是不限于此。即，本实施方式可以应用于其中形成有滤色器CF的各种颜色的像素。

图19是沿图3A的线V-V’截取的截面图。图20是作为示例的图19的区域AA的放大图。图21是作为另一示例的图19的区域AA的放大图。

参照图19，显示面板50包括像素PX的发光区EA(R)、EA(W)、EA(B)和EA(G)、以及放置在发光区EA(R)、EA(W)、EA(B)和EA(G)之间的布线区WA。在布线区WA中，放置有第一电力线PL1、数据线DL、感测线SL等。在发光区EA(R)、EA(W)、EA(B)和EA(G)中，阳极电极AE(R)、AE(W)、AE(B)和AE(G)、发光层EML层和阴极电极CE堆叠，使得发出相应颜色的光。

在布线区WA中，包括第一电力线PL1、数据线DL和感测线SL的第二导电层形成在基板SUB上，并且形成有覆盖第二导电层的缓冲层BUF。在缓冲层BUF上，形成有钝化层PAS和外涂层OC。在上述实施方式中，由于显示面板50包括广泛地形成在基板SUB上方的发光层EML和阴极电极CE，因此发光层EML和阴极电极CE形成在布线区WA中的外涂层OC上。

在发光区EA(R)、EA(W)、EA(B)和EA(G)中，缓冲层BUF形成在基板SUB上，并且钝化层PAS和外涂层OC形成在缓冲层BUF上。在发光区EA(R)、EA(W)、EA(B)和EA(G)中，阳极电极AE(R)、AE(W)、AE(B)和AE(G)、发光层EML和阴极电极CE堆叠在外涂层OC上。

在发光区EA(R)、EA(W)、EA(B)和EA(G)中的一些发光区EA(R)、EA(B)和EA(G)中，滤色器CF(R)、CF(B)和CF(G)可以形成在钝化层PAS与外涂层OC之间。当外涂层OC形成在滤色器CF(R)、CF(B)和CF(G)上时，外涂层OC形成为这样的凸形形状：其中，外涂层OC的上表面在其中形成有滤色器CF(R)、CF(B)和CF(G)的区域中相对高，而在其中未形成滤色器CF(R)、CF(B)和CF(G)的区域中相对低。

当外涂层OC的上表面具有凸形形状时，取决于外涂层OC的上表面的轮廓的阳极电极AE(R)、AE(B)和AE(G)根据外涂层OC的上表面的轮廓也具有大致凸形形状。

通常，阳极电极AE(R)、AE(B)和AE(G)是通过在外涂层OC上沉积材料，通过使材料硬化，然后通过利用掩模进行图案化而产生的。在掩模过程中，阳极电极AE(R)、AE(B)和AE(G)的侧面形成为大致锥形。

如图20中的区域BB所示，当阳极电极AE(R)、AE(B)和AE(G)形成为凸形时，在侧面处的锥度增加。如在本实施方式中，在无堤结构中，阳极电极AE(R)、AE(B)和AE(G)的顶表面发射被发光层EML和阴极电极CE覆盖的光。因此，当在侧面处的锥度增加时，在边缘处出现过度发光的现象。即，实际上，发光元件LD以不期望的区域发光，该区域的边缘延伸超出期望发光元件LD用其发射光的发光区EA的区域。

为了防止该问题，该实施方式提供了显示面板50的结构：其中，阳极电极AE(R)、AE(B)和AE(G)不形成为凸形，而是具有大致平坦或凹形的轮廓。

具体地，如图19所示，缓冲层BUF未形成在发光区EA(R)、EA(B)和EA(G)中。即，缓冲层BUF形成在仅布线区WA和非发光区NEA中。

形成在缓冲层BUF上方的外涂层OC具有这样的形状：其中，外涂层OC的上表面在其中形成有缓冲层BUF的区域中高，而外涂层BUF的上表面在其中没有形成缓冲层BUF的区域中低。即，外涂层OC可以具有大致凹形形状：其中，外涂层OC的上表面在发光区EA(R)、EA(B)和EA(G)中相对低。替选地，外涂层OC可以具有这样的形状：其中，表面的高度在显示面板50上的所有区域中大致均匀。

形成在外涂层OC上的阳极电极AE(R)、AE(B)和AE(G)形成为沿外涂层OC的上表面的轮廓凹入或大致平坦。在本文中，阳极电极AE(R)、AE(B)和AE(G)的侧表面和/或上表面的边缘的一部分可以被外涂层OC覆盖。

在本实施方式中，如图21中的区域BB所示，减小了在阳极电极AE(R)、AE(B)和AE(G)侧面处的锥度，使得防止了边缘处的过度发光。当减少过度发光现象时，发光元件LD的寿命延长并且提高了光提取效率。

缓冲层BUF可以通过参照图3A、图3B和图4描述的像素区域PXA中的栅极绝缘层GI的图案化过程形成为图案。因此，在本实施方式中，不需要用于以图案形成缓冲层BUF的附加过程，并且可以提高无堤结构中的发光元件LD的光提取效率。另外，在本实施方式中，在发光区EA(R)、EA(B)和EA(G)中减小了绝缘层的厚度，使得提高了透射率。

已经描述了，通常，本实施方式应用于其中由于滤色器CF而使得外涂层OC的上表面不平坦的像素PX。然而，本实施方式不限于此，并且可以应用于未形成滤色器CF的像素，例如，白色像素W等。

图22是示出制造根据实施方式的显示装置的方法的流程图。具体地，图22示出了制造具有以上参照图3A、图3B和图4描述的像素(PXij)的显示面板50的方法。

结合图3A、图3B和图4，参照图22，首先，在基板SUB上可以形成电路元件层。具体地，在步骤1501中，在基板SUB上可以形成第一导电层。第一导电层可以借助于通过印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺、原子层沉积工艺等在基板SUB上形成导电膜以及借助于通过使用掩模的蚀刻工艺进行图案化来产生。在本文中，可以使用第一掩模。

之后，在步骤1502中，在第一导电层上可以形成缓冲层BUF。缓冲层BUF可以通过化学气相沉积工艺、旋涂工艺、等离子体增强化学气相沉积工艺、溅射工艺、真空沉积工艺、高密度等离子体化学气相沉积工艺、印刷工艺等形成。

在步骤1503中，可以在缓冲层BUF上形成有源层ACT。例如，可以在缓冲层BUF上形成非晶硅层，并且非晶硅层可以结晶以形成多晶硅层。之后，通过光刻等对多晶硅层进行图案化，从而形成有源层ACT。在本文中，第二掩模可以用于光刻过程。将杂质注入构成有源层ACT的多晶硅层中，使得形成源极区域SA1、SA2和SA3、漏极区域DA1、DA2和DA3以及沟道CH1、CH2和CH3。在缓冲层BUF中，还可以形成用于使得第一导电层和上层能够彼此接触的接触孔。

在步骤1504中，在有源层ACT上可以形成栅极绝缘层GI。栅极绝缘层GI可以选择性地形成在其中将要形成第二导电层的区域中，这将在稍后进行描述。具体地，栅极绝缘层GI可以通过其中通过使用掩模对栅极绝缘层GI进行曝光并将其显影的光刻法等形成。在本文中，可以使用第三掩模。

在步骤1505中，在栅极绝缘层GI上可以形成第二导电层。第二导电层可以借助于通过印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺、原子层沉积工艺等在栅极绝缘层GI上形成导电膜以及借助于通过使用掩模的蚀刻工艺进行图案化来产生。在本文中，可以使用第四掩模。

之后，在步骤1506中，可以形成钝化层PAS以便覆盖第二导电层。在步骤1507中，可以在钝化层PAS上形成滤色器。针对滤色器，例如，可以通过使用第一掩模以图案形成第一颜色的滤色器，可以通过使用第二掩模以图案形成第二颜色的滤色器，并且可以通过使用第三掩模以图案形成第三颜色的滤色器。在形成滤色器的同时，光吸收层LA一起形成。为了形成滤色器和光吸收层LA，可以使用与各个颜色对应的三个掩模，即第五掩模至第七掩模。

之后，在步骤1508中，形成外涂层OC以便覆盖滤色器和光吸收层LA。可以通过使用掩模在钝化层PAS上对外涂层OC进行曝光并将其显影。掩模可以包括与通孔VIA1和VIA2对应的开口。在本文中，可以使用第八掩模。

在外涂层OC上可以形成发光元件。具体地，在步骤1509中，通过使用具有与发光区EA对应的开口的第九掩模，在外涂层OC上以图案形成阳极电极AE。之后，在步骤1510中，在外涂层OC上广泛地形成发光层EML和阴极电极CE，以便覆盖阳极电极AE的整个区域。

为了制造具有上述无堤结构的显示面板50，通常可以使用九个掩模。为了制造设置有堤的显示面板50，需要额外的掩模来形成堤，因此可以执行使用总共10个掩模的10个掩模过程。然而，在诸如本实施方式的无堤结构的情况下，需要九个掩模和九个掩模过程来制造显示面板50，从而简化了工艺并且降低了制造成本。

本领域技术人员将理解，在不改变本公开内容的技术构思或基本特征的情况下，本公开内容可以以其他特定形式实施。因此，应当理解，上述实施方式在所有方面都是示例性的，而非限制性的。本公开内容的范围的特征在于所附权利要求而不是上述具体实施方式，并且应当解释为从所附权利要求书及其等同内容的含义和范围得到的所有改变或修改都落入本公开内容的范围内。

Claims (17)

1.一种显示装置，包括：

其中放置有像素的基板，所述基板包括：像素区域，所述像素区域中的每一个包括其中放置像素的发光元件的发光区和其中放置用于驱动所述发光元件的电路元件的非发光区；以及与所述发光区相邻的在像素列之间限定的布线区；

形成在所述基板上位于所述布线区中的至少一个布线；

形成在所述至少一个布线上的多个绝缘层；

形成在所述多个绝缘层上位于所述发光区中的阳极电极；

形成在所述阳极电极上并且覆盖所述阳极电极的发光层；以及

形成在所述发光层上的阴极电极，

其中，形成在所述基板上的所述至少一个布线将信号施加至所述像素，

所述多个绝缘层覆盖所述至少一个布线，以及

所述多个绝缘层中的至少一个形成在所述基板的除所述发光区的至少一个区域或所有区域之外的区域中。

2.根据权利要求1所述的显示装置，其中，所述多个绝缘层包括：

覆盖所述至少一个布线的缓冲层；

形成在所述缓冲层上的钝化层；以及

形成在所述缓冲层上方的外涂层。

3.根据权利要求2所述的显示装置，其中，所述缓冲层形成在所述基板的除所述发光区的所述至少一个区域或所述所有区域之外的区域中，以及

所述钝化层和所述外涂层形成在整个所述发光区和所述布线区中。

4.根据权利要求3所述的显示装置，其中，所述至少一个区域包括所述发光区的边缘区，以及

所述缓冲层形成在所述发光区的中央区中以及所述布线区中。

5.根据权利要求3所述的显示装置，其中，所述外涂层具有以下形状：所述外涂层的上表面在其中形成有所述缓冲层的区域中高，并且所述外涂层的上表面在其中未形成所述缓冲层的区域中低。

6.根据权利要求5所述的显示装置，其中，所述阳极电极具有取决于所述外涂层的上表面的轮廓的形状。

7.根据权利要求4所述的显示装置，其中，当所述缓冲层形成在所述发光区的中央区中以及除所述发光区的边缘区之外的所述布线区中时，所述阳极电极形成为凸形。

8.根据权利要求3所述的显示装置，其中，当所述缓冲层形成在除所述发光区的所述所有区域之外的所述布线区中时，所述阳极电极形成为凹形。

9.根据权利要求3所述的显示装置，还包括：

放置在所述钝化层与所述外涂层之间位于所述发光区中的滤色器。

10.根据权利要求3所述的显示装置，其中，

所述显示装置还包括：

形成在所述缓冲层上位于所述非发光区中的有源层；

在所述有源层上以图案形成的栅极绝缘层；以及

形成在所述栅极绝缘层上的导电层。

11.根据权利要求10所述的显示装置，其中，所述缓冲层是在所述栅极绝缘层的图案化过程期间、在所述基板的除所述至少一个区域或所述所有区域之外的区域中以图案形成的。

12.根据权利要求10所述的显示装置，还包括：

光吸收层，所述光吸收层放置在所述钝化层上位于所述非发光区中并且包括着色剂。

13.一种制造显示装置的方法，所述方法包括：

在包括发光区、非发光区和布线区的基板的所述布线区中形成至少一个布线；

形成覆盖所述至少一个布线的缓冲层；

在所述发光区中的所述缓冲层上形成有源层；

在所述有源层上以图案形成栅极绝缘层；

在所述栅极绝缘层上形成导电层；

在所述基板上方形成外涂层；

在所述发光区中的所述外涂层上形成阳极电极；

形成覆盖所述阳极电极的发光层；以及

在所述发光层上形成阴极电极，

其中，通过形成所述栅极绝缘层，在所述发光区的至少一个区域或所有区域中蚀刻所述缓冲层。

14.根据权利要求13所述的方法，其中，所述至少一个区域包括所述发光区的边缘区，以及

在所述发光区的中央区中以及所述布线区中形成所述缓冲层。

15.根据权利要求14所述的方法，其中，所述外涂层具有以下形状：所述外涂层的上表面在其中形成有所述缓冲层的区域中高，并且所述外涂层的上表面在其中未形成所述缓冲层的区域中低。

16.根据权利要求15所述的方法，其中，所述阳极电极具有取决于所述外涂层的上表面的轮廓的形状。

17.根据权利要求13所述的方法，还包括：在形成所述导电层之后，

在所述基板上形成钝化层；以及

在所述发光区中的所述钝化层上形成滤色器。