CN113130581B - 显示装置及修复该显示装置的方法 - Google Patents

显示装置及修复该显示装置的方法 Download PDF

Info

Publication number
CN113130581B
CN113130581B CN202011537826.3A CN202011537826A CN113130581B CN 113130581 B CN113130581 B CN 113130581B CN 202011537826 A CN202011537826 A CN 202011537826A CN 113130581 B CN113130581 B CN 113130581B
Authority
CN
China
Prior art keywords
layer
electrode
anode electrode
light emitting
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011537826.3A
Other languages
English (en)
Other versions
CN113130581A (zh
Inventor
金周爀
丁得洙
赵镛善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190179726A external-priority patent/KR102656843B1/ko
Priority claimed from KR1020190179728A external-priority patent/KR102656844B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN113130581A publication Critical patent/CN113130581A/zh
Application granted granted Critical
Publication of CN113130581B publication Critical patent/CN113130581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置及修复该显示装置的方法。提供了一种显示装置及修复该显示装置的方法，其中使用包括修复图案的无堤结构来修复缺陷像素。

Description

显示装置及修复该显示装置的方法
技术领域
本公开涉及一种显示装置及修复该显示装置的方法。
背景技术
显示装置包括其中布置有多个像素的显示面板。当特定像素中出现缺陷时，该像素始终会发光或无法发光，因此用户会看到亮点或暗点。近来，已经开发出用于修复在视觉上被识别为亮点或暗点的缺陷像素的像素结构。
前述内容仅旨在帮助理解本公开的背景，而并非旨在表示本公开落入本领域技术人员已知的现有技术的范围之内。
发明内容
实施方式旨在提供一种显示装置及修复该显示装置的方法，其包括修复图案作为像素修复结构。
实施方式旨在提供一种显示装置及修复该显示装置的方法，其中，使用包括修复图案的无堤结构来修复缺陷像素。
实施方式旨在提供一种显示装置及修复该显示装置的方法，其中，当通过在修复图案上进行激光焊接来修复像素时，防止了对发光元件的损坏。
实施方式旨在提供一种显示装置及修复该显示装置的方法，其中，在无堤结构中，当修复有缺陷的像素时，防止发光元件被激光切割损坏。
根据一个实施方式，提供了一种修复显示装置的方法，显示装置包括：基板，其上放置有像素，并且包括发光区域和非发光区域；第一导电层，其放置在基板上，并且包括遮光层；一个或更多个绝缘层，其覆盖遮光层；第二导电层，其形成在一个或更多个绝缘层上；保护层，其放置在第二导电层上方；阳极电极，其放置在保护层上；发光层，其覆盖阳极电极；以及阴极电极，其放置在发光层上，其中，第二导电层包括：桥接图案，其电连接遮光层和阳极电极；以及修复图案，其电连接到邻近像素的阳极电极，并且以其至少一个区域与遮光层交叠但不与阳极电极交叠的方式放置。
该方法包括：检查显示装置的缺陷像素；以及利用激光束照射缺陷像素的修复图案。
可以在遮光层和修复图案之间形成电连接。
该方法还可以包括：将驱动电流施加到邻近像素，其中，经过修复图案、遮光层和桥接图案，施加到邻近像素的阳极电极的驱动电流的一部分可以施加到像素的阳极电极。
根据一个实施方式，提供了一种显示装置，该显示装置包括：基板，其上放置有像素，并且包括发光区域和非发光区域；第一导电层，其放置在基板上，并且包括遮光层和存储电容器的下部电极；一个或更多个绝缘层，其覆盖遮光层；第二导电层，其形成在一个或更多个绝缘层上，并且包括存储电容器的上部电极；保护层，其放置在第二导电层上方；阳极电极，其放置在保护层上，并连接到存储电容器的上部电极；发光层，其覆盖阳极电极；以及阴极电极，其放置在发光层上，其中，第二导电层包括：驱动晶体管的漏极，其连接到遮光层和存储电容器的上部电极；以及修复图案，其连接到邻近像素的阳极电极，并且以其至少一个区域与遮光层交叠但不与第一导电层交叠且不与阳极电极交叠的方式放置。
在修复图案的至少一个区域中，可以在遮光层和修复图案之间形成电连接。
当形成电连接时，施加到邻近像素的阳极电极的驱动电流的一部分可以经过修复图案、遮光层、漏极和上部电极施加到像素的阳极电极。
修复图案可以是放置在邻近像素的阳极电极和阳极电极之间的岛状电极。
遮光层可以具有延伸的条形的形状，该遮光层的第一端电连接到桥接图案并且第二端放置邻近像素的阳极电极附近邻近。
修复图案可以电连接到邻近像素的阳极电极的突出图案。
根据一个实施方式，提供了一种显示装置，该显示装置包括：基板，其上放置有像素，并且包括发光区域和非发光区域；第一导电层，其设置在基板上，并且包括遮光层；缓冲层，其覆盖第一导电层；有源层，其中形成驱动晶体管的沟道、源极和漏极，该有源层被放置在缓冲层上；第二导电层，其放置在有源层上，并且包括驱动晶体管的栅极；栅极绝缘层，其插置在有源层和第二导电层之间；保护层，其放置在第二导电层上方；阳极电极，其放置在保护层上；发光层，其覆盖阳极电极；以及阴极电极，其放置在发光层上，其中，第二导电层包括电连接漏极和阳极电极的桥接图案。
桥接图案可以以其至少一个区域不与阳极电极交叠并且不与第一导电层交叠的方式放置。
桥接图案被切割，以使得阳极电极可以与驱动晶体管的漏极电分离。
第二导电层还可以包括修复图案，该修复图案电连接到邻近像素的阳极电极，并且以其至少一个区域与遮光层交叠但不与阳极电极交叠的方式放置。
修复图案可以电连接到遮光层。
当形成电连接时，施加到邻近像素的阳极电极的驱动电流的一部分可以经过修复图案、遮光层和桥接图案而施加到像素的阳极电极。
根据一个实施方式，提供了一种修复显示装置的方法，该显示装置包括：基板，其上放置有像素，并且包括发光区域和非发光区域；第一导电层，其设置在基板上，并且包括遮光层；缓冲层，其覆盖第一导电层；有源层，其中形成驱动晶体管的沟道、源极和漏极，该有源层放置在缓冲层上；第二导电层，其放置在有源层上，并且包括驱动晶体管的栅极；栅极绝缘层，其插置在有源层和第二导电层之间；保护层，其放置在第二导电层上方；阳极电极，其放置在保护层上；发光层，其覆盖阳极电极；以及阴极电极，其放置在发光层上，其中，第二导电层还包括桥接图案，该桥接图案电连接漏极和阳极电极，并且以其至少一个区域不与阳极电极交叠并且不与第一导电层交叠的方式放置。
该方法包括：检查显示装置的缺陷像素；以及利用激光束照射缺陷像素的桥接图案的至少一个区域。
当桥接图案被激光束切割时，阳极电极与驱动晶体管的漏极电分离。
根据实施方式，显示装置和修复该显示装置的方法使得能够在无堤结构中修复像素而不损坏发光元件，该无堤结构省略了用于限定每个像素的发光区域的堤。
根据实施方式，显示装置和修复该显示装置的方法使得能够实现省略了用于限定每个像素的发射区域的堤的无堤结构。
根据实施方式，在具有无堤结构的显示面板中，显示装置和修复该显示装置的方法能够修复缺陷像素。
附图说明
当结合附图时，根据以下详细描述，将更加清楚地理解本公开的上述和其他目的、特征以及其他优点，在附图中：
图1是示出根据实施方式的显示装置的结构的框图；
图2是示出图1所示的像素的实施方式的电路图；
图3A和图3B是示出根据实施方式的像素的平面布局的图；
图4是根据一个实施方式的像素的截面图；
图5是根据另一实施方式的存储电容器的截面图；
图6A至图6D是示出在具有无堤结构的显示装置中可能出现的发光元件中的短路问题的图；
图7是示出根据实施方式的形成第一通孔的方法的图；
图8和图9是示出根据一个实施方式的修复显示装置的方法的图；
图10和图11是示出在修复过程中可能出现的发光元件中的短路问题的图；
图12是示出修复图4和图5所示的像素的方法的图；
图13是示出根据另一实施方式的修复显示装置的方法的图；
图14是示出修复图4和图5所示的像素的方法的图；
图15是示出根据另一实施方式的像素的平面布局的图；
图16是沿图15的线I-I’截取的截面图；
图17A和图17B是示出修复图16所示的像素的方法的图；
图18是示出又一实施方式的像素的平面布局的图；
图19是示出又一实施方式的像素的平面布局的图；
图20是沿图18的线II-II’截取的截面图；
图21是示出修复图20所示的像素的方法的图；
图22至图24是示出修复根据另一实施方式的像素的方法的图；
图25是示出根据又一实施方式的修复图20所示的像素的方法的图；以及
图26是示出根据一个实施方式的显示装置的制造方法的流程图。
具体实施方式
在下文中，将参照附图描述实施方式。在说明书中，当一个元件(区域、层、部件等)被称为在另一个元件“上”、“联接到另一元件”或“与另一个元件组合”时，它可以直接在另一个元件上/与另一个元件联接/组合，或者在它们之间可以存在中间元件。
相同的附图标记指代相同的元件。在附图中，为了有效地描述技术细节，夸大了元件的厚度、比率和尺寸。术语“和/或”包括相关元件可以限定的一个或更多个组合。
术语“第一”、“第二”等可以用来描述各种元件，但是这些元件不应被解释为限于这些术语。这些术语仅用于将一个元件与其他元件区分开。例如，“第一”元件可以被命名为“第二”元件而不脱离实施方式的范围，并且“第二”元件也可以类似地被命名为“第一”元件。如本文所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。
术语“在...下”、“在...下方”、“在...上”、“在上方”等在本文中用于描述附图中所示的一个或更多个元件之间的关系。这些术语是相对概念，并且基于附图中的方向进行描述。
应当理解，诸如“包括”、“具有”等术语旨在指示说明书中公开的特征、数量、步骤、动作、元件、组件或其组合的存在，并且不旨在排除可以存在或可以添加一个或更多个其它特征、数量、步骤、动作、元件、组件或其组合的可能性。
图1是示出根据实施方式的显示装置的配置的框图。
参照图1，显示装置1包括定时控制器10、选通驱动器20、数据驱动器30、电源40和显示面板50。
定时控制器10可以从外部接收图像信号RGB和控制信号CS。图像信号RGB可以包括灰度数据。控制信号CS可以包括例如水平同步信号、垂直同步信号和主时钟信号。
定时控制器10可以处理图像信号RGB和控制信号CS以使信号适合于显示面板50的操作条件，以使得定时控制器10可以生成并输出图像数据DATA、选通驱动控制信号CONT1、数据驱动控制信号CONT2和电源控制信号CONT3。
选通驱动器20可以通过多条第一选通线GL11至GL1n连接到显示面板50的像素(或子像素)PX。选通驱动器20可以基于从定时控制器10输出的选通驱动控制信号CONT1来生成选通信号。选通驱动器20可以通过多条第一选通线GL11至GL1n将生成的选通信号提供给像素PX。
在各个实施方式中，选通驱动器20可以通过多条第二选通线GL21至GL2n进一步连接至显示面板50的像素PX。选通驱动器20可以通过多条第二选通线GL21至GL2n向像素PX提供感测信号。可以提供感测信号以便于测量设置在像素PX内部的发光元件和/或驱动晶体管的特性。
数据驱动器30可以通过多条数据线DL1至DLm连接到显示面板50的像素PX。数据驱动器30可以基于从定时控制器10输出的图像数据DATA和数据驱动控制信号CONT2来生成数据信号。数据驱动器30可以通过多条数据线DL1至DLm将生成的数据信号提供给像素PX。
在各个实施方式中，数据驱动器30还可以通过多条感测线(或参考线)SL1至SLm连接到显示面板50的像素PX。数据驱动器30可以通过多条感测线SL1至SLm向像素PX提供参考电压(感测电压或初始化电压)，或者可以基于从像素PX反馈的电信号来感测像素PX的状态。
电源40可以通过多条电源线PL1和PL2连接到显示面板50的像素PX。电源40可以基于电源控制信号CONT3来生成要提供给显示面板50的驱动电压。驱动电压可以包括例如高电位驱动电压ELVDD和低电位驱动电压ELVSS。电源40可以通过相应的电源线PL1和PL2将生成的驱动电压ELVDD和ELVSS提供给像素PX。
在显示面板50中，布置了多个像素PX(或称为子像素)。像素PX可以例如以矩阵形式布置在显示面板50上。
像素PX中的每一个可以电连接到相应的选通线和相应的数据线。这样的像素PX可以发出具有与分别通过第一选通线GL11至GL1n和数据线DL1至DLm提供的选通信号和数据信号相对应的亮度的光。
每个像素PX可以显示第一颜色至第三颜色中的任何一种。在一个实施方式中，每个像素PX可以显示红色、绿色和蓝色中的任何一种。在另一实施方式中，每个像素PX可以显示青色、品红色和黄色中的任何一种。在各个实施方式中，像素PX可以被配置为显示四种或更多种颜色中的任何一种。例如，每个像素PX可以显示红色、绿色、蓝色和白色中的任何一种。
定时控制器10、选通驱动器20、数据驱动器30和电源40可以被构造为单独的集成电路(IC)，或者它们中的至少一些被集成在其中的IC。例如，数据驱动器30和电源40中的至少一个可以被构造为与定时控制器10集成为一体的集成电路。
另外，在图1中，选通驱动器20和数据驱动器30被示为与显示面板50分离的元件，但是选通驱动器20和数据驱动器30中的至少一个可以以与显示面板50集成为一体形成的面板内方式构造。例如，选通驱动器20可以形成为根据面板内栅极(GIP)方式与显示面板50集成为一体。
图2是示出图1所示像素的实施方式的电路图。作为示例，图2示出了连接到第i条第一选通线GL1i和第j条数据线DLj的像素PXij。
参照图2，像素PX包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。
开关晶体管ST的第一电极(例如，源极)电连接到第j条数据线DLj，并且开关晶体管ST的第二电极(例如，漏极)电连接到第一节点N1。开关晶体管ST的栅极电连接到第i条第一选通线GL1i。当通过第i条第一选通线GL1i施加了栅极导通电平的栅极信号时，开关晶体管ST导通，并且将通过第j条数据线DLj施加的数据信号传送到第一节点N1。
存储电容器Cst的第一电极电连接到第一节点N1，并且存储电容器Cst的第二电极接收高电位驱动电压ELVDD。可以利用与施加到第一节点N1的电压和高电位驱动电压ELVDD之间的差相对应的电压对存储电容器Cst进行充电。
驱动晶体管DT的第一电极(例如，源极)接收高电位驱动电压ELVDD，并且驱动晶体管DT的第二电极(例如，漏极)与发光元件LD的第一电极(例如，阳极电极)电连接。驱动晶体管DT的栅极电连接到第一节点N1。当通过第一节点N1施加栅极导通电平的电压时，驱动晶体管DT导通，并且可以根据提供给栅极的电压，即，存储在存储电容器Cst中的电压来控制流向发光元件LD的驱动电流的量。
感测晶体管SST的第一电极(例如，源极)电连接到第j条感测线SLj，并且感测晶体管SST的第二电极(例如，漏极)电连接到发光元件LD的第一电极(例如，阳极电极)。感测晶体管SST的栅极电连接到第i条第二选通线GL2i。当通过第i条第二选通线GL2i施加栅极导通电平的感测信号时，感测晶体管SST导通，并且将通过第j条感测线SLj施加的参考电压传送到发光元件LD的阳极电极。
发光元件LD输出与驱动电流相对应的光。发光元件LD可以输出与红色、绿色和蓝色当中的任何一种相对应的光。发光元件LD可以是有机发光二极管(OLED)或具有在微米至纳米级范围内的尺寸的超小型无机发光二极管，但是本公开不限于此。在下文中，将描述其中发光元件LD是有机发光二极管的实施方式。
在本公开中，像素PX的结构不限于图2所示的结构。根据一个实施方式，像素PX还可以包括用于补偿驱动晶体管DT的阈值电压，或者初始化驱动晶体管DT的栅极的电压和/或发光元件LD的阳极电极的电压的至少一个元件。
图2示出了开关晶体管ST、驱动晶体管和感测晶体管SST是NMOS晶体管的示例，但是本公开不限于此。例如，构成每个像素PX的晶体管中的至少一些或全部可以是PMOS晶体管。在各个实施方式中，开关晶体管ST、驱动晶体管DT和感测晶体管SST中的每一个可以被实现为低温多晶硅(LTPS)薄膜晶体管、氧化物薄膜晶体管或低温多晶硅(LTPO)薄膜晶体管。
图3A和图3B是示出根据一个实施方式的像素的平面布局的图。一起参照图2、图3A和图3B，显示面板50包括限定在沿第一方向(例如，像素列方向DR1)延伸的数据线DL和沿第二方向(例如，像素行方向DR2)延伸的第一选通线GL1与第二选通线GL2的交叉区域处的像素区域PXA。像素PX布置在各个像素区域PXA中。
像素区域PXA中的每一个可以包括发光区域EA和非发光区域NEA。像素PX的发光元件LD放置在发光区域EA中。用于驱动发光元件LD的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST和存储电容器Cst)放置在非发光区域NEA中。发光元件LD由放置在非发光区域NEA中的电路元件驱动并且发出特定颜色的光。
可以在像素列之间限定布线区域WA。在布线区域WA中的每一个中，放置有沿第一方向DR1延伸的数据线DL和感测线SL。数据线DL可以从数据驱动器30接收数据信号。感测线SL可以从数据驱动器30接收参考电压，或者可以将从相应像素PX输出的电信号传送到数据驱动器30。
在一个实施方式中，在一些布线区域WA中，可以进一步形成用于将高电位驱动电压ELVDD施加到像素PX的第一电源线PL1。第一电源线PL1可以在第一方向DR1上基本平行于数据线DL和感测线SL延伸。
第一选通线GL1和第二选通线GL2在第二方向DR2上延伸跨过非发光区域NEA。在本文中，第一选通线GL1和第二选通线GL2可以沿第一方向DR1以规则的间隔布置。
数据线DL、感测线SL、第一电源线PL1、第一选通线GL1和第二选通线GL2通过接触孔电连接到电路元件。具体地，数据线DL可以电连接到开关晶体管ST的电极(例如，源极)，并且感测线SL可以电连接到感测晶体管SST的电极(例如，源极)。第一选通线GL1电连接到开关晶体管ST的栅极，并且第二选通线GL2电连接到感测晶体管SST的栅极。
如以上参照图2所述，像素PX可以包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。
开关晶体管ST可以包括第一栅极GE1、第一源极SE1和第一漏极DE1。
第一栅极GE1可以被放置为与形成在有源层ACT中的第一沟道CH1交叠。第一沟道CH1可以是在有源层ACT内不掺杂有杂质的半导体图案。第一栅极GE1可以电连接到第一选通线GL1。例如，第一栅极GE1可以是与第一选通线GL1上的第一沟道CH1交叠的区域。
第一源极SE1可以连接到形成在有源层ACT中的第一沟道CH1的第一侧上的第一源极区域SA1。第一源极SE1还可以通过第一接触孔CT1连接到数据线DL。
第一漏极DE1可以连接到形成在有源层ACT中的第一沟道CH1的第二侧上的第一漏极区域DA1。第一漏极DE1可以通过第二接触孔CT2电连接到存储电容器Cst的下部电极BE。
驱动晶体管DT可以包括第二栅极GE2、第二源极SE2和第二漏极DE2。
第二栅极GE2可以被放置为与形成在有源层ACT中的第二沟道CH2交叠。第二栅极GE2可以通过第三接触孔CT3电连接到存储电容器Cst的下部电极BE。
第二源极SE2可以连接到形成在有源层ACT中的第二沟道CH2的第一侧上的第二源极区域SA2。第二源极SE2可以通过第四接触孔CT4电连接到第一电源线PL1，通过该第一电源线PL1施加高电位驱动电压ELVDD。在本实施方式中，第二源极SE2可以基本上构造为设置在布线区域WA中的导电图案。
第二漏极DE2可以连接到形成在有源层ACT中的第二沟道CH2的第二侧上的第二漏极区域DA2。第二漏极DE2可以电连接到存储电容器Cst的上部电极UE。例如，第二漏极DE2可以形成为与存储电容器Cst的上部电极UE集成为一体，并且因此可以形成一个图案。如后所述，存储电容器Cst的上部电极UE通过第一通孔VIA1与发光元件LD的阳极电极AE连接。因此，驱动晶体管DT的第二漏极DE2通过存储电容器Cst的上部电极UE电连接到发光元件LD的阳极电极AE。
另外，第二漏极DE2可以通过第五接触孔CT5连接到遮光层LS。因此，当通过使用稍后将描述的修复图案RP修复像素PX中的缺陷时，修复图案RP和遮光层LS通过激光焊接连接，并且因此邻近像素PX(i+1)j的阳极电极AE与驱动晶体管DT的第二漏极DE2电连接。
感测晶体管SST可以包括第三栅极GE3、第三源极SE3和第三漏极DE3。
第三栅极GE3可以被放置为与形成在有源层ACT中的第三沟道CH3交叠。第三栅极GE3可以电连接到第二选通线GL2。例如，第三栅极GE3可以是与第二选通线GL2上的第三沟道CH3交叠的区域。
第三源极SE3可以连接到形成在有源层ACT中的第三沟道CH3的第一侧上的第三源极区域SA3。第三源极SE3可以通过第六接触孔CT6电连接到桥接图案BRP。桥接图案BRP通过第八接触孔CT8电连接到感测线SL。因此，第三源极SE3可以通过桥接图案BRP电连接到感测线SL。
第三漏极DE3可以连接到形成在有源层ACT中的第三沟道CH3的第二侧上的第三漏区DA3。另外，第三漏极DE3可以通过第七接触孔CT7连接到遮光层LS。在该实施方式中，遮光层LS通过第五接触孔CT5连接到驱动晶体管DT的第二漏极DE2。因此，第三漏极DE3通过遮光层LS电连接到驱动晶体管DT的第二漏极DE2。
存储电容器Cst可以包括下部电极BE和上部电极UE。
下部电极BE可以通过第二接触孔CT2电连接到开关晶体管ST的第一漏极DE1。另外，下部电极BE可以通过第三接触孔CT3电连接到驱动晶体管DT的第二栅极GE2。
在一个实施方式中，下部电极BE可以包括用于连接到驱动晶体管DT的第二栅极GE2的延伸部件EXT。在延伸部件EXT的区域中，下部电极BE与第二栅极GE2交叠，并且通过第三接触孔CT3电连接到第二栅极GE2。延伸部件EXT的其它区域被放置为不与稍后将描述的第二导电层和发光元件LD的阳极电极AE交叠。因此，当通过利用激光束切割延伸部件EXT而将第二栅极GE2和阳极电极AE电分离并且修复像素PX中的缺陷时，防止了发光元件LD的导电层之间和/或阳极电极AE与阴极电极CE之间的电短路。
上部电极UE以其至少一个区域覆盖下部电极BE的方式形成。在上部电极UE和下部电极BE之间，存储了与两个电极之间的电位差相对应的电荷，以使得上部电极UE和下部电极BE可以用作存储电容器Cst。
上部电极UE和下部电极BE交叠的区域可以确定存储电容器Cst的电容。因此，上部电极UE和下部电极BE可以具有用于满足存储电容器Cst的所需电容的面积(尺寸)。
在一个实施方式中，在像素PX发出白色光的情况下，重要的是确保像素PX的开口面积而不是存储电容器Cst的电容。在该实施方式中，可以将发出白色光的像素PX的上部电极UE和下部电极BE的面积设置为小于发出另一颜色光的像素的面积。因此，可以增大存储电容器Cst和驱动晶体管DT之间的开口区域的尺寸。在发光元件LD的阳极电极AE延伸到非发光区域NEA的开口区域的情况下，由发光元件LD产生的光通过延伸的开口区域发射到外部。
上部电极UE可以通过第五接触孔CT5电连接到驱动晶体管DT的第二漏极DE2。另外，上部电极UE可以通过第一通孔VIA1电连接到发光元件LD的阳极电极AE。
如上所述的存储电容器Cst通过下部电极BE连接到驱动晶体管DT的第二栅极GE2。在驱动晶体管DT上方，可以形成稍后将描述的发光元件LD的阴极电极CE。在本文中，可能在驱动晶体管DT的第二栅极GE2和阴极电极CE之间形成电场，这可能降低电连接到第二栅极GE2的存储电容器Cst的充电率。换句话说，可能形成具有第二栅极GE2作为第一电极并且阴极电极CE作为第二电极的寄生电容器。如在本实施方式中那样，在第二栅极GE2电连接到存储电容器Cst的下部电极BE而不是上部电极UE的情况下，从寄生电容器到存储电容器Cst的电气路径相对较长，并且因此可以减小寄生电容器的影响。另外，由于存储电容器Cst的下部电极BE形成在显示面板50的基板上，因此，防止了第二栅极GE2和阴极电极CE之间的电场的形成，从而去除了寄生电容器。
发光元件LD可以包括阳极电极AE、阴极电极CE以及放置在阳极电极AE与阴极电极CE之间的发光层EML。在一个实施方式中，阳极电极AE、发光层EML和阴极电极CE可以以彼此交叠的方式放置在发光区域EA中。
阳极电极AE可以通过第一通孔VIA1连接到存储电容器Cst的上部电极UE。发光层EML和阴极电极CE可以放置在阳极电极AE上。通常，阳极电极AE形成在发光区域EA中。然而，为了与存储电容器Cst的上部电极UE接触，阳极电极AE的至少一个区域可以延伸到非发光区域NEA。
在一个实施方式中，在像素PX显示白色的情况下，阳极电极AE可以广泛地延伸到非发光区域NEA。在本文中，从实现为底部发光型的发光元件LD生成的光可以通过放置在非发光区域NEA中的电路元件之间的开口区域发射到外部。
发光层EML和阴极电极CE在发光区域EA和非发光区域NEA中广泛地形成。在本文中，发光层EML覆盖阳极电极AE。
在一个实施方式中，像素PX还可以包括修复图案RP。修复图案RP以其一个区域不与邻近像素PX(i+1)j的阳极电极AE交叠而是与遮光层LS交叠的方式放置。
这里，修复图案RP的上述区域以外的区域通过第二通孔VIA2与邻近像素PX(i+1)j的阳极电极AE电连接。为了与邻近像素PX(i+1)j的阳极电极AE电连接，修复图案RP可以在非发光区域NEA内放置在邻近像素PX(i+1)j的阳极电极AE附近。
由于修复图案RP在非发光区域NEA内放置在邻近像素PX(i+1)j的阳极电极AE附近，被放置为与修复图案RP的区域交叠的遮光层LS可以具有从与驱动晶体管DT交叠的部分到该区域广泛地延伸的区域。
通常，如上所述的修复图案RP可以是具有沿第二方向DR2延伸的条形形状的岛状电极。然而，修复图案RP的形状不限于此，并且可以根据包括遮光层LS和阳极电极AE的其他元件的相对布置状态进行各种修改。
作为示例，图3A和图3B示出具有包括白色像素W的WRGB结构的显示装置1。然而，上述实施方式不仅仅应用于具有WRGB结构的显示装置1。也就是说，在上述实施方式当中，与白色像素W无关的各种特征可以应用于具有不包括白色像素W的RGB结构或RGBG结构的显示装置。另外，在上述实施方式当中，与白色像素W有关的各种特征可以应用于具有WRGB结构的显示装置1以及具有包括白色像素W的各种结构的显示装置。
在下文中，将参照附图更详细地描述根据实施方式的像素PX的叠层结构(截面结构)。
图4是根据一个实施方式的像素的截面图。具体地，图4是沿着图3B的线I-I’截取的截面图。
一起参照图3A和图3B以及图4，显示面板50可以包括基板SUB、电路元件层和发光元件层。
基板SUB是显示面板50的基底构件，并且可以是透光基板。基板SUB可以是包括玻璃或钢化玻璃的刚性基板，或者可以是由塑料材料制成的柔性基板。例如，基板SUB可以由诸如聚酰亚胺、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)等的塑料材料制成。然而，基板SUB的材料不限于此。
在基板SUB上，限定了像素区域PXA。像素区域PXA可以被限定为包括至少一个放置在电路元件层处的电路元件和放置在发光元件层处的发光元件LD的区域。至少一个电路元件和发光元件LD可以构成一个像素PX。
电路元件层形成在基板SUB上，并且可以包括构成像素PX的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst等)和布线。
首先，第一导电层可以被放置在基板SUB上。第一导电层可以包括遮光层LS和存储电容器Cst的下部电极BE。
从上方观察时，遮光层LS以与驱动晶体管DT的半导体图案(具体地，从上方观察时为第二沟道CH2)交叠的方式配置，因此可以保护氧化物半导体装置免受外部光的影响。在一个实施方式中，遮光层LS可以通过第五接触孔CT5进一步连接到驱动晶体管DT的第二漏极DE2。因此，当通过使用稍后将描述的修复图案RP来修复像素PX中的缺陷时，修复图案RP和遮光层LS通过激光焊接连接，并且因此，邻近像素PX(i+1)j的阳极电极AE与驱动晶体管DT的第二漏极DE2电连接。
下部电极BE可以通过第二接触孔CT2电连接到开关晶体管ST的第一漏极DE1。另外，下部电极BE可以通过第三接触孔CT3电连接到驱动晶体管DT的第二栅极GE2。
在一个实施方式中，下部电极BE可以包括用于连接到驱动晶体管DT的第二栅极GE2的延伸部件EXT。下部电极BE在延伸部件EXT的一个区域中与第二栅极GE2交叠，并且通过第三接触孔CT3电连接到第二栅极GE2。延伸部件EXT的其它区域被放置为不与电路元件的其它电极和发光元件LD的阳极电极AE交叠。因此，当通过利用激光切割延伸部件EXT而使第二栅极GE2和阳极电极AE电分离并且修复像素PX中的缺陷时，防止了其他电极之间和/或发光元件LD的阳极电极AE与阴极电极CE之间的电短路。
在布线区域WA中，第一导电层还可以包括数据线DL、感测线SL和第一电源线PL1。数据线DLj通过第一接触孔CT1连接到开关晶体管ST的第一源极SE1。感测线SL通过桥接图案BRP连接到感测晶体管SST的第三源极SE3。第一电源线PL1通过第四接触孔CT4连接到驱动晶体管DT的第二源极SE2。
在各个实施方式中，可以在基板SUB上进一步设置未示出的布线和/或电极，例如，通过其施加有低电位驱动功率ELVSS的第二电源线PL2、辅助电极等。
缓冲层BUF以覆盖遮光层LS、存储电容器Cst的下部电极BE和布线的方式被放置在基板SUB上。缓冲层BUF可以防止离子或杂质从基板SUB扩散，并且可以阻止水分渗透。另外，缓冲层BUF可以增加基板SUB的表面的平坦度。缓冲层BUF可以包括诸如氧化物、氮化物等的无机材料、有机材料或有机-无机化合物。缓冲层BUF可以形成为单层或多层结构。例如，缓冲层BUF可以具有按照硅氧化物、硅氮化物和硅氧化物的顺序的三层或更多层的结构。在另一实施方式中，可以省略缓冲层BUF。
有源层ACT可以形成在缓冲层BUF上。有源层ACT可以由硅基半导体材料或氧化物基半导体材料制成。作为硅基半导体材料，可以使用非晶硅或多晶硅。作为氧化物基半导体材料，可以使用诸如铟锡镓锌氧化物(InSnGaZnO)的四元金属氧化物；诸如铟镓锌氧化物(InGaZnO)、铟锡锌氧化物(InSnZnO)、铟铝锌氧化物(InAlZnO)、锡镓锌氧化物(SnGaZnO)、铝镓锌氧化物(AlGaZnO)或锡铝锌氧化物(SnAlZnO)的三元金属氧化物；或诸如铟锌氧化物(InZnO)、锡锌氧化物(SnZnO)、铝锌氧化物(AlZnO)、锌镁氧化物(ZnMgO)、锡镁氧化物(SnMgO)、铟镁氧化物(InMgO)、铟镓氧化物(InGaO)、铟氧化物(InO)、锡氧化物(SnO)或锌氧化物(ZnO)的二元金属氧化物。
有源层ACT可以包括：包含p型或n型杂质的第一源极区域SA1至第三源极区域SA3和第一漏极区域DA1至第三漏极区域DA3；以及分别形成在第一源极区域SA1至第三源极区域SA3与第一漏极区域DA1至第三漏极区域DA3之间的第一沟道CH1至第三沟道CH3。
第二导电层被放置在有源层ACT上。栅极绝缘层GI可以插置在有源层ACT和第二导电层之间。栅极绝缘层GI可以是硅氧化物(SiOx)、硅氮化物(SiNx)或硅氧化物(SiOx)和硅氮化物(SiNx)的多层。
第二导电层可以包括栅极GE1、GE2和GE3、源极SE1、SE2和SE3以及漏极DE1、DE2和DE3。栅极GE1、GE2和GE3可以被放置为分别与有源层ACT中的相应沟道CH1、CH2和CH3交叠。栅极GE1、GE2和GE3当中的至少一些(GE1和GE3)形成为与电连接到栅极GE1和GE3的布线GL1和GL2集成为一体，从而形成一个图案。
第二导电层还可以包括存储电容器Cst的上部电极UE。上部电极UE以其至少一个区域覆盖下部电极BE的方式形成。与两个电极之间的电位差相对应的电荷被存储在上部电极UE和下部电极BE之间，因此，上部电极UE和下部电极BE可以用作存储电容器Cst。
上部电极UE可以通过第五接触孔CT5电连接到驱动晶体管DT的第二漏极DE2。另外，上部电极UE可以通过第一通孔VIA1电连接到发光元件LD的阳极电极AE。
如上所述的存储电容器Cst通过下部电极BE连接到驱动晶体管DT的第二栅极GE2。稍后将描述的发光元件LD的阴极电极CE可以形成在驱动晶体管DT上方。在本文中，在驱动晶体管DT的第二栅极GE2和阴电极极CE之间可能形成电场，这可能降低电连接到第二栅极GE2的存储电容器Cst的充电速率。换句话说，可能形成具有第二栅极GE2作为第一电极并且阴极电极CE作为第二电极的寄生电容器。如在本实施方式中，在第二栅极GE2电连接到存储电容器Cst的下部电极BE而不是上部电极UE的情况下，从寄生电容器到存储电容器Cst的电气路径相对较长，因此可以减小寄生电容器的影响。另外，因为存储电容Cst的下部电极BE形成在显示面板50的基板上，所以可以防止在第二栅极GE2与阴极电极CE之间形成电场，从而可以去除寄生电容。
第二导电层还可以包括桥接图案BRP。桥接图案BRP可以将感测晶体管SST的第三源极SE3和感测线SL电连接。
第二导电层还可以包括修复图案RP。修复图案RP以其一个区域不与邻近像素PX(i+1)j的阳极电极AE交叠而是与遮光层LS交叠的方式放置。在本文中，修复图案RP的上述区域以外的区域通过第二通孔VIA2与邻近像素PX(i+1)j的阳极电极AE电连接。
第一导电层和第二导电层可以由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或两种以上的合金制成。另外，第一导电层和第二导电层可以是由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)构成的组中的任何一种或两种以上的合金组成的多层。例如，第一导电层和第二导电层可以是钼和铝钕或钼和铝的两层。
电路元件层可以被钝化层PAS覆盖。钝化层PAS可以覆盖第二导电层，并且有源层ACT和缓冲层BUF的暴露区域未被第二导电层覆盖。钝化层PAS可以是用于保护下部元件的绝缘膜，并且可以是硅氧化物膜(SiOx)、硅氮化物膜(SiNx)或硅氧化物膜(SiOx)和硅氮化物膜(SiNx)的多层。在各个实施方式中，可以省略钝化层PAS。
保护层OC可以形成在钝化层PAS上。保护层OC可以是用于减小下部结构的水平差异的平坦化膜，并且可以由诸如聚酰亚胺、苯并环丁烯系列树脂、丙烯酸酯等的有机材料构成。
在一个实施方式中，滤色器(未示出)可以形成在钝化层PAS和保护层OC之间。滤色器可以形成在发光区域EA中。滤色器是波长选择滤光器，其通过透射特定波长带中的光并阻挡其他特定波长带中的光来选择性地仅透射入射光的部分波长带。滤色器可以由包含诸如颜料、染料等的着色剂的感光性树脂制成。在发光区域EA中，穿过滤色器的光可以具有红色、绿色和蓝色当中的任何一种。在像素PX显示白色的情况下，可以省略针对像素PX的滤色器。
上面已经描述了在钝化层PAS和保护层OC之间形成滤色器，但是该实施方式不限于此。也就是说，在发光元件LD是顶部发光型的情况下，可以在稍后将描述的发光元件层的上层处形成滤色器。
发光元件层形成在保护层OC上，并且包括发光元件LD。发光元件LD可以包括阳极电极AE、发光层EML和阴极电极CE。
阳极电极AE和阴极电极CE当中的至少一个可以是透射电极，并且至少另一个可以是反射电极。例如，在发光元件LD是底部发光型的情况下，阳极电极AE可以是透射电极，并且阴极电极CE可以是反射电极。相反，在发光元件LD是顶部发光型的情况下，阳极电极AE可以是反射电极，并且阴极电极CE可以是透射电极。在另一示例中，在发光元件LD是双面发光类型的情况下，阳极电极AE和阴极电极CE二者都可以是透射电极。在下文中，以发光元件LD为底部发光型的情况为例，将描述发光元件LD的详细构造。
阳极电极AE形成在保护层OC上。阳极电极AE通过穿透保护层OC和钝化层PAS的第一通孔VIA1与存储电容器Cst的上部电极UE电连接。阳极电极AE可以通过存储电容器Cst电连接到驱动晶体管DT的第二漏极DE2。如上所述，当第一通孔VIA1形成为与面积比其他电极大的存储电容器Cst的上部电极UE接触时，减小了第一通孔VIA1附近的电平差的影响。
阳极电极AE可以由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)等的透明导电材料制成。在阳极电极AE是反射电极的情况下，阳极电极AE可以包括反射层。反射层可以由铝(Al)、铜(Cu)、银(Ag)、镍(Ni)或其合金制成。在一个实施方式中，反射层可以由银、钯和铜的合金(APC)构成。
发光层EML形成在阳极电极AE上。在本实施方式，显示装置1具有无堤形式。在本实施方式中，发光层EML以覆盖阳极电极AE的方式形成。发光层EML可以广泛地形成在发光区域EA和非发光区域NEA中。
发光层EML可以具有包括光生成层的多层薄膜结构。在本文中，由光生成层生成的光的颜色可以是白色、红色、蓝色、绿色等，但不限于此。
光生成层可以包括例如空穴传输层(HTL)、有机发光层和电子传输层(ETL)。空穴传输层将从阳极电极AE注入的空穴平稳地传输到有机发光层。有机发光层可以由包括磷光或荧光材料的有机材料制成。电子传输层将从阴极电极CE注入的电子平稳地传输到有机发光层。除了空穴传输层、有机发光层和电子传输层之外，发光层(EML)还可以包括空穴注入层(HIL)、空穴阻挡层(HBL)、电子注入层(EIL)和电子阻挡层(EBL)。
发光层EML可以以两个或更多个叠层的迭层结构(tandem structure)形成。在这种情况下，叠层中的每一个可以包括空穴传输层、有机发光层和电子传输层。在以两个或更多个叠层的迭层结构形成发光层EML的情况下，在叠层之间形成电荷生成层。电荷生成层可以包括n型电荷生成层和p型电荷生成层。n型电荷生成层位于下部叠层附近。p型电荷生成层形成在n型电荷生成层上，并且因此位于上部叠层附近。n型电荷生成层将电子注入到下部叠层中，并且p型电荷生成层将空穴注入到上部叠层中。n型电荷产生层可以是通过将诸如锂(Li)、钠(Na)、钾(K)或铯(Cs)的碱金属或诸如镁(Mg)、锶(Sr)、钡(Ba)或镭(Ra)的碱土金属掺杂到具有电子传输能力的有机主体材料中而获得的有机层。p型电荷生成层可以是通过将掺杂剂掺杂到具有空穴传输能力的有机主体材料中而获得的有机层。
阴极电极CE形成在发光层EML上。阴极电极CE可以广泛地形成在发光区域EA和非发光区域NEA中。
阴极电极CE可以由能够透射光的透明导电材料(TCO)，或者由诸如钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)及其合金的半透射导电材料制成。在阴极电极CE由半透射导电材料制成的情况下，由于微腔，可以提高发光效率。
一起参照图3A、图3B和图4，在本实施方式中，阳极电极AE的至少一个区域延伸到非发光区域NEA，以便于与电路元件接触。由于发光层EML和阴极电极CE层叠在阳极电极AE的整个区域上，因此在非发光区域NEA中可能发生不期望的发光(漏光现象)。在非发光区域NEA中，为了防止由发光元件LD产生的光发射到外部，在本实施方式中，还包括形成在钝化层PAS与保护层OC之间以及非发光区域NEA中的光吸收层LA。
光吸收层LA可以包含诸如颜料、染料等的着色剂，其通过透射特定波长带中的光并且阻挡其他特定波长带中的光来选择性地仅透射入射光的部分波长带。光吸收层LA可以具有其中层叠了两个或更多个颜料层以吸收由发光元件LD生成的光的结构。例如，光吸收层LA可以包括：第一吸收层，其包含第一颜色的颜料；以及第二吸收层，其包含与第一颜色不同的第二颜色的颜料。在一个实施方式中，第一颜色可以是红色并且第二颜色可以是蓝色，但不限于此。如上所述，在包含不同颜色的颜料的吸收层交叠的情况下，通过反射发光效应(例如，黑色发光效应)有效地阻挡了漏光现象。
上述光吸收层LA由与滤色器相同的材料构成，并且可以通过与滤色器相同的工艺形成。也就是说，滤色器和包含相同颜色的颜料的光吸收层LA可以通过单个掩模工艺一起形成。例如，当形成包含第一颜色的颜料的滤色器时，一起形成光吸收层LA的第一吸收层。当形成包含第二颜色的颜料的滤色器时，一起形成光吸收层LA的第二吸收层。因此，本实施方式使得可以在无堤结构中防止光泄漏现象，而无需另外的用于生成光吸收层LA的附加工艺。
光吸收层LA可以形成在非发光区域NEA的整个区域中。但是，本实施方式不限于此。根据实施方式，可以在非发光区域NEA内的阳极电极AE上形成光吸收层LA。在一个实施方式中，在像素PX显示白色的情况下，可以不在像素PX中形成光吸收层LA。
当光吸收层LA形成在非发光区域NEA的整个区域中时，第一通孔VIA1和第二通孔VIA2以穿透光吸收层LA的方式形成。另选地，光吸收层LA可以以不围绕第一通孔VIA1和第二通孔VIA2形成的方式构造。
图5是根据另一实施方式的存储电容器的截面图。
如以上参照图3A、图3B和图4所述，在一个实施方式中，存储电容器Cst可以由形成在第一导电层处的下部电极BE和形成在第二导电层处的上部电极UE构成。缓冲层BUF和栅极绝缘层GI插置在下部电极BE和上部电极UE之间。
在两个绝缘层插置在下部电极BE和上部电极UE之间的情况下，电极BE和UE之间的距离相对较长，导致存储电容器Cst的电容减小。为了确保期望的电容，需要增加下部电极BE和上部电极UE的面积。然而，当存储电容器Cst的面积增加时，像素PX的尺寸增加，因此难以实现高分辨率的显示装置。另外，在像素PX显示白色的情况下，难以确保开口率。
为了解决这个问题，在一个实施方式中，存储电容器Cst的上部电极UE可以具有其中有源层ACT和第二导电层TGA交叠的多层结构。在本文中，缓冲层BUF插置在下部电极BE和上部电极UE之间。
与图4的实施方式相比，在图5所示的实施方式中，仅一个绝缘层插置在存储电容器Cst的下部电极BE和上部电极UE之间。因此，电极之间的距离相对减小，以使得可以提高存储电容器Cst的电容。因此，防止了存储电容器Cst的面积的增加，并且结果，减小了像素PX的尺寸并且确保了白色像素的开口率。
图6A至图6D是示出可能在具有无堤结构的显示装置中出现的发光元件中的短路问题的示图。图7是示出根据一个实施方式的形成第一通孔的方法的图。
如上所述，发光元件LD的阳极电极AE可以通过穿透保护层OC和钝化层PAS的第一通孔VIA1连接到存储电容器Cst的上部电极UE。第一通孔VIA1可以通过光刻胶(PR)工艺和湿蚀刻工艺形成。
具体地，如图6A所示，在钝化层PAS上，保护层OC可以通过使用掩模来曝光和显影(光刻)。在本文中，掩模可以以在与第一通孔VIA1相对应的区域处不形成保护层OC的方式被图案化。在其上不形成保护层OC的被暴露的钝化层PAS上，可以去除保护层OC的残留膜。在本文中，掩模可以以在与第一通孔VIA1相对应的区域处不形成保护层OC的方式被图案化。在其上不形成保护层OC的被暴露的钝化层PAS上，可以去除保护层OC的残留膜。
之后，钝化孔可以在暴露的钝化层PAS处形成。具体地，如图6B所示，利用应用具有与第一通孔VIA1相对应的开口的掩模，应用能够选择性地蚀刻钝化层PAS的选择性蚀刻剂，从而形成钝化孔。
之后，如图6C所示，蚀刻保护层OC以去除钝化孔周围的保护层OC。随着保护层OC被去除，钝化孔完全暴露于外部，并且形成穿透保护层OC和钝化层PAS的第一通孔VIA1。
在具有无堤结构的显示装置1中，保护层OC以比具有堤的结构厚的方式形成。例如，保护层OC可以具有约4.5μm的厚度。随着保护层OC变厚，通过蚀刻去除保护层OC的速率降低，因此保护层OC保留在与钝化孔的边缘相邻的区域处。另外，当蚀刻保护层OC时，侧面被过度蚀刻，导致底切的形成。由于保护层OC和钝化孔周围的底切的残留，保护层OC和钝化层PAS之间的间隙GAP可以形成在第一通孔VIA1的侧壁处。
在形成第一通孔VIA1之后，可以在保护层OC上依次层叠阳极电极AE、发光层EML和阴极电极CE。在本文中，阳极电极AE、发光层EML和阴极电极CE可以层叠在第一通孔VIA1的内部，并且可以填充在第一通孔VIA1的侧壁处形成的间隙的内部。
具有相对良好的台阶覆盖特性的阳极电极AE和阴极电极CE可以在间隙附近连续形成，而不会由于保护层OC的底切而被分离。然而，由于底切，具有相对较差的台阶覆盖特性的发光层EML可能在间隙附近分离。随着发光层EML的分离，在间隙内部，阳极电极AE和阴极电极CE可能具有如图6D所示的电短路。
为了防止发光元件LD中的这种短路错误，在一个实施方式中，第一通孔VIA1可以以穿透光吸收层LA的方式形成。也就是说，可以沿第一通孔VIA1的边缘形成光吸收层LA。
由于材料特性，在蚀刻过程中不会过度蚀刻光吸收层LA，并且因此不会形成底切。蚀刻部分具有正锥形状。因此，在钝化层PAS、光吸收层LA和保护层OC的层之间不形成间隙，并且可以在蚀刻部分处连续地形成发光层EML和阴极电极CE。
在一个实施方式中，如图7所示，在围绕第一通孔VIA1的边缘的区域中，光吸收层LA可以被构造为包含蓝色颜料的单个吸收层。蓝色颜料具有相对良好的能力以通过蚀刻形成正锥形部分。因此，通过在第一通孔VIA1的周围形成包含蓝色颜料的单一吸收层，可以防止发光元件LD的阳极电极AE与阴极电极CE之间短路的问题。
参照图4的实施方式，在围绕第一通孔VIA1的边缘的区域中，光吸收层LA可以被构造为包含蓝色颜料的单个吸收层。在其余区域中，光吸收层LA可以被构造为多层，该多层包括：包含红色颜料的第一吸收层；以及包含蓝色的颜料的第二吸收层。
图8和图9是示出修复根据实施方式的显示装置的方法的图。图10和图11是示出在修复过程中可能出现的发光元件中的短路问题的图。图12是示出修复图4和图5所示的像素的方法的图。
图8和图9示出了在第一方向DR1上彼此靠近布置的两个像素PXij和PX(i+1)j。像素PXij和PX(i+1)j布置在第j个像素列中，并且共同连接到第j条数据线DLj。另外，在像素PXij和PX(i+1)j当中，第一像素PXij放置在第i个像素行中，并且连接到第i条选通线GL1i和GL2i。第二像素PX(i+1)j放置在第i+1个像素行中，并且连接到第i+1条选通线GL1(i+1)和GL2(i+1)。
参照图8和图9，显示面板50包括在沿第一方向DR1延伸的数据线(DLj)和沿第二方向DR2延伸的选通线(GL1i、GL1(i+1)、GL2i和GL2(i+1))的交叉区域处限定的多个像素区域PXA，在像素区域PXA中，放置了像素PXij和PX(i+1)j。
像素区域PXA可以包括发光区域EA和非发光区域NEA。在发光区域EA中，放置了像素PXij和PX(i+1)j的发光元件LD。非发光区域NEA包括用于驱动发光元件LD的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST和存储电容器Cst)。发光元件LD由放置在非发光区域NEA中的电路元件驱动并且发出特定颜色的光。
在在第二方向DR2上相邻的像素区域PXA之间，可以限定布线区域WA。在第一方向DR1上延伸的数据线(DLj)和感测线(SLj)放置在布线区域WA中。第一选通线(GL1i和GL1(i+1))和第二选通线(GL2i和GL2(i+1))在第二方向DR2上延伸跨过非发光区域NEA。
数据线(DLj)、感测线(SLj)、第一选通线(GL1i和GL1(i+1))和第二选通线(GL2i，GL2(i+1))通过接触孔电连接到电路元件。具体地，数据线(DLj)可以电连接到开关晶体管ST的电极(例如，源极)。感测线(SLj)可以电连接到感测晶体管SST的电极(例如，源极)。第一选通线(GL1i和GL1(i+1))电连接到开关晶体管ST的栅极，并且第二选通线(GL2i和GL2(i+1))电连接到感测晶体管SST的栅极。
在各个实施方式中，由于至少切割了一条或多条驱动线，因此在相应的像素PXij和PX(i+1)j中可能出现诸如暗点之类的缺陷。例如，如图9所示，可以切割在第一像素PXij的开关晶体管ST和第j数据线DLj之间、在第一像素PXij的感测晶体管SST和第j条感测线SLj之间、和/或的在第一像素PXij的驱动晶体管DT和通过其提供高电位驱动电压ELVDD的第一电源线PL1之间的线。然后，没有将正确的驱动电流施加到第一像素PXij，第一像素PXij的发光元件LD不发光，因此可能看到暗点。
为了修复缺陷像素PXij，如图9所示，第一像素PXij的发光元件LD的阳极电极AE可以电连接到与第一像素PXij相邻的第二像素PX(i+1)j的发光元件LD的阳极电极AE。然后，第二像素PX(i+1)j的驱动电流被施加到第一像素PXij的发光元件LD。因此，第一像素PXij可以响应于与第二像素PX(i+1)j相同的数据信号而发光，从而修复暗点缺陷。
可以通过激光焊接执行修复过程。具体地，可以通过如下方式来执行修复过程：利用激光束照射设置在第一像素PXij的非发光区域NEA中的任何修复图案，以去除插置在修复图案RP和第二像素PX(i+1)j的阳极电极AE之间的绝缘膜，并且在修复图案和第二像素PX(i+1)j的阳极电极AE之间形成电连接。
如以上参照图5所述，像素PXij和PX(i+1)j包括基板SUB、依次层叠在基板SUB上的缓冲层BUF和栅极绝缘层GI、第二导电层TGA和钝化层PAS。在钝化层PAS上，层叠发光元件LD的阳极电极AE、发光层EML和阴极电极CE。在具有堤的显示装置1的情况下，在像素PXij和PX(i+1)j的非发光区域NEA中，用于限定发光区域EA的堤层BNK可以在阳极电极AE与发射层EML之间形成。
如图10所示，在非发光区域NEA中形成有堤层BNK的情况下，照射非发光区域NEA的激光束被堤层BNK阻挡，因此不会损坏放置在上层的发光元件LD。然而，如图11所示，在不形成堤层BNK的无堤结构中，激光元件可能损坏一层或多层发光元件LD，从而导致阳极电极AE和阴极电极CE之间的电短路。
为了解决该问题，在图5所示的实施方式中，修复图案RP以其一个区域不与邻近像素PX(i+1)j的阳极电极AE交叠而是与遮光层LS交叠的方式配置。除了遮光层LS之外的电极层可以不放置在该区域上或该区域下。修复图案RP的除上述区域之外的区域通过第二通孔VIA2电连接到邻近像素PX(i+1)j的阳极电极AE。
参照图12，在遮光层LS和修复图案RP交叠的区域上执行激光焊接。因为第二像素PX(i+1)j的不与阳极电极AE交叠的区域被激光束照射，所以可以通过激光束防止阳极电极AE和阴极电极CE之间的电短路。
可以通过激光焊接去除遮光层LS和修复图案RP之间的绝缘层，并且可以形成遮光层LS和修复图案RP之间的电连接。遮光层LS通过第一像素PXij的驱动晶体管DT的第二漏极DE2和存储电容器Cst的上部电极UE连接到发光元件LD的阳极电极AE。修复图案RP通过第二通孔VIA2连接到第二像素PXij的发光元件LD的阳极电极AE。因此，当通过激光焊接将遮光层LS电连接到修复图案RP时，第一像素PXij的发光元件LD的阳极电极AE连接到第二像素PX(i+1)j的发光元件LD的阳极电极AE。然后，当将驱动电流施加到第二像素PX(i+1)j的发光元件LD的阳极电极AE时，相同的驱动电流被施加到第一像素PXij的发光元件LD的阳极电极AE，并且第一像素PXij可以以与第二像素PX(i+1)j相同的亮度发光。
图13是示出根据另一实施方式的显示装置的修复方法的图。图14是示出修复图4和图5所示的像素的方法的图。
图13示出了在第一方向DR1上彼此靠近布置的两个像素PX(i-1)j和PXij。像素PX(i-1)j和PXij布置在第j个像素列中，并且共同连接到第j条数据线DLj。另外，在像素PX(i-1)j和PXij中，第一像素PX(i-1)j放置在第i-1个像素行中并且连接到第i-1条第一选通线GL1(i-1)。第二像素PXij放置在第i个像素行中，并且连接到第i条第一选通线GL1i。
在一个实施方式中，在用于驱动第二像素PXij的发光元件LD的驱动电路中可能出现缺陷，因此发光元件LD可能不能正确地发光。如图13所示，为了修复缺陷像素(例如，第二像素PXij)，第二像素PXij的发光元件LD可以与驱动电路分离。之后，第二像素PXij的发光元件LD的阳极电极AE可以电连接到邻近像素(例如，第一像素PX(i-1)j)的发光元件LD的阳极电极AE。然后，将第一像素PX(i-1)j的驱动电流施加到第二像素PXij的发光元件LD。因此，第二像素PXij可以响应于与第一像素PX(i-1)j相同的数据信号而发光，从而修复像素中的缺陷。
可以通过激光切割和激光焊接来执行修复过程。具体地，在第二像素PXij的非发光区域NEA中，当利用激光束照射发光元件LD的阳极电极AE时，在阳极电极AE与驱动电路之间出现断路。然后，可以通过激光焊接将第一像素PX(i-1)j的发光元件LD的阳极电极AE电连接到第二像素PXij的发光元件LD的阳极电极AE。
如以上参照图10和图11所描述的，在无堤结构中的激光切割可能会引起阳极电极AE和阴极电极CE之间的电短路。为了解决该问题，在图5所示的实施方式中，存储电容器Cst的下部电极BE可以包括用于与驱动晶体管DT的第二栅极GE2连接的延伸部件EXT。在延伸部件EXT上，下部电极BE与第二栅极GE2交叠，并通过第三接触孔CT3电连接到第二栅极GE2。延伸部件EXT的至少一个区域被放置为不与电路元件的其他电极和发光元件LD的阳极电极AE交叠。
参照图14，在延伸部件EXT上执行激光切割。因为第二像素PXij的不与阳极电极AE交叠的区域被激光束照射，所以可以通过激光防止阳极电极AE与阴极电极CE之间的电短路。
当通过激光切割来切割延伸部件EXT时，驱动晶体管DT的第二漏极DE2和存储电容器Cst的下部电极BE被电分离。第二漏极DE2通过下部电极BE的延伸部件EXT连接到发光元件LD的阳极电极AE。因此，驱动晶体管DT和发光元件LD可以通过切割延伸部件EXT而电分离。
在激光切割之后，第二像素PXij的发光元件LD的阳极电极AE可以通过激光焊接电连接到第一像素PX(i-1)j的发光元件LD的阳极电极AE。使用激光焊接的修复方法与参照图12描述的方法相同，因此将省略其详细描述。
图15是示出根据另一实施方式的像素的平面布局的图。图16是沿图15的线I-I’截取的截面图。图17A和图17B是示出修复图16所示的像素的方法的图。
在描述图15至图17B时，将省略与上述实施方式相同的内容的详细描述。
参照图15和图16，像素PXij可以包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。
开关晶体管ST可以包括第一栅极GE1、第一源极SE1和第一漏极DE1。
第一栅极GE1可以被放置为与形成在有源层ACT中的第一沟道CH1交叠。第一栅极GE1可以电连接到第一选通线GL1i。
第一源极SE1可以是形成在第一沟道CH1的第一侧面上的源极区域。第一源极SE1可以通过第一接触孔CT1连接到数据线DLj。
第一漏极DE1可以是形成在第一沟道CH1的第二侧面上的漏极区域。第一漏极DE1可以电连接到存储电容器Cst的上部电极UE。例如，第一漏极DE1可以形成为与存储电容器Cst的上部电极UE集成为一体。
同时，在以下实施方式中，描述了源极SE和漏极DE是有源层ACT中的掺杂区域，但是本实施方式不限于此。也就是说，如以上参照图1至图14所述，在本实施方式中，有源层ACT中的源极SE和漏极DE可以分别与源极区域SA和漏极区域DA相对应，并且连接到源极SE和漏极DE的其他电极(例如，桥接电极BRP)可以与源极SE或漏极DE相对应。
驱动晶体管DT可以包括第二栅极GE2、第二源极SE2和第二漏极DE2。
第二栅极GE2可以被放置为与形成在有源层ACT中的第二沟道CH2交叠。第二栅极GE2可以通过第二接触孔CT2电连接到存储电容器Cst的上部电极UE。
第二源极SE2可以是形成在第二沟道CH2的第一侧上的源极区域。第二源极SE2可以连接到通过其施加高电位驱动电压ELVDD的第一电源线PL1。
第二漏极DE2可以是形成在第二沟道CH2的第二侧面上的漏极区域。第二漏极DE2可以连接到第一桥接图案BRP1。第一桥接图案BRP1通过第三接触孔CT3连接到遮光层LS，以使得第二漏极DE2通过第一桥接图案BRP1连接到遮光层LS。另外，第一桥接图案BRP1通过第一通孔VIA1连接到发光元件LD的阳极电极AE，以使得第二漏极DE2通过第一桥接图案BRP1连接到发光元件LD的阳极电极AE。
感测晶体管SST可以包括第三栅极GE3、第三源极SE3和第三漏极DE3。
第三栅极GE3可以被放置为与形成在有源层ACT中的第三沟道CH3交叠。第三栅极GE3可以电连接到第二选通线GL2i。
第三源极SE3和第三漏极DE3可以是分别形成在有源层ACT的第三沟道CH3的相对侧的源极区域和漏极区域。第三源极SE3可以通过第五接触孔CT5连接到第二桥接图案BRP2。第二桥接图案BRP2通过第六接触孔CT6连接到感测线SLj，以使得第三源极SE3通过第二桥接图案BRP2连接到感测线SLj。第三漏极DE3可以连接到第三桥接图案BRP3。第三桥接图案BRP3通过第七接触孔CT7连接到遮光层LS，以使得第三漏极DE3通过第三桥接图案BRP3连接到遮光层LS。
存储电容器Cst可以包括上部电极UE和下部电极BE。
下部电极BE可以通过第四接触孔CT4连接到第一桥接图案BRP1。第一桥接图案BRP1连接到驱动晶体管DT的第三漏极DE3，以使得下部电极BE通过第一桥接图案BRP1连接到驱动晶体管DT的第三漏极DE3。另外，由于第一桥接图案BRP1通过第一通孔VIA1连接到发光元件LD的阳极电极AE，下部电极BE通过第一桥接图案BRP1连接到发光元件LD的阳极电极AE。
上部电极UE以其至少一个区域覆盖下部电极BE的方式形成。在上部电极UE和下部电极BE之间，存储了与两个电极之间的电位差相对应的电荷，以使得上部电极UE和下部电极BE可以用作存储电容器Cst。
上部电极UE可以形成为与开关晶体管ST的第一漏极DE1集成为一体。上部电极UE可以通过第二接触孔CT2连接到驱动晶体管DT的第二栅极GE2。
发光元件LD可以包括阳极电极AE、阴极电极CE和放置在阳极电极AE与阴极电极CE之间的发光层EML。在一个实施方式中，阳极电极AE和阴极电极CE可以以彼此交叠的方式放置在发光区域EA中。
阳极电极AE可以被放置在发光区域EA中。阳极电极AE可以通过第一通孔VIA1和第一桥接图案BRP1连接到驱动晶体管DT的第二漏极DE2。发光层EML和阴极电极CE可以放置在阳极电极AE上。发光层EML和阴极电极CE可以广泛地形成在发光区域EA和非发光区域NEA中。
在各个实施方式中，PXij可以包括修复图案RP。修复图案RP以其一个区域与遮光层LS交叠，但不与邻近像素PX(i+1)j的阳极电极AE交叠的方式配置。另外，修复图案RP的与像素PX(i+1)j的阳极电极AE交叠的另一区域可以通过第二通孔VIA2连接到邻近像素PX(i+1)j的阳极电极AE。
在图15所示的实施方式中，修复图案RP可以放置在驱动晶体管DT和感测晶体管SST之间。例如，修复图案RP可以放置在驱动晶体管DT的第二源极SE2和感测晶体管SST的第三漏极DE3附近。然而，修复图案RP的位置不限于此。
修复图案RP可以是岛状电极。修复图案RP可以具有如图15所示的大致四边形的形状。然而，实施方式不限于此，并且修复图案RP可以具有诸如圆形、椭圆形、多边形等的各种形状。
在一个实现方式中，在用于驱动发光元件LD的驱动电路中可能会出现缺陷，并且因此发光元件LD可能无法正确发光。例如，像素PXij的开关晶体管ST和数据线DLj之间、像素PXij的感测晶体管SST和感测线SLj之间和/或像素PXij的驱动晶体管DT和通过其提供高电位驱动电压ELVDD的第一电源线PL1之间的部件可以被切割。然后，正确的驱动电流未被施加到像素PXij，像素PXij的发光元件LD不发光，并且因此可以看到暗点。
为了修复缺陷像素PXij，可以将具有缺陷像素的电路与发光元件LD电分离。
在一个实施方式中，如图17A所示，可以从修复图案RP的下方执行激光束的照射。在本文中，用激光束照射修复图案RP的与遮光层LS交叠但不与邻近像素PX(i+1)j的阳极电极AE交叠的区域。当发射激光束时，去除了插置在修复图案RP和遮光层LS之间的缓冲层BUF和栅极绝缘层GI，并且修复图案RP和遮光层LS彼此电连接。遮光层LS电连接到缺陷像素PXij的阳极电极AE，以使得缺陷像素PXij的阳极电极AE通过修复图案RP电连接到邻近像素PX(i+1)j的阳极电极AE。然后，当驱动电流被施加到邻近像素PX(i+1)j的发光元件LD的阳极电极AE时，驱动电流也通过上述电流路径施加到像素PXij的发光元件LD的阳极电极AE。因此，像素PXij以与邻近像素PX(i+1)j相同的亮度发光，从而修复了缺陷。
由于邻近像素PX(i+1)j的不与阳极电极AE交叠的区域被激光束照射，通过激光束防止了阳极电极AE和阴极电极CE之间的电短路，并且通过在修复图案RP和遮光层LS之间的激光焊接执行对像素的修复。
另选地，在一个实施方式中，如图17B所示，可以从第一桥接图案BRPl的下方执行激光束的照射。在本文中，用激光束照射不与阳极电极AE交叠的区域。当发射激光束时，在被激光束照射的区域中切割第一桥接图案BRP1，并且使发光元件LD的阳极电极AE与驱动晶体管DT电分离。
由于像素PXij的不与阳极电极AE交叠的区域被激光束照射，通过激光束防止了阳极电极AE和阴极电极CE之间的电短路，并且通过对第一桥接图案BRP1进行激光切割执行对像素的修复。
在激光切割之后，像素PXij的阳极电极AE可以通过设置在相邻像素PX(i-1)j中的遮光层LS与修复图案RP之间的激光焊接过程而电连接到相邻像素PX(i-1)j的阳极电极AE。当驱动电流施加到相邻像素PX(i-1)j的发光元件LD的阳极电极AE时，相同的驱动电流也被施加到像素PXij的发光元件LD的阳极电极AE。因此，像素PXij以与相邻像素PX(i-1)j相同的亮度发光，从而修复了缺陷。
此外，尽管在图15至图17B中未示出，但是在该实施方式中，参照图4所述的光吸收层可以形成在钝化层PAS和保护层OC之间。
图18是示出根据又一实施方式的像素的平面布局的图。图19是示出根据又一实施方式的像素的平面布局的图。图20是沿图18的线II-II’截取的截面图。图21是示出修复图20所示的像素的方法的图。
除了修复图案RP的位置和遮光层LS的延伸形状以外，图18至图21所示的实施方式与图15至图17B所示的实施方式基本相同。在图18至图21中，遮光层LS呈延伸的条形的形状，该遮光层LS的第一端电连接到桥接图案并且第二端放置在邻近像素的阳极电极附近。因此，在描述图18至图21的实施方式时，与图15至图17B所示的实施方式相同的元件由相同的附图标记表示，并且将省略其详细描述。
参照图18和图20，像素PXij可以包括修复图案RP。修复图案RP以其至少一个区域与遮光层LS交叠但不与邻近像素PX(i+1)j的阳极电极AE交叠的方式设置。另外，修复图案RP的与像素PX(i+1)j的阳极电极AE交叠的另一区域可以通过第二通孔VIA2连接到邻近像素PX(i+1)j的阳极电极AE。
类似于像素PXij，邻近像素PX(i+1)j的发光元件LD的阳极电极AE连接到像素PX(i+1)j的驱动晶体管DT的第二漏极DE2。因此，修复图案RP电连接到邻近像素PX(i+1)j的驱动晶体管DT的第二漏极DE2。
在各个实施方式中，修复图案RP形成为更靠近邻近像素PX(i+1)j的阳极电极AE。换句话说，没有元件放置在修复图案RP和邻近像素PX(i+1)j的阳极电极AE之间。
例如，如图18所示，修复图案RP以其至少一个区域与邻近像素PX(i+1)j的阳极电极AE的突出图案交叠的方式放置。另选地，如图19所示，修复图案RP的区域具有与邻近像素PX(i+1)j的阳极电极AE的蚀刻图案相对应的形状。因此，在该区域中，修复图案RP不与邻近像素PX(i+1)j的阳极电极AE交叠。该区域可以与遮光层LS交叠。在图19所示的实施方式中，修复图案RP的至少一个区域可以基本上放置在邻近像素PX(i+1)j的发光区域EA内。
修复图案RP可以是岛状电极。修复图案RP可以具有如图18和图19所示的大致四边形的形状。然而，实施方式不限于此，并且修复图案RP可以具有诸如圆形、椭圆形、多边形等的各种形状。
参照图20，修复图案RP可以放置在有源层ACT上。栅极绝缘层GI可以插置在修复图案RP和有源层ACT之间。
修复图案RP以其至少一个区域与遮光层LS交叠的方式放置。由于修复图案RP位于邻近像素PX(i+1)j的阳极电极AE附近，因此，遮光层LS在邻近像素PX(i+1)j的发光区域EA附近延伸。例如，修复图案RP的至少一个区域是沿着第一方向DR1靠近邻近像素PX(i+1)j的发光区域EA延伸的条形形状的。
修复图案RP可以通过第二通孔VIA2连接到邻近像素PX(i+1)j的阳极电极AE。邻近像素PX(i+1)j的阳极电极AE与邻近像素PX(i+1)j的驱动晶体管DT的第二漏极DE2连接，以使得修复图案RP电连接到邻近像素PX(i+1)j的驱动晶体管DT的第二漏极DE2。
修复图案RP可以被钝化层PAS覆盖。另外，保护层OC可以形成在钝化层PAS上。保护层OC可以是用于减小下部结构的水平差异的平坦化膜，并且可以由诸如聚酰亚胺、苯并环丁烯系列树脂、丙烯酸酯等的有机材料构成。
接下来，将参照图21描述修复像素PXij的方法。
为了修复缺陷像素PXij，如图21所示，可以从修复图案RP的下方进行激光束的照射。在本文中，用激光束照射修复图案RP与遮光层LS交叠但不与邻近像素PX(i+1)j的阳极电极AE交叠的区域。
如图19所示，当修复图案RP基本上放置在邻近像素PX(i+1)j的发光区域EA内时，针对邻近像素PX(i+1)j发射激光束。换句话说，在本实施方式中，可以对邻近像素PX(i+1)j执行用于修复缺陷像素PXij的激光焊接过程。
当发射激光束时，去除了插置在修复图案RP和遮光层LS之间的缓冲层BUF和栅极绝缘层GI，并且将修复图案RP和遮光层LS彼此电连接。
由于邻近像素PX(i+1)j的不与阳极电极AE交叠的区域被激光束照射，通过激光束防止了阳极电极AE和阴极电极CE之间的电短路，并且通过在修复图案RP和遮光层LS之间的激光焊接执行对像素的修复。
另外，在图19所示的实施方式中，当修复图案RP与邻近像素PX(i+1)j的阳极电极AE的蚀刻图案相对应地放置时，实际上不增加用于放置修复图案RP的空间，从而减小了像素PX的尺寸。
此外，尽管在图18至图21中未示出，但是在本实施方式中，参照图4描述的光吸收层可以形成在钝化层PAS和保护层OC之间。
图22至图24是示出根据另一实施方式的修复像素方法的图。具体地，图22至图24示出了在制造显示面板50的过程中当通过视觉检查等发现缺陷像素时执行修复的方法。
参照图22，遮光层LS、缓冲层BUF、栅极绝缘层GI、导电层TGA、钝化层PAS、保护层OC和阳极电极AE按顺序叠层在基板SUB上。在一个区域中，阳极电极AE可以经由穿透保护层OC和钝化层PAS的通过孔(through hole)连接到导电层TGA。
当通过视觉检查检测到任何像素PX中的缺陷时，对像素执行修复过程。如图23所示，可以通过发射激光束来执行修复过程。可以执行修复过程，例如，以通过激光切割断开阳极电极AE与下部电路元件之间的连接，或者通过激光焊接将阳极电极AE与下部电路元件电连接。
当执行激光切割时，在被激光束照射的区域中的多层上方进行开口。当执行激光焊接时，最顶层(例如，阳极电极AE)凹入。在本文中，当发光层EML和阴极电极CE直接地层叠在阳极电极AE上时，发光层EML的表面没有在开口或凹入部分处均匀地形成，因此在阳极电极AE和阴极电极CE之间可能发生电短路。
为了防止该问题，在本实施方式中，墨水滴落在开口或凹入部分上。墨水可以滴落以填充开口或凹入部分。在一个实施方式中，如图24所示，开口或凹入部分可能会溢出墨水，并且墨水可以放置在阳极电极AE上，但是本实施方式不限于此。
在滴落墨水之后，可以依次层叠发光层EML和阴极电极CE，以便于覆盖阳极电极AE和墨水。
图25是示出根据又一实施方式的修复图20所示的像素的方法的图。
为了修复缺陷像素PXij，如图25所示，可以从第一桥接图案BRP1下方执行激光束照射。在本文中，用激光束照射不与阳极电极AE交叠的区域。
当发射激光束时，在被激光束照射的区域中切割第一桥接图案BRP1，并且使发光元件LD的阳极电极AE与驱动晶体管DT电隔离。
由于像素PXij的不与阳极电极AE交叠的区域被激光束照射，通过激光束防止阳极电极AE和阴极电极CE之间的电短路，并且通过对第一桥接图案BRP1进行激光切割执行对像素的修复。
图26是示出根据实施方式的显示装置的制造方法的流程图。具体地，图26示出了制造具有上面参照图4和5描述的像素(PXij)的显示面板50的方法。
参照图26和图3A、图3B和图4，首先，可以在基板SUB上形成电路元件层。具体地，在步骤1501，可以在基板SUB上形成第一导电层。可以通过经由印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺、原子层沉积工艺等在基板SUB上形成导电膜，并且通过经由使用掩模的蚀刻工艺执行图案化来生成第一导电层，在本文中，可以使用第一掩模。
之后，在步骤1502，可以在第一导电层上形成缓冲层BUF。可以通过化学气相沉积工艺、旋涂工艺、等离子体增强化学气相沉积工艺、溅射工艺、真空沉积工艺、高密度等离子体化学气相沉积工艺、印刷工艺等来形成缓冲层BUF。
在步骤1503，可以在缓冲层BUF上形成有源层ACT。例如，可以在缓冲层BUF上形成非晶硅层，并且非晶硅层可以结晶以形成多晶硅层。之后，通过光刻等对多晶硅层进行图案化，从而形成有源层ACT。在本文中，第二掩模可以用于光刻工艺。将杂质注入构成有源层ACT的多晶硅层中，从而形成源极区域SA1、SA2和SA3、漏极区域DA1、DA2和DA3以及沟道CH1、CH2和CH3。在缓冲层BUF中，可以进一步形成用于使第一导电层和上层彼此接触的接触孔。
在步骤1504，可以在有源层ACT上形成栅极绝缘层GI。栅极绝缘层GI可以选择性地形成在将要形成第二导电层的区域中，这将在后面描述。具体地，可以通过光刻等形成栅极绝缘层GI，其中通过使用掩模对栅极绝缘层GI进行曝光和显影。在本文中，可以使用第三掩模。
在步骤1505，可以在栅极绝缘层GI上形成第二导电层。通过经由印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺、原子层沉积工艺等在栅极绝缘层GI上形成导电膜，并且通过经由使用掩模的蚀刻工艺执行图案化来生成第二导电层。在本文中，可以使用第四掩模。
之后，在步骤1506，可以形成钝化层PAS以覆盖第二导电层。在步骤1507，可以在钝化层PAS上形成滤色器。针对滤色器，例如，可以以通过使用第一掩模的图案形成第一颜色的滤色器，可以以通过使用第二掩模的图案形成第二颜色的滤色器，并且可以以通过使用第三掩模的图案形成第三颜色的滤色器。在形成滤色器的同时，一起形成光吸收层LA。为了形成滤色器和光吸收层LA，可以使用与各个颜色相对应的三个掩模(即，第五掩模至第七掩模)。
之后，在步骤1508，形成保护层OC以覆盖滤色器和光吸收层LA。可以通过使用掩模在钝化层PAS上对保护层OC进行曝光和显影。掩模可以包括与通孔VIA1和VIA2相对应的开口。在本文中，可以使用第八掩模。
发光元件可以形成在保护层OC上。具体地，在步骤1509，以通过使用第九掩模的图案在保护层OC上形成阳极电极AE，该第九掩模具有与发光区域EA相对应的开口。之后，在步骤1510，在保护层OC上广泛地形成发光层EML和阴极电极CE，从而覆盖阳极电极AE的整个区域。
为了制造具有上述无堤结构的显示面板50，通常可以使用九个掩模。为了制造设置有堤的显示面板50，需要额外的掩模来形成堤，因此可以执行使用总共10个掩模的10掩模工艺。然而，在诸如本实施方式的无堤结构的情况下，需要九个掩模和九掩模工艺来制造显示面板50，从而简化了工艺并且降低了制造成本。
本领域技术人员将理解，在不改变本公开的技术构思或基本特征的情况下，本公开可以以其他特定形式实施。因此，应当理解，上述实施方式在所有方面都是示例性的而不是限制性的。本公开的范围的特征在于所附权利要求而不是上述详细描述，并且应当理解，从所附权利要求及其等同物的含义和范围得到的所有改变或修改都落入本公开的范围内。
相关申请的交叉引用
本申请要求于2019年12月31日提交的韩国专利申请第10-2019-0179726号和于2019年12月31日提交的韩国专利申请第10-2019-0179728号的优先权，其全部内容通过引用合并于此以用于所有目的。

Claims (16)

1.一种修复显示装置的方法，
所述显示装置包括：
基板，在所述基板上放置有像素，并且所述基板包括发光区域和非发光区域；
第一导电层，所述第一导电层放置在所述基板上，并且包括遮光层；
一个或更多个绝缘层，所述一个或更多个绝缘层覆盖所述遮光层；
第二导电层，所述第二导电层形成在所述一个或更多个绝缘层上；
保护层，所述保护层放置在所述第二导电层上方；
阳极电极，所述阳极电极放置在所述保护层上；
发光层，所述发光层覆盖所述阳极电极；以及
阴极电极，所述阴极电极放置在所述发光层上，
其中，所述第二导电层包括：
桥接图案，所述桥接图案电连接所述遮光层和所述阳极电极；以及
修复图案，所述修复图案电连接到邻近像素的阳极电极，并且以所述修复图案的至少一个区域与所述遮光层交叠但不与所述阳极电极交叠的方式放置，
所述方法包括以下步骤：
检查所述显示装置的缺陷像素；以及
利用激光束照射所述缺陷像素的所述修复图案。
2.根据权利要求1所述的方法，其中，在所述遮光层与所述修复图案之间形成电连接。
3.根据权利要求2所述的方法，该方法还包括以下步骤：
将驱动电流施加到所述邻近像素，
其中，施加到所述邻近像素的阳极电极的所述驱动电流的一部分经过所述修复图案、所述遮光层和所述桥接图案施加到所述像素的所述阳极电极。
4.一种显示装置，该显示装置包括：
基板，在所述基板上放置有像素，并且所述基板包括发光区域和非发光区域；
第一导电层，所述第一导电层放置在所述基板上，并且包括遮光层和存储电容器的下部电极；
一个或更多个绝缘层，所述一个或更多个绝缘层覆盖所述遮光层；
第二导电层，所述第二导电层形成在所述一个或更多个绝缘层上，并且包括所述存储电容器的上部电极；
保护层，所述保护层放置在所述第二导电层上方；
阳极电极，所述阳极电极放置在所述保护层上，并且连接到所述存储电容器的上部电极；
发光层，所述发光层覆盖所述阳极电极；以及
阴极电极，所述阴极电极放置在所述发光层上，
其中，所述第二导电层包括：
驱动晶体管的漏极，所述驱动晶体管的漏极连接到所述遮光层和所述存储电容器的所述上部电极；以及
修复图案，所述修复图案连接到邻近像素的阳极电极，并且以所述修复图案的至少一个区域与所述遮光层交叠但不与所述第一导电层交叠且不与所述阳极电极交叠的方式放置。
5.根据权利要求4所述的显示装置，其中，在所述修复图案的至少一个区域中，在所述遮光层与所述修复图案之间形成电连接。
6.根据权利要求5所述的显示装置，其中，当形成所述电连接时，施加到所述邻近像素的阳极电极的驱动电流的一部分经过所述修复图案、所述遮光层、所述漏极和所述上部电极施加到所述像素的所述阳极电极。
7.根据权利要求4所述的显示装置，其中，所述修复图案是放置在所述邻近像素的阳极电极与所述阳极电极之间的岛状电极。
8.根据权利要求4所述的显示装置，其中，所述遮光层呈延伸的条形的形状，所述遮光层的第一端电连接到桥接图案并且第二端放置在所述邻近像素的阳极电极附近。
9.根据权利要求4所述的显示装置，其中，所述修复图案电连接到所述邻近像素的阳极电极的突出图案。
10.一种显示装置，该显示装置包括：
基板，在所述基板上放置有像素，并且所述基板包括发光区域和非发光区域；
第一导电层，所述第一导电层放置在所述基板上，并且包括遮光层；
缓冲层，所述缓冲层覆盖所述第一导电层；
有源层，在所述有源层中形成有驱动晶体管的沟道、源极和漏极，所述有源层被放置在所述缓冲层上；
第二导电层，所述第二导电层放置在所述有源层上，并且包括所述驱动晶体管的栅极；
栅极绝缘层，所述栅极绝缘层插置在所述有源层与所述第二导电层之间；
保护层，所述保护层放置在所述第二导电层上方；
阳极电极，所述阳极电极放置在所述保护层上；
发光层，所述发光层覆盖所述阳极电极；以及
阴极电极，所述阴极电极放置在所述发光层上，
其中，所述第二导电层包括电连接所述漏极和所述阳极电极的桥接图案，并且
其中，所述第二导电层还包括修复图案，所述修复图案电连接到邻近像素的阳极电极，并且以所述修复图案的至少一个区域与所述遮光层交叠但不与所述阳极电极交叠的方式放置。
11.根据权利要求10所述的显示装置，其中，所述桥接图案以所述桥接图案的至少一个区域不与所述阳极电极交叠并且不与所述第一导电层交叠的方式放置。
12.根据权利要求10所述的显示装置，其中，所述桥接图案被切割，以使得所述阳极电极与所述驱动晶体管的所述漏极电分离。
13.根据权利要求10所述的显示装置，其中，所述修复图案电连接到所述遮光层。
14.根据权利要求13所述的显示装置，其中，当形成所述电连接时，施加到所述邻近像素的阳极电极的驱动电流的一部分经过所述修复图案、所述遮光层和所述桥接图案而施加到所述像素的阳极电极。
15.一种修复显示装置的方法，
所述显示装置包括：
基板，在所述基板上放置有像素，并且所述基板包括发光区域和非发光区域；
第一导电层，所述第一导电层放置在所述基板上，并且包括遮光层；
缓冲层，所述缓冲层覆盖所述第一导电层；
有源层，在所述有源层中形成有驱动晶体管的沟道、源极和漏极，所述有源层被放置在所述缓冲层上；
第二导电层，所述第二导电层放置在所述有源层上，并且包括所述驱动晶体管的栅极；
栅极绝缘层，所述栅极绝缘层插置在所述有源层与所述第二导电层之间；
保护层，所述保护层放置在所述第二导电层上方；
阳极电极，所述阳极电极放置在所述保护层上；
发光层，所述发光层覆盖所述阳极电极；以及
阴极电极，所述阴极电极放置在所述发光层上，
其中，所述第二导电层还包括桥接图案，所述桥接图案电连接所述漏极和所述阳极电极，并且以所述桥接图案的至少一个区域不与所述阳极电极交叠并且不与所述第一导电层交叠的方式放置，
所述方法包括以下步骤：
检查所述显示装置的缺陷像素；以及
利用激光束照射所述缺陷像素的所述桥接图案的所述至少一个区域。
16.根据权利要求15所述的方法，其中，当所述桥接图案被所述激光束切割时，所述阳极电极与所述驱动晶体管的所述漏极电分离。
CN202011537826.3A 2019-12-31 2020-12-23 显示装置及修复该显示装置的方法 Active CN113130581B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020190179726A KR102656843B1 (ko) 2019-12-31 2019-12-31 표시 장치 및 표시 장치의 리페어 방법
KR10-2019-0179726 2019-12-31
KR1020190179728A KR102656844B1 (ko) 2019-12-31 2019-12-31 표시 장치 및 표시 장치의 리페어 방법
KR10-2019-0179728 2019-12-31

Publications (2)

Publication Number Publication Date
CN113130581A CN113130581A (zh) 2021-07-16
CN113130581B true CN113130581B (zh) 2024-04-05

Family

ID=76546570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011537826.3A Active CN113130581B (zh) 2019-12-31 2020-12-23 显示装置及修复该显示装置的方法

Country Status (2)

Country Link
US (1) US11765948B2 (zh)
CN (1) CN113130581B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230096533A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 리페어 구조를 갖는 전계 발광 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083532A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
CN107799556A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 显示装置
KR20190065735A (ko) * 2017-12-04 2019-06-12 엘지디스플레이 주식회사 전계발광 표시장치 및 그의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
EP3113227B1 (en) * 2015-06-30 2023-08-16 LG Display Co., Ltd. Organic light emitting display device
KR102449699B1 (ko) 2015-12-31 2022-09-30 엘지디스플레이 주식회사 유기발광소자 표시장치 및 이의 리페어 방법
KR102688179B1 (ko) 2016-05-31 2024-07-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 리페어 방법
KR102612734B1 (ko) * 2016-07-29 2023-12-13 엘지디스플레이 주식회사 표시장치
US10763451B2 (en) * 2016-09-01 2020-09-01 Innolux Corporation Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083532A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
CN107799556A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 显示装置
KR20190065735A (ko) * 2017-12-04 2019-06-12 엘지디스플레이 주식회사 전계발광 표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US11765948B2 (en) 2023-09-19
CN113130581A (zh) 2021-07-16
US20210202661A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
EP3846219A1 (en) Display device
CN113013193B (zh) 显示装置及其制造方法
CN113130573B (zh) 显示装置和制造显示装置的方法
CN113130581B (zh) 显示装置及修复该显示装置的方法
KR20170081010A (ko) 유기발광소자 표시장치 및 이의 리페어 방법
KR20210086056A (ko) 표시 장치 및 그의 제조 방법
KR20220094956A (ko) 표시패널 및 그 제조 방법
CN113130578B (zh) 显示装置及其制造方法
KR102656844B1 (ko) 표시 장치 및 표시 장치의 리페어 방법
KR102656843B1 (ko) 표시 장치 및 표시 장치의 리페어 방법
TWI808538B (zh) 顯示裝置
KR20210086057A (ko) 표시 장치 및 그의 제조 방법
KR20210086047A (ko) 표시 장치 및 그의 제조 방법
KR20220010958A (ko) 표시 장치 및 그의 리페어 방법
KR20220096087A (ko) 표시 장치 및 그의 제조 방법
US20220208881A1 (en) Display panel and manufacturing method thereof
US12041841B2 (en) Display device configured to prevent propagation of cracks, and method of repairing same
KR102703644B1 (ko) 표시 장치 및 그의 제조 방법
US20240222579A1 (en) Display Device and Repairing Method in the Device
KR20240108042A (ko) 발광 표시 장치
KR20220080417A (ko) 표시 장치 및 그의 제조 방법
KR20230090639A (ko) 전계 발광 표시 장치
KR20230099979A (ko) 전계 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant