CN113114216B - 可复用编程修调电路及修调方法 - Google Patents

Abstract

本发明揭示了一种可复用编程修调电路及修调方法，包括预处理电路、第一I/O模块202、第二I/O模块、I2C模块、第一密码处理电路、第二密码处理电路；所述预处理电路201用以在上电之后生成第一使能信号EN1，所述预处理电路的输出端连接至I2C模块的输入端；所述第一I/O模块的输出端连接所述I2C模块的第一输入端口SCL；所述第二I/O模块的输出端连接所述I2C模块的第二输入端口SDA；所述第一密码处理电路的输入端连接所述I2C模块内部第一寄存器模块的输出端；所述第二密码处理电路的输入连接所述I2C模块内部第二寄存器模块的输出。本发明提出的可复用编程修调电路及修调方法，可提高电路的灵活性，可重复使用，可有效防止误操作，应用范围广。

Description

可复用编程修调电路及修调方法

技术领域

本发明属于电路修调技术领域，涉及一种修调电路，尤其涉及一种可复用编程修调电路及修调方法。

背景技术

修调技术广泛应用于DAC、ADC、基准源以及各种高精度集成电路的微调中，当前常用的修调方式主要有三种：第一种是电阻薄膜的激光修调技术，通过切掉部分电阻材料来增加阻值；第二种是熔丝修调技术，采用电压源或电流源，将并联到电阻两端的熔丝烧断以此增大阻值实现修调；第三种是二极管短路修调技术，与熔丝修调技术相似，通过减小阻值实现修调。

激光修调技术需要额外的激光修调系统，增大了电阻薄膜的制造难度与成本；熔丝修调技术和二极管短路修调技术需要引入额外的修调点。

有鉴于此，如今迫切需要设计一种新的修调方式，以便克服现有修调方式存在的上述至少部分缺陷。

发明内容

本发明提供一种可复用编程修调电路及修调方法，可提高电路的灵活性，可重复使用，可有效防止误操作，应用范围广。

为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：

一种可复用编程修调电路，所述可复用编程修调电路包括：预处理电路、第一I/O模块、第二I/O模块、I2C模块、第一密码处理电路、第二密码处理电路；

所述预处理电路用以在上电之后生成第一使能信号EN1，所述预处理电路的输出端连接至I2C模块的输入端；所述预处理电路生成的第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；

所述第一I/O模块的输出端连接所述I2C模块的第一输入端口SCL，为所述I2C模块提供时钟信号SCL_IN；

所述第二I/O模块的输出端连接所述I2C模块的第二输入端口SDA，为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；

所述第一密码处理电路的输入端连接所述I2C模块内部第一寄存器模块的输出端，在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；

所述第二密码处理电路的输入连接所述I2C模块内部第二寄存器模块的输出；在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。

作为本发明的一种实施方式，所述预处理电路包括延时电路和升压电路；

所述延时电路用于在上电后产生一个缓慢上升的输出电压，该输出电压达到一定值后经由升压电路上升为电源电压，并输出第一使能信号EN1至所述I2C模块。

作为本发明的一种实施方式，所述延时电路包括串联连接的第一P型沟道MOS场效应管MP1和第二P型沟道MOS场效应管MP2，第一P型沟道MOS场效应管MP1的源极连接至电源电压VDD，第一P型沟道MOS场效应管MP1的栅极与第二P型沟道MOS场效应管MP2的源极相连，第二P型沟道MOS场效应管MP2的栅极与地之间通过第一电阻R1相连接，第二电阻R2与第二电容C2并联，共同连接到第二P型沟道MOS场效应管MP2的漏极与地之间，第二P型沟道MOS场效应管MP2的漏极为延时电路的输出端；第一电阻R1与第一电容C1组成静电保护电路，第二电阻R2与第二电容C2组成延时模块。

作为本发明的一种实施方式，所述升压电路包括串联连接的第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1与第二N型沟道MOS场效应管MN2，第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1、第二N型沟道MOS场效应管MN2栅极相连作为升压电路的输入，第三P型沟道MOS场效应管MP3源极与电源电压VDD相连，第二N型沟道MOS场效应管MN2源极与地端相连，第三电容C3的两端分别于第三P型沟道MOS场效应管MP3的源极与漏极相连，第四P型沟道MOS场效应管MP4的栅极通过第四电阻R4连接到地端，第四P型沟道MOS场效应管MP4的源极连接电源VDD，第四电容C4的两端分别连接第四P型沟道MOS场效应管MP4的栅极与漏极，第三N型沟道MOS场效应管MN3的栅极与第三P型沟道MOS场效应管MP3的漏极连接，第三N型沟道MOS场效应管MN3的源极与第二N型沟道MOS场效应管MN2的漏极连接，第三N型沟道MOS场效应管MN3的漏极与第四P型沟道MOS场效应管MP4的漏极连接，反相器INV的输入连接第三N型沟道MOS场效应管MN3的栅极，反相器的输出为预处理电路的输出。

作为本发明的一种实施方式，所述升压电路包括至少两个反相器，各反相器串联或/和并联；正常工作时，第四P型沟道MOS场效应管MP4位于线性区，第三N型沟道MOS场效应管MN3位于截止区，第四电阻R4和第四电容C4构成保护电路。

作为本发明的一种实施方式，所述第一密码处理电路包括第一调整电路、第二调整电路和第三调整电路；或者/并且，所述第二密码处理电路包括第一调整电路、第二调整电路和第三调整电路；

所述第一调整电路包括设定数量与位置的反相器；

所述第二调整电路包括三个三输入或非门和一个三输入与非门，或非门的输入连接第一调整电路中反相器组的输出，或非门的输出连接与非门的输入，与非门的输出连接第三调整电路的输入；

所述第二调整电路用以根据实际情况选择不同数量的二输入、三输入或四输入或非门、与非门；

所述第三调整电路用以根据实际情况由不同数量的反相器串联、并联而成。

根据本发明的另一个方面，采用如下技术方案：一种可复用编程修调电路的修调方法，所述修调方法包括：

预处理电路在上电之后生成第一使能信号EN1，第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；

所述第一I/O模块为所述I2C模块提供时钟信号SCL_IN；

所述第二I/O模块为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；

在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；

在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。

作为本发明的一种实施方式，所述预处理电路包括延时电路和升压电路；

所述延时电路用于在上电后产生一个缓慢上升的输出电压，该输出电压达到一定值后经由升压电路上升为电源电压，并输出第一使能信号EN1至所述I2C模块；

所述延时电路包括串联连接的第一P型沟道MOS场效应管MP1和第二P型沟道MOS场效应管MP2，第一P型沟道MOS场效应管MP1的源极连接至电源电压VDD，第一P型沟道MOS场效应管MP1的栅极与第二P型沟道MOS场效应管MP2的源极相连，第二P型沟道MOS场效应管MP2的栅极与地之间通过第一电阻R1相连接，第二电阻R2与第二电容C2并联，共同连接到第二P型沟道MOS场效应管MP2的漏极与地之间，第二P型沟道MOS场效应管MP2的漏极为延时电路的输出端；第一电阻R1与第一电容C1组成静电保护电路，第二电阻R2与第二电容C2组成延时模块；

所述升压电路包括串联连接的第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1与第二N型沟道MOS场效应管MN2；

所述第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1、第二N型沟道MOS场效应管MN2栅极相连作为升压电路的输入；

所述第三P型沟道MOS场效应管MP3源极与电源电压VDD相连，第二N型沟道MOS场效应管MN2源极与地端相连，第三电容C3的两端分别于第三P型沟道MOS场效应管MP3的源极与漏极相连；

所述第四P型沟道MOS场效应管MP4的栅极通过第四电阻R4连接到地端，第四P型沟道MOS场效应管MP4的源极连接电源VDD，第四电容C4的两端分别连接第四P型沟道MOS场效应管MP4的栅极与漏极；

所述第三N型沟道MOS场效应管MN3的栅极与第三P型沟道MOS场效应管MP3的漏极连接，第三N型沟道MOS场效应管MN3的源极与第二N型沟道MOS场效应管MN2的漏极连接，第三N型沟道MOS场效应管MN3的漏极与第四P型沟道MOS场效应管MP4的漏极连接；

所述反相器INV的输入连接第三N型沟道MOS场效应管MN3的栅极，反相器的输出为预处理电路的输出；

所述升压电路包括至少两个反相器，各反相器串联或/和并联；正常工作时，第四P型沟道MOS场效应管MP4位于线性区，第三N型沟道MOS场效应管MN3位于截止区，第四电阻R4和第四电容C4构成保护电路。

作为本发明的一种实施方式，所述第一密码处理电路包括第一调整电路、第二调整电路和第三调整电路；或者/并且，所述第二密码处理电路包括第一调整电路、第二调整电路和第三调整电路；

所述第一调整电路包括设定数量与位置的反相器；

所述第二调整电路包括三个三输入或非门和一个三输入与非门，或非门的输入连接第一调整电路中反相器组的输出，或非门的输出连接与非门的输入，与非门的输出连接第三调整电路的输入；

所述第二调整电路用以根据实际情况选择不同数量的二输入、三输入或四输入或非门、与非门；

所述第三调整电路用以根据实际情况由不同数量的反相器串联、并联而成。

本发明的有益效果在于：本发明提出的可复用编程修调电路及修调方法，可提高电路的灵活性，可重复使用，可有效防止误操作，应用范围广。

附图说明

图1为一种传统的修调电路的电路示意图。

图2为本发明一实施例中基于I2C总线的可复用编程修调电路的电路示意图。

图3为本发明一实施例中预处理电路的电路示意图。

图4为本发明一实施例中密码处理电路的电路示意图。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。

说明书中各个实施例中的步骤的表述只是为了方便说明，本申请的实现方式不受步骤实现的顺序限制。

说明书中的“连接”既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。

需要说明的是，本发明中诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分，并不代表实体或操作之间存在任何实际的关系或顺序。

本发明揭示了一种可复用编程修调电路，图2为本发明一实施例中基于I2C总线的可复用编程修调电路的电路示意图；请参阅图2，所述可复用编程修调电路包括：预处理电路201、第一I/O模块202、第二I/O模块203、I2C模块204、第一密码处理电路205、第二密码处理电路206。

所述预处理电路201用以在上电之后生成第一使能信号EN1，所述预处理电路201的输出端连接至I2C模块204的输入端；所述预处理电路201生成的第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写。

所述第一I/O模块202的输出端连接所述I2C模块204的第一输入端口SCL，为所述I2C模块204提供时钟信号SCL_IN。

所述第二I/O模块203的输出端连接所述I2C模块204的第二输入端口SDA，为所述I2C模块204提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码。

所述第一密码处理电路205的输入端连接所述I2C模块内部第一寄存器模块的输出端，在第一密码处理电路205验证密码正确时，所述第一密码处理电路205输出第二使能信号EN2，反馈至所述I2C模块204的输入端，使所述I2C模块204内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路205验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块。

所述第二密码处理电路206的输入连接所述I2C模块内部第二寄存器模块的输出；在第二密码处理电路206验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路206验证密码错误时，修调操作中止。

图3为本发明一实施例中预处理电路的电路示意图；请参阅图3，在本发明的一实施例中，所述预处理电路201包括延时电路301和升压电路302。所述延时电路301用于在上电后产生一个缓慢上升的输出电压，该输出电压达到一定值后经由升压电路302上升为电源电压，并输出第一使能信号EN1至所述I2C模块。

在一实施例中，所述延时电路301包括串联连接的第一P型沟道MOS场效应管MP1和第二P型沟道MOS场效应管MP2，第一P型沟道MOS场效应管MP1的源极连接至电源电压VDD，第一P型沟道MOS场效应管MP1的栅极与第二P型沟道MOS场效应管MP2的源极相连，第二P型沟道MOS场效应管MP2的栅极与地之间通过第一电阻R1相连接，第二电阻R2与第二电容C2并联，共同连接到第二P型沟道MOS场效应管MP2的漏极与地之间，第二P型沟道MOS场效应管MP2的漏极为延时电路301的输出端；第一电阻R1与第一电容C1组成静电保护电路，第二电阻R2与第二电容C2组成延时模块。

在一实施例中，所述升压电路302包括串联连接的第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1与第二N型沟道MOS场效应管MN2，第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1、第二N型沟道MOS场效应管MN2栅极相连作为升压电路302的输入，第三P型沟道MOS场效应管MP3源极与电源电压VDD相连，第二N型沟道MOS场效应管MN2源极与地端相连，第三电容C3的两端分别于第三P型沟道MOS场效应管MP3的源极与漏极相连，第四P型沟道MOS场效应管MP4的栅极通过第四电阻R4连接到地端，第四P型沟道MOS场效应管MP4的源极连接电源VDD，第四电容C4的两端分别连接第四P型沟道MOS场效应管MP4的栅极与漏极，第三N型沟道MOS场效应管MN3的栅极与第三P型沟道MOS场效应管MP3的漏极连接，第三N型沟道MOS场效应管MN3的源极与第二N型沟道MOS场效应管MN2的漏极连接，第三N型沟道MOS场效应管MN3的漏极与第四P型沟道MOS场效应管MP4的漏极连接，反相器INV的输入连接第三N型沟道MOS场效应管MN3的栅极，反相器的输出为预处理电路201的输出。

所述升压电路302包括至少两个反相器，各反相器串联或/和并联；正常工作时，第四P型沟道MOS场效应管MP4位于线性区，第三N型沟道MOS场效应管MN3位于截止区，第四电阻R4和第四电容C4构成保护电路。

图4为本发明一实施例中密码处理电路的电路示意图；请参阅图4，在本发明的一实施例中，所述第一密码处理电路包括第一调整电路401、第二调整电路402和第三调整电路403；或者/并且，所述第二密码处理电路包括第一调整电路401、第二调整电路402和第三调整电路403。

所述第一调整电路401包括设定数量与位置的反相器。所述第二调整电路402包括三个三输入或非门和一个三输入与非门，或非门的输入连接第一调整电路401中反相器组的输出，或非门的输出连接与非门的输入，与非门的输出连接第三调整电路403的输入。所述第二调整电路402用以根据实际情况选择不同数量的二输入、三输入或四输入或非门、与非门。所述第三调整电路403用以根据实际情况由不同数量的反相器串联、并联而成。

本发明还揭示一种可复用编程修调电路的修调方法，所述修调方法包括：

预处理电路201在上电之后生成第一使能信号EN1，第一使能信号EN1能叫醒I2C地址，使I2C模块204内的第一寄存器模块正常读写。

所述第一I/O模块202为所述I2C模块204提供时钟信号SCL_IN。

所述第二I/O模块203为所述I2C模块204提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码。

在第一密码处理电路205验证密码正确时，所述第一密码处理电路205输出第二使能信号EN2，反馈至所述I2C模块204的输入端，使所述I2C模块204内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路205验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块。

在第二密码处理电路206验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路206验证密码错误时，修调操作中止。

综上所述，本发明提出的可复用编程修调电路及修调方法，可提高电路的灵活性，可重复使用，可有效防止误操作，应用范围广。

需要注意的是，本申请可在软件和/或软件与硬件的组合体中被实施；例如，可采用专用集成电路(ASIC)、通用目的计算机或任何其他类似硬件设备来实现。在一些实施例中，本申请的软件程序可以通过处理器执行以实现上文步骤或功能。同样地，本申请的软件程序(包括相关的数据结构)可以被存储到计算机可读记录介质中；例如，RAM存储器，磁或光驱动器或软磁盘及类似设备。另外，本申请的一些步骤或功能可采用硬件来实现；例如，作为与处理器配合从而执行各个步骤或功能的电路。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (9)

1.一种可复用编程修调电路，其特征在于，所述可复用编程修调电路包括：预处理电路、第一I/O模块、第二I/O模块、I2C模块、第一密码处理电路、第二密码处理电路；

所述预处理电路用以在上电之后生成第一使能信号EN1，所述预处理电路的输出端连接至I2C模块的输入端；所述预处理电路生成的第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；

所述第一I/O模块的输出端连接所述I2C模块的第一输入端口SCL，为所述I2C模块提供时钟信号SCL_IN；

所述第二I/O模块的输出端连接所述I2C模块的第二输入端口SDA，为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；

所述第一密码处理电路的输入端连接所述I2C模块内部第一寄存器模块的输出端，在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；

所述第二密码处理电路的输入连接所述I2C模块内部第二寄存器模块的输出；在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。

2.根据权利要求1所述的可复用编程修调电路，其特征在于：

所述预处理电路包括延时电路和升压电路；

所述延时电路用于在上电后产生一个缓慢上升的输出电压，该输出电压达到一定值后经由升压电路上升为电源电压，并输出第一使能信号EN1至所述I2C模块。

3.根据权利要求2所述的可复用编程修调电路，其特征在于：

所述延时电路包括串联连接的第一P型沟道MOS场效应管MP1和第二P型沟道MOS场效应管MP2，第一P型沟道MOS场效应管MP1的源极连接至电源电压VDD，第一P型沟道MOS场效应管MP1的栅极与第二P型沟道MOS场效应管MP2的源极相连，第二P型沟道MOS场效应管MP2的栅极与地之间通过第一电阻R1相连接，第二电阻R2与第二电容C2并联，共同连接到第二P型沟道MOS场效应管MP2的漏极与地之间，第二P型沟道MOS场效应管MP2的漏极为延时电路的输出端；第一电阻R1与第一电容C1组成静电保护电路，第二电阻R2与第二电容C2组成延时模块。

4.根据权利要求2所述的可复用编程修调电路，其特征在于：

所述升压电路包括串联连接的第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1与第二N型沟道MOS场效应管MN2；

所述第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1、第二N型沟道MOS场效应管MN2栅极相连作为升压电路的输入；

所述第三P型沟道MOS场效应管MP3源极与电源电压VDD相连，第二N型沟道MOS场效应管MN2源极与地端相连，第三电容C3的两端分别于第三P型沟道MOS场效应管MP3的源极与漏极相连；

所述第四P型沟道MOS场效应管MP4的栅极通过第四电阻R4连接到地端，第四P型沟道MOS场效应管MP4的源极连接电源VDD，第四电容C4的两端分别连接第四P型沟道MOS场效应管MP4的栅极与漏极；

所述第三N型沟道MOS场效应管MN3的栅极与第三P型沟道MOS场效应管MP3的漏极连接，第三N型沟道MOS场效应管MN3的源极与第二N型沟道MOS场效应管MN2的漏极连接，第三N型沟道MOS场效应管MN3的漏极与第四P型沟道MOS场效应管MP4的漏极连接；

所述反相器INV的输入连接第三N型沟道MOS场效应管MN3的栅极，反相器的输出为预处理电路的输出。

5.根据权利要求4所述的可复用编程修调电路，其特征在于：

所述升压电路包括至少两个反相器，各反相器串联或/和并联；正常工作时，第四P型沟道MOS场效应管MP4位于线性区，第三N型沟道MOS场效应管MN3位于截止区，第四电阻R4和第四电容C4构成保护电路。

6.根据权利要求1所述的可复用编程修调电路，其特征在于：

所述第一密码处理电路包括第一调整电路、第二调整电路和第三调整电路；或者/并且，所述第二密码处理电路包括第一调整电路、第二调整电路和第三调整电路；

所述第一调整电路包括设定数量与位置的反相器；

所述第二调整电路包括三个三输入或非门和一个三输入与非门，或非门的输入连接第一调整电路中反相器组的输出，或非门的输出连接与非门的输入，与非门的输出连接第三调整电路的输入；

所述第二调整电路用以根据实际情况选择不同数量的二输入、三输入或四输入或非门、与非门；

所述第三调整电路用以根据实际情况由不同数量的反相器串联、并联而成。

7.一种可复用编程修调电路的修调方法，其特征在于，所述修调方法包括：

预处理电路在上电之后生成第一使能信号EN1，第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；

所述第一I/O模块为所述I2C模块提供时钟信号SCL_IN；

所述第二I/O模块为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；

在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；

在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。

8.根据权利要求7所述的修调方法，其特征在于：

所述预处理电路包括延时电路和升压电路；

所述延时电路用于在上电后产生一个缓慢上升的输出电压，该输出电压达到一定值后经由升压电路上升为电源电压，并输出第一使能信号EN1至所述I2C模块；

所述延时电路包括串联连接的第一P型沟道MOS场效应管MP1和第二P型沟道MOS场效应管MP2，第一P型沟道MOS场效应管MP1的源极连接至电源电压VDD，第一P型沟道MOS场效应管MP1的栅极与第二P型沟道MOS场效应管MP2的源极相连，第二P型沟道MOS场效应管MP2的栅极与地之间通过第一电阻R1相连接，第二电阻R2与第二电容C2并联，共同连接到第二P型沟道MOS场效应管MP2的漏极与地之间，第二P型沟道MOS场效应管MP2的漏极为延时电路的输出端；第一电阻R1与第一电容C1组成静电保护电路，第二电阻R2与第二电容C2组成延时模块；

所述升压电路包括串联连接的第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1与第二N型沟道MOS场效应管MN2；

所述第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1、第二N型沟道MOS场效应管MN2栅极相连作为升压电路的输入；

所述第三P型沟道MOS场效应管MP3源极与电源电压VDD相连，第二N型沟道MOS场效应管MN2源极与地端相连，第三电容C3的两端分别于第三P型沟道MOS场效应管MP3的源极与漏极相连；

所述第四P型沟道MOS场效应管MP4的栅极通过第四电阻R4连接到地端，第四P型沟道MOS场效应管MP4的源极连接电源VDD，第四电容C4的两端分别连接第四P型沟道MOS场效应管MP4的栅极与漏极；

所述第三N型沟道MOS场效应管MN3的栅极与第三P型沟道MOS场效应管MP3的漏极连接，第三N型沟道MOS场效应管MN3的源极与第二N型沟道MOS场效应管MN2的漏极连接，第三N型沟道MOS场效应管MN3的漏极与第四P型沟道MOS场效应管MP4的漏极连接；

所述反相器INV的输入连接第三N型沟道MOS场效应管MN3的栅极，反相器的输出为预处理电路的输出；

所述升压电路包括至少两个反相器，各反相器串联或/和并联；正常工作时，第四P型沟道MOS场效应管MP4位于线性区，第三N型沟道MOS场效应管MN3位于截止区，第四电阻R4和第四电容C4构成保护电路。

9.根据权利要求7所述的修调方法，其特征在于：

所述第一密码处理电路包括第一调整电路、第二调整电路和第三调整电路；或者/并且，所述第二密码处理电路包括第一调整电路、第二调整电路和第三调整电路；

所述第一调整电路包括设定数量与位置的反相器；

所述第二调整电路包括三个三输入或非门和一个三输入与非门，或非门的输入连接第一调整电路中反相器组的输出，或非门的输出连接与非门的输入，与非门的输出连接第三调整电路的输入；

所述第二调整电路用以根据实际情况选择不同数量的二输入、三输入或四输入或非门、与非门；

所述第三调整电路用以根据实际情况由不同数量的反相器串联、并联而成。