CN118131853B - 一种用于带隙基准状态判断的低压检测保护电路 - Google Patents
一种用于带隙基准状态判断的低压检测保护电路 Download PDFInfo
- Publication number
- CN118131853B CN118131853B CN202410571228.XA CN202410571228A CN118131853B CN 118131853 B CN118131853 B CN 118131853B CN 202410571228 A CN202410571228 A CN 202410571228A CN 118131853 B CN118131853 B CN 118131853B
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- tube
- pmos
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明公开一种用于带隙基准状态判断的低压检测保护电路，属于集成电路领域。PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP6构成PMOS输入输出器件，PMOS管MP5为PMOS核心器件，NMOS管MN1、NMOS管MN2构成NMOS输入输出器件；通过利用核心器件较低的导通阈值电压特性，该电路能够允许带隙基准在较低的电源电压环境下正常工作，并及时准确判断出实时电源电压是否使带隙基准已经稳定工作。本发明首先利用核心器件的低导通阈值电压实现了在低压条件下对于带隙基准工作状态的及时准确判断，再利用另一路耐压输入输出器件检测通路完成对核心器件进行保护以及对于带隙基准工作状态判断的维持。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种用于带隙基准状态判断的低压检测保护电路。
背景技术
带隙基准电路被广泛应用于模拟和混合集成电路中作为基准电压的来源，其中一个重要应用是提供上电复位电路（POR，Power-on-reset）的比较参考电压。
在上电过程中随着电源电压的升高并达到一定值时，带隙基准电路将会稳定工作，而此时则会需要用到一种检测电路来判断带隙基准是否处于正常工作状态。为了使带隙基准电路能够在更低的电源电压环境下正常工作，通常会在带隙基准电路中利用到核心器件（Core Device）相较于输入输出器件（IO Device）更低的电压阈值特性，但是核心器件的弊端是无法承受过高的电压，因此在带隙基准状态判断的检测电路中使用到核心器件时需要加入额外的保护电路。
发明内容
本发明的目的在于提供一种用于带隙基准状态判断的低压检测保护电路，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种用于带隙基准状态判断的低压检测保护电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、晶体管和或门；
第一PMOS管的源端和衬底均接电源电压VDD，第一PMOS管的漏端接晶体管的发射极，晶体管的基极和集电极均接公共地VSS；
第二PMOS管的源端和衬底均接电源电压VDD，第二PMOS管的漏端接第四PMOS管的源端，第四PMOS管的衬底接电源电压VDD，第四PMOS管的漏端同时接第五PMOS管的源端和衬底，第五PMOS管的栅端接第一PMOS管的漏端，第五PMOS管的漏端接第一NMOS管的漏端；第一NMOS管的源端和衬底均接公共地VSS；
第三PMOS管的源端和衬底均接电源电压VDD，第三PMOS管的漏端接第六PMOS管的源端，第六PMOS管的衬底接电源电压VDD，第六PMOS管的栅端接晶体管的发射极，第六PMOS管的漏端同时接第四PMOS管的栅端、或门的第一输入端和第二NMOS管的漏端；第二NMOS管的源端和衬底均接公共地VSS；或门的第二输入端接第一NMOS管的漏端，或门的输出端输出判断节点BG_OK。
在一种实施方式中，所述第一PMOS管的栅端、所述第二PMOS管的栅端、所述第三PMOS管的栅端均连接VBP；所述第一NMOS管和所述第二NMOS管的栅端均连接VBN；其中，VBP，VBN为由带隙基准产生的电流经过电流镜而形成的偏置控制电压，用于在相应支路产生一个固定的电流偏置。
在一种实施方式中，所述晶体管为与带隙基准相匹配的BJT器件。
本发明提供的一种用于带隙基准状态判断的低压检测保护电路，首先利用核心器件的低导通阈值电压实现带隙基准在较低电源电压条件下的正常工作及状态判断，而接下来当电源电压继续升高，再利用另一路耐压输入输出器件检测通路来再次维持对带隙基准状态的判断，并切断核心器件检测通路来达到对核心器件的保护，因而得以同时实现了低压检测和保护的效果。
附图说明
图1是本发明提供的一种用于带隙基准状态判断的低压检测保护电路结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种用于带隙基准状态判断的低压检测保护电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种低压检测保护电路，用于带隙基准状态判断。所述低压检测保护电路的结构如图1所示，包括PMOS管MP1~MP6、NMOS管MN1~MN2、晶体管T1、和或门OR。PMOS管MP1的源端和衬底均接电源电压VDD，PMOS管MP1的漏端接晶体管T1的发射极，晶体管T1的基极和集电极均接公共地VSS；PMOS管MP2的源端和衬底均接电源电压VDD，PMOS管MP2的漏端接PMOS管MP4的源端，PMOS管MP4的衬底接电源电压VDD，PMOS管MP4的漏端同时接PMOS管MP5的源端和衬底，PMOS管MP5的栅端接PMOS管MP1的漏端，PMOS管MP5的漏端接NMOS管MN1的漏端；NMOS管MN1的源端和衬底均接公共地VSS；PMOS管MP3的源端和衬底均接电源电压VDD，PMOS管MP3的漏端接PMOS管MP6的源端，PMOS管MP6的衬底接电源电压VDD，PMOS管MP6的栅端接晶体管T1的发射极，PMOS管MP6的漏端同时接PMOS管MP4的栅端、或门OR的第一输入端和NMOS管MN2的漏端；NMOS管MN2的源端和衬底均接公共地VSS；或门OR的第二输入端接NMOS管MN1的漏端，或门OR的输出端输出判断节点BG_OK；PMOS管MP1~MP3的栅端均连接VBP、NMOS管MN1~MN2的栅端均连接VBN；其中，VBP，VBN为由带隙基准产生的电流经过电流镜而形成的偏置控制电压，用于在相应支路产生一个固定的电流偏置。
其中VDD为电路工作时所提供的电源电压，VSS为电路工作时的公共地，PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP6构成PMOS输入输出器件，PMOS管MP5为PMOS核心器件，NMOS管MN1、NMOS管MN2构成NMOS输入输出器件，晶体管T1为与带隙基准相匹配的BJT器件。NMOS管MN1，NMOS管MN2工作在饱和区时受到VBN在栅端控制得到偏置电流为I，PMOS管MP1，PMOS管MP2，PMOS管MP3工作在饱和区时受到VBP在栅端控制得到偏置电流为2I。在上电过程中，随着电源电压上升，PMOS管MP2，PMOS管MP3会逐渐导通并通过更大的电流，从而将输出判断节点BG_OK拉至高电平。该电路在电源电压爬升时会经历三种工作状态，具体描述如下：
VDD<T1阈值电压 +MP5阈值电压。
此时，PMOS管MP5，PMOS管MP6的栅源电压都小于各自导通所需的阈值电压，PMOS管MP5和PMOS管MP6都处于关断状态，其漏端电压都处于低电平，因此输出判断节点BG_OK也处于低电平状态。
T1阈值电压 +MP5阈值电压<VDD<T1阈值电压 +MP6阈值电压。
此时，PMOS管MP6的栅源电压小于导通所需的阈值电压，PMOS管MP6处于关断状态，其漏端电压处于低电平，PMOS管MP4导通；随着VDD的升高，由于核心器件更低的电压阈值特性，PMOS管MP5会首先开始导通，将其漏端电压拉高至高电平，输出判断节点BG_OK也会因此拉高至高电平。
VDD>T1阈值电压 +MP6阈值电压。
此时，PMOS管MP6的栅源电压大于导通所需的阈值电压，随着VDD的升高，PMOS管MP6也逐渐开始导通并将其漏端电压拉高至高电平，此时PMOS管MP4将关断，避免了PMOS管MP5连接至过高的电源电压，同时PMOS管MP6高电平的漏端电压也会继续维持输出判断节点BG_OK的高电平状态。
在上电过程中随着电源电压的升高并达到一定值时，带隙基准电路将会稳定工作，而此时则会需要用到一种检测电路来及时判断带隙基准是否处于正常工作状态。通过利用核心器件较低的导通阈值电压特性，该电路能够允许带隙基准在较低的电源电压环境下正常工作，并及时准确判断出实时电源电压是否使带隙基准已经稳定工作；此外，当电源电压持续升高时，PMOS管MP6侧检测通路会开始工作对输出指示信号BG_OK进行判决和维持，并会通过关断PMOS管MP4来实现对于核心器件PMOS管MP5的保护功能。综上，本发明首先利用核心器件的低导通阈值电压实现了在低压条件下对于带隙基准工作状态的及时准确判断，再利用另一路耐压输入输出器件检测通路完成对核心器件进行保护以及对于带隙基准工作状态判断的维持。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (3)
1.一种用于带隙基准状态判断的低压检测保护电路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、晶体管和或门；
第一PMOS管的源端和衬底均接电源电压VDD，第一PMOS管的漏端接晶体管的发射极，晶体管的基极和集电极均接公共地VSS；
第二PMOS管的源端和衬底均接电源电压VDD，第二PMOS管的漏端接第四PMOS管的源端，第四PMOS管的衬底接电源电压VDD，第四PMOS管的漏端同时接第五PMOS管的源端和衬底，第五PMOS管的栅端接第一PMOS管的漏端，第五PMOS管的漏端接第一NMOS管的漏端；第一NMOS管的源端和衬底均接公共地VSS；
第三PMOS管的源端和衬底均接电源电压VDD，第三PMOS管的漏端接第六PMOS管的源端，第六PMOS管的衬底接电源电压VDD，第六PMOS管的栅端接晶体管的发射极，第六PMOS管的漏端同时接第四PMOS管的栅端、或门的第一输入端和第二NMOS管的漏端；第二NMOS管的源端和衬底均接公共地VSS；或门的第二输入端接第一NMOS管的漏端，或门的输出端输出判断节点BG_OK。
2.如权利要求1所述的用于带隙基准状态判断的低压检测保护电路，其特征在于，所述第一PMOS管的栅端、所述第二PMOS管的栅端、所述第三PMOS管的栅端均连接VBP；所述第一NMOS管和所述第二NMOS管的栅端均连接VBN；其中，VBP，VBN为由带隙基准产生的电流经过电流镜而形成的偏置控制电压，用于在相应支路产生一个固定的电流偏置。
3.如权利要求1所述的用于带隙基准状态判断的低压检测保护电路，其特征在于，所述晶体管为与带隙基准相匹配的BJT器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410571228.XA CN118131853B (zh) | 2024-05-10 | 2024-05-10 | 一种用于带隙基准状态判断的低压检测保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410571228.XA CN118131853B (zh) | 2024-05-10 | 2024-05-10 | 一种用于带隙基准状态判断的低压检测保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118131853A CN118131853A (zh) | 2024-06-04 |
| CN118131853B true CN118131853B (zh) | 2024-07-02 |
Family
ID=91234674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410571228.XA Active CN118131853B (zh) | 2024-05-10 | 2024-05-10 | 一种用于带隙基准状态判断的低压检测保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118131853B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103926967A (zh) * | 2014-04-17 | 2014-07-16 | 重庆西南集成电路设计有限责任公司 | 低压低功耗基准电压源及低基准电压产生电路 |
| CN112099561A (zh) * | 2020-11-12 | 2020-12-18 | 杭州晶华微电子有限公司 | 用于电压电源低压检测的集成电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866967B1 (ko) * | 2007-05-10 | 2008-11-05 | 삼성전자주식회사 | 밴드갭 기준 전압 발생 회로를 이용한 이상 전압 검출 및차단 회로 |
| JP5754343B2 (ja) * | 2011-10-25 | 2015-07-29 | ミツミ電機株式会社 | 低電圧検出回路 |
| CN104423407B (zh) * | 2013-08-28 | 2016-05-25 | 联发科技（新加坡）私人有限公司 | 低压差线性稳压器及其启动方法、电子装置和芯片 |
| KR20150094114A (ko) * | 2014-02-10 | 2015-08-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 위한 기준전압 제어회로와 내부전압 발생회로 |
| CN105867500B (zh) * | 2016-04-27 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
| CN115308480A (zh) * | 2022-07-26 | 2022-11-08 | 骏盈半导体(上海)有限公司 | 一种防止浮空状态的欠压检测电路 |
| CN116301168B (zh) * | 2023-05-22 | 2023-07-21 | 上海灵动微电子股份有限公司 | 带隙基准电路正常工作检测的标识电路 |
-
2024
- 2024-05-10 CN CN202410571228.XA patent/CN118131853B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103926967A (zh) * | 2014-04-17 | 2014-07-16 | 重庆西南集成电路设计有限责任公司 | 低压低功耗基准电压源及低基准电压产生电路 |
| CN112099561A (zh) * | 2020-11-12 | 2020-12-18 | 杭州晶华微电子有限公司 | 用于电压电源低压检测的集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118131853A (zh) | 2024-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109088532B (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
| US7675348B2 (en) | Semiconductor integrated circuit apparatus which is capable of controlling a substrate voltage under low source voltage driving a miniaturized MOSFET | |
| JP2007208004A (ja) | 半導体集積回路装置及び電子装置 | |
| CN105867500A (zh) | 带隙基准源电路 | |
| CN104156026B (zh) | 一种无电阻全温补偿非带隙基准源 | |
| CN109445509A (zh) | 一种欠压保护电路 | |
| US20090316316A1 (en) | Electrical circuit | |
| CN212305284U (zh) | 一种用于pmos管的衬底电位选择电路 | |
| CN108233917B (zh) | 电平转换电路 | |
| KR20160134228A (ko) | 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 | |
| CN115543000A (zh) | 一种适用于超低功耗线性稳压器的过温保护电路 | |
| CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
| CN118131853B (zh) | 一种用于带隙基准状态判断的低压检测保护电路 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN114115433B (zh) | 一种带隙基准电路 | |
| CN112600410B (zh) | 一种负压电荷泵的放电电路及非易失型储存器 | |
| CN114977094A (zh) | 欠压保护电路及电子设备 | |
| CN111506149B (zh) | 一种高精度高可靠性欠压保护电路 | |
| US7837384B2 (en) | Process-invariant low-quiescent temperature detection circuit | |
| CN114185384A (zh) | 一种用于低功耗ldo的瞬态增强电路 | |
| CN111313671B (zh) | 一种集成防过压电路 | |
| Tan et al. | A fully integrated point-of-load digital system supply with PVT compensation | |
| CN118367904B (zh) | 一种低静态功耗的适用高低压的开关使能电路 | |
| CN113114216B (zh) | 可复用编程修调电路及修调方法 | |
| CN209765365U (zh) | 一种带隙基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |