CN113110679B - 一种适用于纳米级cmos工艺的低功耗基准电压源 - Google Patents
一种适用于纳米级cmos工艺的低功耗基准电压源 Download PDFInfo
- Publication number
- CN113110679B CN113110679B CN202110449316.9A CN202110449316A CN113110679B CN 113110679 B CN113110679 B CN 113110679B CN 202110449316 A CN202110449316 A CN 202110449316A CN 113110679 B CN113110679 B CN 113110679B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- electrode
- mos
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种适用于纳米级CMOS工艺的低功耗基准电压源,其包括补偿电流产生电路和基准电压产生电路;通过电路结构设置,电路中的MOS管均工作于弱反型区,降低了电路对工作电压的需求,实现了电路工作的低功耗。本发明通过一阶电流及二阶电流补偿技术,使电路中工作于弱反型区的MOS管的栅源极电压基本不受温度变化及工艺偏差的影响,并将其作为基准电压输出,有效减低了电路输出基准电压的温度系数。
Description
技术领域
本发明涉及基准电压源电路系统的设计,尤其涉及的是,一种适用于纳米级CMOS工艺的低功耗基准电压源的设计。
背景技术
随着纳米级CMOS制造工艺在集成电路生产中的应用,集成电路的集成规模不断增加,体积不断减小,但也带来了电路性能方面的诸多问题。当基准电压源电路在纳米级CMOS制造工艺下设计并生产时,电路中的MOS管通常具有较大的导电沟道长度,且MOS管的漏电流增大,输出阻抗降低。这使得基准电压源电路需要较高的工作电压,并更容易受到工艺偏差的影响,进而使电路的温度系数增大。为了能在纳米级CMOS制造工艺条件下,设计出低功耗及低温度系数的基准电压源电路,本发明提出了一种适用于纳米级CMOS工艺的低功耗基准电压源电路。
发明内容
本发明所要解决的技术问题是提供一种适用于纳米级CMOS工艺的低功耗基准电压源。
本发明的技术方案如下:
一种适用于纳米级CMOS工艺的低功耗基准电压源包括补偿电流产生电路和基准电压产生电路。补偿电流产生电路主要用于产生二阶补偿电流并输出到基准电压产生电路中。基准电压产生电路在一阶补偿电流及二阶补偿电流的作用下,使工作于弱反型区的MOS管的栅源极电压基本不受温度变化及工艺偏差的影响,并将此电压作为基准电压输出。补偿电流产生电路与基准电压产生电路中的MOS管均工作于弱反型区,可在低工作电压下正常运行,从而降低了基准电压源电路的功耗。基准电压产生电路通过一阶及二阶电流补偿技术,使输出的基准电压基本不受温度变化及工艺偏差的影响,进而使基准电压源电路具有较低的温度系数。
一种适用于纳米级CMOS工艺的低功耗基准电压源中,补偿电流产生电路包括MOS管M1至M13,电阻R1,电阻R2,电容C1,电容C2。其中MOS管M1至M7、电阻R1、电阻R2连接构成的电路用于产生二阶补偿电流。其电路连接结构使MOS管M1至M7均被偏置工作于弱反型区,且MOS管M6的栅源极电压与M7的栅源极电压的差值作用于电阻R2,以产生补偿电流I1。MOS管M8至M13、电容C1、电容C2连接构成的电路主要用于提供反馈环路,提高电流I1的电源抑制比,并将电流I1按MOS管M2与M10的比例关系输入到基准电压产生电路中。
补偿电流产生电路中,MOS管M1的源极连接电源VDD,MOS管M1的栅极连接MOS管M2的栅极,MOS管M1的漏极连接MOS管M3的漏极。MOS管M2的源极连接电源VDD,MOS管M2的栅极连接MOS管M10的栅极,MOS管M2的漏极连接电阻R1的上端。MOS管M3的漏极连接MOS管M3的栅极,MOS管M3的栅极连接MOS管M4的栅极,MOS管M3的源极连接MOS管M5的漏极。MOS管M4的漏极连接电阻R1的下端,MOS管M4的栅极连接MOS管M3的漏极,MOS管M4的源极连接MOS管M7的漏极。MOS管M5的漏极连接MOS管M5的栅极,MOS管M5的栅极连接MOS管M3的源极,MOS管M5的源极连接MOS管M6的漏极。MOS管M6的漏极连接MOS管M6的栅极,MOS管M6的栅极连接MOS管M7的栅极,MOS管M6源极接地。MOS管M7的漏极连接MOS管M9的栅极,MOS管M7的栅极连接MOS管M5的源极,MOS管M7的源极连接电阻R2的上端,电阻R2的下端接地。MOS管M8的漏极连接电源VDD,MOS管M8的栅极连接MOS管M8的的漏极,MOS管M8的源极连接电容C1的上端。MOS管M9的漏极连接电容C1的下端,MOS管M9的栅极连接MOS管M12的源极,MOS管M9的源极接地。MOS管M10的源极连接电源VDD,MOS管M10的栅极连接MOS管M2的栅极,MOS管M10的漏极连接MOS管M11的源极。MOS管M11的源极连接MOS管M10的漏极,MOS管M11的栅极连接电阻R1的下端,MOS管M11的漏极连接MOS管M13的源极。MOS管M12的漏极连接MOS管M10的栅极,MOS管M12的栅极连接MOS管M9的漏极,MOS管M12的源极接地。电容C2的上端连接MOS管M9的栅极,电容C2的下端接地。MOS管M13的源极连接MOS管M13的栅极,MOS管M13的栅极连接MOS管M11的漏极,MOS管M13的漏极连接MOS管M27的源极。
一种适用于纳米级CMOS工艺的低功耗基准电压源中,基准电压产生电路包括MOS管M14至M29,电阻R3至R7,基准电压输出端口Vref。MOS管M25至M29、电阻R4至R7连接构成的电路结构使MOS管M25至M29被偏置工作于弱反型区,并在补偿电流的作用下产生基准电压。R6、R7均为高阻多晶硅电阻,MOS管M27的栅源极电压与MOS管M28的栅源极电压的差值作用于R6,产生补偿电流I2。I2流过电阻R7,在电阻R6与电阻R7的连接点处产生一阶补偿电压Vs1。电阻R2为P型扩散电阻。由于电阻R2与电阻R7为具有不同温度特性的不同类型的电阻,由R2产生的补偿电流I1作用于R7时,将在电阻R6与电阻R7的连接点处产生一阶补偿电压Vs2及二阶补偿电压Ve1。通过电路结构设置,补偿电压Vs1、Vs2及Ve1共同作用于MOS管M27的栅源极电压。通过调节电阻R2、R6及R7的阻值,可使MOS管M27栅极与MOS管M28栅极连接点处电压基本不受温度变化及工艺偏差的影响,并将此处电压作为基准电压通过端口Vref输出。MOS管M14至M24、电阻R3连接构成的电路结构使MOS管M14至M24被偏置工作于弱反型区,并使MOS管M25的漏极电流与MOS管M26的漏极电流时刻保持相等,从而使MOS管M27漏极流入电阻R7的电流与补偿电流I2相等,以加倍一阶补偿电流I2的效果。
基准电压产生电路中,MOS管M14的源极连接电源VDD,MOS管M14的栅极连接MOS管M15的栅极,MOS管M14的漏极连接MOS管M18的漏极。MOS管M15的源极连接电源VDD,MOS管M15的栅极连接MOS管M16的栅极,MOS管M15的漏极连接MOS管M16的源极。MOS管M16的源极连接MOS管M16的栅极,MOS管M16的栅极连接MOS管M14 的栅极,MOS管M16的漏极连接MOS管M17的源极。MOS管M17的源极连接MOS管M16的漏极,MOS管M17的栅极连接电阻R4的下端,MOS管M17的漏极连接MOS管M23的漏极。MOS管M18的漏极连接MOS管M18的栅极,MOS管M18的栅极连接MOS管M24的栅极,MOS管M18的源极接地。MOS管M19的源极连接电源VDD,MOS管M19的栅极连接MOS管M20的栅极,MOS管M19的漏极连接MOS管M21的源极。MOS管M20的源极连接电源VDD,MOS管M20的栅极连接MOS管M19的漏极,MOS管M20的漏极连接MOS管M24的漏极。MOS管M21的源极连接MOS管M19的栅极,MOS管M21的栅极连接MOS管M20的栅极,MOS管M21的漏极连接MOS管M22的源极。MOS管M22的源极连接MOS管M21的漏极,MOS管M22的栅极连接电阻R5的下端,MOS管M22的漏极连接MOS管M17的漏极。MOS管M23的漏极连接MOS管M22的漏极,MOS管M23的栅极连接MOS管M22的栅极,MOS管M23的源极连接电阻R3的上端,电阻R3的下端接地。MOS管M24的漏极连接MOS管M27的栅极,MOS管M24的栅极连接MOS管M18的漏极,MOS管M24的源极接地。电阻R4的上端连接电源VDD,电阻R4的下端连接MOS管M25的漏极。电阻R5的上端连接电源VDD,电阻R5的下端连接MOS管M26的漏极。MOS管M25的漏极连接MOS管M17的栅极,MOS管M25的栅极连接MOS管M26的栅极,MOS管M25的源极连接MOS管M27的漏极。MOS管M26的漏极连接MOS管M22的栅极,MOS管M26的栅极连接MOS管M25的漏极,MOS管M26的源极连接MOS管M28的漏极。MOS管M27的漏极连接MOS管M25的源极,MOS管M27的栅极连接MOS管M28的栅极,MOS管M27的源极连接电阻R7的上端。MOS管M28的漏极连接MOS管M26的源极,MOS管M28的栅极连接基准电压输出端口Vref,MOS管M28的源极连接电阻R6的上端。MOS管M29的漏极连接MOS管M24的漏极,MOS管M29的栅极连接电阻R6的下端,MOS管M29的源极接地。电阻R7的上端连接电阻R6的下端,电阻R7的下端接地。
本发明提供了一种适用于纳米级CMOS工艺的低功耗基准电压源。通过电路结构设置,电路中的MOS管均工作于弱反型区,降低了电路对工作电压的需求,实现了电路工作的低功耗。本发明通过一阶电流及二阶电流补偿技术,使电路中工作于弱反型区的MOS管的栅源极电压基本不受温度变化及工艺偏差的影响,并将其作为基准电压输出,有效减低了电路输出基准电压的温度系数。
附图说明
图1为本发明的电路结构图。
具体实施方式
为了便于理解本发明,下面结合附图和具体实施例,对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例,但是,本发明可以以许多不同的形式来实现,并不限于本说明书所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是,当某一元件固定于另一个元件,包括将该元件直接固定于该另一个元件,或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件,包括将该元件直接连接到该另一个元件,或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
如图1所示,本发明包括补偿电流产生电路和基准电压产生电路。其中,补偿电流产生电路包括MOS管M1至M13,电阻R1,电阻R2,电容C1,电容C2。基准电压产生电路包括MOS管M14至M29,电阻R3至R7,基准电压输出端口Vref。补偿电流产生电路主要用于产生二阶补偿电流并输出到基准电压产生电路中。基准电压产生电路在一阶补偿电流及二阶补偿电流的作用下,使工作于弱反型区的MOS管的栅源极电压基本不受温度变化及工艺偏差的影响,并将此电压作为基准电压输出。补偿电流产生电路与基准电压产生电路中的MOS管均工作于弱反型区,可在低工作电压下正常运行,从而降低了基准电压源电路的功耗。基准电压产生电路通过一阶及二阶电流补偿技术,使输出的基准电压基本不受温度变化及工艺偏差的影响,进而使基准电压源电路具有较低的温度系数。
如图1所示,补偿电流产生电路包括MOS管M1至M13,电阻R1,电阻R2,电容C1,电容C2。其中MOS管M1至M7、电阻R1、电阻R2连接构成的电路用于产生二阶补偿电流。其电路连接结构使MOS管M1至M7均被偏置工作于弱反型区,且MOS管M6的栅源极电压与M7的栅源极电压的差值作用于电阻R2,以产生补偿电流I1。MOS管M8至M13、电容C1、电容C2连接构成的电路主要用于提供反馈环路,提高电流I1的电源抑制比,并将电流I1按MOS管M2与M10的比例关系输入到基准电压产生电路中。
如图1所示,MOS管M1的源极连接电源VDD,MOS管M1的栅极连接MOS管M2的栅极,MOS管M1的漏极连接MOS管M3的漏极。MOS管M2的源极连接电源VDD,MOS管M2的栅极连接MOS管M10的栅极,MOS管M2的漏极连接电阻R1的上端。MOS管M3的漏极连接MOS管M3的栅极,MOS管M3的栅极连接MOS管M4的栅极,MOS管M3的源极连接MOS管M5的漏极。MOS管M4的漏极连接电阻R1的下端,MOS管M4的栅极连接MOS管M3的漏极,MOS管M4的源极连接MOS管M7的漏极。MOS管M5的漏极连接MOS管M5的栅极,MOS管M5的栅极连接MOS管M3的源极,MOS管M5的源极连接MOS管M6的漏极。MOS管M6的漏极连接MOS管M6的栅极,MOS管M6的栅极连接MOS管M7的栅极,MOS管M6源极接地。MOS管M7的漏极连接MOS管M9的栅极,MOS管M7的栅极连接MOS管M5的源极,MOS管M7的源极连接电阻R2的上端,电阻R2的下端接地。MOS管M8的漏极连接电源VDD,MOS管M8的栅极连接MOS管M8的的漏极,MOS管M8的源极连接电容C1的上端。MOS管M9的漏极连接电容C1的下端,MOS管M9的栅极连接MOS管M12的源极,MOS管M9的源极接地。MOS管M10的源极连接电源VDD,MOS管M10的栅极连接MOS管M2的栅极,MOS管M10的漏极连接MOS管M11的源极。MOS管M11的源极连接MOS管M10的漏极,MOS管M11的栅极连接电阻R1的下端,MOS管M11的漏极连接MOS管M13的源极。MOS管M12的漏极连接MOS管M10的栅极,MOS管M12的栅极连接MOS管M9的漏极,MOS管M12的源极接地。电容C2的上端连接MOS管M9的栅极,电容C2的下端接地。MOS管M13的源极连接MOS管M13的栅极,MOS管M13的栅极连接MOS管M11的漏极,MOS管M13的漏极连接MOS管M27的源极。
如图1所示,基准电压产生电路包括MOS管M14至M29,电阻R3至R7,基准电压输出端口Vref。MOS管M25至M29、电阻R4至R7连接构成的电路结构使MOS管M25至M29被偏置工作于弱反型区,并在补偿电流的作用下产生基准电压。R6、R7均为高阻多晶硅电阻,MOS管M27的栅源极电压与MOS管M28的栅源极电压的差值作用于R6,产生补偿电流I2。I2流过电阻R7,在电阻R6与电阻R7的连接点处产生一阶补偿电压Vs1。电阻R2为P型扩散电阻。由于电阻R2与电阻R7为具有不同温度特性的不同类型的电阻,由R2产生的补偿电流I1作用于R7时,将在电阻R6与电阻R7的连接点处产生一阶补偿电压Vs2及二阶补偿电压Ve1。通过电路结构设置,补偿电压Vs1、Vs2及Ve1共同作用于MOS管M27的栅源极电压。通过调节电阻R2、R6及R7的阻值,可使MOS管M27栅极与MOS管M28栅极连接点处电压基本不受温度变化及工艺偏差的影响,并将此处电压作为基准电压通过端口Vref输出。MOS管M14至M24、电阻R3连接构成的电路结构使MOS管M14至M24被偏置工作于弱反型区,并使MOS管M25的漏极电流与MOS管M26的漏极电流时刻保持相等,从而使MOS管M27漏极流入电阻R7的电流与补偿电流I2相等,以加倍一阶补偿电流I2的效果。
如图1所示,MOS管M14的源极连接电源VDD,MOS管M14的栅极连接MOS管M15的栅极,MOS管M14的漏极连接MOS管M18的漏极。MOS管M15的源极连接电源VDD,MOS管M15的栅极连接MOS管M16的栅极,MOS管M15的漏极连接MOS管M16的源极。MOS管M16的源极连接MOS管M16的栅极,MOS管M16的栅极连接MOS管M14 的栅极,MOS管M16的漏极连接MOS管M17的源极。MOS管M17的源极连接MOS管M16的漏极,MOS管M17的栅极连接电阻R4的下端,MOS管M17的漏极连接MOS管M23的漏极。MOS管M18的漏极连接MOS管M18的栅极,MOS管M18的栅极连接MOS管M24的栅极,MOS管M18的源极接地。MOS管M19的源极连接电源VDD,MOS管M19的栅极连接MOS管M20的栅极,MOS管M19的漏极连接MOS管M21的源极。MOS管M20的源极连接电源VDD,MOS管M20的栅极连接MOS管M19的漏极,MOS管M20的漏极连接MOS管M24的漏极。MOS管M21的源极连接MOS管M19的栅极,MOS管M21的栅极连接MOS管M20的栅极,MOS管M21的漏极连接MOS管M22的源极。MOS管M22的源极连接MOS管M21的漏极,MOS管M22的栅极连接电阻R5的下端,MOS管M22的漏极连接MOS管M17的漏极。MOS管M23的漏极连接MOS管M22的漏极,MOS管M23的栅极连接MOS管M22的栅极,MOS管M23的源极连接电阻R3的上端,电阻R3的下端接地。MOS管M24的漏极连接MOS管M27的栅极,MOS管M24的栅极连接MOS管M18的漏极,MOS管M24的源极接地。电阻R4的上端连接电源VDD,电阻R4的下端连接MOS管M25的漏极。电阻R5的上端连接电源VDD,电阻R5的下端连接MOS管M26的漏极。MOS管M25的漏极连接MOS管M17的栅极,MOS管M25的栅极连接MOS管M26的栅极,MOS管M25的源极连接MOS管M27的漏极。MOS管M26的漏极连接MOS管M22的栅极,MOS管M26的栅极连接MOS管M25的漏极,MOS管M26的源极连接MOS管M28的漏极。MOS管M27的漏极连接MOS管M25的源极,MOS管M27的栅极连接MOS管M28的栅极,MOS管M27的源极连接电阻R7的上端。MOS管M28的漏极连接MOS管M26的源极,MOS管M28的栅极连接基准电压输出端口Vref,MOS管M28的源极连接电阻R6的上端。MOS管M29的漏极连接MOS管M24的漏极,MOS管M29的栅极连接电阻R6的下端,MOS管M29的源极接地。电阻R7的上端连接电阻R6的下端,电阻R7的下端接地。
需要说明的是,上述各技术特征继续相互组合,形成未在上面列举的各种实施例,均视为本发明说明书记载的范围;并且,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。
Claims (1)
1.一种适用于纳米级CMOS工艺的低功耗基准电压源,其特征在于,其包括补偿电流产生电路和基准电压产生电路;
补偿电流产生电路包括MOS管M1至M13,电阻R1,电阻R2,电容C1,电容C2;
基准电压产生电路包括MOS管M14至M29,电阻R3至R7,基准电压输出端口Vref;
MOS管M1的源极连接电源VDD,MOS管M1的栅极连接MOS管M2的栅极,MOS管M1的漏极连接MOS管M3的漏极;MOS管M2的源极连接电源VDD,MOS管M2的栅极连接MOS管M10的栅极,MOS管M2的漏极连接电阻R1的上端;MOS管M3的漏极连接MOS管M3的栅极,MOS管M3的栅极连接MOS管M4的栅极,MOS管M3的源极连接MOS管M5的漏极;MOS管M4的漏极连接电阻R1的下端,MOS管M4的栅极连接MOS管M3的漏极,MOS管M4的源极连接MOS管M7的漏极;MOS管M5的漏极连接MOS管M5的栅极,MOS管M5的栅极连接MOS管M3的源极,MOS管M5的源极连接MOS管M6的漏极;MOS管M6的漏极连接MOS管M6的栅极,MOS管M6的栅极连接MOS管M7的栅极,MOS管M6源极接地;MOS管M7的漏极连接MOS管M9的栅极,MOS管M7的栅极连接MOS管M5的源极,MOS管M7的源极连接电阻R2的上端,电阻R2的下端接地;MOS管M8的漏极连接电源VDD,MOS管M8的栅极连接MOS管M8的的漏极,MOS管M8的源极连接电容C1的上端;MOS管M9的漏极连接电容C1的下端,MOS管M9的栅极连接MOS管M12的源极,MOS管M9的源极接地;MOS管M10的源极连接电源VDD,MOS管M10的栅极连接MOS管M2的栅极,MOS管M10的漏极连接MOS管M11的源极;MOS管M11的源极连接MOS管M10的漏极,MOS管M11的栅极连接电阻R1的下端,MOS管M11的漏极连接MOS管M13的源极;MOS管M12的漏极连接MOS管M10的栅极,MOS管M12的栅极连接MOS管M9的漏极,MOS管M12的源极接地;电容C2的上端连接MOS管M9的栅极,电容C2的下端接地;MOS管M13的源极连接MOS管M13的栅极,MOS管M13的栅极连接MOS管M11的漏极,MOS管M13的漏极连接MOS管M27的源极;
MOS管M14的源极连接电源VDD,MOS管M14的栅极连接MOS管M15的栅极,MOS管M14的漏极连接MOS管M18的漏极;MOS管M15的源极连接电源VDD,MOS管M15的栅极连接MOS管M16的栅极,MOS管M15的漏极连接MOS管M16的源极;MOS管M16的源极连接MOS管M16的栅极,MOS管M16的栅极连接MOS管M14 的栅极,MOS管M16的漏极连接MOS管M17的源极;MOS管M17的源极连接MOS管M16的漏极,MOS管M17的栅极连接电阻R4的下端,MOS管M17的漏极连接MOS管M23的漏极;MOS管M18的漏极连接MOS管M18的栅极,MOS管M18的栅极连接MOS管M24的栅极,MOS管M18的源极接地;MOS管M19的源极连接电源VDD,MOS管M19的栅极连接MOS管M20的栅极,MOS管M19的漏极连接MOS管M21的源极;MOS管M20的源极连接电源VDD,MOS管M20的栅极连接MOS管M19的漏极,MOS管M20的漏极连接MOS管M24的漏极;MOS管M21的源极连接MOS管M19的栅极,MOS管M21的栅极连接MOS管M20的栅极,MOS管M21的漏极连接MOS管M22的源极;MOS管M22的源极连接MOS管M21的漏极,MOS管M22的栅极连接电阻R5的下端,MOS管M22的漏极连接MOS管M17的漏极;MOS管M23的漏极连接MOS管M22的漏极,MOS管M23的栅极连接MOS管M22的栅极,MOS管M23的源极连接电阻R3的上端,电阻R3的下端接地;MOS管M24的漏极连接MOS管M27的栅极,MOS管M24的栅极连接MOS管M18的漏极,MOS管M24的源极接地;电阻R4的上端连接电源VDD,电阻R4的下端连接MOS管M25的漏极;电阻R5的上端连接电源VDD,电阻R5的下端连接MOS管M26的漏极;MOS管M25的漏极连接MOS管M17的栅极,MOS管M25的栅极连接MOS管M26的栅极,MOS管M25的源极连接MOS管M27的漏极;MOS管M26的漏极连接MOS管M22的栅极,MOS管M26的栅极连接MOS管M25的漏极,MOS管M26的源极连接MOS管M28的漏极;MOS管M27的漏极连接MOS管M25的源极,MOS管M27的栅极连接MOS管M28的栅极,MOS管M27的源极连接电阻R7的上端;MOS管M28的漏极连接MOS管M26的源极,MOS管M28的栅极连接基准电压输出端口Vref,MOS管M28的源极连接电阻R6的上端;MOS管M29的漏极连接MOS管M24的漏极,MOS管M29的栅极连接电阻R6的下端,MOS管M29的源极接地;电阻R7的上端连接电阻R6的下端,电阻R7的下端接地;
补偿电流产生电路主要用于产生二阶补偿电流并输出到基准电压产生电路中;
基准电压产生电路在一阶补偿电流及二阶补偿电流的作用下,使工作于弱反型区的MOS管的栅源极电压基本不受温度变化及工艺偏差的影响,并将此电压作为基准电压输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110449316.9A CN113110679B (zh) | 2021-04-25 | 2021-04-25 | 一种适用于纳米级cmos工艺的低功耗基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110449316.9A CN113110679B (zh) | 2021-04-25 | 2021-04-25 | 一种适用于纳米级cmos工艺的低功耗基准电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113110679A CN113110679A (zh) | 2021-07-13 |
CN113110679B true CN113110679B (zh) | 2022-05-20 |
Family
ID=76719990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110449316.9A Active CN113110679B (zh) | 2021-04-25 | 2021-04-25 | 一种适用于纳米级cmos工艺的低功耗基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113110679B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0718739A2 (en) * | 1994-12-20 | 1996-06-26 | STMicroelectronics, Inc. | Voltage reference circuit using an offset compensating current source |
CN1987713A (zh) * | 2005-12-23 | 2007-06-27 | 深圳市芯海科技有限公司 | 低温度系数带隙基准参考电压源 |
CN101101492A (zh) * | 2007-07-30 | 2008-01-09 | 电子科技大学 | 一种分段线性补偿的cmos带隙基准电压源 |
CN101226414A (zh) * | 2008-01-30 | 2008-07-23 | 北京中星微电子有限公司 | 一种动态补偿基准电压的方法以及带隙基准电压源 |
CN101533288A (zh) * | 2009-04-09 | 2009-09-16 | 中国科学院微电子研究所 | 一种闭环曲率补偿cmos带隙基准电压源 |
CN101630176A (zh) * | 2009-07-28 | 2010-01-20 | 中国科学院微电子研究所 | 低电压cmos带隙基准电压源 |
CN101833352A (zh) * | 2010-04-27 | 2010-09-15 | 上海北京大学微电子研究院 | 高阶补偿带隙基准电压源 |
CN101901020A (zh) * | 2010-06-13 | 2010-12-01 | 东南大学 | 基于高阶温度补偿的低温漂cmos带隙基准电压源 |
CN104216457A (zh) * | 2014-08-27 | 2014-12-17 | 电子科技大学 | 一种非带隙基准源的高阶温度补偿电路 |
CN104375548A (zh) * | 2014-10-22 | 2015-02-25 | 许昌学院 | 一种二次温度补偿基准电压源 |
CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
CN105739596A (zh) * | 2016-03-04 | 2016-07-06 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种应用二次正温度系数补偿的高精度基准电压源电路 |
CN109951069A (zh) * | 2019-04-10 | 2019-06-28 | 苏州浪潮智能科技有限公司 | 一种降压电路的电压补偿方法和装置 |
CN110928354A (zh) * | 2019-12-24 | 2020-03-27 | 许昌学院 | 一种低工作电压高稳定性基准电压源 |
-
2021
- 2021-04-25 CN CN202110449316.9A patent/CN113110679B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0718739A2 (en) * | 1994-12-20 | 1996-06-26 | STMicroelectronics, Inc. | Voltage reference circuit using an offset compensating current source |
CN1987713A (zh) * | 2005-12-23 | 2007-06-27 | 深圳市芯海科技有限公司 | 低温度系数带隙基准参考电压源 |
CN101101492A (zh) * | 2007-07-30 | 2008-01-09 | 电子科技大学 | 一种分段线性补偿的cmos带隙基准电压源 |
CN101226414A (zh) * | 2008-01-30 | 2008-07-23 | 北京中星微电子有限公司 | 一种动态补偿基准电压的方法以及带隙基准电压源 |
CN101533288A (zh) * | 2009-04-09 | 2009-09-16 | 中国科学院微电子研究所 | 一种闭环曲率补偿cmos带隙基准电压源 |
CN101630176A (zh) * | 2009-07-28 | 2010-01-20 | 中国科学院微电子研究所 | 低电压cmos带隙基准电压源 |
CN101833352A (zh) * | 2010-04-27 | 2010-09-15 | 上海北京大学微电子研究院 | 高阶补偿带隙基准电压源 |
CN101901020A (zh) * | 2010-06-13 | 2010-12-01 | 东南大学 | 基于高阶温度补偿的低温漂cmos带隙基准电压源 |
CN104216457A (zh) * | 2014-08-27 | 2014-12-17 | 电子科技大学 | 一种非带隙基准源的高阶温度补偿电路 |
CN104375548A (zh) * | 2014-10-22 | 2015-02-25 | 许昌学院 | 一种二次温度补偿基准电压源 |
CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
CN105739596A (zh) * | 2016-03-04 | 2016-07-06 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种应用二次正温度系数补偿的高精度基准电压源电路 |
CN109951069A (zh) * | 2019-04-10 | 2019-06-28 | 苏州浪潮智能科技有限公司 | 一种降压电路的电压补偿方法和装置 |
CN110928354A (zh) * | 2019-12-24 | 2020-03-27 | 许昌学院 | 一种低工作电压高稳定性基准电压源 |
Also Published As
Publication number | Publication date |
---|---|
CN113110679A (zh) | 2021-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103631306B (zh) | 具有低温度系数的电流源基准电路 | |
JP5334180B2 (ja) | 分圧回路 | |
CN101169671A (zh) | 参考电压产生电路 | |
JP5006739B2 (ja) | 温度検出回路およびそれを用いた電子機器 | |
CN103309392A (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
CN103869868A (zh) | 一种带温度补偿的带隙基准参考电路 | |
CN216719001U (zh) | 一种基于Brokaw结构的低温漂带隙基准电压源 | |
CN108594924A (zh) | 一种超低功耗全cmos亚阈工作的带隙基准电压电路 | |
CN110928354B (zh) | 一种低工作电压高稳定性基准电压源 | |
CN114489221B (zh) | 一种带隙基准电压源电路及带隙基准电压源 | |
CN109254612B (zh) | 一种高阶温度补偿的带隙基准电路 | |
CN105425891A (zh) | 零温度系数可调电压基准源 | |
CN111880599B (zh) | 一种抗生产工艺偏差的高精度基准电压源 | |
CN107066006A (zh) | 一种新型带隙基准电路结构 | |
CN113110679B (zh) | 一种适用于纳米级cmos工艺的低功耗基准电压源 | |
CN105867499A (zh) | 一种实现基准电压源低压高精度的电路及方法 | |
JP4868868B2 (ja) | 基準電圧発生回路 | |
CN216792774U (zh) | 低温度漂移系数的低电源电压基准电路 | |
CN205176717U (zh) | 零温度系数可调电压基准源 | |
CN208459892U (zh) | 一种超低功耗全cmos亚阈工作的带隙基准电压电路 | |
CN112731998A (zh) | 基于mosfet的ztc工作点的电压基准电路 | |
CN103970170B (zh) | 一种恒流环路 | |
CN111506145B (zh) | 一种用于集成芯片上的高精度小体积基准电流源电路 | |
CN114721459B (zh) | 一种多个mos管组成的高稳定性低功耗线性稳压集成电路 | |
CN114637360B (zh) | 一种高精度耐高温mos集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20220507 Address after: 518000 1512, block a, building 3, Hecheng Century Park, Wuhe Avenue, Bantian street, Longgang District, Shenzhen, Guangdong Applicant after: Guangdong baoyuantong Testing Co.,Ltd. Address before: 518000 Jinxiang Metropolitan Garden, No. 1168 Honggang Road, Qingshuihe Street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN AERFA WISDOM TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |