CN110928354B - 一种低工作电压高稳定性基准电压源 - Google Patents
一种低工作电压高稳定性基准电压源 Download PDFInfo
- Publication number
- CN110928354B CN110928354B CN201911345294.0A CN201911345294A CN110928354B CN 110928354 B CN110928354 B CN 110928354B CN 201911345294 A CN201911345294 A CN 201911345294A CN 110928354 B CN110928354 B CN 110928354B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- electrode
- drain electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种低工作电压高稳定性基准电压源，可在0.45V供电电压下精准稳定工作；本发明包括偏置电路、抗噪声电路和基准电压产生电路；偏置电路产生稳定精准的偏置电流；抗噪声电路用于消除电路噪声对输出端基准电压的影响；基准电压产生电路产生不受温度变化影响的基准电压并输出；本发明中的部门MOS管的衬底直接接地，以降低其阈值电压，使其在低供电电压下正常工作；本发明通过工作于零温度系数点的MOS管组产生基准电压并输出。
Description
技术领域
本发明涉及基准电压源电路系统的设计，尤其涉及的是，一种低工作电压高稳定性基准电压源的设计。
背景技术
基准电压源为电路提供一个稳定精准的参考电压，是许多电路的重要组成部分。当前电子技术的应用需求使电路向更小体积更低功耗方向不断发展，基准电压源的体积和功耗有待进一步降低。通过电路结构设计，使基准电压源在更低供电电压下工作，可以有效降低基准电压源的功耗。电路噪声干扰影响基准电压源输出基准电压的精准度，因此有必要对基准电压源电路进行抗噪声方面的设计。
发明内容
本发明所要解决的技术问题是提供一种低工作电压高稳定性基准电压源；
本发明的技术方案如下：
一种低工作电压高稳定性基准电压源包括偏置电路、抗噪声电路和基准电压产生电路。偏置电路产生稳定精准的偏置电流，使基准电压产生电路中的MOS管工作于零温度系数点。抗噪声电路通过电压补偿的方式消除电路噪声对输出端基准电压的影响。基准电压产生电路通过工作于零温度系数点的MOS管产生不受温度变化影响的基准电压并输出。在亚微米工艺条件下，通过电路结构设计和元件参数设计，本发明提出的电路可在0.45V供电电压下工作，以减小电路功耗。
一种低工作电压高稳定性基准电压源中，偏置电路包括MOS管M1至M11，电容C1，电容C2，电阻R1。其中MOS管M9、M10、M6、M7、M4、M5构成负反馈回路，并使MOS管M8的漏极电流与MOS管M11的漏极电流相等。电容C1与电容C2对反馈回路进行补偿，以稳定电路工作状态。通过设置电阻R1的阻值以及MOS管M8与M11的比率，偏置电路可调节其产生的偏置电流的大小，以满足基准电压产生电路工作于零温度系数点的条件。偏置电路产生的偏置电流通过MOS管M5与MOS管M19构成的电流镜输出。MOS管M4、M5、M6、M7、M8、M9、M10、M11的衬底直接接地，以降低其阈值电压，使偏置电路可在0.45V供电电压下正常工作。
偏置电路中，MOS管M1的源极连接电源VDD，MOS管M1的栅极连接MOS管M3的栅极，MOS管M1的漏极连接MOS管M2的漏极。MOS管M2的漏极连接MOS管M1的栅极，MOS管M2的栅极连接MOS管M8的栅极，MOS管M2的源极接地。MOS管M3的漏极连接MOS管M4的栅极，MOS管M3的栅极连接MOS管M2的漏极，MOS管M3的源极连接MOS管M2的栅极。MOS管M4的源极连接电源VDD，MOS管M4的栅极连接MOS管M5的栅极，MOS管M4的漏极连接MOS管M8的漏极，MOS管M4的衬底接地。电容C1的上端连接MOS管M4漏极，电容C1的下端接地。MOS管M8的漏极连接MOS管M3的源极，MOS管M8的栅极连接MOS管M8的漏极，MOS管M8的源极接地，MOS管M8的衬底接地。MOS管M6的源极连接电源VDD，MOS管M6的栅极连接MOS管M6的漏极，MOS管M6的漏极连接MOS管M9的漏极，MOS管M6的衬底接地。MOS管M9的漏极连接MOS管M6的栅极，MOS管M9的栅极连接MOS管M11的栅极，MOS管M9的源极接地，MOS管M9的衬底接地。MOS管M7的源极连接电源VDD，MOS管M7的栅极连接MOS管M6的栅极，MOS管M7的漏极连接MOS管M10的漏极，MOS管M7的衬底接地。MOS管M10的漏极连接MOS管M7的漏极，MOS管M10的栅极连接MOS管M8的漏极，MOS管M10的源极接地，MOS管M10的衬底接地。电容C2的上端连接MOS管M7的漏极，电容C2的下端接地。MOS管M5的源极连接电源VDD，MOS管M5的栅极连接MOS管M4的栅极，MOS管M5的漏极连接MOS管M11的漏极，MOS管M5的衬底接地。MOS管M11的漏极连接MOS管M5的漏极，MOS管M11的栅极连接MOS管M11的漏极，MOS管M11的衬底接地，MOS管M11的源极连接电阻R1的上端，电阻R1的下端接地。
一种低工作电压高稳定性基准电压源中，抗噪声电路包括MOS管M12至M18，电阻R2。抗噪声电路通过MOS管M15漏极与M16源极连接点电压对偏置电流输出支路及基准电压输出支路进行补偿，以消除电路噪声对输出电压精准度及稳定性的影响。MOS管M12、M13、M17、M18的衬底直接接地，以降低其阈值电压，使抗噪声电路可在0.45V供电电压下正常工作。抗噪声电路中，MOS管M12的源极连接电源VDD，MOS管M12的栅极连接MOS管M13的漏极，MOS管M12的漏极连接MOS管M17的漏极，MOS管M12的衬底接地。MOS管M13的源极连接电源VDD，MOS管M13的栅极连接MOS管M12的漏极，MOS管M13的漏极连接MOS管M18的漏极，MOS管M13的衬底接地。MOS管M14的源极连接MOS管M13的漏极，MOS管M14的漏极连接MOS管M12的漏极，MOS管管M14的栅极连接MOS管M16的栅极。MOS管M15的栅极连接MOS管M12的漏极，MOS管M15的漏极连接MOS管M16的源极，MOS管M15源极连接MOS管M15的栅极。MOS管M16的栅极连接MOS管M15的栅极，MOS管M16的漏极连接MOS管M13的漏极，MOS管M16的源极连接电阻R2的下端，电阻R2的上端连接电源VDD。MOS管M17的漏极连接MOS管M15的源极，MOS管M17的栅极连接MOS管M17的漏极，MOS管M17的源极接地，MOS管M17的衬底接地。MOS管M18的漏极连接MOS管M16的漏极，MOS管M18的栅极连接MOS管M18的漏极，MOS管M18的源极接地，MOS管M18的衬底接地。
一种低工作电压高稳定性基准电压源中，基准电压产生电路包括MOS管M19至M23、基准电压输出端口Vref。其中MOS管M20、M21、M22和M23在MOS管M19漏极电流的偏置作用下均工作于零温度系数点，其栅源极电压及漏极电流不受温度变化影响。MOS管M20、M21、M22、M23以二极管连接方式串行连接，使其构成的MOS管组的总沟道长度达到40μm，以减小MOS管组工作于零温度系数点时所需的电流，并减小MOS管组漏源极间的反向饱和电流。MOS管M20、M21、M22、M23的衬底均与输出端口Vref直接相连，以减小MOS管组工作于零温度系数点时各MOS管所需的栅源极电压。MOS管M20、M21、M22、M23的连接结构使基准电压产生电路可在0.45V供电电压下工作于零温度系数点。MOS管M20的漏极电压作为基准电压通过基准电压输出端口Vref输出。
基准电压产生电路中MOS管M19的源极连接电源VDD，MOS管M19的栅极连接MOS管M5的栅极，MOS管M19的漏极连接MOS管M20的漏极。MOS管M20的漏极连接基准电压输出端口Vref，MOS管M20的栅极连接MOS管M20的漏极，MOS管M20的源极连接MOS管M21的漏极，MOS管M20的衬底连接基准电压输出端口Vref。MOS管M21的漏极连接MOS管M20的源极，MOS管M21的栅极连接MOS管M21的漏极，MOS管M21的源极连接MOS管M22的漏极，MOS管M21的衬底连接基准电压输出端口Vref。MOS管M22的漏极连接MOS管M21的源极，MOS管M22的栅极连接MOS管M22的漏极，MOS管M22的源极连接MOS管M23的漏极，MOS管M22的衬底连接基准电压输出端口Vref。MOS管M23的漏极连接MOS管M22的源极，MOS管M23的栅极连接MOS管M23的漏极，MOS管M23的源极接地，MOS管M23的衬底连接基准电压输出端口Vref。
本发明提供了一种低工作电压高稳定性基准电压源，可在0.45V供电电压下精准稳定工作。本发明中的部门MOS管的衬底直接接地，以降低其阈值电压，使其在低供电电压下正常工作。本发明通过工作于零温度系数点的MOS管组产生基准电压并输出。产生基准电压的MOS管组的连接结构有效降低了其工作于零温度系数点时所需的电压与电流，使其在低供电电压下正常工作。本发明通过电压补偿的方式消除偏置电流输出支路及基准电压输出支路的噪声干扰，以保证输出基准电压的精准度。
附图说明
图1为本发明的电路结构图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
如图1所示，本发明包括偏置电路、抗噪声电路和基准电压产生电路。其中，偏置电路包括MOS管M1至M11，电容C1，电容C2，电阻R1。抗噪声电路包括MOS管M12至M18，电阻R2。基准电压产生电路包括MOS管M19至M23、基准电压输出端口Vref。偏置电路产生稳定精准的偏置电流，使基准电压产生电路中的MOS管工作于零温度系数点。抗噪声电路通过电压补偿的方式消除电路噪声对输出端基准电压的影响。基准电压产生电路通过工作于零温度系数点的MOS管产生不受温度变化影响的基准电压并输出。在亚微米工艺条件下，通过电路结构设计和元件参数设计，本发明提出的电路可在0.45V供电电压下工作，以减小电路功耗。
如图1所示，偏置电路包括MOS管M1至M11，电容C1，电容C2，电阻R1。其中MOS管M9、M10、M6、M7、M4、M5构成负反馈回路，并使MOS管M8的漏极电流与MOS管M11的漏极电流相等。电容C1与电容C2对反馈回路进行补偿，以稳定电路工作状态。通过设置电阻R1的阻值以及MOS管M8与M11的比率，偏置电路可调节其产生的偏置电流的大小，以满足基准电压产生电路工作于零温度系数点的条件。偏置电路产生的偏置电流通过MOS管M5与MOS管M19构成的电流镜输出。MOS管M4、M5、M6、M7、M8、M9、M10、M11的衬底直接接地，以降低其阈值电压，使偏置电路可在0.45V供电电压下正常工作。
如图1所示，MOS管M1的源极连接电源VDD，MOS管M1的栅极连接MOS管M3的栅极，MOS管M1的漏极连接MOS管M2的漏极。MOS管M2的漏极连接MOS管M1的栅极，MOS管M2的栅极连接MOS管M8的栅极，MOS管M2的源极接地。MOS管M3的漏极连接MOS管M4的栅极，MOS管M3的栅极连接MOS管M2的漏极，MOS管M3的源极连接MOS管M2的栅极。MOS管M4的源极连接电源VDD，MOS管M4的栅极连接MOS管M5的栅极，MOS管M4的漏极连接MOS管M8的漏极，MOS管M4的衬底接地。电容C1的上端连接MOS管M4漏极，电容C1的下端接地。MOS管M8的漏极连接MOS管M3的源极，MOS管M8的栅极连接MOS管M8的漏极，MOS管M8的源极接地，MOS管M8的衬底接地。MOS管M6的源极连接电源VDD，MOS管M6的栅极连接MOS管M6的漏极，MOS管M6的漏极连接MOS管M9的漏极，MOS管M6的衬底接地。MOS管M9的漏极连接MOS管M6的栅极，MOS管M9的栅极连接MOS管M11的栅极，MOS管M9的源极接地，MOS管M9的衬底接地。MOS管M7的源极连接电源VDD，MOS管M7的栅极连接MOS管M6的栅极，MOS管M7的漏极连接MOS管M10的漏极，MOS管M7的衬底接地。MOS管M10的漏极连接MOS管M7的漏极，MOS管M10的栅极连接MOS管M8的漏极，MOS管M10的源极接地，MOS管M10的衬底接地。电容C2的上端连接MOS管M7的漏极，电容C2的下端接地。MOS管M5的源极连接电源VDD，MOS管M5的栅极连接MOS管M4的栅极，MOS管M5的漏极连接MOS管M11的漏极，MOS管M5的衬底接地。MOS管M11的漏极连接MOS管M5的漏极，MOS管M11的栅极连接MOS管M11的漏极，MOS管M11的衬底接地，MOS管M11的源极连接电阻R1的上端，电阻R1的下端接地。
如图1所示，抗噪声电路包括MOS管M12至M18，电阻R2。抗噪声电路通过MOS管M15漏极与M16源极连接点电压对偏置电流输出支路及基准电压输出支路进行补偿，以消除电路噪声对输出电压精准度及稳定性的影响。MOS管M12、M13、M17、M18的衬底直接接地，以降低其阈值电压，使抗噪声电路可在0.45V供电电压下正常工作。抗噪声电路中，MOS管M12的源极连接电源VDD，MOS管M12的栅极连接MOS管M13的漏极，MOS管M12的漏极连接MOS管M17的漏极，MOS管M12的衬底接地。MOS管M13的源极连接电源VDD，MOS管M13的栅极连接MOS管M12的漏极，MOS管M13的漏极连接MOS管M18的漏极，MOS管M13的衬底接地。MOS管M14的源极连接MOS管M13的漏极，MOS管M14的漏极连接MOS管M12的漏极，MOS管管M14的栅极连接MOS管M16的栅极。MOS管M15的栅极连接MOS管M12的漏极，MOS管M15的漏极连接MOS管M16的源极，MOS管M15源极连接MOS管M15的栅极。MOS管M16的栅极连接MOS管M15的栅极，MOS管M16的漏极连接MOS管M13的漏极，MOS管M16的源极连接电阻R2的下端，电阻R2的上端连接电源VDD。MOS管M17的漏极连接MOS管M15的源极，MOS管M17的栅极连接MOS管M17的漏极，MOS管M17的源极接地，MOS管M17的衬底接地。MOS管M18的漏极连接MOS管M16的漏极，MOS管M18的栅极连接MOS管M18的漏极，MOS管M18的源极接地，MOS管M18的衬底接地。
如图1所示，基准电压产生电路包括MOS管M19至M23、基准电压输出端口Vref。其中MOS管M20、M21、M22和M23在MOS管M19漏极电流的偏置作用下均工作于零温度系数点，其栅源极电压及漏极电流不受温度变化影响。MOS管M20、M21、M22、M23以二极管连接方式串行连接，使其构成的MOS管组的总沟道长度达到40μm，以减小MOS管组工作于零温度系数点时所需的电流，并减小MOS管组漏源极间的反向饱和电流。MOS管M20、M21、M22、M23的衬底均与输出端口Vref直接相连，以减小MOS管组工作于零温度系数点时各MOS管所需的栅源极电压。MOS管M20、M21、M22、M23的连接结构使基准电压产生电路可在0.45V供电电压下工作于零温度系数点。MOS管M20的漏极电压作为基准电压通过基准电压输出端口Vref输出。
如图1所示，MOS管M19的源极连接电源VDD，MOS管M19的栅极连接MOS管M5的栅极，MOS管M19的漏极连接MOS管M20的漏极。MOS管M20的漏极连接基准电压输出端口Vref，MOS管M20的栅极连接MOS管M20的漏极，MOS管M20的源极连接MOS管M21的漏极，MOS管M20的衬底连接基准电压输出端口Vref。MOS管M21的漏极连接MOS管M20的源极，MOS管M21的栅极连接MOS管M21的漏极，MOS管M21的源极连接MOS管M22的漏极，MOS管M21的衬底连接基准电压输出端口Vref。MOS管M22的漏极连接MOS管M21的源极，MOS管M22的栅极连接MOS管M22的漏极，MOS管M22的源极连接MOS管M23的漏极，MOS管M22的衬底连接基准电压输出端口Vref。MOS管M23的漏极连接MOS管M22的源极，MOS管M23的栅极连接MOS管M23的漏极，MOS管M23的源极接地，MOS管M23的衬底连接基准电压输出端口Vref。
在130nm工艺条件下，本发明中MOS管M1的宽长比为0.15μm:10μm，MOS管M2的宽长比为10μm:10μm，MOS管M3的宽长比为10μm:0.13μm，MOS管M4的宽长比为5μm:5μm，MOS管M5的宽长比为5μm:5μm，MOS管M6的宽长比为5μm:5μm，MOS管M7的宽长比为5μm:5μm，MOS管M8的宽长比为10μm:10μm，MOS管M9的宽长比为10μm:10μm，MOS管M10的宽长比为10μm:10μm，MOS管M11的宽长比为10μm:10μm，MOS管M12的宽长比为4μm:2μm，MOS管M13的宽长比为4μm:2μm，MOS管M14的宽长比为8μm:2μm，MOS管M15的宽长比为2μm:2μm，MOS管M16的宽长比为2μm:2μm，MOS管M17的宽长比为8μm:5μm，MOS管M18的宽长比为8μm:5μm，MOS管M19的宽长比为5μm:5μm，MOS管M20的宽长比为6μm:10μm，MOS管M21的宽长比为6μm:10μm，MOS管M22的宽长比为6μm:10μm，MOS管M23的宽长比为6μm:10μm。电容C1的电容值为700pF。电容C2的电容值为700pF。电阻R1的电阻值为92kΩ。电阻R2的电阻值为140kΩ。电源VDD的电压值为0.45V。输出基准电压的电压值为355mV。在-40℃至80℃温度变化范围内，输出基准电压的温度系数为126ppm/K。输出基准电压的电源抑制比为43dB。输出基准电压的线性调整率为1.9％/V。本发明的电路功耗为1.3μW。本发明的芯片占用面积为0.017mm2。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。
Claims (1)
1.一种低工作电压高稳定性基准电压源，其特征在于，其包括偏置电路、抗噪声电路和基准电压产生电路；
偏置电路产生稳定精准的偏置电流，使基准电压产生电路中的MOS管工作于零温度系数点；
抗噪声电路通过电压补偿的方式消除电路噪声对输出端基准电压的影响；
基准电压产生电路通过工作于零温度系数点的MOS管产生不受温度变化影响的基准电压并输出；
偏置电路包括MOS管M1至M11，电容C1，电容C2，电阻R1；
MOS管M1的源极连接电源VDD，MOS管M1的栅极连接MOS管M3的栅极，MOS管M1的漏极连接MOS管M2的漏极；MOS管M2的漏极连接MOS管M1的栅极，MOS管M2的栅极连接MOS管M8的栅极，MOS管M2的源极接地；MOS管M3的漏极连接MOS管M4的栅极，MOS管M3的栅极连接MOS管M2的漏极，MOS管M3的源极连接MOS管M2的栅极；MOS管M4的源极连接电源VDD，MOS管M4的栅极连接MOS管M5的栅极，MOS管M4的漏极连接MOS管M8的漏极，MOS管M4的衬底接地；电容C1的上端连接MOS管M4漏极，电容C1的下端接地；MOS管M8的漏极连接MOS管M3的源极，MOS管M8的栅极连接MOS管M8的漏极，MOS管M8的源极接地，MOS管M8的衬底接地；MOS管M6的源极连接电源VDD，MOS管M6的栅极连接MOS管M6的漏极，MOS管M6的漏极连接MOS管M9的漏极，MOS管M6的衬底接地；MOS管M9的漏极连接MOS管M6的栅极，MOS管M9的栅极连接MOS管M11的栅极，MOS管M9的源极接地，MOS管M9的衬底接地；MOS管M7的源极连接电源VDD，MOS管M7的栅极连接MOS管M6的栅极，MOS管M7的漏极连接MOS管M10的漏极，MOS管M7的衬底接地；MOS管M10的漏极连接MOS管M7的漏极，MOS管M10的栅极连接MOS管M8的漏极，MOS管M10的源极接地，MOS管M10的衬底接地；电容C2的上端连接MOS管M7的漏极，电容C2的下端接地；MOS管M5的源极连接电源VDD，MOS管M5的栅极连接MOS管M4的栅极，MOS管M5 的漏极连接MOS管M11的漏极，MOS管M5的衬底接地；MOS管M11的漏极连接MOS管M5的漏极，MOS管M11的栅极连接MOS管M11的漏极，MOS管M11的衬底接地，MOS管M11的源极连接电阻R1的上端，电阻R1的下端接地；
抗噪声电路包括MOS管M12至M18，电阻R2；
MOS管M12的源极连接电源VDD，MOS管M12的栅极连接MOS管M13的漏极，MOS管M12的漏极连接MOS管M17的漏极，MOS管M12的衬底接地；MOS管M13的源极连接电源VDD，MOS管M13的栅极连接MOS管M12的漏极，MOS管M13的漏极连接MOS管M18的漏极，MOS管M13的衬底接地；MOS管M14的源极连接MOS管M13的漏极，MOS管M14的漏极连接MOS管M12的漏极，MOS管管M14的栅极连接MOS管M16的栅极；MOS管M15的栅极连接MOS管M12的漏极，MOS管M15的漏极连接MOS管M16的源极，MOS管M15源极连接MOS管M15的栅极；MOS管M16的栅极连接MOS管M15的栅极，MOS管M16的漏极连接MOS管M13的漏极，MOS管M16的源极连接电阻R2的下端，电阻R2的上端连接电源VDD；MOS管M17的漏极连接MOS管M15的源极，MOS管M17的栅极连接MOS管M17的漏极，MOS管M17的源极接地，MOS管M17的衬底接地；MOS管M18的漏极连接MOS管M16的漏极，MOS管M18的栅极连接MOS管M18的漏极，MOS管M18的源极接地，MOS管M18的衬底接地；
基准电压产生电路包括MOS管M19至M23、基准电压输出端口Vref；
MOS管M19的源极连接电源VDD，MOS管M19的栅极连接MOS管M5的栅极，MOS管M19的漏极连接MOS管M20的漏极；MOS管M20的漏极连接基准电压输出端口Vref，MOS管M20的栅极连接MOS管M20的漏极，MOS管M20的源极连接MOS管M21的漏极，MOS管M20的衬底连接基准电压输出端口Vref；MOS管M21的漏极连接MOS管M20的源极，MOS管M21的栅极连接MOS管M21的漏极，MOS管M21的源极连接MOS管M22的漏极，MOS管M21的衬底连接基准电压输出端口Vref；MOS管M22的漏极连接MOS管M21的源极，MOS管M22的栅极连接MOS管M22的漏极，MOS管M22的源极连接MOS管M23的漏极，MOS管M22的衬底连接基准电压输出端口Vref；MOS管M23的漏极连接MOS管M22的源极，MOS管M23的栅极连接MOS管M23的漏极，MOS管M23的源极接地，MOS管M23的衬底连接基准电压输出端口Vref。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911345294.0A CN110928354B (zh) | 2019-12-24 | 2019-12-24 | 一种低工作电压高稳定性基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911345294.0A CN110928354B (zh) | 2019-12-24 | 2019-12-24 | 一种低工作电压高稳定性基准电压源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110928354A CN110928354A (zh) | 2020-03-27 |
| CN110928354B true CN110928354B (zh) | 2021-04-27 |
Family
ID=69861934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911345294.0A Active CN110928354B (zh) | 2019-12-24 | 2019-12-24 | 一种低工作电压高稳定性基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110928354B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111880599B (zh) * | 2020-07-11 | 2021-06-22 | 许昌学院 | 一种抗生产工艺偏差的高精度基准电压源 |
| CN113110679B (zh) * | 2021-04-25 | 2022-05-20 | 广东宝元通检测股份有限公司 | 一种适用于纳米级cmos工艺的低功耗基准电压源 |
| CN115268560A (zh) * | 2021-04-30 | 2022-11-01 | 炬芯科技股份有限公司 | 一种基准电压产生电路和集成芯片 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105388953B (zh) * | 2015-09-21 | 2017-04-05 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
| CN109343639B (zh) * | 2018-11-01 | 2020-09-22 | 西安电子科技大学 | 一种低温漂带隙基准电压电路、方法及其芯片 |
-
2019
- 2019-12-24 CN CN201911345294.0A patent/CN110928354B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110928354A (zh) | 2020-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110928354B (zh) | 一种低工作电压高稳定性基准电压源 | |
| CN1042269C (zh) | 使用cmos晶体管的基准电压发生器 | |
| CN104090619A (zh) | 高工作稳定性的数模混合电路基准源 | |
| CN104076861A (zh) | 改良型数模混合电路的带隙基准源 | |
| CN104076860A (zh) | 数模混合电路的带隙基准源 | |
| CN204009652U (zh) | 数模混合电路的低压差线性稳压源 | |
| CN104076857A (zh) | 改良型数模混合电路 | |
| CN212586761U (zh) | 一种基于低压放大器的易集成稳压电路 | |
| CN104090620A (zh) | 高带宽的数模混合电路基准源 | |
| CN104076858A (zh) | 改良型数模混合芯片 | |
| CN104090617A (zh) | 改良型数模混合电路的低压差线性稳压源 | |
| CN104090622A (zh) | 高电源电压抑制比的数模混合电路基准源 | |
| CN104079300A (zh) | 数模混合电路基准源的电源切换模块 | |
| CN204009650U (zh) | 改良型数模混合电路的低压差线性稳压源 | |
| CN203950239U (zh) | 数模混合电路的带隙基准源 | |
| CN114115414B (zh) | 一种独立的无运算放大器结构的线性稳压电路 | |
| CN114356016B (zh) | 低功耗cmos超宽温度范围瞬态增强型ldo电路 | |
| CN116027838A (zh) | 低压差线性稳压器、稳压系统及其极点的动态补偿方法 | |
| CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
| CN104090618A (zh) | 数模混合电路的低压差线性稳压源 | |
| CN203950237U (zh) | 改良型数模混合芯片 | |
| CN204009651U (zh) | 数模混合电路的电源电路 | |
| CN203950240U (zh) | 改良型数模混合电路的带隙基准源 | |
| CN104090621A (zh) | 数模混合电路 | |
| CN104090623A (zh) | 数模混合电路的电源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230824 Address after: 230000 b-1018, Woye Garden commercial office building, 81 Ganquan Road, Shushan District, Hefei City, Anhui Province Patentee after: HEFEI WISDOM DRAGON MACHINERY DESIGN Co.,Ltd. Address before: Weidu District Bayi Road Xuchang city Henan province 461000 No. 88 Patentee before: XUCHANG University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230901 Address after: 518000, 2 / F, building 7, Huachang Industrial Park, 570 Zhoushi Road, Jiuwei community, Hangcheng street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Shenzhen huachenyuan Technology Co.,Ltd. Address before: 230000 b-1018, Woye Garden commercial office building, 81 Ganquan Road, Shushan District, Hefei City, Anhui Province Patentee before: HEFEI WISDOM DRAGON MACHINERY DESIGN Co.,Ltd. |