CN113098450B - 一种可重构电磁超表面偏置方法 - Google Patents
一种可重构电磁超表面偏置方法 Download PDFInfo
- Publication number
- CN113098450B CN113098450B CN202110278013.5A CN202110278013A CN113098450B CN 113098450 B CN113098450 B CN 113098450B CN 202110278013 A CN202110278013 A CN 202110278013A CN 113098450 B CN113098450 B CN 113098450B
- Authority
- CN
- China
- Prior art keywords
- array
- unit
- wiring
- surface unit
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
Landscapes
- Waveguide Connection Structure (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
发明属于无线通信领域，具体是一种可重构电磁超表面偏置方法，至少包括：可重构电磁超表面单元和偏置电路单元构成的阵面，其特征是：包括DAC模块(9)、阵列底面单元(8)、阵列顶面单元(10)和Pin管(1)；阵列底面单元(8)和阵列顶面单元(10)通过引线和过孔连接。它以便可重构电磁超表面偏置电路的简化，实现偏置线的数量从o‑n2到o‑n的，减少后端电路IO接口占用数量和减小偏置线对单元电磁特性的影响；减少了限流电阻的数量和位置，避免了限流电阻带来的额外微波损耗。
Description
技术领域
发明属于无线通信领域，具体是一种可重构电磁超表面偏置方法。
技术背景
随着第5代通信系统的逐步铺开、IOT物联网设备的广泛应用、智能制造与智慧城市等新场景的提出、无人机等新型无线终端的兴起。人类社会对低成本、长距离、高速率的无线通信设备需求日益增多。为了克服由空间衰减带来的信号衰弱，高频段微波通信对高增益波束可调天线系统的需求十分密切。近年来快速发展的数字电磁超表面技术，以低成本和高度的灵活性提供高增益波束扫描，将波束聚焦于某一方向上，追踪用户的位置以克服空间衰减。不仅可以有效克服空间衰减带来的通信速率降低，同时为拓展空间信道、简化发射机架构、增加用户接入数、保密通信等新场景新应用带来可能。
数字电磁超表面通过在表面周期单元结构上加入Pin管，通过外加偏置控制Pin管的状态，实现数字电磁超表面的功能自由可重构。其中控制Pin管的偏置电路，可以用图1所示的电路图对其直流通路进行描述。后端电路端口3通过输出高低电平，经过端口限流电阻2实现对Pin管1的控制。
将这样的电路结构应用于可重构超表面设计中，一个典型的可重构超表面单元顶层如图2所示，底层如图3所示，主要包括用于实现特定电磁功能的金属结构4、通孔5、Pin管2和控制Pin管的偏置线路6,通过偏置线路6通过通孔5将金属结构4和Pin管2连接起来，金属结构4和Pin管2是以阵面形式出，偏置线路6在阵列的一个单元中作为连接线。
用上述单元组成阵面后，其底面将布满大量的偏置线路。如图4所示，为一个16×16阵面底面偏置电路布线图。一共256根偏置线6，需要同时占用256个后端控制电路的IO接口。这些偏置线路数量多，大量占用后端控制电路的IO端口，并且由于偏置线路过于密集而限制了阵面规模进一步增大，底面电路大量存在的偏置线路也影响阵面单元的微波特性。
但是在现有数字电磁超表面设计中，设计者需要将阵面上的每一个单元偏置线引至阵面侧边来和后端控制电路相连。这就导致偏置线非常多且非常密集，难以规避上述问题。
发明内容
本发明的目的是提供一种可重构电磁超表面偏置方法，以便可重构电磁超表面偏置电路的简化，实现偏置线的数量从o-n2到o-n的，减少后端电路IO接口占用数量和减小偏置线对单元电磁特性的影响；减少了限流电阻的数量和位置，避免了限流电阻带来的额外微波损耗。
本发明的目的是是这样实现的，一种可重构电磁超表面偏置方法，至少包括：可重构电磁超表面单元和偏置电路单元构成的阵面，其特征是：包括DAC模块(9)、阵列底面单元(8)、阵列顶面单元(10)和Pin管(1)；阵列底面单元(8)和阵列顶面单元(10)通过引线和过孔连接，其中阵列底面单元(8)包括：D触发器(8-6)、VCC走线(8-1)、GND走线(8-2)、D端走线(8-3)、Q端走线(8-4)、Clk走线(8-5)，VCC走线(8-1)、GND走线(8-2)、D端走线(8-3)、Q端走线(8-4)、Clk走线(8-5)分别与D触发器(8-6)的电源正端、电源负端、Clk端、D触发端和Q输出端电连接；所述的阵列顶面单元(10)包括左右两块金属结构(4)，左右两块金属结构(4)之间有间隔，间隔之间固定Pin管(1)，Pin管(1)的阳极与带有过孔(5)的金属结构(4)连接，Pin管(1)的阴极与连接有带有过孔(5)的金属结构(4)连接电源正端VCC和电源负端GND的金属结构(4)连接，由底层的过孔(5)通过引线和端口限流电阻(2)连接到DAC模块(9)的输出端。
所述的VCC走线(8-1)、GND走线(8-2)、Clk走线(8-5)延伸至阵列底面单元(8)边界，在周期延拓过程中与相邻单元的相同走线连接，实现整个阵面的走线共用。
所述的D端走线(8-3)和Q端走线(8-4)在阵列顶面单元(10)周期延拓过程中与相邻单元的相同走线交错连接，实现数据串并转换。
所述的DAC模块(9)在阵列的纵行或横行一侧，第一纵行或横行包括一个DAC模块(9)，第一纵行或横行的一个DAC模块(9)与一个端口限流电阻(2)电连接。
所述的阵列顶面单元(10)至少由16*16的阵列组成，每一个16*16的阵列包括16根数据线(3)。
所述的DAC模块(9)输出电压为Vout = VD-Ipin*R2-Vpin，式中VD为D触发器(8-6)的高电平，IPin为Pin管(1)的导通电流,R2为限流电阻(2)的电阻，Vpin为Pin管(1)的管压降。
所述的阵列顶面单元(10)包括Pin管(1)、实现电磁功能的金属结构(4)和Pin管负极走线(11)，Pin管负极走线(11)延伸至单元边界，在单元周期延拓的过程中与其他单元的相同走线相连，实现一列Pin管负极并接，并最终通过一个限流电阻(2)与DCA模块(9)相连，Pin管(1)正极通过金属结构(4)中的通孔与底面Q端走线(8-4)相连，实现D触发器(8-6)对Pin管(1)的控制。
所述的可重构电磁超表面单元上每个Pin管（1）或串接一个端口限流电阻（2），端口限流电阻（2）与D触发器的Q端子电连接，将Pin管（1）的负极并联接出与GND电连接。
可以看出，相比与传统底面布线，本发明简化后的底面布线7更少，且呈现周期性，不受阵面大小限制。减少了偏置线路的数量和面积。减小了偏置线路对单元电磁响应的影响。并且引出连接到后端的引线仅有64根，其中占用端口的数据线3仅有16根，远远小于现有的256根。减小了占用后端IO数量。
本发明的有益效果是：通过在周期单元结构上加入D触发器，应用DAC模块并配合限流电阻与实现偏置电路简化。仅使用一个电阻和DAC模块即可对一列Pin管实现限流，简化了数字电磁超表面上的偏置线路的数量和复杂度，将偏置线路数量从o-n2减少到o-n，将后端控制电路的IO占用，减少后端电路IO接口占用数量，减小偏置线对单元电磁特性的影响。同时修改了限流结构，减少了电阻的使用，避免了由于电路结构改变，限流电阻带来额外的微波损耗。
附图说明
图1是现有偏置结构的直流电路示意图；
图2是现有一个典型可重构单元顶层示意图；
图3是现有一个典型可重构单元底层示意图；
图4是现有偏置结构在16×16阵面中的底面布线；
图5是本发明实施例16×16阵列底层示意图；
图6是本发明实施例单元底层示意图；
图7是本发明实施例16×16阵列顶层示意图；
图8是本发明实施例单元顶层示意图；
图9是本发明实施例简化限流电阻后的直流通路示意图；
图10是不简化限流电阻时的直流通路示意图。
图中，1、Pin管；2、限流电阻；3、数据线； 4、金属结构；5、过孔；6、偏置线路；7、底面布线；8、阵列底面单元；8-1、VCC走线；8-2、GND走线；8-3、D端走线；8-4、Q端走线；8-5、Clk走线；8-6、D触发器；9、DAC模块；10、阵列顶面单元；11、负极走线。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
由于电可调器件众多，下文中皆以Pin管代指电可调器件。
如图5和图6所示，一种可重构电磁超表面偏置方法，至少包括：重构电磁超表面和偏置电路单元构成的阵面，其特征是：包括DAC模块9、阵列底面单元8、阵列顶面单元10和Pin管1；阵列底面单元8和阵列顶面单元10通过引线和过孔连接，其中阵列底面单元8包括：D触发器8-6、VCC走线8-1、GND走线8-2、D端走线8-3、Q端走线8-4、Clk走线8-5，VCC走线8-1、GND走线8-2、D端走线8-3、Q端走线8-4、Clk走线8-5分别与D触发器8-6的电源正端、电源负端、Clk端、D触发端和Q输出端电连接；所述的阵列顶面单元10包括左右两块金属结构4，左右两块金属结构4之间有间隔，间隔之间固定Pin管1，Pin管1的阳极与带有过孔5的金属结构4连接，Pin管1的阴极与连接有带有过孔5的金属结构4连接电源正端VCC和电源负端GND的金属结构4连接，由底层的过孔5通过引线和端口限流电阻2连接到DAC模块阵9的输出端。
所述的VCC走线8-1、GND走线8-2、Clk走线8-5延伸至阵列底面单元8边界，在周期延拓过程中与相邻单元的相同走线连接，实现整个阵面的走线共用。
所述的D端走线8-3和Q端走线8-4在阵列顶面单元10周期延拓过程中与相邻单元的相同走线交错连接，实现数据串并转换。
所述的DAC模块9在阵列的纵行或横行一侧，第一纵行或横行包括一个DAC模块9，第一纵行或横行的一个DAC模块9DAC模块9与一个端口限流电阻2电连接。
所述的阵面至少由16*16的阵列组成，每一个16*16的阵列包括16根数据线3。
如图7所示，可以看出，其上仅在阵面边缘存在端口限流电阻2，与现有的比较数量少，且放置的位置不会引起微波损耗,并与后端DAC模块9相连，输出电压为Vout = VD-Ipin*R2-Vpin。式中VD为D触发器8-6的高电平，IPin为Pin管1的导通电流,R2为限流电阻2的电阻，Vpin为Pin管1的管压降。这种设计避免了图10所示电路中大量的端口限流电阻2引起的微波损耗。
如图7所示，所述的阵列顶面单元10包括Pin管1、实现电磁功能的金属结构4和Pin管负极走线11，Pin管负极走线11延伸至单元边界，在单元周期延拓的过程中与其他单元的相同走线相连，实现一列Pin管负极并接，并最终通过一个限流电阻2与DCA模块9相连，Pin管1正极通过金属结构4中的通孔与底面Q端走线8-4相连，实现D触发器8-6对Pin管1的控制。
整个偏置电路其电路结构如图9所示。对一列N个Pin管1，在时钟线8-5上经过N个时钟周期后，在DAC模块的和端口限流电阻2的限流作用下，数据线3和时钟即可实现对N个Pin管1的偏置控制，这种控制不会因为单元数增多而增加控制线。并且避免了图1所示电路中大量的第一端口限流电阻2引起的微波损耗。
本发明所应用的电路结构如图9所示，通过在可重构电磁超表面单元上加入D触发器8-6，每个单元D触发器8-6进行串接，将原先对N个Pin管1的阵列的并行控制改为串行控制，实现了偏置线的数量从o-n2到o-n的简化，减少了后端电路IO接口占用数量，减小了偏置线对单元电磁特性的影响。
如图10所示，为实现串行控制下对Pin管1的限流能力，在可重构电磁超表面单元上每个Pin管1串接一个端口限流电阻2，端口限流电阻2与D触发器的Q端子电连接，将Pin管1的负极并联接出与GND电连接。
这种结构的实施例少了Pin管1的负极端电连接的端口限流电阻2和DAC模块9，但在电磁微波结构中加入电阻将引起微波损耗。
图9的结构，是在Pin管1的负极通过串接限流电阻和DAC模块，少了每个Pin管1串接一个端口限流电阻2，能避免由于限流电阻带来的微波损耗。
图9的结构与图10的结构比较，通过设计应用DAC模块和单一限流电阻即可实现对一列Pin管限流。将Pin管1的负极并联接出，经过一个第一端口限流电阻2至DAC模块9的输出端，DAC模块9输出特定电压即可实现对一列Pin管1的限流。
图9所示的电路结构中，在阵面设计时只需在阵面设计中将这一端口限流电阻2放置在阵面边缘，即可避免电阻的微波损耗。
如图5所示，可以看出，相比与传统底面布线图4所示情况，本发明简化后的底面布线7更少，且呈现周期性，不受阵面大小限制。减少了偏置线路的数量和面积。减小了偏置线路对单元电磁响应的影响。并且引出连接到后端的引线仅有64根，其中占用端口的数据线3仅有16根，远远小于图4中256根。减小了占用后端IO数量。
本实施例没有详细叙述的部件和结构属本行业的公知部件和常用结构或常用手段，这里不一一叙述。
Claims (8)
1.一种可重构电磁超表面偏置方法，至少包括：可重构电磁超表面单元和偏置电路单元构成的阵面，其特征是：包括DAC模块(9)、阵列底面单元(8)、阵列顶面单元(10)和Pin管(1)；阵列底面单元(8)和阵列顶面单元(10)通过引线和过孔连接，其中阵列底面单元(8)包括：D触发器(8-6)、VCC走线(8-1)、GND走线(8-2)、D端走线(8-3)、Q端走线(8-4)、Clk走线(8-5)，VCC走线(8-1)、GND走线(8-2)、D端走线(8-3)、Q端走线(8-4)、Clk走线(8-5)分别与D触发器(8-6)的电源正端、电源负端、Clk端、D触发端和Q输出端电连接；所述的阵列顶面单元(10)包括左右两块金属结构(4)，左右两块金属结构(4)之间有间隔，间隔之间固定Pin管(1)，Pin管(1)的阳极与带有过孔(5)的金属结构(4)连接，Pin管(1)的阴极与连接有带有过孔(5)的金属结构(4)连接电源正端VCC和电源负端GND的金属结构(4)连接，由底层的过孔(5)通过引线和端口限流电阻(2)连接到DAC模块(9)的输出端。
2.根据权利要求1所述的一种可重构电磁超表面偏置方法，其特征是：所述的VCC走线(8-1)、GND走线(8-2)、Clk走线(8-5)延伸至阵列底面单元(8)边界，在周期延拓过程中与相邻单元的相同走线连接，实现整个阵面的走线共用。
3.根据权利要求1所述的一种可重构电磁超表面偏置方法，其特征是：所述的D端走线(8-3)和Q端走线(8-4)在阵列顶面单元(10)周期延拓过程中与相邻单元的相同走线交错连接，实现数据串并转换。
4.根据权利要求1所述的一种可重构电磁超表面偏置方法，其特征是：所述的DAC模块(9)在阵列的纵行或横行一侧，第一纵行或横行包括一个DAC模块(9)，第一纵行或横行的一个DAC模块(9)与一个端口限流电阻(2)电连接。
5.根据权利要求1所述的一种可重构电磁超表面偏置方法，其特征是：所述的阵列顶面单元(10)至少由16*16的阵列组成，每一个16*16的阵列包括16根数据线(3)。
6.根据权利要求1所述的一种可重构电磁超表面偏置方法，其特征是：所述的DAC模块(9)输出电压为Vout = VD-Ipin*R2-Vpin，式中VD为D触发器(8-6)的高电平，IPin为Pin管(1)的导通电流,R2为限流电阻(2)的电阻，Vpin为Pin管(1)的管压降。
7.根据权利要求1所述的一种可重构电磁超表面偏置方法，其特征是：所述的阵列顶面单元(10)包括Pin管(1)、实现电磁功能的金属结构(4)和Pin管负极走线(11)，Pin管负极走线(11)延伸至单元边界，在单元周期延拓的过程中与其他单元的相同走线相连，实现一列Pin管负极并接，并最终通过一个限流电阻(2)与DAC模块(9)相连，Pin管(1)正极通过金属结构(4)中的通孔与底面Q端走线(8-4)相连，实现D触发器(8-6)对Pin管(1)的控制。
8.根据权利要求1所述的一种可重构电磁超表面偏置方法，其特征是：r所述的可重构电磁超表面单元上每个Pin管（1）或串接一个端口限流电阻（2），端口限流电阻（2）与D触发器的Q端子电连接，将Pin管（1）的负极并联接出与GND电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110278013.5A CN113098450B (zh) | 2021-03-15 | 2021-03-15 | 一种可重构电磁超表面偏置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110278013.5A CN113098450B (zh) | 2021-03-15 | 2021-03-15 | 一种可重构电磁超表面偏置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113098450A CN113098450A (zh) | 2021-07-09 |
| CN113098450B true CN113098450B (zh) | 2023-03-31 |
Family
ID=76667155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110278013.5A Active CN113098450B (zh) | 2021-03-15 | 2021-03-15 | 一种可重构电磁超表面偏置方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113098450B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018140829A1 (en) * | 2017-01-27 | 2018-08-02 | California Institute Of Technology | Continuous beam steering with multiple-gated reconfigurable metasurfaces |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2514029A1 (en) * | 2009-12-16 | 2012-10-24 | Adant SRL | Reconfigurable antenna system for radio frequency identification (rfid) |
| US8610612B2 (en) * | 2012-02-24 | 2013-12-17 | Integrated Device Technology, Inc. | Tree structured supply and bias distribution layout |
| US10224979B1 (en) * | 2014-06-09 | 2019-03-05 | Georgia Tech Research Corporation | Reconfigurable aperture antenna |
| CN106058466B (zh) * | 2016-06-02 | 2019-03-01 | 北京航空航天大学 | 一种对角线分区v形折线缠绕可重构电磁带隙结构 |
| CN109066073B (zh) * | 2018-07-18 | 2020-02-18 | 华南理工大学 | 一种平面端射方向图可重构天线 |
| CN109119755A (zh) * | 2018-09-03 | 2019-01-01 | 苏州耶拿微电子有限公司 | 基于透射式相控电磁表面的可重构阵列天线 |
| CN110708033B (zh) * | 2019-10-18 | 2023-03-31 | 中国电子科技集团公司第二十四研究所 | 用于带宽可重构滤波器的电阻自动校正方法及其电路 |
| CN112181895B (zh) * | 2020-09-02 | 2023-06-06 | 上海交通大学 | 可重构架构、加速器、电路部署和计算数据流方法 |
-
2021
- 2021-03-15 CN CN202110278013.5A patent/CN113098450B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018140829A1 (en) * | 2017-01-27 | 2018-08-02 | California Institute Of Technology | Continuous beam steering with multiple-gated reconfigurable metasurfaces |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113098450A (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9076808B2 (en) | RF MEMS isolation, series and shunt DVC, and small MEMS | |
| CN108417961B (zh) | 一种Massive MIMO阵列天线 | |
| JP2000196334A (ja) | フェーズドアレイアンテナおよびその製造方法 | |
| KR100911784B1 (ko) | 다중 전압용 분리형 박막 커패시터 | |
| CN104979336B (zh) | 多层半导体器件 | |
| CN113098450B (zh) | 一种可重构电磁超表面偏置方法 | |
| CN101507043A (zh) | 传输线 | |
| CN103310835A (zh) | 存储单元以及存储阵列 | |
| CN104253106A (zh) | 具有局部过孔的金属-绝缘体-金属管芯上电容器 | |
| CN102568592A (zh) | 非易失性存储器及其数据读取方法 | |
| WO2018207353A1 (en) | Writing apparatus and method for complementary resistive switch | |
| DE102022105953A1 (de) | Stromverteilung für gestapelte speicher | |
| CN101504863B (zh) | 存储器与抑制存储器漏电流能量损耗的方法 | |
| CN112530936B (zh) | 集成电路细致修调电阻阵列版图结构 | |
| CN108811314A (zh) | 一种基于高厚径比深孔电镀技术高频高速电子线路板 | |
| CN112967741A (zh) | 一种面向存算阵列的高速高压字线驱动电路 | |
| US20030223284A1 (en) | Semiconductor memory device capable of improving quality of voltage waveform given in a signal interconnection layer | |
| EP1627392A1 (en) | Circuit configuration for a current switch of a bit/word line of a mram device | |
| US8134187B2 (en) | Integrated mask-programmable logic devices with multiple metal levels and manufacturing process thereof | |
| CN111508921A (zh) | 具有双面对外接点的半导体芯片组 | |
| CN118444007B (zh) | 电压采样电路、电压变换器及电源设备 | |
| CN116545468B (zh) | 一种高速波束赋形芯片 | |
| CN219143439U (zh) | 一种红外触摸屏的控制电路、红外触摸屏及触摸设备 | |
| CN209786152U (zh) | 用于实时微波断层成像的微波开关矩阵 | |
| CN221201171U (zh) | 一种双向双通道低电容值大功率静电防护芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |