CN113096717A - 一种熔丝存储单元、存储阵列以及存储阵列的工作方法 - Google Patents

一种熔丝存储单元、存储阵列以及存储阵列的工作方法 Download PDF

Info

Publication number
CN113096717A
CN113096717A CN202010018907.6A CN202010018907A CN113096717A CN 113096717 A CN113096717 A CN 113096717A CN 202010018907 A CN202010018907 A CN 202010018907A CN 113096717 A CN113096717 A CN 113096717A
Authority
CN
China
Prior art keywords
fuse
memory array
transistor
fuse element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010018907.6A
Other languages
English (en)
Other versions
CN113096717B (zh
Inventor
李晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010018907.6A priority Critical patent/CN113096717B/zh
Priority to US17/060,501 priority patent/US11211135B2/en
Publication of CN113096717A publication Critical patent/CN113096717A/zh
Application granted granted Critical
Publication of CN113096717B publication Critical patent/CN113096717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

一种熔丝存储单元、存储阵列以及存储阵列的工作方法，存储阵列包括：M个存储单元，M为大于或等于1的自然数，每个存储单元包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，所述每个熔丝元件包括第一端和第二端，所述每个熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压。所述熔丝存储阵列在芯片上的面积得以缩小。

Description

一种熔丝存储单元、存储阵列以及存储阵列的工作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种熔丝存储单元、存储阵列以及存储阵列的工作方法。
背景技术
在半导体技术领域中，电可编程熔丝(eFuse)技术由于具有与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)逻辑器件兼容以及易于使用等优势，从而电可编程熔丝(eFuse)技术能够作为一次可编程(One Time Programmable，简称OTP)存储器在很多电路中得到广泛的应用。
电可编程熔丝技术根据电迁移理论，通过电熔丝被电流的熔断与否来存储信息，电熔丝在熔断前电阻很小，在持续的大电流熔断后电阻可视做无穷大，并且电熔丝断裂的状态将永久的保持。电可编程熔丝技术已经广泛的用于冗余电路来改善芯片失效的问题或者芯片的ID，设备的基本码等等，来取代小容量的一次可编程存储器。
然而，现有的电可编程熔丝存储器的尺寸较大，且性能仍需改善。
发明内容
本发明解决的技术问题是提供一种熔丝存储单元、存储阵列以及存储阵列的工作方法，以减小电可编程熔丝存储器的尺寸及提升电可编程熔丝存储器的性能。
为解决上述技术问题，本发明技术方案提供一种熔丝存储单元，包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，每个所述熔丝元件包括第一端和第二端，每个所述熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压。
可选的，还包括：与所述晶体管的栅极连接的字线。
可选的，还包括：所述晶体管的源极接地。
可选的，各个所述熔丝元件的第二端的读取电压或编程电压的输入相互独立。
可选的，所述熔丝元件包括金属熔丝元件或多晶硅熔丝元件。
本发明技术方案还提供一种熔丝存储阵列，包括：M个存储单元，M为大于或等于1的自然数，每个存储单元包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，所述每个熔丝元件包括第一端和第二端，所述每个熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压。
可选的，还包括：多个字线，每个字线与一个所述晶体管的栅极连接。
可选的，还包括：每个所述晶体管的源极分别接地。
可选的，每个存储单元包括第1个熔丝单元至第N个熔丝元件；且在M个存储单元中，M个第j个熔丝元件的第二端读取电压或编程电压同步加载，所述j为1～N的自然数。
本发明技术方案还提供一种熔丝存储阵列的工作方法，包括：提供熔丝存储阵列，所述熔丝存储阵列包括：M个存储单元，M为大于或等于1的自然数，每个存储单元包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，所述每个熔丝元件包括第一端和第二端，所述每个熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压；在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行读取操作，所述i为1～M的自然数，所述j为1～N的自然数，所述读取操作包括：在所述熔丝元件的第二端加载读取电压；在所述字线加载导通电压；在所述晶体管源极读取电流信号；在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行编程操作，所述编程操作包括：在所述熔丝元件的第二端加载第一编程电压；在所述字线加载第二编程电压。
可选的，所述第一编程电压大于所述读取电压；所述第二编程电压大于所述导通电压。
可选的，所述存储单元的读取状态包括“0”或“1”。
可选的，所述读取状态为“0”时，所述读取电流信号大于600微安；所述读取状态为“1”时，所述读取电流信号小于15微安。
可选的，所述编程操作的时间小于10微秒。
可选的，所述熔丝存储阵列还包括：多个字线，每个字线与一个所述晶体管的栅极连接。
可选的，所述熔丝存储阵列还包括：每个所述晶体管的源极分别接地。
可选的，所述熔丝存储阵列中每个存储单元包括第1个熔丝单元至第N个熔丝元件；且在M个存储单元中，M个第j个熔丝元件的第二端读取电压或编程电压同步加载，所述j为1～N的自然数。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的熔丝存储单元中，包括一个晶体管与N个熔丝元件，从而能够一个晶体管分次驱动各个熔丝元件，从而提高了所述熔丝存储单元的利用率。
本发明技术方案的熔丝存储阵列中，一个熔丝存储单元中包括一个晶体管与多个熔丝元件，从而使得所述熔丝存储单元的数量减少，从而使得所述存储电路简单，电路的布图也能够缩小，从而节省了所述熔丝存储阵列在芯片上的面积，进而提升了芯片面积的利用率。
进一步，每个存储单元包括1～N个熔丝元件，多个存储单元中的第j个熔丝元件第二端的读取电压或编程电压同步加载，所述j为1～N的自然数，从而在对任一存储单元中的第j个熔丝元件第二端加载读取电压或编程电压时，由于所述存储单元的数量减少，从而到达所述第j个熔丝元件的电流路径变短，从而使得所述读取电压或编程电压损失减少，从而减少了所述熔丝存储阵列电路的功耗，提升了电路的性能。
本发明技术方案的熔丝存储阵列的工作方法，操作简单，效率较高，能够实现所述熔丝存储阵列的多次存取，所述熔丝存储阵列的利用率得到提升。
附图说明
图1是一实施例中熔丝存储单元和存储阵列的电路示意图；
图2是本发明实施例中熔丝存储单元的电路示意图；
图3是本发明实施例中熔丝存储阵列的电路示意图；
图4是本发明实施例中熔丝存储阵列的工作方法的流程图；
图5和图6是本发明实施例中熔丝存储阵列的工作过程的电路示意图。
具体实施方式
如背景技术所述，现有的电可编程熔丝存储器的尺寸较大，且性能仍需改善。现结合具体的实施例进行分析。
图1是一实施例中熔丝存储单元和存储阵列的电路示意图。
请参考图1，所述熔丝存储阵列包括：若干沿第二方向Y排列的熔丝存储单元A，所述熔丝存储单元A包括晶体管(未标示)和与晶体管串联的熔丝元件，所述晶体管包括源极、漏极和栅极，所述熔丝元件包括第一端和第二端，所述第一端与所述晶体管的漏极连接，所述第二端用于输入电压VPP；与所述晶体管的栅极连接的字线WL0；所述晶体管的源极接地VSS。
所述熔丝存储单元中，所述熔丝元件为金属熔丝元件，从而需要较大的熔断电流才能将所述熔丝熔断，实现所述熔丝存储单元的编程功能，从而需要对所述熔丝元件的第二端加载较大的电压，需要对所述字线加载较大的电压，以获得大的熔断电流。而所述熔丝存储单元包括一个晶体管和一个熔丝元件，从而所述晶体管的尺寸需要做大，以承载较大的熔断电流，所述晶体管的面积占所述熔丝存储单元面积的70％以上。
在复杂电路中，需要多个熔丝元件形成熔丝存储阵列以实现多次的一次编程功能，从而需要多个熔丝存储单元，多个熔丝存储单元包括多个晶体管和多个熔丝元件，从而所述熔丝存储阵列的电路较为复杂，所述熔丝存储阵列的电路布图面积也较大。随着半导体结构的尺寸越来越小，所述熔丝存储阵列的电路布图面积较大，使得芯片的面积的利用率较小，从而不适用于先进半导体制程。
为了解决上述问题，本发明技术方案提供一种熔丝存储单元、存储阵列以及存储阵列的工作方法，所述熔丝存储阵列中，一个熔丝存储单元中包括一个晶体管与多个熔丝元件，从而使得所述熔丝存储单元的数量减少，从而使得所述存储电路简单，电路的布图也能够缩小，从而节省了所述熔丝存储阵列在芯片上的面积，进而提升了芯片面积的利用率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明实施例中熔丝存储单元的电路示意图。
请参考图2，所述熔丝存储单元包括：晶体管T；N个熔丝元件，N为大于或等于1的自然数，每个所述熔丝元件包括第一端和第二端，每个所述熔丝元件的第一端分别与所述晶体管T的漏极连接，所述第二端用于输入读取电压或编程电压。
在本实施例中，所述N个熔丝元件包括第一熔丝元件F1，第二熔丝元件F2……和第N熔丝元件FN。
在本实施例中，所述第一熔丝元件F1包括第一端A1和第二端B1，所述第二熔丝元件F2包括第一端A2和第二端B2……，所述第N熔丝元件FN包括第一端AN和第二端BN。
所述熔丝存储单元中，一个晶体管T与N个熔丝元件连接，从而能够一个晶体管T分次驱动各个熔丝元件，从而提高了所述熔丝存储单元的利用率。
所述晶体管T用于开启或者关闭所述熔丝存储电路。
所述晶体管T包括NMOS晶体管或PMOS晶体管。在本实施例中，所述晶体管T包括NMOS晶体管。
所述NMOS晶体管的载流子为电子，所述PMOS晶体管的载流子为空穴，所述电子的迁移率较快，从而所述NMOS晶体管具有较低的导通电阻，从而所述NMOS晶体管具有较大的工作电流。而所述熔丝存储单元在进行写入时需要较大的电流，从而所述NMOS晶体管能够更好地应用于熔丝存储单元的电路中。
所述熔丝元件能够通过被电流的熔断与否来存储信息，所述熔丝元件在熔断前电阻很小，在持续的大电流熔断后电阻可视做无穷大，并且所述熔丝元件断裂的状态将永久的保持，从而能够实现一次性编程。
所述熔丝元件包括多晶硅熔丝元件或者金属熔丝元件。
在本实施例中，所述熔丝元件包括金属熔丝元件，所述金属熔丝元件包括掺钨硅化物熔丝元件、钴硅化物熔丝元件或者镍硅化物熔丝元件，优选地，采用镍硅化物熔丝元件。
在本实施例中，所述熔丝元件的第一端为阴极，所述熔丝元件的阴极与所述晶体管T的漏极连接；所述熔丝元件的第二端为阳极，所述熔丝元件的阳极用于输入读取电压或编程电压。
在本实施例中，各个所述熔丝元件的第二端的读取电压或编程电压的输入相互独立。
各个所述熔丝元件的第二端的读取电压或编程电压的输入相互独立，从而能够实现一个晶体管T分次驱动各个熔丝元件，从而提高了所述熔丝存储单元的利用率。
在本实施例中，所述熔丝存储单元还包括：与所述晶体管T的栅极连接的字线WL。
所述字线WL是控制所述晶体管T读取操作或编程操作的信号线，所述字线WL通过向所述晶体管T输入不同电位水平的电信号，以实现对所述熔丝存储单元进行读取操作或编程操作。
所述字线WL包括金属字线，所述金属字线包括钨、铝、钴、钛、氮化钛、钽、氮化钽、钌和铜中的一种或多种组合的字线。
在本实施例中，所述熔丝存储单元还包括：所述晶体管T的源极接地Vss。
所述源极用于在对所述熔丝存储单元进行读取操作时，读取所述熔丝存储单元的电流信号，以获得所述熔丝存储单元“0”或“1”的状态。
图3是本发明实施例中熔丝存储阵列的电路示意图。
请参考图3，所述熔丝存储阵列包括：M个存储单元，M为大于或等于1的自然数，每个存储单元包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，所述每个熔丝元件包括第一端和第二端，所述每个熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压。
在本实施例中，所述晶体管包括第一晶体管T1、第二晶体管T2……第i晶体管Ti……或第M晶体管TM，M为大于或等于1的自然数，i为1～M的自然数。
在本实施例中，所述N个熔丝元件包括第一熔丝元件F1，第二熔丝元件F2……第j熔丝元件Fj……和第N熔丝元件FN，j为1～N的自然数。
在本实施例中，所述第一熔丝元件F1包括第一端A1和第二端B1，所述第二熔丝元件F2包括第一端A2和第二端B2……，第j熔丝元件Fj包括第一端Aj和第二端Bj……，所述第N熔丝元件FN包括第一端AN和第二端BN。
所述熔丝存储阵列中，一个熔丝存储单元中包括一个晶体管与多个熔丝元件，从而使得所述熔丝存储单元的数量减少，从而使得所述存储电路简单，电路的布图也能够缩小，从而节省了所述熔丝存储阵列在芯片上的面积，进而提升了芯片面积的利用率。
在本实施例中，所述熔丝存储阵列的每个存储单元包括第一熔丝元件F1，第二熔丝元件F2……第j熔丝元件Fj……和第N熔丝元件FN；且在M个存储单元中，M个第j熔丝元件Fj件的第二端读取电压或编程电压同步加载，所述j为1～N的自然数。
所述熔丝存储阵列的每个存储单元包括第一熔丝元件F1，第二熔丝元件F2……第j熔丝元件Fj……和第N熔丝元件FN；且在M个存储单元中，M个第j个熔丝元件Fj的第二端读取电压或编程电压同步加载，从而在对任一存储单元中的第j个熔丝元件Fj第二端Bj加载读取电压或编程电压时，由于所述存储单元的数量减少，从而到达所述第j个熔丝元件Fj的电流路径变短，从而使得所述读取电压或编程电压损失减少，从而减少了所述熔丝存储阵列电路的功耗，提升了电路的性能。
在本实施例中，所述熔丝存储阵列还包括：多个字线，每个字线与一个所述晶体管的栅极连接。
在本实施例中，多个字线包括：第一字线WL1、第二字线WL2……第i字线WLi……和第M字线WLM；所述第一字线WL1与所述第一晶体管T1的栅极连接，所述第二字线WL2与所述第二晶体管T2的栅极连接，……，第i字线WLi与所述第i晶体管Ti的栅极连接，……，所述第M字线WLM与所述第M晶体管TM的栅极连接。
在本实施例中，所述熔丝存储阵列还包括：每个所述晶体管的源极分别接地Vss。
所述熔丝存储阵列能够分别对每一个熔丝存储单元中的任一熔丝元件进行读取操作和编程操作。所述熔丝存储阵列的工作方法请参考图4。
图4是本发明实施例中熔丝存储阵列的工作方法的流程图。
请参考图4，所述熔丝存储阵列的工作方法的流程包括：
S11：提供熔丝存储阵列，所述熔丝存储阵列包括第1个存储单元至第M个存储单元；
S12：在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行读取操作，所述i为1～M的自然数，所述j为1～N的自然数，所述读取操作包括：在所述熔丝元件的第二端加载读取电压；在所述字线加载导通电压；在所述晶体管源极读取电流信号；
S13：在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行编程操作，所述编程操作包括：在所述熔丝元件的第二端加载第一编程电压；在所述字线加载第二编程电压。
以下将结合附图进行详细说明。
请参考图3，提供熔丝存储阵列，所述熔丝存储阵列包括第1个存储单元至第M个存储单元，M为大于或等于1的自然数。
每个存储单元包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，所述每个熔丝元件包括第一端和第二端，所述每个熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压。
在本实施例中，所述晶体管包括第一晶体管T1、第二晶体管T2……第i晶体管Ti……或第M晶体管TM，M为大于或等于1的自然数，i为1～M的自然数。
在本实施例中，所述N个熔丝元件包括第一熔丝元件F1，第二熔丝元件F2……第j熔丝元件Fj……和第N熔丝元件FN，j为1～N的自然数。
在本实施例中，所述第一熔丝元件F1包括第一端A1和第二端B1，所述第二熔丝元件F2包括第一端A2和第二端B2……，第j熔丝元件Fj包括第一端Aj和第二端Bj……，所述第N熔丝元件FN包括第一端AN和第二端BN。
所述熔丝存储阵列中，一个熔丝存储单元中包括一个晶体管与多个熔丝元件，从而使得所述熔丝存储单元的数量减少，从而使得所述存储电路简单，电路的布图也能够缩小，从而节省了所述熔丝存储阵列在芯片上的面积，进而提升了芯片面积的利用率。
在本实施例中，所述熔丝存储阵列的每个存储单元包括第一熔丝元件F1，第二熔丝元件F2……第j熔丝元件Fj……和第N熔丝元件FN；且在M个存储单元中，M个第j熔丝元件Fj件的第二端读取电压或编程电压同步加载，所述j为1～N的自然数。
在本实施例中，所述熔丝存储阵列还包括：多个字线，每个字线与一个所述晶体管的栅极连接。
在本实施例中，多个字线包括：第一字线WL1、第二字线WL2……第i字线WLi……和第M字线WLM；所述第一字线WL1与所述第一晶体管T1的栅极连接，所述第二字线WL2与所述第二晶体管T2的栅极连接，……，第i字线WLi与所述第i晶体管Ti的栅极连接，……，所述第M字线WLM与所述第M晶体管TM的栅极连接。
在本实施例中，所述熔丝存储阵列还包括：每个所述晶体管的源极分别接地Vss。图5和图6是本发明实施例中熔丝存储阵列的工作过程的电路示意图。
请参考图5，在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行读取操作，所述i为1～M的自然数，所述j为1～N的自然数，所述读取操作包括：在所述第j熔丝元件Fj的第二端Bj加载读取电压Vppxj；在所述第i字线WLi加载导通电压；在所述晶体管Ti源极读取电流信号。
在进行读取操作时，所述读取电压较小，所述导通电压较小，从而能够在所述晶体管Ti源极读取电流信号，根据电流信号的大小来判断所述熔丝存储单元的状态是“0”或“1”。
在所述晶体管Ti源极读取的电流信号较大时，此时所述第j熔丝元件Fj处于未熔断的状态，所述第j熔丝元件Fj的电阻较小，所述熔丝存储单元的状态是“0”，即所述熔丝存储单元还未进行编程或者未成功编程。
在本实施例中，所述读取状态为“0”时，所述读取电流信号大于600微安。
在所述晶体管Ti源极读取的电流信号较小时，此时所述第j熔丝元件Fj处于熔断的状态，所述第j熔丝元件Fj的电阻较大，所述熔丝存储单元的状态是“1”，即所述熔丝存储单元已成功编程。
在本实施例中，所述读取状态为“1”时，所述读取电流信号小于15微安。所述熔丝存储阵列的每个存储单元包括第一熔丝元件F1，第二熔丝元件F2……第j熔丝元件Fj……和第N熔丝元件FN；且在M个存储单元中，M个第j个熔丝元件Fj的第二端Bj读取电压同步加载，从而在对任一存储单元中的第j个熔丝元件Fj第二端Bj加载读取电压时，由于所述存储单元的数量减少，从而到达所述第j个熔丝元件Fj的电流路径变短，从而使得所述读取电压损失减少，从而减少了所述熔丝存储阵列电路的功耗，提升了电路的性能。
请参考图6，在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行编程操作，所述编程操作包括：在所述第j熔丝元件Fj的第二端Bj加载第一编程电压Vppyj；在所述第i字线WLi加载第二编程电压。所述工作方法中，所述第一编程电压Vppyj大于所述读取电压Vppxj；所述第二编程电压大于所述导通电压。
在进行编程操作时，所述第一编程电压Vppyj较大，所述第二编程电压较大，从而能够对所述第j熔丝元件Fj加载较大的熔断电流使所述第j熔丝元件Fj熔断，从而实现对所述熔丝存储单元的编程操作。
在本实施例中，所述编程操作的时间小于10微秒。
所述编程操作的时间小于10微秒，从而在所述第j熔丝元件Fj的第二端Bj加载较高的第一编程电压Vppyj，在所述第i字线WLi加载较高的第二编程电压时，所述电路能够产生较大的瞬时电流，所述瞬时电流流经所述第j熔丝元件Fj时将所述熔丝元件熔断，完成对所述熔丝存储单元的编程操作。
所述熔丝存储阵列的每个存储单元包括第一熔丝元件F1，第二熔丝元件F2……第j熔丝元件Fj……和第N熔丝元件FN；且在M个存储单元中，M个第j个熔丝元件Fj的第二端Bj的第一编程电压Vppyj同步加载，从而在对任一存储单元中的第j个熔丝元件Fj第二端Bj加载第一编程电压Vppyj时，由于所述存储单元的数量减少，从而到达所述第j个熔丝元件Fj的电流路径变短，从而使得所述第一编程电压Vppyj损失减少，从而减少了所述熔丝存储阵列电路的功耗，提升了电路的性能。
所述熔丝存储阵列的工作方法，操作简单，效率较高，能够实现所述熔丝存储阵列的多次存取，所述熔丝存储阵列的利用率得到提升。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种熔丝存储单元，其特征在于，包括：
晶体管；
N个熔丝元件，N为大于或等于1的自然数，每个所述熔丝元件包括第一端和第二端，每个所述熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压。
2.如权利要求1所述的熔丝存储单元，其特征在于，还包括：与所述晶体管的栅极连接的字线。
3.如权利要求1所述的熔丝存储单元，其特征在于，还包括：所述晶体管的源极接地。
4.如权利要求1所述的熔丝存储单元，其特征在于，各个所述熔丝元件的第二端的读取电压或编程电压的输入相互独立。
5.如权利要求1所述的熔丝存储单元，其特征在于，所述熔丝元件包括金属熔丝元件或多晶硅熔丝元件。
6.一种熔丝存储阵列，其特征在于，包括：
M个存储单元，M为大于或等于1的自然数，每个存储单元包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，所述每个熔丝元件包括第一端和第二端，所述每个熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压。
7.如权利要求6所述的熔丝存储阵列，其特征在于，还包括：多个字线，每个字线与一个所述晶体管的栅极连接。
8.如权利要求6所述的熔丝存储阵列，其特征在于，还包括：每个所述晶体管的源极分别接地。
9.如权利要求6所述的熔丝存储阵列，其特征在于，每个存储单元包括第1个熔丝单元至第N个熔丝元件；且在M个存储单元中，M个第j个熔丝元件的第二端读取电压或编程电压同步加载，所述j为1～N的自然数。
10.一种熔丝存储阵列的工作方法，其特征在于，包括：
提供熔丝存储阵列，所述熔丝存储阵列包括：M个存储单元，M为大于或等于1的自然数，每个存储单元包括：晶体管；N个熔丝元件，N为大于或等于1的自然数，所述每个熔丝元件包括第一端和第二端，所述每个熔丝元件的第一端分别与所述晶体管的漏极连接，所述第二端用于输入读取电压或编程电压；
在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行读取操作，所述i为1～M的自然数，所述j为1～N的自然数，所述读取操作包括：在所述熔丝元件的第二端加载读取电压；在所述字线加载导通电压；在所述晶体管源极读取电流信号；
在所述熔丝存储阵列中，对第i个存储单元的第j个熔丝元件进行编程操作，所述编程操作包括：在所述熔丝元件的第二端加载第一编程电压；在所述字线加载第二编程电压。
11.如权利要求10所述的存储阵列的工作方法，其特征在于，所述第一编程电压大于所述读取电压；所述第二编程电压大于所述导通电压。
12.如权利要求10所述的存储阵列的工作方法，其特征在于，所述存储单元的读取状态包括“0”或“1”。
13.如权利要求12所述的存储阵列的工作方法，其特征在于，所述读取状态为“0”时，所述读取电流信号大于600微安；所述读取状态为“1”时，所述读取电流信号小于15微安。
14.如权利要求10所述的存储阵列的工作方法，其特征在于，所述编程操作的时间小于10微秒。
15.如权利要求10所述的存储阵列的工作方法，其特征在于，所述熔丝存储阵列还包括：多个字线，每个字线与一个所述晶体管的栅极连接。
16.如权利要求10所述的存储阵列的工作方法，其特征在于，所述熔丝存储阵列还包括：每个所述晶体管的源极分别接地。
17.如权利要求10所述的存储阵列的工作方法，其特征在于，所述熔丝存储阵列中每个存储单元包括第1个熔丝单元至第N个熔丝元件；且在M个存储单元中，M个第j个熔丝元件的第二端读取电压或编程电压同步加载，所述j为1～N的自然数。
CN202010018907.6A 2020-01-08 2020-01-08 一种熔丝存储单元、存储阵列以及存储阵列的工作方法 Active CN113096717B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010018907.6A CN113096717B (zh) 2020-01-08 2020-01-08 一种熔丝存储单元、存储阵列以及存储阵列的工作方法
US17/060,501 US11211135B2 (en) 2020-01-08 2020-10-01 Fuse storage cell, storage array, and operation method of storage array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010018907.6A CN113096717B (zh) 2020-01-08 2020-01-08 一种熔丝存储单元、存储阵列以及存储阵列的工作方法

Publications (2)

Publication Number Publication Date
CN113096717A true CN113096717A (zh) 2021-07-09
CN113096717B CN113096717B (zh) 2024-02-27

Family

ID=76654015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010018907.6A Active CN113096717B (zh) 2020-01-08 2020-01-08 一种熔丝存储单元、存储阵列以及存储阵列的工作方法

Country Status (2)

Country Link
US (1) US11211135B2 (zh)
CN (1) CN113096717B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293339A (en) * 1991-04-04 1994-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit containing redundant memory element
KR20090122518A (ko) * 2008-05-26 2009-12-01 창원대학교 산학협력단 멀티비트 ｏｔｐ 셀
CN102110476A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 具有用于修复缺陷单位单元的冗余电路的半导体存储装置
US20120243357A1 (en) * 2011-03-25 2012-09-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage
JP2013101731A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 不揮発性メモリ及び不揮発性メモリからのデータ読み出し方法
CN104575608A (zh) * 2013-10-25 2015-04-29 新唐科技股份有限公司 熔丝电路
CN107437546A (zh) * 2016-05-31 2017-12-05 台湾积体电路制造股份有限公司 集成电路
CN109493909A (zh) * 2018-11-21 2019-03-19 上海华虹宏力半导体制造有限公司 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365736B1 (ko) * 1998-06-27 2003-04-18 주식회사 하이닉스반도체 테스트패드를이용한반도체장치의내부전압발생회로및방법
CN1305134C (zh) * 2001-11-06 2007-03-14 雅马哈株式会社 具有熔线的半导体器件及其制造方法
US20080212388A1 (en) * 2007-03-02 2008-09-04 Hoefler Alexander B Integrated circuit fuse array
KR101901664B1 (ko) * 2012-04-02 2018-10-01 삼성전자주식회사 멀티 리딩 모드를 갖는 퓨즈 데이터 리딩 회로
US9978435B1 (en) * 2017-01-25 2018-05-22 Winbond Electronics Corporation Memory device and operation methods thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293339A (en) * 1991-04-04 1994-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit containing redundant memory element
KR20090122518A (ko) * 2008-05-26 2009-12-01 창원대학교 산학협력단 멀티비트 ｏｔｐ 셀
CN102110476A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 具有用于修复缺陷单位单元的冗余电路的半导体存储装置
US20120243357A1 (en) * 2011-03-25 2012-09-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage
JP2013101731A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 不揮発性メモリ及び不揮発性メモリからのデータ読み出し方法
CN104575608A (zh) * 2013-10-25 2015-04-29 新唐科技股份有限公司 熔丝电路
CN107437546A (zh) * 2016-05-31 2017-12-05 台湾积体电路制造股份有限公司 集成电路
CN109493909A (zh) * 2018-11-21 2019-03-19 上海华虹宏力半导体制造有限公司 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法

Also Published As

Publication number Publication date
US11211135B2 (en) 2021-12-28
CN113096717B (zh) 2024-02-27
US20210210153A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US9324447B2 (en) Circuit and system for concurrently programming multiple bits of OTP memory devices
KR100873381B1 (ko) 반도체장치
JP2006236511A (ja) 半導体集積回路装置
JPS6135637B2 (zh)
US9754680B2 (en) Method and device for compact eFuse array
CN102460586A (zh) 半导体器件
US10672489B2 (en) Electronic device with a fuse array mechanism
JP5280660B2 (ja) 低電圧、低キャパシタンスのフラッシュメモリアレイ
US20220101934A1 (en) Memory with cells having multiple select transistors
US7529148B2 (en) Programmable read-only memory
KR20110048833A (ko) 비동기식 이퓨즈 ｏｔｐ 메모리 셀 및 비동기식 이퓨즈 ｏｔｐ 메모리 장치
CN108346449B (zh) 一种eFuse存储电路
US20230282297A1 (en) Bit Selection for Power Reduction in Stacking Structure During Memory Programming
CN113096717B (zh) 一种熔丝存储单元、存储阵列以及存储阵列的工作方法
US11538541B2 (en) Semiconductor device having a diode type electrical fuse (e-fuse) cell array
CN111899772A (zh) efuse存储单元、存储器及其写入、读取方法
CN112750491B (zh) 一种efuse阵列结构及其编程方法和读方法
US7804701B2 (en) Method of programming a memory having electrically programmable fuses
CN102024498B (zh) 存储器集成电路装置及其操作方法
US20230335197A1 (en) Memory device and operating method thereof
EP1845532A1 (en) A column decoding system for semiconductor memory devices implemented with low voltage transistors
KR102482147B1 (ko) 이퓨즈 otp 메모리
US20230402116A1 (en) Non-volatile memory device having a fuse type memory cell array
US20230260557A1 (en) Memory device and method of operating the same
CN115116525A (zh) 记忆体装置、记忆体系统以及操作记忆体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant