CN113079407A - 数据打包电路和数据打包方法 - Google Patents

数据打包电路和数据打包方法 Download PDF

Info

Publication number
CN113079407A
CN113079407A CN202010010544.1A CN202010010544A CN113079407A CN 113079407 A CN113079407 A CN 113079407A CN 202010010544 A CN202010010544 A CN 202010010544A CN 113079407 A CN113079407 A CN 113079407A
Authority
CN
China
Prior art keywords
data
circuit
unit time
frl
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010010544.1A
Other languages
English (en)
Other versions
CN113079407B (zh
Inventor
宋莹莹
吕建勳
彭依涵
詹钧杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010010544.1A priority Critical patent/CN113079407B/zh
Priority to TW109104620A priority patent/TWI719832B/zh
Priority to US17/083,445 priority patent/US11137971B2/en
Publication of CN113079407A publication Critical patent/CN113079407A/zh
Application granted granted Critical
Publication of CN113079407B publication Critical patent/CN113079407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H04N21/43632—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H04N21/43635—HDMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/442—Monitoring of processes or resources, e.g. detecting the failure of a recording device, monitoring the downstream bandwidth, the number of times a movie has been viewed, the storage space available from the internal hard disk
    • H04N21/44227—Monitoring of local network, e.g. connection or bandwidth variations; Detecting new devices in the local network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals

Abstract

本发明实施例提供一种数据打包电路和数据打包方法，用于采用固定速率连结(FRL)模式的高画质多媒体接口发送器中。所述数据打包电路可在多个单位时间内输出多个FRL超级区块，且所述数据打包方法包括如下步骤。把在第i个单位时间内所输入数据打包电路的多笔有效数据映射成多个FRL字符，并存入第一或第二缓冲器中。同时统计该多笔有效数据的三个位元组数量，以决定插入空字符的数量和位置来组成第i个FRL超级区块，刚好在第i+1个单位时间内输出，其中i为正整数。

Description

数据打包电路和数据打包方法
技术领域
本发明涉及一种数据打包电路和数据打包方法，且特别涉及一种数据打包电路和数据打包方法，用于采用固定速率连结(Fixed Rate Link，FRL)模式的高画质多媒体接口(High Definition Multimedia Interface，HDMI)发送器中。
背景技术
FRL模式为HDMI 2.1规格所定义的新传输模式，且采用FRL模式的HDMI发送器除了要把数据从旧有规格(例如，HDMI 2.0或1.4)所定义的最小化传输差分信号(TransitionMinimized Differential Signaling，TMDS)模式转换到FRL模式外，还必须打包成FRL模式下所传输的封包格式。因此，如何设计出一种全新的数据打包电路和数据打包方法，用于采用FRL模式的HDMI发送器中则成为本领域的一项重要课题。
发明内容
有鉴于此，本发明实施例提供一种数据打包电路，用于采用FRL模式的HDMI发送器中，并在多个单位时间内输出多个FRL超级区块(Super Blocks)。所述数据打包电路包括FRL打包电路、第一缓冲器、第二缓冲器、单位时间产生电路、数据映射电路以及计算控制电路。数据映射电路可依照单位时间产生电路来把在第i个单位时间内所输入的多笔有效数据(Valid Data)映射成多个FRL字符(Characters)，并存入第一或第二缓冲器中。计算控制电路则同时统计该多笔有效数据的三个位元组(Tri-byte，三字节)数量，以决定插入空字符(Gap Character，间隔字符)的数量和位置，并经由FRL打包电路来组成第i个FRL超级区块，刚好在第i+1个单位时间内输出，其中i为正整数。
除此之外，本发明实施例还提供一种数据打包方法，用于采用FRL模式的HDMI发送器中。此HDMI发送器包括数据打包电路，在多个单位时间内输出多个FRL超级区块，且所述数据打包方法包括如下步骤。把在第i个单位时间内所输入数据打包电路的多笔有效数据映射成多个FRL字符，并存入第一或第二缓冲器中。同时统计该多笔有效数据的三个位元组数量，以决定插入空字符的数量和位置来组成第i个FRL超级区块，刚好在第i+1个单位时间内输出。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1是本发明实施例所提供的数据打包电路的方框图。
图2是本发明实施例所提供的数据打包方法的步骤流程图。
符号说明
1：数据打包电路
10：FRL打包电路
11：第一缓冲器
12：第二缓冲器
13：单位时间产生电路
14：数据映射电路
15：计算控制电路
S210～S220：流程步骤
具体实施方式
以下是通过特定的具体实施例来说明本发明的实施方式，本领域技术人员可由本说明书所提供的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所提供的内容并非用以限制本发明的保护范围。
应当理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件或者信号，但这些元件或者信号不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包含相关联的列出项目中的任一个或者多个的组合。
需先说明的是，FRL模式下所传输的封包称为超级区块，且其大小固定而内容物将由有效数据和无效的空字符所组成。有效数据和空字符的分配比例可随不同实体连结速率(Physical Link Rate)和不同传输情境作改变。也就是说，即使FRL模式可具有传输频宽固定的特性，但在某一些传输情境下，空字符则可能被分配过高比例，而在另一些传输情境下，输出频率也可能不足以把收到的数据及时送出。另外，HDMI 2.1规格还指出，输出有效数据的实时速率与输入有效数据的平均速率之间，不能有太大偏差而要满足FRL数据流计量要求(Data Flow Metering Requirement)。因此，采用FRL模式的HDMI发送器必须要有缓冲器来实现FRL超级区块的打包机制。
然而，越大的缓冲器就代表越大的芯片面积或存储器以导致成本增加，所以本实施例除了提出一种全新的数据打包电路和数据打包方法，可实现把数据从TMDS模式转换到FRL模式外，本实施例的优点之一还在于，可使用较小的缓冲器来降低成本。请参阅图1，图1是本发明实施例所提供的数据打包电路的方框图。数据打包电路1包括FRL打包电路10、第一缓冲器11、第二缓冲器12、单位时间产生电路13、数据映射电路14以及计算控制电路15，其中上述各电路可以是通过纯硬件来实现，或者是通过硬件搭配固件或软件来实现，但本发明并不以此为限制。除此之外，上述各电路可以是整合或分开设置，但本发明亦不以此为限制。
值得一提的是，当FRL模式选定通道数量(例如，3lane或4lane)并确定连结速率(例如，3GHz、6GHz、8GHz、10GHz或12GHz)后，数据打包电路1所输出每一FRL超级区块的时长就是固定。因此，单位时间产生电路13可将数据打包电路1输出一个FRL超级区块的时长视为一个单位时间。也就是说，数据打包电路1将在多个单位时间内输出多个FRL超级区块，且每一单位时间的长度为固定，该长度还依据通道数量和连结速率所决定。另外，如图1所示，数据映射电路14可依照单位时间产生电路13来把在第i个单位时间内所输入的多笔有效数据映射成多个FRL字符，并存入第一缓冲器11或第二缓冲器12中。由于有效数据映射成FRL字符的运行原理已为HDMI 2.1规格所定义，因此有关其细节于此就不再多加赘述。总而言之，不同于现有技术，本实施例将以输出一个FRL超级区块的时长作为进行收集输入有效数据的单位时间。
另一方面，计算控制电路15则同时统计该多笔有效数据的三个位元组数量，以决定插入空字符的数量和位置，并经由FRL打包电路10来组成(或者说打包成)第i个FRL超级区块，刚好在第i+1个单位时间内输出，其中i为正整数。举例来说，数据映射电路14可把在第1个单位时间内所输入的多笔有效数据映射成多个FRL字符，并存入第一缓冲器11中。同时，计算控制电路15则统计该多笔有效数据的三个位元组数量，以决定插入空字符的数量和位置，并经由FRL打包电路10来组成第1个FRL超级区块，刚好在第2个(即下一个)单位时间内输出。应当理解的是，该多笔有效数据可包括视频数据(Video Data)、数据封包(DataPackage)和/或控制信号等，而且由于根据该多笔有效数据的三个位元组数量来决定插入的空字符数量和位置已为本技术领域中技术人员所熟知，因此有关其细节于此也不再多加赘述。
类似地，在数据打包电路1输出第1个FRL超级区块的同时，数据映射电路14可把在第2个单位时间内所输入的多笔有效数据映射成多个FRL字符，并存入第二缓冲器12中，以此类推，经由FRL打包电路10所组成的第2个FRL超级区块就刚好在第3个单位时间内输出。换句话说，第一缓冲器11和第二缓冲器12是以乒乓模式交替存储在第k和第k+1个单位时间内所映射成的所述FRL字符，其中k为大于0的奇整数。因此，两个缓冲器轮流操作就可完成连续的FRL打包工作。
另外，一个FRL超级区块可最多容纳有效数据的三个位元组数量为2006*16/24＝1337，但在视频期间的传输频宽不足以负荷传输时，HDMI发送器还可从空白间隙(Blanking)期间借用传输频宽。HDMI 2.1规格还指出，视频期间或空白间隙期间可向另一期间借用的最大三个位元组数量为400。也就是说，在本实施例的一个单位时间内，输入的有效数据的三个位元组数量最多可为1337+400＝1737。因此，每一缓冲器也就只需要足够存储三个位元组数量为1737的大小。
进一步地说，计算控制电路15将先行统计每一单位时间内数据打包电路1所收到的有效数据的三个位元组数量。如果输入的有效数据的三个位元组数量少于1337，则表示这时候的FRL超级区块在打包时需要额外插入空字符。同理地，根据该多笔有效数据的三个位元组数量，计算控制电路15还可决定加入地图字符(Map Character)的数量，并经由FRL打包电路10来组成第i个FRL超级区块，刚好在第i+1个单位时间内输出。也就是说，本实施例可将空字符和/或地图字符均匀地安排在FRL超级区块中，以保证输入与输出有效数据的平均速率尽可能一致。
另一方面，如果输入的有效数据的三个位元组数量大于1337，则表示当前的传输频宽不足以将输入的有效数据及时送出，那就需要向下一个FRL超级区块借用频宽。举例来说，这时候的FRL超级区块在打包时就不需要插入任何空字符和地图字符，以送出2006个FRL字符。至于剩下的FRL字符可由下一个FRL超级区块继续送出。
另外，当计算控制电路15处理到下一个FRL超级区块时，计算控制电路15会先将1337减去前次剩下的三个位元组数量，以看看剩下的频宽是否足够处理本身这次的三个位元组数量。如果又不足，就再把剩下的FRL字符留到下一个FRL超级区块送出。也就是说，本实施例可除了以单一个FRL超级区块大小加上允许借用空间(Allowed Borrow Size)作为每一缓冲器的大小外，本实施例还可将每次未送完的有效数据，留到下一个FRL超级区块继续送出。类似地，本实施例也就缩短从输入有效数据到输出FRL超级区块间的时间延迟(或者说Reference Shift)，以不超过单一个FRL超级区块大小乘上实体连结速率。
最后，为了更进一步说明关于前述数据打包电路1的运行流程，本发明进一步提供其数据打包方法的一种实施方式。请参阅图2，图2是本发明实施例所提供的数据打包方法的步骤流程图。值得注意的是，图2的数据打包方法可以在图1的数据打包电路1中执行，但本发明并不限制图2的数据打包方法仅能够执行于图1的数据打包电路1中。总而言之，图2的数据打包方法可用于采用FRL模式的HDMI发送器中，且此HDMI发送器包括数据打包电路，在多个单位时间内输出多个FRL超级区块。另外，由于详细步骤流程如前述实施例所述，故于此仅作概述而不再多加冗述。
如图2所示，在步骤S210中，把在第i个单位时间内所输入数据打包电路的多笔有效数据映射成多个FRL字符，并存入第一或第二缓冲器中。在步骤S220中，同时统计该多笔有效数据的三个位元组数量，以决定插入空字符的数量和位置来组成第i个FRL超级区块，刚好在第i+1个单位时间内输出。也就是说，步骤S210和步骤S220可以是并行执行且不冲突的步骤。另外，如果输入的有效数据的三个位元组数量大于1337，本实施例就会向下一个FRL超级区块借用频宽。由于其细节已如同前述内容所述，故于此就不再多加赘述。
综上所述，本发明实施例提供一种数据打包电路和数据打包方法，用于采用FRL模式的HDMI发送器中，以实现把数据从TMDS模式转换到FRL模式。所述数据打包电路和数据打包方法的优点之一还在于，可使用较小的两个缓冲器来降低成本，并且这两个缓冲器轮流操作就可完成连续的FRL打包工作。另外，不同于现有技术，所述数据打包电路和数据打包方法是以输出一个FRL超级区块的时长作为进行收集输入有效数据的单位时间，并且均匀地插入空字符和/或地图字符到FRL超级区块中，以保证输入与输出有效数据的平均速率尽可能一致。换句话说，在满足FRL数据流计量要求的前提下，所述数据打包电路和数据打包方法可让有效数据用最平滑(Smooth)的传输吞吐量(Throughput)发送给FRL接收端，以最佳化发送端和接收端间的相容性。
以上所提供的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求内。

Claims (10)

1.一种数据打包电路，用于采用固定速率连结模式的高画质多媒体接口发送器中，并在多个单位时间内输出多个固定速率连结超级区块，该数据打包电路包括：
一固定速率连结打包电路；
一第一缓冲器；
一第二缓冲器；
一单位时间产生电路；
一数据映射电路，依照该单位时间产生电路来把在第i个单位时间内所输入的多笔有效数据映射成多个固定速率连结字符，并存入该第一缓冲器或该第二缓冲器中；以及
一计算控制电路，同时统计该多笔有效数据的三个位元组数量，以决定插入空字符的数量和位置，并经由该固定速率连结打包电路来组成第i个固定速率连结超级区块，刚好在第i+1个单位时间内输出，其中i为正整数。
2.如权利要求1所述的数据打包电路，其中每一所述单位时间的长度为固定，且该长度还依据通道数量和连结速率所决定。
3.如权利要求1所述的数据打包电路，其中该第一缓冲器和该第二缓冲器是以乒乓模式交替存储在第k和第k+1个单位时间内所映射成的所述固定速率连结字符，其中k为大于0的奇整数。
4.如权利要求1所述的数据打包电路，其中该多笔有效数据包括视频数据、数据封包和/或控制信号。
5.如权利要求1所述的数据打包电路，其中该计算控制电路还根据该多笔有效数据的该三个位元组数量，以决定加入地图字符的数量，并经由该固定速率连结打包电路来组成该第i个固定速率连结超级区块，刚好在该第i+1个单位时间内输出。
6.一种数据打包方法，用于采用固定速率连结模式的高画质多媒体接口发送器中，该高画质多媒体接口发送器包括一数据打包电路，在多个单位时间内输出多个固定速率连结超级区块，该数据打包方法包括：
把在第i个单位时间内所输入该数据打包电路的多笔有效数据映射成多个固定速率连结字符，并存入一第一缓冲器或一第二缓冲器中；以及
同时统计该多笔有效数据的三个位元组数量，以决定插入空字符的数量和位置来组成第i个固定速率连结超级区块，刚好在第i+1个单位时间内输出，其中i为正整数。
7.如权利要求6所述的数据打包方法，其中每一所述单位时间的长度为固定，且该长度还依据通道数量和连结速率所决定。
8.如权利要求6所述的数据打包方法，其中该第一缓冲器和该第二缓冲器是以乒乓模式交替存储在第k和第k+1个单位时间内所映射成的所述固定速率连结字符，其中k为大于0的奇整数。
9.如权利要求6所述的数据打包方法，其中该多笔有效数据包括视频数据、数据封包和/或控制信号。
10.如权利要求6所述的数据打包方法，还包括：
根据该多笔有效数据的该三个位元组数量，以决定加入地图字符的数量来组成该第i个固定速率连结超级区块，刚好在该第i+1个单位时间内输出。
CN202010010544.1A 2020-01-06 2020-01-06 数据打包电路和数据打包方法 Active CN113079407B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010010544.1A CN113079407B (zh) 2020-01-06 2020-01-06 数据打包电路和数据打包方法
TW109104620A TWI719832B (zh) 2020-01-06 2020-02-14 資料打包電路和資料打包方法
US17/083,445 US11137971B2 (en) 2020-01-06 2020-10-29 Data packing circuit and data packing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010010544.1A CN113079407B (zh) 2020-01-06 2020-01-06 数据打包电路和数据打包方法

Publications (2)

Publication Number Publication Date
CN113079407A true CN113079407A (zh) 2021-07-06
CN113079407B CN113079407B (zh) 2023-01-10

Family

ID=75745901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010010544.1A Active CN113079407B (zh) 2020-01-06 2020-01-06 数据打包电路和数据打包方法

Country Status (3)

Country Link
US (1) US11137971B2 (zh)
CN (1) CN113079407B (zh)
TW (1) TWI719832B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550469B (en) * 1999-08-27 2003-09-01 Benq Corp Computer peripheral device and image data transmission method
CN106803532A (zh) * 2015-10-21 2017-06-06 三星电子株式会社 具有垂直磁隧道结的磁存储器件
CN108668144A (zh) * 2017-03-29 2018-10-16 华为机器有限公司 一种数据流控方法及装置
CN108702466A (zh) * 2016-03-02 2018-10-23 美国莱迪思半导体公司 多媒体接口中的链路训练
US10477141B1 (en) * 2018-05-17 2019-11-12 Futurewei Technologies, Inc. Frame synchronous packet switching for high-definition multimedia interface (HDMI) video transitions

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030142240A1 (en) * 2002-01-29 2003-07-31 Koninklijke Philips Electronics N.V. Device and method for interfacing digital video processing devices
EP3729797A1 (en) * 2017-12-21 2020-10-28 Dolby Laboratories Licensing Corporation Audio device for hdmi
JP6952666B2 (ja) * 2018-09-14 2021-10-20 株式会社東芝 コネクタ装置および伝送ケーブル
CN110572602B (zh) * 2019-03-12 2021-10-15 飞昂创新科技南通有限公司 用于光学数据互连系统的激活的电池触发
CN110572625B (zh) * 2019-03-12 2022-03-18 飞昂创新科技南通有限公司 光学数据互连系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550469B (en) * 1999-08-27 2003-09-01 Benq Corp Computer peripheral device and image data transmission method
CN106803532A (zh) * 2015-10-21 2017-06-06 三星电子株式会社 具有垂直磁隧道结的磁存储器件
CN108702466A (zh) * 2016-03-02 2018-10-23 美国莱迪思半导体公司 多媒体接口中的链路训练
CN108668144A (zh) * 2017-03-29 2018-10-16 华为机器有限公司 一种数据流控方法及装置
US10477141B1 (en) * 2018-05-17 2019-11-12 Futurewei Technologies, Inc. Frame synchronous packet switching for high-definition multimedia interface (HDMI) video transitions

Also Published As

Publication number Publication date
US11137971B2 (en) 2021-10-05
US20210208838A1 (en) 2021-07-08
TW202127836A (zh) 2021-07-16
CN113079407B (zh) 2023-01-10
TWI719832B (zh) 2021-02-21

Similar Documents

Publication Publication Date Title
US7406046B2 (en) Scheduler for signaling a time out
US7493423B2 (en) Data transfer control device and electronic instrument
US20050265357A1 (en) Memory caching
CN108668144B (zh) 一种数据流控方法、装置及设备
WO2013042264A1 (ja) 映像処理装置および映像処理方法
JP2005124210A (ja) 高帯域幅チャネル内に低帯域幅チャネルを生成する方法および装置
CN113498596B (zh) 一种基于PCIe的数据传输方法及装置
CN105573922B (zh) 一种实现数据格式转换的方法和装置
US20140285681A1 (en) Multi-view imaging apparatus and method of sending image data
KR20130126932A (ko) 고속 비디오 네트워크 내의 비동기 및 등시 데이터 송신을 위한 방법 및 시스템
CN113079407B (zh) 数据打包电路和数据打包方法
CN110275851A (zh) 一种数据串并转换装置、延时器及数据处理方法
CN104144035B (zh) 串行通信控制电路
US7379467B1 (en) Scheduling store-forwarding of back-to-back multi-channel packet fragments
US9998575B2 (en) Network device and method for outputting data to bus with data bus width at each cycle by generating end of packet and start of packet at different cycles
CN101313500A (zh) 与连接层的同步线路进行物理层的异步线路接口速率适配
CN110460746B (zh) 用于具有行标记存储器的非对称图像分割器的系统和方法
EP3267305A1 (en) Circuit and method for credit-based flow control
US8527677B1 (en) Serial communications links with bonded first-in-first-out buffer circuitry
US8254494B2 (en) Method and device for implementing data transmission
US7493408B2 (en) USB host protocol
CN111679998A (zh) 多芯片系统及其数据传输方法
WO2023149545A1 (ja) 通信装置及び通信システム
KR20040073103A (ko) 디지털 통신시스템에서 데이터 프레임을 동기화하는 방법
WO2024017125A1 (zh) 一种信号传输方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant