CN111679998A - 多芯片系统及其数据传输方法 - Google Patents

多芯片系统及其数据传输方法 Download PDF

Info

Publication number
CN111679998A
CN111679998A CN202010493507.0A CN202010493507A CN111679998A CN 111679998 A CN111679998 A CN 111679998A CN 202010493507 A CN202010493507 A CN 202010493507A CN 111679998 A CN111679998 A CN 111679998A
Authority
CN
China
Prior art keywords
data
data packet
chip
packet
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010493507.0A
Other languages
English (en)
Other versions
CN111679998B (zh
Inventor
石阳
杨浩钊
张学敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Integrated Circuit Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN202010493507.0A priority Critical patent/CN111679998B/zh
Priority to US16/939,090 priority patent/US11388103B2/en
Publication of CN111679998A publication Critical patent/CN111679998A/zh
Application granted granted Critical
Publication of CN111679998B publication Critical patent/CN111679998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/39—Credit based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/565—Conversion or adaptation of application format or content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种多芯片系统及其数据传输方法。多芯片系统包括第一芯片、链路单元以及第二芯片。第一芯片包括多个传输端通道以及第一数据处理模块。多个传输端通道用以提供至少一交易信息。第一数据处理模块依据通用分组格式来转换至少一交易信息为至少一第一数据分组，并且依据特定组包格式对至少一第一数据分组进行组包，以产生第二数据分组。第一数据处理模块合并两组第二数据分组为第三数据分组，并且传输第三数据分组至链路单元。第二芯片通过所述链路单元接收第三数据分组。因此，本发明的多芯片系统及其数据传输方法可提供有效率的数据传输效果。

Description

多芯片系统及其数据传输方法
技术领域
本发明涉及一种数据传输架构，且特别涉及一种多芯片系统及其数据传输方法。
背景技术
对于一般的多芯片系统来说，多芯片系统通常会有多个芯片之间的数据传输效率不佳的问题。对此，原因可能是由于多个芯片之间互传的交易(Transaction)信息的数据长度不一，而导致多个芯片之间的链路单元在传输交易信息的过程中，无法有效率地利用链路单元的带宽。或者，由于每个芯片处理交易信息的时间并非固定，因此导致当某芯片的接收端尚未释放出空间来接收新的交易信息时，此某芯片的接收端若仍持续接收新的交易信息，则此某芯片将会发生数据阻塞的情况。有鉴于此，如何提升多芯片系统的数据传输效率，以下将提出几个实施例的解决方案。
发明内容
本发明是针对一种多芯片系统及其数据传输方法，可使多芯片之间具有高效率的数据传输效果。
根据本发明的实施例，本发明的多芯片系统包括第一芯片、链路单元以及第二芯片。所述第一芯片包括多个传输端通道以及第一数据处理模块。所述多个传输端通道用以提供至少一交易信息。所述第一数据处理模块耦接所述多个传输端通道，以接收所述至少一交易信息。所述第一数据处理模块用以依据通用分组格式来转换所述至少一交易信息为至少一第一数据分组，并且依据特定组包格式对所述至少一第一数据分组进行组包，以产生第二数据分组。链路单元耦接所述第一芯片。所述第一数据处理模块合并两组第二数据分组为第三数据分组，并且传输所述第三数据分组至所述链路单元。所述第二芯片耦接所述链路单元。所述第二芯片用以通过所述链路单元接收所述第三数据分组。所述特定组包格式包括多个数据字以及对应于所述多个数据字的多个数据头标志以及多个数据尾标志。
根据本发明的实施例，本发明的多芯片系统的数据传输方法包括以下步骤。通过第一芯片依据通用分组格式来转换至少一交易信息为至少一第一数据分组。通过所述第一芯片依据特定组包格式对所述至少一第一数据分组进行组包，以产生第二数据分组，其中所述特定组包格式包括多个数据字以及对应于所述多个数据字的多个数据头标志以及多个数据尾标志。通过所述第一芯片合并两组第二数据分组为第三数据分组，并且传输所述第三数据分组至链路单元。通过第二芯片从所述链路单元接收所述第三数据分组。
基于上述，本发明的多芯片系统及其数据传输方法，可使第一芯片与第二芯片之间可经由链路单元固定地互传具有特定格式的数据分组，以有效地提升链路单元的带宽利用效率，进而提升第一芯片与第二芯片之间的数据传输效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为本发明的一实施例的多芯片系统的示意图；
图2为本发明的一实施例的具有通用分组格式的数据分组的示意图；
图3为本发明的一实施例的具有特定分组格式的数据分组的示意图；
图4为本发明的一实施例的多芯片系统的虚拟端口接口的架构图；
图5为本发明的一实施例的传输端虚拟端口接口协议层的架构图；
图6为本发明的一实施例的接收端虚拟端口接口协议层的架构图；
图7为本发明的一实施例的信用分配机制的示意图；
图8为本发明的一实施例的传输端的数据传输方法的流程图；
图9为本发明的一实施例的接收端的数据传输方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
图1为本发明的一实施例的多芯片系统的示意图。参考图1，多芯片系统10包括第一芯片100、第二芯片200以及链路单元101。第一芯片100包括传输端(TX)110、接收端(RX)120以及数据处理模块130。第二芯片200包括传输端(TX)210、接收端(RX)220以及数据处理模块230。第一芯片100耦接至链路单元101，并且链路单元101耦接第二芯片200。第一芯片100与第二芯片200为双工通信，因此第一芯片100的数据处理模块130以及第二芯片200的数据处理模块230可经由链路单元101互传数据分组。链路单元101可例如是外设组件互连标准(Peripheral Component Interconnect express，PCIe)总线。在本实施例中，数据处理模块130以及数据处理模块230分别具有特别设计的虚拟端口接口协议层(Virtual PortInterface Protocol Layer，VPIPL)架构，并且数据处理模块130以及数据处理模块230之间采用特定的数据分组传输形式，以提升链路单元的带宽利用效率。
举例而言，第一芯片100的传输端(TX)110可输出交易(Transaction)信息至数据处理模块130。数据处理模块130可依据通用分组格式来转换所述交易信息为第一数据分组，并且再依据特定组包格式对所述第一数据分组进行组包，以产生第二数据分组。当数据处理模块130产生两组第二数据分组后，数据处理模块130合并所述两组第二数据分组为第三数据分组，并且传输所述第三数据分组至链路单元101。相对的，第二芯片200的数据处理模块230可接收由链路单元101传输的所述第三数据分组。数据处理模块230可对所述第三数据分组进行拆包，以取得符合所述特定组包格式的所述两组第二数据分组，并且对所述两组第二数据分组进行拆包，以产生符合所述通用分组格式的所述第一数据分组。接着，数据处理模块230可转换所述第一数据分组为所述交易信息，并且提供所述交易信息至接收端(RX)220，以使第二芯片200可将所述交易信息近一步提供至后端处理电路。
图2为本发明的一实施例的具有通用分组格式的数据分组的示意图。参考图2，本实施例的具有通用分组格式的数据分组300中可包括有对应于分组类型(Packet type)301、分组长度(Packet length)302、保留比特(Reserved bit)303以及分组信息(Packetmessage)304的数据内容。在本实施例中，分组类型301可固定占有数据分组300的3个比特的数据长度，分组长度302可固定占有数据分组300的4个比特的数据长度，并且保留比特303可固定占有数据分组300的1个比特的数据长度。分组信息304的数据长度则依据不同的交易信息类型来决定。换句话说，当图1的数据处理模块130或数据处理模块230将交易信息转换为具有通用分组格式的数据分组后，对应于不同的交易信息类型的具有通用分组格式的数据分组可能会具有不同的分组长度(总数据长度)。
图3为本发明的一实施例的具有特定分组格式的数据分组的示意图。参考图3，本实施例的具有特定分组格式的数据分组400中可包括有四个数据字(Data Word，DW)411、421、431、441，以及对应的四个数据头标志(Head flag)412、422、432、442以及四个数据尾标志(Tail flag)413、423、433、443。在本实施例中，所述多个数据字的每一个的数据长度为32比特，并且所述多个数据头标志以及所述多个数据尾标志每一个的数据长度为1比特。换句话说，数据分组400具有固定的数据长度((32bits)×4+(8bits)＝136bits)。
搭配上述图1至图3来进一步说明，在本实施例中，图1的第一芯片100的传输端(TX)110以及第二芯片200的传输端(TX)210所提供至数据处理模块130以及数据处理模块230的交易信息类型可包括到设备请求信息(C2P request)、到内存请求信息(C2Mrequest)、原子请求信息(Lock request)、缓存监听信息(Snoop request)、缓存监听应答及缓存驱逐信息(Snoop response and eviction)、响应信息(Response)、读数据信息(Data)以及消息信息(Message)。此外，图1的第一芯片100及第二芯片200之间还包括传输有信用信息(Credit)，然而有关于信用信息的详细内容将下述实施例来说明。对此，有关于各种交易信息类型的交易信息以及信用信息的各别的最大数据长度(比特)以及经转换为特定分组格式的数据分组的可变长度(数据字)可分别如以下表1所示。
Figure BDA0002521955680000041
Figure BDA0002521955680000051
表1
对于本实施例的数据分组的分组格式转换方式，以下举例说明。假设第一芯片100的传输端(TX)110所提供至数据处理模块130的交易信息为表1中的原子请求信息，并且所述原子请求信息具有192比特的数据长度，则数据处理模块130先将所述交易信息转换为具有如图2所示的通用分组格式的数据分组。接着，数据处理模块130再将通用分组格式的数据分组进一步转换为具有如图3所示的特定分组格式的数据分组，则数据处理模块130将产生两个特定分组格式的数据分组。对此，第一个特定分组格式的数据分组的四个数据字将被填满所述原子请求信息的128比特的数据内容(32×4＝128)，并且第二个特定分组格式的数据分组的前两个数据字将被填满所述原子请求信息剩下的64比特的数据内容(192-128＝64)。所述第一个特定分组格式的数据分组的第一个数据头卷标为1，以表示所述第一个特定分组格式的数据分组的第一个数据字为信息开头，且所述第一个特定分组格式的数据分组的其余数据头卷标以及数据尾卷标为0。并且，所述第二个特定分组格式的数据分组的第二个数据尾卷标为1，以表示所述第二个特定分组格式的数据分组的第二个数据字为信息结尾，且所述第一个特定分组格式的数据分组的其余数据头卷标以及数据尾卷标为0。
然而，由于所述第二个特定分组格式的数据分组还剩下两个数据字的空间，因此数据处理模块130会将下一个交易信息(例如是具有64比特的响应信息)的数据依序合并至所述第二个特定分组格式的数据分组的第三个数据字以及第四个数据字当中，其中所述第二个特定分组格式的数据分组的第三个数据头卷标将被标记为1，并且所述第二个特定分组格式的数据分组的第四个数据尾卷标将被标记为1。并且，数据处理模块130最后会将具有完整数据的两个特定分组格式的数据分组合并，并经由链路单元101输出至第二芯片200的数据处理模块230。然而，若所述下一个交易信息的较多，而只有一部分的数据合并至所述第二个特定分组格式的数据分组的第三个数据字以及第四个数据字当中，则所述第二个特定分组格式的数据分组的第四个数据尾卷标将被标记为0，并且所述下一个交易信息的另一部分的数据将会合并至下一个具有所述第二个特定分组格式的数据分组中。数据头卷标用于表示数据分组中的此数据字的数据是否为交易信息的数据开头，数据尾卷标用于表示数据分组中的此数据字的数据是否为交易信息的数据结尾。换句话说，链路单元101的带宽将被有效率地利用，而使第一芯片100以及第二芯片200之间可具有高效率的数据传输效果。
图4为本发明的一实施例的多芯片系统的虚拟端口接口(Virtual PortInterface，VPI)的架构图。参考图4，多芯片系统50的虚拟端口接口架构可划分为第一芯片500的虚拟端口接口协议层、第二芯片600的虚拟端口接口协议层以及第一芯片500与第二芯片600之间的虚拟端口接口链路层501(即链路单元)。在本实施例中，第一芯片500包括传输端(TX)510、接收端(RX)520、数据处理模块530、540。第二芯片600包括传输端(TX)610、接收端(RX)620、数据处理模块630、640。第一芯片500的虚拟端口接口协议层架构以数据处理模块530、540来实现。第二芯片600的虚拟端口接口协议层架构以数据处理模630、640来实现。并且，传输端(TX)510、610以及接收端(RX)520、620分别的多个传输端通道511～518、611～618以及多个接收端通道521～528、621～628可分别对应于不同的交易信息类型，如到设备请求、到内存请求、原子请求、缓存监听、缓存监听应答及缓存驱逐响应、读数据以及消息。
在本实施例中，数据处理模块530可包括转换模块531、分配模块532、组包模块533以及时钟域交叉传输器(TX Clock Domain Crossing，TX CDC)534。转换模块531耦接所述多个传输端通道511～518。时钟域交叉传输器534耦接虚拟端口接口链路层501。具体而言，当所述多个传输端通道511～518提供一个或多个交易信息至转换模块531时，转换模块531将会依据第二芯片600所提供给第一芯片500的信用是否足够(例如信用值是否非零)来决定是否将所述一个或多个交易信息转换为具有通用分组格式的一个或多个第一数据分组。转换模块531耦接分配模块532。接着，转换模块531会将具有通用分组格式的所述一个或多个第一数据分组传输至分配模块532，以依据不同的交易信息类型来分配所述一个或多个第一数据分组至对应的多个通道中，其中所述多个通道可例如是多个先进先出缓冲单元(First In First Out buffer，FIFO buffer)。分配模块532耦接组包模块533。再接着，组包模块533将会依据第二芯片600所提供给第一芯片500的所述信用是否足够来决定是否依据特定分组格式来对所述一个或多个第一数据分组以及信用信息(若有)进行组包，以依序输出具有特定分组格式的一个或多个第二数据分组。
值得注意的是，上述信用代表第二芯片600当前交易信息接收能力。若信用不足(例如信用值为零)，则转换模块531以及组包模块533将会停止动作。反之，若信用足够(例如信用值为非零)，则转换模块531以及组包模块533将会进行数据分组格式转换。并且，上述信用信息是指第一芯片500依据第一芯片500当前交易信息接收能力所提供给第二芯片600的另一信用。组包模块533耦接时钟域交叉传输器534。最后，时钟域交叉传输器534会合并不同且依序的每两个第二数据分组为一个或多个第三数据分组，并且依序输出所述一个或多个第三数据分组至虚拟端口接口链路层501。换句话说，基于上述信用机制，本实施例的第一芯片500只有在第二芯片600具有空间可接收交易信息的情况下才会进行数据分组发送。因此，本实施例的第一芯片500在数据传输过程中，可有效降低数据阻塞的情况。同理，第二芯片600的数据处理模块630包括转换模块631、分配模块632、组包模块633以及时钟域交叉传输器634，并且具有如同上述数据处理模块530的数据传输机制，因此不多加赘述。
在本实施例中，数据处理模块640可包括时钟域交叉接收器(RX Clock DomainCrossing，RX CDC)641、拆包模块642、分配模块643以及转换模块644。转换模块644耦接所述多个接收端通道621～628。时钟域交叉接收器641耦接虚拟端口接口链路层501以及拆包模块642。具体而言，当时钟域交叉接收器641从虚拟端口接口链路层501接收所述一个或多个第三数据分组时。时钟域交叉接收器641依序分离所述一个或多个第三数据分组为至少两组第二数据分组，以逐一提供第二数据分组至拆包模块642。接着，拆包模块642接收所述第二数据分组，并且对所述第二数据分组进行拆包，以取得所述一个或多个第一数据分组。拆包模块642耦接分配模块643。接着，转换模块633会将具有通用分组格式的所述一个或多个第一数据分组以及所述信用信息(若有)传输至分配模块643，以依据不同的交易信息类型来分配所述一个或多个第一数据分组至对应的另多个通道中，其中所述另多个通道可例如是另多个先进先出缓冲单元。分配模块643耦接转换模块644。再接着，转换模块644将所述一个或多个第一数据分组转换为所述一个或多个交易信息，并且提供所述一个或多个交易信息至具有对应的交易信息类型的所述多个接收端通道621～628的至少其中之一。
值得注意的是，若分配模块643取得由第一芯片500所提供的所述信用信息，则第二芯片600来依据所述信用信息来更新由第一芯片500提供给第二芯片600的所述另一信用，以使第二芯片600的数据处理模块630可进行数据分组格式转换，并传输至第一芯片500的数据处理模块540。换句话说，基于上述信用机制，本实施例的第二芯片600只有在具有空间可接收交易信息的情况下才会允许第一芯片500提供数据分组，以使有效降低数据阻塞的情况。同理，第一芯片500的数据处理模块540包括时钟域交叉接收器541、拆包模块542、分配模块543以及转换模块544，并且具有如同上述数据处理模块640的数据传输机制，因此不多加赘述。另外，关于第一芯片500以及第二芯片600之间的信用分配机制，除了可通过数据处理模块530、630以上述的特定分组格式的方式的来各别发送信用信息给彼此，也可以是通过额外的信号传输路径来独立地各别发送信用信息给彼此。
图5为本发明的一实施例的传输端虚拟端口接口协议层的架构图。参考图5，图5的数据处理模块730为图4的数据处理模块530、630一种具体实施架构。参考图5，传输端(TX)710的多个传输端通道711～718可分别对应于不同的交易信类型，如到设备请求、到内存请求、原子请求、缓存监听、缓存监听应答及缓存驱逐响应、读数据以及消息。数据处理模块730包括多个通道731_1～731_8、合并单元731_9、仲裁单元732、组包单元733以及时钟域交叉发送器744。多个通道731_1～731_8可例如是多个先进先出缓冲单元。组包单元733包括第一拆分单元733_1以及汽泡排除单元733_2。在本实施例中，多个通道731_1～731_8依据各自对应的交易信息类型来从传输端通道711～718接收经由至少一交易信息转换的至少一第一数据分组以及信用信息的至少其中之一，其中通道731_8用于从接收额外提供的信用信息。合并单元731_9耦接传输端信道716、717以及信道731_6。合并单元731_9接收并合并对应于响应以及读数据的多个第一数据分组，并且提供至所述多个第一通道的其中之一。
在本实施例中，仲裁单元732耦接多个通道731_1～731_8，并且依据由所述接收端的芯片所提供的信用来决定是否轮询多个通道731_1～731_8，以输出所述至少一第一数据分组以及所述信用信息的至少其中之一。组包单元733耦接仲裁单元732。组包单元733接收并拆分所述至少一第一数据分组以及所述信用信息的至少其中之一为所述第二数据分组。在本实施例中，拆分单元733_1耦接仲裁单元732，以接收并拆分所述至少一第一数据分组以及所述信用信息的至少其中之一，以产生第二数据分组。汽泡排除单元733_2耦接拆分单元733_1，并且用以排除所述第二数据分组当中的气泡。时钟域交叉发送器744耦接组包单元733，以接收所述第二数据分组，并且用以当所述时钟域交叉发送器744接收到两组第二数据分组后，所述时钟域交叉发送器744合并所述两组第二数据分组为所述第三数据分组，并且输出所述第三数据分组至链路单元。另外，当数据处理模块730将所述第三数据分组传送至链路单元后，数据处理模块730将依据以发送出去的交易信息以及信用信息的数量来对应调整由所述接收端的芯片所提供的所述信用。
图6为本发明的一实施例的接收端虚拟端口接口协议层的架构图。参考图6，图6的数据处理模块840为图4的数据处理模块540、640一种具体实施架构。参考图6，接收端(RX)810的多个接收端通道821～828可分别对应于不同的交易信类型，如到设备请求、到内存请求、原子请求、缓存监听、缓存监听应答及缓存驱逐响应、读数据以及消息。数据处理模块840包括时钟域交叉接收器841、拆包单元842、分配单元843以及多个通道844_1～844_8。多个通道844_1～844_8可例如是多个先进先出缓冲单元。拆包单元842包括多任务单元842_1、拆分单元842_2以及重新组合单元842_3。在本实施例中，时钟域交叉接收器841从链路单元接收如上述图5实施例所述的第三数据分组，并且分离所述第三数据分组为所述两组第二数据分组。拆包单元842耦接时钟域交叉接收器841。拆包单元842接收所述两组第二数据分组，并且对所述两组第二数据分组进行拆包，以取得所述至少一第一数据分组。在本实施例中，多任务单元842_1耦接时钟域交叉接收器841，并且用于将一或多个第二数据分组传送至拆分单元842_2。拆分单元842_2耦接多任务单元842_1。拆分单元842_2将每个第二数据分组拆分为四个数据字，并且提供至重新组合单元842_3。重新组合单元842_3耦接拆分单元842_2，并且用于依据所述第二数据分组中的所述多个数据头标志以及所述多个数据尾标志来对所述四个数据字进行重新组合以产生所述至少一第一数据分组。
在本实施例中，分配单元843耦接拆包单元842，以接收所述至少一第一数据分组。多个通道844_1～844_8耦接分配单元843。分配单元843依据所述至少一第一数据分组所对应的交易信息类型来分配所述至少一第一数据分组至通道844_1～844_8的至少其中之一。分离单元844_9耦接通道844_6以及接收端通道826、827。分离单元844_9用于接收并分离包括对应于响应以及读数据的所述至少一第一数据分组。通道844_1～844_7以及分离单元844_9用于将对应的交易信息类型的经由所述至少一第一数据分组转换的交易信息分别提供至接收端通道821～828。并且，数据处理模块840将依据已经由接收端通道821～828提供至后端处理电路的交易信息的数量来调整提拱给传输端的芯片的信用。
图7为本发明的一实施例的信用分配机制的示意图。参考图1以及图7，图7的多个阶段用于举例说明本发明的两个芯片之间的信用分配机制，并且以图1的第一芯片100以及第二芯片200为例。从阶段S921开始，第二芯片200提供32个信用至第一芯片100。对于第一芯片100而言，在阶段S911，第一芯片100接收由第二芯片200提供的32个信用，其中第一芯片100可例如记录一信用值为32。在阶段S912，第一芯片100被允许传输32个数据分组至第二芯片200。在阶段S913，第一芯片100传输21个数据分组，其中假设第一芯片100已输出14个数据分组，但此14个数据分组还在数据传递路径上传递中而还未被第二芯片200接收到。对于第二芯片200而言，在阶段S922，第二芯片200目前可提供至第一芯片100的信用为0。在阶段S923，第二芯片200接收7个数据分组。在阶段S924，由于第二芯片200目前未释放任何数据分组，因此第二芯片200目前可提供至第一芯片100的信用仍为0。直到阶段S925，第二芯片200接收后续的14个数据分组，并且已释放6个数据分组。因此，在阶段S926，第二芯片200提供6个信用至第一芯片100。接着，对于第一芯片100而言，在阶段S914，第一芯片100接收6个信用。因此，在阶段S915，第一芯片100具有38个信用(32+6)，其中第一芯片100可例如将所记录的信用值更改为38。在阶段S916，第一芯片100计算已传输的数据分组为21个。因此，在阶段S917，第一芯片100被允许传输17个数据分组至第二芯片200(38-21)，其中第一芯片100可例如再将所记录的信用值更改为17。对于第二芯片200而言，在阶段S927，第二芯片200目前待释放的数据分组为15个(7+14-6)。在阶段S928，第二芯片200目前具有可接收17个数据分组的空间。据此，依据上述信用分配机制，第一芯片100将可依据第二芯片200实时的数据分组接收能力(空间)来决定是否传输数据分组至第二芯片200，因此可有效地降低在第二芯片200中发生数据阻塞的情况。同理，第一芯片100也可提供信用给第二芯片200，以使第二芯片200依据第一芯片100提供的信用来传输数据分组至第一芯片100。另外，关于本实施例所述的数据分组，可例如是指上述各实施例所述的第一数据分组。
图8为本发明的一实施例的传输端的数据传输方法的流程图。参考图1以及图8，本实施例的步骤S1010～S1040可适用于图1的多芯片系统10。在步骤S1010中，第一芯片100依据通用分组格式来转换至少一交易信息为至少一第一数据分组。在步骤S1020中，第一芯片100依据特定组包格式对所述至少一第一数据分组进行组包，以产生第二数据分组，其中所述特定组包格式包括多个数据字以及对应于所述多个数据字的多个数据头标志以及多个数据尾标志。在步骤S1030中，第一芯片100合并两组第二数据分组为第三数据分组，并且传输所述第三数据分组至链路单元101。在步骤S1040中，第二芯片200从链路单元101接收所述第三数据分组。因此，第一芯片100可经由链路单元101固定传输具有特定格式的数据分组至第二芯片200，以有效地提升链路单元101的带宽利用效率，进而提升第一芯片100与第二芯片200之间的数据传输效率。另外，关于本实施例的多芯片系统10的详细架构、具体的数据传输方式以及技术细节，可参考上述图1至图7实施例的内容而可获至足够的教示、建议以及实施说明，而在此不再赘述。
图9为本发明的一实施例的接收端的数据传输方法的流程图。参考图1以及图9，本实施例的步骤S1110～S1140可适用于图1的多芯片系统10。在步骤S1110中，第二芯片200从链路单元101接收第三数据分组。在步骤S1120中，第二芯片200对所述第三数据分组进行拆包，以取得符合所述特定组包格式的两组第二数据分组。在步骤S1130中，第二芯片200对所述两组第二数据分组进行拆包，以产生符合所述通用分组格式的至少一第一数据分组。在步骤S1140中，第二芯片200转换所述至少一第一数据分组为至少一交易信息。因此，第二芯片200可经由链路单元101固定接收具有特定格式的数据分组至第一芯片100，以有效地提升链路单元101的带宽利用效率，进而提升第一芯片100与第二芯片200之间的数据传输效率。另外，关于本实施例的多芯片系统10的详细架构、具体的数据接收方式以及技术细节，可参考上述图1至图8实施例的内容而可获至足够的教示、建议以及实施说明，而在此不再赘述。
综上所述，本发明的多芯片系统及其数据传输方法，可通过分别在第一芯片以及第二拼片当中设计有特别的虚拟端口接口协议层架构的数据处理模块来将欲相互传输的交易信息依据特定组包格式来进行分组格式转换，以使第一芯片与第二芯片之间可经由链路单元互传具有特定格式的数据分组，以有效地提升链路单元的带宽利用效率。并且，本发明的多芯片系统及其数据传输方法，还可通过信用分配机制的方式来有效控制数据分组的实时传输数量，以有效地降低在芯片中发生数据阻塞的情况，进而可有效地提升多芯片系统的数据传输效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (30)

1.一种多芯片系统，其特征在于，包括：
第一芯片，包括:
多个传输端通道，用以提供至少一交易信息；以及
第一数据处理模块，耦接所述多个传输端通道，以接收所述至少一交易信息，
其中所述第一数据处理模块用以依据通用分组格式来转换所述至少一交易信息为至少一第一数据分组，并且依据特定组包格式对所述至少一第一数据分组进行组包，以产生第二数据分组；
链路单元，耦接所述第一芯片，其中所述第一数据处理模块合并两组第二数据分组为第三数据分组，并且传输所述第三数据分组至所述链路单元；以及
第二芯片，耦接所述链路单元，用以通过所述链路单元接收所述第三数据分组，
其中所述特定组包格式包括多个数据字以及对应于所述多个数据字的多个数据头标志以及多个数据尾标志。
2.根据权利要求1所述的多芯片系统，其特征在于，所述第一芯片依据由所述第二芯片所提供的信用来决定所述第一数据处理模块是否对所述至少一第一数据分组进行组包，以产生所述第二数据分组，并且所述第一芯片依据已传输至所述链路单元的第一数据分组数量来调整所述信用。
3.根据权利要求2所述的多芯片系统，其特征在于，所述第一数据处理模块包括：
多个第一通道，用以依据各自对应的交易信息类型来接收所述至少一第一数据分组以及信用信息的至少其中之一；
仲裁单元，耦接所述多个第一通道，用以依据由所述第二芯片所提供的所述信用来决定是否轮询所述多个第一通道，以输出所述至少一第一数据分组以及所述信用信息的至少其中之一；
组包单元，耦接所述仲裁单元，用以接收并拆分所述至少一第一数据分组以及所述信用信息的至少其中之一为所述第二数据分组；以及
时钟域交叉发送器，耦接所述组包单元，以接收所述第二数据分组，并且用以当所述时钟域交叉发送器接收到所述两组第二数据分组后，所述时钟域交叉发送器合并所述两组第二数据分组为所述第三数据分组，并且输出所述第三数据分组至所述链路单元。
4.根据权利要求3所述的多芯片系统，其特征在于，所述组包单元包括：
第一拆分单元，耦接所述仲裁单元，用以接收并拆分所述至少一第一数据分组以及所述信用信息的至少其中之一，以产生所述第二数据分组；以及
汽泡排除单元，耦接所述第一拆分单元，用以排除所述第二数据分组当中的气泡。
5.根据权利要求3所述的多芯片系统，其特征在于，所述第一数据处理模块还包括：
合并单元，耦接所述多个第一通道的其中之一，用以接收并合并对应于响应以及读数据的多个第一数据分组，并且提供至所述多个第一通道的其中之一。
6.根据权利要求3所述的多芯片系统，其特征在于，所述第一芯片依据当前交易信息接收能力来决定所述信用信息，其中所述信用信息用于提供另一信用至所述第二芯片。
7.根据权利要求2所述的多芯片系统，其特征在于，所述第二芯片包括：
多个接收端通道；以及
第二数据处理模块，耦接所述链路单元以及所述多个接收端通道，
其中所述第二数据处理模块通过所述链路单元接收所述第三数据分组，并且用以对所述第三数据分组进行拆包，以取得符合所述特定组包格式的所述两组第二数据分组，并且对所述两组第二数据分组进行拆包，以产生符合所述通用分组格式的所述至少一第一数据分组，
其中所述第二数据处理模块转换所述至少一第一数据分组为所述至少一交易信息，并且提供所述至少一交易信息至具有对应的交易信息类型的所述多个接收端通道的至少其中之一。
8.根据权利要求7所述的多芯片系统，其特征在于，所述第二数据处理模块包括：
时钟域交叉接收器，用以从所述链路单元接收所述第三数据分组，并且分离所述第三数据分组为所述两组第二数据分组；
拆包单元，耦接所述时钟域交叉接收器，用以接收所述两组第二数据分组，并且对所述两组第二数据分组进行拆包，以取得所述至少一第一数据分组；
分配单元，耦接所述拆包单元，用以接收所述至少一第一数据分组；以及
多个第二通道，耦接所述分配单元，其中所述分配单元依据所述至少一第一数据分组所对应的交易信息类型来分配所述至少一第一数据分组至所述多个第二通道的至少其中之一。
9.根据权利要求8所述的多芯片系统，其特征在于，所述拆包单元包括：
第二拆分单元，耦接所述时钟域交叉接收器，用以拆分所述第二数据分组；以及
重新组合单元，耦接所述第二拆分单元，用以依据所述第二数据分组中的所述多个数据头标志以及所述多个数据尾标志来对拆分后的所述第二数据分组进行重新组合以产生所述至少一第一数据分组。
10.根据权利要求8所述的多芯片系统，其特征在于，所述第一数据处理模块还包括：
分离单元，耦接所述多个第二通道的其中之一，用以接收并分离包括对应于响应以及读数据的所述至少一第一数据分组。
11.根据权利要求8所述的多芯片系统，其特征在于，当所述第二芯片释放所述至少一第一数据分组后，所述第二芯片依据已释放的所述至少一第一数据分组的分组数量来更新提供至所述第一芯片的所述信用。
12.根据权利要求1所述的多芯片系统，其特征在于，所述通用分组格式包括分组类型、分组长度、保留比特以及分组信息。
13.根据权利要求1所述的多芯片系统，其特征在于，所述特定组包格式包括四个数据字，四个数据头标志以及四个数据尾标志。
14.根据权利要求1所述的多芯片系统，其特征在于，所述多个数据字的每一个的数据长度为32比特，并且所述多个数据头标志以及所述多个数据尾标志每一个的数据长度为1比特。
15.根据权利要求1所述的多芯片系统，其特征在于，所述至少一交易信息包括到设备请求信息、到内存请求信息、原子请求信息、缓存监听信息、缓存监听应答及缓存驱逐信息、响应信息、读数据信息以及消息信息的至少其中之一。
16.一种多芯片系统的数据传输方法，其中所述多芯片系统包括第一芯片、链路单元以及第二芯片，其特征在于，所述数据传输方法包括：
通过所述第一芯片依据通用分组格式来转换至少一交易信息为至少一第一数据分组；
通过所述第一芯片依据特定组包格式对所述至少一第一数据分组进行组包，以产生第二数据分组，其中所述特定组包格式包括多个数据字以及对应于所述多个数据字的多个数据头标志以及多个数据尾标志；
通过所述第一芯片合并两组第二数据分组为第三数据分组，并且传输所述第三数据分组至所述链路单元；以及
通过所述第一芯片依据通用分组格式来转换至少一交易信息为至少一第一数据分组；
通过所述第一芯片依据特定组包格式对所述至少一第一数据分组进行组包，以产生第二数据分组，其中所述特定组包格式包括多个数据字以及对应于所述多个数据字的多个数据头标志以及多个数据尾标志；
通过所述第一芯片合并两组第二数据分组为第三数据分组，并且传输所述第三数据分组至所述链路单元；以及
通过第二芯片从所述链路单元接收所述第三数据分组。第二芯片从所述链路单元接收所述第三数据分组。
17.根据权利要求16所述的数据传输方法，其特征在于，通过所述第一芯片依据特定组包格式对所述至少一第一数据分组进行组包，以产生所述第二数据分组的步骤包括：
通过所述第一芯片依据由所述第二芯片所提供的信用来决定是否对所述至少一第一数据分组进行组包，以产生所述第二数据分组；以及
通过所述第一芯片依据已传输至所述链路单元的第一数据分组数量来调整所述信用。
18.根据权利要求16所述的数据传输方法，其特征在于，通过所述第一芯片依据特定组包格式对所述至少一第一数据分组进行组包，以产生所述第二数据分组的步骤包括：
通过多个第一通道依据各自对应的交易信息类型来接收所述至少一第一数据分组以及信用信息；
通过仲裁单元据由所述第二芯片所提供的所述信用来决定是否轮询所述多个通道，以输出所述至少一第一数据分组以及所述信用信息的至少其中之一；以及
通过组包单元接收并拆分所述至少一第一数据分组以及所述信用信息的至少其中之一为所述第二数据分组。
19.根据权利要求18所述的数据传输方法，其特征在于，通过所述组包单元接收并拆分所述至少一第一数据分组以及所述信用信息的至少其中之一为所述第二数据分组的步骤包括：
通过第一拆分单元接收并拆分所述至少一第一数据分组以及所述信用信息的至少其中之一，以产生所述第二数据分组；以及
通过汽泡排除单元排除所述第二数据分组当中的气泡。
20.根据权利要求18所述的数据传输方法，其特征在于，所述数据传输方法还包括：
通过合并单元接收并合并对应于响应以及读数据的多个第一数据分组，以提供至所述多个通道的其中之一。
21.根据权利要求18所述的数据传输方法，其特征在于，所述第一芯片依据当前交易信息接收能力来决定所述信用信息，其中所述信用信息用于提供另一信用至所述第二芯片。
22.根据权利要求17所述的数据传输方法，其特征在于，所述数据传输方法还包括：
通过所述第二芯片对所述第三数据分组进行拆包，以取得符合所述特定组包格式的所述两组第二数据分组；
通过所述第二芯片对所述两组第二数据分组进行拆包，以产生符合所述通用分组格式的所述至少一第一数据分组；以及
通过所述第二芯片转换所述至少一第一数据分组为所述至少一交易信息。
23.根据权利要求22所述的数据传输方法，其特征在于，通过所述第二芯片对所述两组第二数据分组进行拆包，以产生符合所述通用分组格式的所述至少一第一数据分组的步骤包括：
通过拆包单元接收所述两组第二数据分组，并且对所述所述两组第二数据分组进行拆包，以取得所述至少一第一数据分组；
通过分配单元接收所述至少一第一数据分组；以及
通过所述分配单元依据所述至少一第一数据分组所对应的交易信息类型来分配所述至少一第一数据分组至多个第二通道的至少其中之一。
24.根据权利要求23所述的数据传输方法，其特征在于，通过拆包单元接收所述两组第二数据分组，并且对所述所述两组第二数据分组进行拆包，以取得所述至少一第一数据分组的步骤包括：
通过第二拆分单元拆分所述第二数据分组；以及
通过重新组合单元依据所述第二数据分组中的所述多个数据头标志以及所述多个数据尾标志来对拆分后的所述第二数据分组进行重新组合以产生所述至少一第一数据分组。
25.根据权利要求23所述的数据传输方法，其特征在于，所述数据传输方法还包括：
通过分离单元接收并分离包括对应于响应以及读数据的所述至少一第一数据分组。
26.根据权利要求23所述的数据传输方法，其特征在于，所述数据传输方法还包括：
当所述第二芯片释放所述至少一第一数据分组后，通过所述第二芯片依据已释放的所述至少一第一数据分组的分组数量来更新提供至所述第一芯片的所述信用。
27.根据权利要求16所述的数据传输方法，其特征在于，所述通用分组格式包括分组类型、分组长度、保留比特以及分组信息。
28.根据权利要求16所述的数据传输方法，其特征在于，所述特定组包格式包括四个数据字，四个数据头标志以及四个数据尾标志。
29.根据权利要求16所述的数据传输方法，其特征在于，所述多个数据字的每一个的数据长度为32比特，并且所述多个数据头标志以及所述多个数据尾标志每一个的数据长度为1比特。
30.根据权利要求16所述的数据传输方法，其特征在于，所述至少一交易信息包括到设备请求信息、到内存请求信息、原子请求信息、缓存监听信息、缓存监听应答及缓存驱逐信息、响应信息、读数据信息以及消息信息的至少其中之一。
CN202010493507.0A 2020-06-03 2020-06-03 多芯片系统及其数据传输方法 Active CN111679998B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010493507.0A CN111679998B (zh) 2020-06-03 2020-06-03 多芯片系统及其数据传输方法
US16/939,090 US11388103B2 (en) 2020-06-03 2020-07-27 Multi-chip system and data transmission method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010493507.0A CN111679998B (zh) 2020-06-03 2020-06-03 多芯片系统及其数据传输方法

Publications (2)

Publication Number Publication Date
CN111679998A true CN111679998A (zh) 2020-09-18
CN111679998B CN111679998B (zh) 2023-07-25

Family

ID=72434738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010493507.0A Active CN111679998B (zh) 2020-06-03 2020-06-03 多芯片系统及其数据传输方法

Country Status (2)

Country Link
US (1) US11388103B2 (zh)
CN (1) CN111679998B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113743043A (zh) * 2021-09-18 2021-12-03 苏州盛科通信股份有限公司 数据组合方法、芯片及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508808A (zh) * 2011-11-14 2012-06-20 北京北大众志微系统科技有限责任公司 一种实现主芯片与扩展芯片通信的系统及方法
US20130322467A1 (en) * 2012-05-29 2013-12-05 Newport Media, Inc. Wireless Memory Management
CN103685060A (zh) * 2012-09-12 2014-03-26 中兴通讯股份有限公司 数据包发送方法及装置
US20150149681A1 (en) * 2009-01-16 2015-05-28 F5 Networks, Inc. Methods for sharing bandwidth across a packetized bus and systems thereof
CN110232030A (zh) * 2019-06-12 2019-09-13 上海兆芯集成电路有限公司 多芯片系统及缓存处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489688B2 (en) * 2003-12-23 2009-02-10 Agere Systems Inc. Frame aggregation
US7447233B2 (en) * 2004-09-29 2008-11-04 Intel Corporation Packet aggregation protocol for advanced switching
US20140307732A1 (en) * 2013-04-14 2014-10-16 Valens Semiconductor Ltd. Devices for transmitting digital video and data over the same wires
US8151022B2 (en) * 2008-11-26 2012-04-03 Simplify Systems, Inc. Compression and storage of projection data in a rotatable part of a computed tomography system
US8554148B2 (en) * 2009-09-18 2013-10-08 Electronics And Telecommunications Research Institute Data transmission/reception apparatus and method for wireless communication system
US8443269B2 (en) * 2010-11-04 2013-05-14 Himax Media Solutions, Inc. System and method for handling forward error correction code blocks in a receiver
US10917196B2 (en) * 2019-02-12 2021-02-09 Cisco Technology, Inc. Efficient transmission of small packets in low power and lossy networks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150149681A1 (en) * 2009-01-16 2015-05-28 F5 Networks, Inc. Methods for sharing bandwidth across a packetized bus and systems thereof
CN102508808A (zh) * 2011-11-14 2012-06-20 北京北大众志微系统科技有限责任公司 一种实现主芯片与扩展芯片通信的系统及方法
US20130322467A1 (en) * 2012-05-29 2013-12-05 Newport Media, Inc. Wireless Memory Management
CN103685060A (zh) * 2012-09-12 2014-03-26 中兴通讯股份有限公司 数据包发送方法及装置
CN110232030A (zh) * 2019-06-12 2019-09-13 上海兆芯集成电路有限公司 多芯片系统及缓存处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MUHAMMAD EL-TAHA，JOHN HEATH: "Queueing network models of credit-based flow control" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113743043A (zh) * 2021-09-18 2021-12-03 苏州盛科通信股份有限公司 数据组合方法、芯片及装置

Also Published As

Publication number Publication date
CN111679998B (zh) 2023-07-25
US20210385306A1 (en) 2021-12-09
US11388103B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
KR101064099B1 (ko) Ｐｃｉ 익스프레스에서의 패킷 결합
US7787490B2 (en) Method and apparatus for multiplexing multiple protocol handlers on a shared memory bus
US8165120B2 (en) Buffering architecture for packet injection and extraction in on-chip networks
US7779187B2 (en) Data communication circuit and arbitration method
US5793953A (en) Method and apparatus for allowing packet data to be separated over multiple bus targets
CN102508808B (zh) 一种实现主芯片与扩展芯片通信的系统及方法
US20100183004A1 (en) System and method for dual mode communication between devices in a network
US20100188980A1 (en) Explicit Flow Control in a Gigabit/10 Gigabit Ethernet System
US20060083185A1 (en) Method and apparatus for generic interface, packet cut-through, overbooking, queue concatenation, and logical identification priority for a system packet interface device
JPS61260742A (ja) データパケツトソータ
US20100198999A1 (en) Method and system for wireless usb transfer of isochronous data using bulk data transfer type
CN101277196A (zh) 一种基于pcie交换网的通信系统、通信方法及线卡板
CN113287329B (zh) 一种数据传输的方法及装置
CN118069578B (zh) 数据处理方法、数据传输系统、电子设备和存储介质
CN112328523B (zh) 传输双倍速率信号的方法、装置及系统
CN111679998B (zh) 多芯片系统及其数据传输方法
WO2021147051A1 (zh) 一种基于PCIe的数据传输方法及装置
CN107888337B (zh) 一种fpga、fpga处理信息的方法、加速装置
JP2010539823A (ja) 差動シリアル通信リンクにおける複数優先度通信
CN1738224B (zh) Tdm数据与帧格式转换的电路及方法、传输交换系统及方法
CN110765044B (zh) 数据包传输装置及系统
WO2024198573A1 (zh) 一种流量控制方法、装置及系统
CN114553801B (zh) 实现InfiniBand网络长距离传输的设备及方法
CN118227542B (zh) 一种基于AXI总线的Interlaken接口转换方法及桥接系统
US20240354141A1 (en) Virtual data links

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Applicant after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant