CN113078890B - 一种低功耗数据随机性监测电路 - Google Patents
一种低功耗数据随机性监测电路 Download PDFInfo
- Publication number
- CN113078890B CN113078890B CN202110253916.8A CN202110253916A CN113078890B CN 113078890 B CN113078890 B CN 113078890B CN 202110253916 A CN202110253916 A CN 202110253916A CN 113078890 B CN113078890 B CN 113078890B
- Authority
- CN
- China
- Prior art keywords
- mos
- mos tube
- drain electrode
- electrode
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种低功耗数据随机性监测电路，包括容性元件阵列、施密特触发器、反相器组和反馈结构，容性元件阵列的输出端连接所述施密特触发器的输入端，施密特触发器的输出端与所述反相器组相接，反相器组通过反馈结构与容性元件阵列的反馈接收端相连接，反馈结构用于将反相器组中的信号检出并反馈至容性元件阵列进行回馈控制，使得电路周期性稳定工作；容性元件阵列接收输入信号，输入信号为待测信号和控制信号，待测信号为高低电平翻转的数字信号，反相器组输出信号。本发明实现基于模拟前端电路的数据随机性监测，无需基于数字集成电路设计流程进行复杂结构设计，具有面积小、低功耗等优势。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种低功耗数据随机性监测电路。
背景技术
随机数是统计学及密码学中的重要概念，在科学实验、统计调查以及信号处理中有着广泛的应用。真随机数一般由物理过程产生，例如掷骰子看点数或者基于电子元件的噪声获得，此类随机数的本质决定了其良好的随机性和可靠性；伪随机数则是根据特定算法或者数据处理链路构建的具有一定数据随机性的随机数，例如采用模二加运算的线性移位反馈寄存器产生伪随机码，由于伪随机数的产生需要借助初始激励，也常称为种子，产生伪随机数并且由相对固定的结构生成，因此，伪随机数的随机性无法与真随机数发生器的生成结果相比拟。然而，许多应用中，伪随机数的随机性能够满足基本应用需求并且具有产生结构简单、成本低以及易于集成等优势，因此，伪随机码产生结构常常集成在芯片内部、板级电路或软件系统中。
由于伪随机数产生机制的限制，数据随机性存在波动，在实际应用中，根据随机性的要求会进行随机数质量的监测评价以及故障报警。此外，针对具有随性的数据以及特殊的数据编码方式等也需要对总线上的数据特征进行监测，根据数据位翻转频率以及各数据位翻转行为的覆盖率等实际情况对数据特征进行监测评估和故障报警。现有数据随机性检测方法及装置的技术中，无论数据随机性的具体要求，一般需要基于专用软件程序进行记录分析，完成指标计算，并根据采样要求配备专用接口以及数据存储介质，随着片上系统设计以及超大规模集成电路设计等技术的发展，依托复杂监测机构的检测评价方法难以实现设计集成，不满足低功耗的设计要求。在不需要严格随机性指标分析评估的一般常用场景中需要研究新的方法完成数据随机性的监测评价。
发明内容
本发明的目的是针对现有技术中存在的技术缺陷，而提供一种低功耗数据随机性监测电路，是用于随机码数据翻转情况监测以及随机性评估的电路模块。
为实现本发明的目的所采用的技术方案是：
一种低功耗数据随机性监测电路，包括：
容性元件阵列、施密特触发器、反相器组和反馈结构，所述容性元件阵列的输出端连接所述施密特触发器的输入端，所述施密特触发器的输出端与所述反相器组相接，所述反相器组通过反馈结构与所述容性元件阵列的反馈接收端相连接，所述反馈结构用于将反相器组中的信号检出并反馈至容性元件阵列进行回馈控制，使得电路周期性稳定工作；
所述容性元件阵列接收输入信号，所述输入信号为待测信号和控制信号，所述待测信号为高低电平翻转的数字信号，所述反相器组输出信号；
所述控制信号能够改变所述容性元件阵列中单位电容的连接关系，从而调整随机性监测的响应间隔，所述输出信号即为监测电路的唯一输出，正常工作时输出信号根据待测信号的翻转情况输出脉冲方波。
其中，待测信号数据翻转情况的频次达到设计的监测阈值，输出信号便会产生一个脉冲方波。
其中，设置外部电路对该脉冲方波进行采样，并对脉冲进行计数即可完成对待测信号的监测。
其中，所述外部电路包含中央处理器或专用寄存器。
其中，所述低功耗数据随机性监测电路由MOS管M1-M17连接组成，其中，MOS管M1和MOS管M2的栅极相连且均连接至Data_in,MOS管M1的源极与MOS管M17的漏极相连，MOS管M1的漏极与MOS管M2的源极相连并连接到C1电容阵列的上极板，MOS管M2的漏极与C2电容阵列的上极板相连，C1电容阵列和C2电容阵列的下极板短接连接至VSS；所述C1电容阵列和C2电容阵列各自由多个电容并联形成；所述C1电容阵列和C2电容阵列中的每个电容串联一个选择开关；
MOS管M3的源极连接至MOS管M17的漏极、漏极与MOS管M4的源极相连；MOS管M4的漏极与M5的漏极相连，MOS管M5的源极与MOS管M6的漏极相连，MOS管M6的源极连接至VSS，MOS管M3-M6的栅极均与MOS管M2的漏极相连；MOS管M7的源极与VSS相连、漏极与MOS管M4的源极相连；MOS管M8的漏极与M17的漏极相连、源极与M5的源极相连；MOS管M7和MOS管M8的栅极均与MOS管M4的漏极相连；MOS管M9的源极与MOS管M17的漏极相连、栅极与MOS管M10的栅极均连接至M7的栅极，MOS管M9的漏极与MOS管M10的漏极相连，M10的源极连接至VSS；M11的源极与M17的漏极相连、栅极与MOS管M12的栅极均连接至MOS管M9的漏极，MOS管M11的漏极与MOS管M12的漏极相连，MOS管M12的源极连接至VSS；MOS管M13的源极与MOS管M17的漏极相连、栅极与MOS管M14的栅极均连接至MOS管M11的漏极，MOS管M13的漏极与MOS管M14的漏极相连，MOS管M14的源极连接至VSS；MOS管M15的源极与MOS管M2的漏极相连、漏极和栅极均连接至VSS；MOS管M16的栅极与MOS管M13的漏极相连、源极与MOS管M15的源极相连、漏极与VSS相连；MOS管M17的栅极与Enable信号相连，MOS管M17的源极与VDD_in相连；
VDD和VSS为低功耗数据随机性监测电路的电源信号和地信号，Enable、Data_in和control为电路的输入信号，Vout为电路的输出信号；
晶体管M1、M2以及C1电容阵列和C2电容阵列构成数据翻转采样前端，MOS管M3-M8构成施密特触发器，MOS管M9-M14构成反相器组，反馈结构采用电压反馈，MOS管M15、M16组成电荷泄放通道；MOS管M17为电源使能晶体管，当Enable有效时，数据随机性监测电路正常工作，使能信号无效时，电路关闭进入与外围电路脱离。
其中，所述选择开关使用单个MOS管或者互补CMOS开关实现。
其中，所述C1电容阵列和C2电容阵列中的电容采用MOS电容。
本发明提出的低功耗数据随机性监测电路，采用容性元件阵列等结构基于数据翻转导致容性节点电荷变化的基本原理，实现基于模拟前端电路的数据随机性监测，无需基于数字集成电路设计流程进行复杂结构设计，具有面积小、低功耗等优势。
同时，由于容性元件阵列中，单位电容可由外部进行配置，因此该电路可适应不同工况随机性监测的应用需求，将本发明的电路进行重复即可完成多比特数据的随机性监测，具有易于扩展应用的优势，大幅降低设计成本和复杂度。
附图说明
图1为本发明的一个实施例下的低功耗数据随机性监测电路的电路原理图；
图2为本发明的再一个实施例下的低功耗数据随机性监测电路的电路原理图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明的低功耗数据随机性监测电路，基于数据反转造成容性元件电荷转移的原理，采用模拟开关、施密特触发器、反相器等结构实现数据随机性的高效监测。
数据随机性监测电路的基本功能是在消耗较低功耗的条件下，跟踪数据位翻转情况，当待测信号在较长一段时间存在异常时为处理器系统提供预警信息。基于对数据随机性监测的应用需求分析，本发明的电路采用模拟检测前端以及尽可能少的数字电路单元以降低功耗、节约面积，待检测的信号无需经过缓冲等操作即可与本发明的电路结构直接相连。此外，为增加本发明应用的灵活性，外部电路可对本发明进行使能控制，在不需要进行数据随机性监测的任意时刻可执行关闭操作。
如图1所示，本发明的低功耗数据随机性监测电路，包含容性元件阵列、施密特触发器、反相器组和反馈结构，其中，容性元件阵列包含单位电容组、开关阵列和电荷泄放通道。反馈结构将反相器组中的信号检出并反馈至容性元件阵列进行回馈控制，使得电路周期性稳定工作。输入信号为待测信号和控制信号，控制信号(control)是一个具有多bit位宽的信号，每一个bit位有高电平和低电平两种状态，且每个bit位控制一个开关，当某一个bit信号为高电平时，所控制的开关导通，相应地，为低电平时，所控制的开关断开。当开关导通时，每个单位电容的上极板与M2的源极或漏极相连，当开关断开时，与此开关相连的单位电容悬空，根据电荷守恒原理，不会在电路工作中出现极板电压变化。控制信号(control)能够改变容性元件阵列中单位电容的连接关系，从而调整随机性监测的响应间隔，输出信号Vout即为监测电路的唯一输出，正常工作时输出信号根据待测信号的翻转情况输出脉冲方波。
具体的，待测信号数据翻转情况的频次达到设计的监测阈值，输出信号便会产生一个方波脉冲，该脉冲的脉冲宽度可在集成电路设计阶段进行调整，外部电路例如中央处理器或专用寄存器可对该脉冲进行采样，并对脉冲进行计数即可完成对待测信号的监测，若输出信号长期保持单一固定电平，则说明随机性较差或存在故障。
其中，面向多比特数据同步监测，无需重复展开设计，复制该结构即可完成监测数据的按位扩展。
根据数字信号的特点，本发明的电路接收高低电平翻转的数字信号作为输入信号，为数据随机性监测电路供电的电源电压为VDD，输入本发明的待检测信号高电平不低于VDD的75％，低电平可与VSS保持一致。
如图2所示为基于图1的技术思路所提出的一实施例的电路结构，如图2所示，MOS管M1和MOS管M2的栅极相连并且均连接至Data_in,MOS管M1的源极与MOS管M17的漏极相连，MOS管M1的漏极与MOS管M2的源极相连并连接到C1电容阵列的上极板，即与C1电容阵列的选择开关的一端连接，选择开关的另一端连接电容C1，一个选择开关与一个电容C1串接形成一个电容阵列单元，MOS管M2的漏极与C2电容阵列的上极板相连，即与C2电容阵列的选择开关的一端连接，C2电容阵列的选择开关的另一端连接C2电容阵列的一个电容C2，一个C2电容阵列的选择开关与一个C2电容阵列的电容C2串接形成一个C2电容阵列的电容阵列单元，C1电容阵列和C2电容阵列的下极板短接连接至VSS。
MOS管M3的源极连接至MOS管M17的漏极，其漏极与MOS管M4的源极相连，MOS管M4的漏极与M5的漏极相连，MOS管M5的源极与MOS管M6的漏极相连，MOS管M6的源极连接至VSS，MOS管M3-M6的栅极均与MOS管M2的漏极相连。MOS管M7的源极与VSS相连，其漏极与M4的源极相连；MOS管M8的漏极与MOS管M17的漏极相连，其源极与M5的源极相连；MOS管M7和MOS管M8的栅极均与MOS管M4的漏极相连。
MOS管M9的源极与MOS管M17的漏极相连，其栅极与MOS管M10的栅极均连接至M7的栅极，MOS管M9的漏极与MOS管M10的漏极相连，M10的源极连接至VSS。M11的源极与M17的漏极相连，其栅极与MOS管M12的栅极均连接至MOS管M9的漏极，MOS管M11的漏极与MOS管M12的漏极相连，MOS管M12的源极连接至VSS。MOS管M13的源极与MOS管M17的漏极相连，其栅极与MOS管M14的栅极均连接至MOS管M11的漏极，MOS管M13的漏极与MOS管M14的漏极相连，MOS管M14的源极连接至VSS。MOS管M15的源极与MOS管M2的漏极相连，其漏极和栅极均连接至VSS。MOS管M16的栅极与MOS管M13的漏极相连，其源极与MOS管M15的源极相连，其漏极与VSS相连。MOS管M17的栅极与Enable信号相连，MOS管M17的源极与VDD_in相连，VDD_in作为外部输入该电路的电源信号，经由MOS管M17选通控制得到VDD信号。
其中，MOS管的沟道位置的第四个电极为衬底极，在本电路中MOS管分为NMOS和PMOS两类，其中，所有NMOS器件的衬底极均接VSS，所有PMOS的衬底极均接VDD。因此，MOS管M2的衬底接VSS并与C1电容阵列和C2电容阵列的下极板相连；MOS管M3、MOS管M4和MOS管M7的衬底与VDD相连，MOS管M5、MOS管M6和MOS管M8的衬底与VSS相连。
VDD和VSS为低功耗数据随机性监测电路的电源信号和地信号，C1和C2为单位电容阵列，M1-M17为MOS管；Enable、Data_in和control为该电路的输入信号，Vout为该电路的输出信号。MOS管M1、M2以及C1电容阵列和C2电容阵列构成数据翻转采样前端，MOS管M3-M8构成施密特触发器，MOS管M9-M14构成反相器组，图2所示电路中，反馈结构采用电压反馈，MOS管M15、M16组成电荷泄放通道。MOS管M17为电源使能晶体管，当Enable有效时，数据随机性监测电路可正常工作，使能信号无效时，电路关闭进入与外围电路脱离。
其中，C1电容阵列和C2电容阵列中的选择开关可以使用单个MOS管或者互补CMOS开关实现，此外，在图2所示的电路结构中，容性元件阵列选用的是电容，在实际应用中可以用MOS电容代替电容。
工作时，待测信号从Data_in端输入至M1管和M2管的栅极，M17为该电路的电源使能控制管，将M17管的栅极，即Enable端连接至VSS，则M17导通，为该电路正常供电，若将M17管的栅极连接至VDD，则M17关断，将该电路的电源信号切断。单位电容组和开关阵列共同构成电容阵列C1和C2，如图2所示，C1和C2具有相似的结构，在其内部的开关和电容的具体连接方式为，所有开关的一端均短接，每个开关的另一端分别与单位电容组中的一个电容的一个极板相串联，所有电容的另一个极板均短接，并连接至VSS，同时M2管的衬底也连接至VSS。control信号是控制信号，控制C1和C2两个电容阵列中各开关的闭合状态，决定接入电容阵列的容值大小，定义在C1和C2中各电容与VSS相连的极板为下极板，经由开关与M2的源极或M2的漏极相连的为上极板。Data_in信号的翻转导致M1管和M2管周期性的导通和关断，从而使得接入C1和C2两个电容阵列中的电容上极板发生充放电，从而引起电容上极板电压的变化，C2阵列的中电容上极板均短接在一起。C2阵列上极板的电压变化是由三方面因素引起的，第一是待检测信号Data_in的翻转引起电流通过M2传输至C2，第二是M15管子形成的电荷泄放通道以微弱电流的形式进行漏电，第三是如果出现输出信号Vout的触发则将作用于M16的栅极产生复位动作，复位动作将使得C2上极板电荷快速泄放。M3-M8六个晶体管构成施密特触发器，C2的上极板电压直接与M3-M6的栅极相连，作为施密特触发器的输入信号，M7、M8栅极作为施密特触发器的输出信号。M9-M14构成反相器链，对施密特触发器的输出信号进行增强、整形，M13的漏极与M14的源极相连作为数据随机性监测电路的输出信号。
本发明所提出的具有低功耗、低成本的数据随机性监测电路，为集成电路片上伪随机数发生器以及数据总线等结构提供数据随机性基础分析、判断并具备故障报警功能，能够与中央处理器以及专用寄存器等标准结构进行数据传输，降低常用检测电路结构的面积和复杂度。
以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种低功耗数据随机性监测电路，其特征在于，包括：
容性元件阵列、施密特触发器、反相器组和反馈结构，所述容性元件阵列的输出端连接所述施密特触发器的输入端，所述施密特触发器的输出端与所述反相器组相接，所述反相器组通过反馈结构与所述容性元件阵列的反馈接收端相连接，所述反馈结构用于将反相器组中的信号检出并反馈至容性元件阵列进行回馈控制，使得电路周期性稳定工作；
所述容性元件阵列接收输入信号，所述输入信号为待测信号和控制信号，所述待测信号为高低电平翻转的数字信号，所述反相器组输出信号；
所述控制信号能够改变所述容性元件阵列中单位电容的连接关系，从而调整随机性监测的响应间隔，所述输出信号即为监测电路的唯一输出，正常工作时输出信号根据待测信号的翻转情况输出脉冲方波。
2.根据权利要求1所述低功耗数据随机性监测电路，其特征在于，待测信号数据翻转情况的频次达到设计的监测阈值，输出信号便会产生一个脉冲方波。
3.根据权利要求2所述低功耗数据随机性监测电路，其特征在于，设置外部电路对该脉冲方波进行采样，并对脉冲进行计数即可完成对待测信号的监测。
4.根据权利要求3所述低功耗数据随机性监测电路，其特征在于，所述外部电路包含中央处理器或专用寄存器。
5.根据权利要求1所述低功耗数据随机性监测电路，其特征在于，所述低功耗数据随机性监测电路由MOS管M1-M17连接组成，其中，MOS管M1和MOS管M2的栅极相连且均连接至Data_in,MOS管M1的源极与MOS管M17的漏极相连，MOS管M1的漏极与MOS管M2的源极相连并连接到C1电容阵列的上极板，MOS管M2的漏极与C2电容阵列的上极板相连，C1电容阵列和C2电容阵列的下极板短接连接至VSS；所述C1电容阵列和C2电容阵列各自由多个电容并联形成；所述C1电容阵列和C2电容阵列中的每个电容串联一个选择开关；
MOS管M3的源极连接至MOS管M17的漏极、漏极与MOS管M4的源极相连；MOS管M4的漏极与M5的漏极相连，MOS管M5的源极与MOS管M6的漏极相连，MOS管M6的源极连接至VSS，MOS管M3-M6的栅极均与MOS管M2的漏极相连；MOS管M7的源极与VSS相连、漏极与MOS管M4的源极相连；MOS管M8的漏极与M17的漏极相连、源极与M5的源极相连；MOS管M7和MOS管M8的栅极均与MOS管M4的漏极相连；MOS管M9的源极与MOS管M17的漏极相连、栅极与MOS管M10的栅极均连接至M7的栅极，MOS管M9的漏极与MOS管M10的漏极相连，M10的源极连接至VSS；M11的源极与M17的漏极相连、栅极与MOS管M12的栅极均连接至MOS管M9的漏极，MOS管M11的漏极与MOS管M12的漏极相连，MOS管M12的源极连接至VSS；MOS管M13的源极与MOS管M17的漏极相连、栅极与MOS管M14的栅极均连接至MOS管M11的漏极，MOS管M13的漏极与MOS管M14的漏极相连，MOS管M14的源极连接至VSS；MOS管M15的源极与MOS管M2的漏极相连、漏极和栅极均连接至VSS；MOS管M16的栅极与MOS管M13的漏极相连、源极与MOS管M15的源极相连、漏极与VSS相连；MOS管M17的栅极与Enable信号相连，MOS管M17的源极与VDD_in相连；
VDD和VSS为低功耗数据随机性监测电路的电源信号和地信号，Enable、Data_in和control为电路的输入信号，Vout为电路的输出信号；
晶体管M1、M2以及C1电容阵列和C2电容阵列构成数据翻转采样前端，MOS管M3-M8构成施密特触发器，MOS管M9-M14构成反相器组，反馈结构采用电压反馈，MOS管M15、M16组成电荷泄放通道；MOS管M17为电源使能晶体管，当Enable有效时，数据随机性监测电路正常工作，使能信号无效时，电路关闭进入与外围电路脱离。
6.根据权利要求5所述低功耗数据随机性监测电路，其特征在于，所述选择开关使用单个MOS管或者互补CMOS开关实现。
7.根据权利要求5所述低功耗数据随机性监测电路，其特征在于，所述C1电容阵列和C2电容阵列中的电容采用MOS电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110253916.8A CN113078890B (zh) | 2021-03-09 | 2021-03-09 | 一种低功耗数据随机性监测电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110253916.8A CN113078890B (zh) | 2021-03-09 | 2021-03-09 | 一种低功耗数据随机性监测电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078890A CN113078890A (zh) | 2021-07-06 |
| CN113078890B true CN113078890B (zh) | 2022-06-21 |
Family
ID=76612455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110253916.8A Active CN113078890B (zh) | 2021-03-09 | 2021-03-09 | 一种低功耗数据随机性监测电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078890B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717865B2 (en) * | 2002-04-17 | 2004-04-06 | Stmicroelectronics, Inc. | Voltage detection circuit and method for semiconductor memory devices |
| JP4371769B2 (ja) * | 2003-10-27 | 2009-11-25 | 株式会社ルネサステクノロジ | 半導体回路デバイス及びデータ処理システム |
| CN100403034C (zh) * | 2003-12-30 | 2008-07-16 | 上海贝岭股份有限公司 | 低功耗低温漂与工艺无关的电压检测电路 |
| US8654571B2 (en) * | 2010-07-06 | 2014-02-18 | Sharp Kabushiki Kaisha | Static random-access cell, active matrix device and array element circuit |
| CN104124972B (zh) * | 2014-08-08 | 2017-05-10 | 西安电子科技大学 | 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器 |
| CN104682954B (zh) * | 2015-02-06 | 2017-07-18 | 北京大学 | 一种半速率随机数据相位检测电路 |
| CN105763172B (zh) * | 2016-02-03 | 2018-07-17 | 中国电子科技集团公司第二十四研究所 | 高速低功耗触发器 |
| CN106055307A (zh) * | 2016-05-23 | 2016-10-26 | 深圳华视微电子有限公司 | 一种随机数发生器 |
| US10069487B1 (en) * | 2017-03-20 | 2018-09-04 | Xilinx, Inc. | Delay chain having Schmitt triggers |
-
2021
- 2021-03-09 CN CN202110253916.8A patent/CN113078890B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113078890A (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200176050A1 (en) | Apparatus and methods for triggering row hammer address sampling | |
| US8334707B2 (en) | Storage circuit with fault detection and method for operating the same | |
| JP3535963B2 (ja) | 半導体記憶装置 | |
| US7408483B2 (en) | Apparatus and method of generating DBI signal in semiconductor memory apparatus | |
| TWI447896B (zh) | 靜電防護電路 | |
| US20190325928A1 (en) | Memory device and compensation method therein | |
| US11187731B2 (en) | Power glitch signal detection circuit, security chip and electronic apparatus | |
| US8305825B2 (en) | Timing control circuit | |
| CN113078890B (zh) | 一种低功耗数据随机性监测电路 | |
| Ahmed et al. | Online measurement of degradation due to bias temperature instability in SRAMs | |
| CN104685568A (zh) | 用于感测存储器单元的自偏置多参考 | |
| US7999559B2 (en) | Digital fault detection circuit and method | |
| CN111130536A (zh) | 一种同时具有老化检测和puf功能的电路 | |
| US4633102A (en) | High speed address transition detector circuit for dynamic read/write memory | |
| US20100277231A1 (en) | filtering on current mode daisy chain inputs | |
| US20030038643A1 (en) | Analog method and circuit for monitoring digital events performance | |
| CN110311678B (zh) | 一种适用于时间交织模数转换器的时间失配校正电路 | |
| CN109635436B (zh) | 一种电路结构 | |
| Zooker et al. | Compact sub-Vt optical sensor for the detection of fault injection in hardware security applications | |
| CN112397111A (zh) | 操作方法以及感测放大器 | |
| KR100459227B1 (ko) | 다이나믹 로직 회로 | |
| CN109884414B (zh) | 高灵敏度高能粒子离化电荷测试电路 | |
| CN109697376B (zh) | 一种基于差分充电电容的puf电路 | |
| CN113671466B (zh) | 一种适用于压缩感知的spad阵列 | |
| CN219016419U (zh) | 一种高精度低功耗抗干扰电压检测电路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |