CN113073312A - 半导体工艺设备 - Google Patents

半导体工艺设备 Download PDF

Info

Publication number
CN113073312A
CN113073312A CN202110321586.1A CN202110321586A CN113073312A CN 113073312 A CN113073312 A CN 113073312A CN 202110321586 A CN202110321586 A CN 202110321586A CN 113073312 A CN113073312 A CN 113073312A
Authority
CN
China
Prior art keywords
reaction chambers
wafers
chambers
wafer
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110321586.1A
Other languages
English (en)
Other versions
CN113073312B (zh
Inventor
曹丽梦
刘学庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202110321586.1A priority Critical patent/CN113073312B/zh
Publication of CN113073312A publication Critical patent/CN113073312A/zh
Application granted granted Critical
Publication of CN113073312B publication Critical patent/CN113073312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种半导体工艺设备，包括晶片传输模块和至少一个工艺腔室，每个工艺腔室均包括多个反应腔室，晶片传输模块用于向每个工艺腔室中的多个反应腔室中放入晶片，还包括控制装置，用于在待加工的晶片数量n小于当前待接收晶片的工艺腔室中的反应腔室数量时，控制晶片传输模块向工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片。在本发明中，控制装置能够在当前批次的剩余待加工晶片数量小于工艺腔室中的反应腔室数量时，根据各反应腔室种的副产物镀膜调整优先级顺序，使镀膜厚度较小的反应腔室优先接收晶片并进行半导体工艺，提高了半导体工艺设备的腔室匹配性能，进而提高了各反应腔室产出晶片之间的一致性。

Description

半导体工艺设备
技术领域
本发明涉及半导体工艺设备领域，具体地，涉及一种半导体工艺设备。
背景技术
原子层沉积技术(Atomic Layer Deposition，ALD)是一种半导体薄膜的制备技术。随着电子元器件的发展进程进入到纳米级工艺技术，ALD工艺沉积薄膜应用更加广泛，大产能的设备需求越来越多，
同样，要求也越来越高。但基于ALD工艺的本身特性，生长速率低，
周期长，所需执行工艺时间长，严重影响设备的产能和腔室的利用率。
为此，市面上出现了在一个工艺腔室(Process Module，PM)中设置多个反应腔室(或称反应腔室，Reaction Chamber，RC)的腔室结构，通过能够同时运输多个晶片的机械手结构可同时向工艺腔室中的多个反应腔室同时取、放晶片，通过该设计组成的大产能平台和大产能腔室能够显著提高机台利用率、降低工艺成本。
然而，在利用现有的多腔半导体工艺设备进行晶片加工生产时，常出现不同工艺腔室之间、乃至同一工艺腔室中的反应腔室之间腔室环境差异过大的现象，导致产品片之间的一致性差，且反应腔室常需要频繁清洗，导致晶片产品良率低。
发明内容
本发明旨在提供一种半导体工艺设备，该半导体工艺设备产出晶片的一致性好。
为实现上述目的，本发明提供一种半导体工艺设备，包括晶片传输模块和至少一个工艺腔室，每个所述工艺腔室均包括多个反应腔室，所述晶片传输模块用于向每个所述工艺腔室中的多个反应腔室中放入晶片，所述半导体工艺设备还包括控制装置，所述控制装置用于在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量时，控制所述晶片传输模块向所述工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片，其中，每个所述反应腔室的膜厚参数与所述反应腔室累计加工的晶片数量正相关。
可选地，所述控制装置具体用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室的多个反应腔室未对应有第一预设优先级顺序时，控制所述晶片传输模块向所述工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片。
可选地，所述控制装置还用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室中的多个反应腔室对应有所述第一预设优先级顺序时，控制所述晶片传输模块向所述第一预设优先级顺序中的前n个反应腔室中放入晶片。
可选地，所述控制装置具体用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室中至少两个反应腔室的膜厚参数之间的差值大于预设差值时，控制所述晶片传输模块向所述工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片。
可选地，所述控制装置还用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室中任意两个反应腔室的膜厚参数之间的差值均小于或等于预设差值时，控制所述晶片传输模块向默认优先级顺序中的前n个反应腔室中放入晶片。
可选地，所述控制装置还用于在所述工艺腔室的数量为多个且多个工艺腔室对应有第二预设优先级顺序时，将在所述第二预设优先级顺序中靠前的工艺腔室确定为当前待接收晶片的所述工艺腔室；
在所述工艺腔室的数量为多个且多个工艺腔室未对应有第二预设优先级顺序时，将总膜厚参数最小的工艺腔室确定为当前待接收晶片的所述工艺腔室，其中，所述总膜厚参数与对应的所述工艺腔室中各反应腔室的膜厚参数之和正相关。
可选地，所述总膜厚参数为对应的所述工艺腔室中各反应腔室的膜厚参数之和。
可选地，所述控制装置还用于在所述工艺腔室中的部分反应腔室发生异常时，控制所述晶片传输模块仅向该工艺腔室中的其他反应腔室中放入晶片。
可选地，所述控制装置还用于在所述晶片传输模块由每个所述反应腔室中取出晶片时，增加该反应腔室的膜厚参数，其中，所述膜厚参数的增加值与所述晶片完成的工艺种类对应。
可选地，所述控制装置还用于在控制所述晶片传输模块向所述工艺腔室中的部分反应腔室中放入晶片后，控制该部分反应腔室进行半导体工艺，并控制所述工艺腔室中的其他反应腔室进行同步工艺，以使得所述工艺腔室中的多个反应腔室内部气压一致。
在本发明提供的半导体工艺设备中，控制装置能够在当前批次的剩余待加工晶片数量小于工艺腔室中的反应腔室数量时，根据各反应腔室中的副产物镀膜调整优先级顺序，使镀膜厚度较小的反应腔室优先接收晶片并进行半导体工艺，从而使各反应腔室内部的镀膜厚度、洁净度尽可能保持一致，提高了半导体工艺设备的腔室匹配性能，进而提高了各反应腔室加工出的晶片之间的一致性。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明实施例提供的半导体工艺设备的结构示意图；
图2是本发明另一实施例提供的半导体工艺设备的结构示意图；
图3是本发明实施例中控制装置所执行工艺的流程示意图；
图4是本发明另一实施例中控制装置所执行工艺的流程示意图；
图5是本发明另一实施例中控制装置所执行工艺的流程示意图；
图6是本发明另一实施例中控制装置所执行工艺的流程示意图；
图7是本发明另一实施例中控制装置所执行工艺的流程示意图；
图8是本发明另一实施例中控制装置所执行工艺的流程示意图；
图9是本发明另一实施例中控制装置所执行工艺的流程示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明的发明人经研究后发现，现有的多腔半导体工艺设备进行晶片加工生产时，出现晶片重复度低、反应腔室需频繁清洗的主要原因在于，随着晶片处理数量的增多，各反应腔室内部残留的副产物的量之间存在差异，具体地：
每一反应腔室处理的晶片种类以及对晶片进行加工的加工工艺并不是固定的，各反应腔室中进行的半导体工艺常随各批次晶圆对应的工单要求而改变，并且，各批次晶圆的数量并不能保证是多腔半导体工艺设备中反应腔室数量的整数倍，即，各反应腔室加工晶片的数量、以及进行过的工艺之间通常存在差异，导致各反应腔室的内壁及其内部的相应结构(如，介质窗)上残留的镀层(反应副产物沉积形成的膜层)厚度不一致，进而影响各反应腔室后续加工出的晶片之间的一致性。
并且，为提高工艺效率，在现有的多腔半导体工艺设备中，每一个工艺腔室中的多个反应腔室同时进行工艺，在当前批次晶片剩余数量不及工艺腔室中的反应腔室数量时，未放置晶片的反应腔室会将薄膜沉积在基座上，不仅造成了工艺资源的浪费，也增加了基座清洗的频率，减少了其使用寿命。
此外，由于双腔需同时工艺，某一反应腔室发生异常(如，宕机)时，将导致整个工艺腔室无法进行工艺，降低了腔室利用率及机台产能。
为解决上述技术问题，本发明提供一种半导体工艺设备，如图1、图2所示，该半导体工艺设备包括晶片传输模块(Transport Module，TM)和至少一个工艺腔室(PM)，每个工艺腔室包括多个反应腔室(RC)，晶片传输模块用于向每个工艺腔室中的多个反应腔室中放入晶片，该半导体工艺设备还包括控制装置，该控制装置用于在待加工的晶片数量n小于当前待接收晶片的工艺腔室中的反应腔室数量时，控制晶片传输模块向该工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片(如图3至图8中步骤S10所示)，其中，每个反应腔室的膜厚参数与该反应腔室累计加工的晶片数量正相关。
需要说明的是，在待加工的晶片数量n不小于当前待接收晶片的工艺腔室中的反应腔室数量时，该控制装置可正常计算传输路径并控制晶片传输模块向工艺腔室中的全部反应腔室中放入晶片，以正常进行多反应腔室工艺(即图3至图8中的步骤S20)。膜厚参数是用于反映反应腔室内部的副产物镀层厚度的参数，随着反应腔室连续处理的晶片数量增多，反应腔室的内壁及其内部的相应结构上残留的镀层厚度也随之增加。在本发明实施例提供的半导体工艺设备中，控制装置能够在当前批次(或工单，lot)的剩余待加工晶片数量n小于工艺腔室中的反应腔室数量时，根据各反应腔室中的副产物镀膜调整优先级顺序，使镀膜厚度较小的反应腔室优先接收晶片并进行半导体工艺，从而使各反应腔室内部的镀膜厚度、洁净度尽可能保持一致，提高了半导体工艺设备的腔室匹配(Chamber Match)性能，进而提高了各反应腔室加工出的晶片之间的一致性。
并且，各反应腔室内部的镀膜厚度相近，其需要进行腔室清洗的时间也相近，从而可以在处理同等数量晶片的情况下，进一步节约腔室维护所需的时间，提高了机台产能。
本发明实施例对如何得到该膜厚参数不做具体限定，例如，可在反应腔室中额外增加镀层检测装置，以对相应结构上的镀膜厚度进行实时检测。
为简化设备结构、保证反应腔室内部的对称性，作为本发明的一种优选实施方式，如图4、图8中步骤S40所示，该控制装置还用于在晶片传输模块由每个反应腔室中取出晶片时，增加该反应腔室的膜厚参数，其中，膜厚参数的增加值与晶片完成的工艺种类对应。
需要说明的是，该膜厚参数在每次工艺后的增加量优选与产出晶片上沉积的膜厚成正比，在本发明的一些实施例中，该膜厚参数的增加量即为产出晶片上沉积的膜厚，该膜厚值可通过对经过同等工艺的晶片表面沉积得到的薄膜进行厚度测量得到。
在本发明实施例中，该控制装置能够直接根据晶片进行的工艺确定其上形成的膜层的厚度，从而确定该工艺步骤对应的反应腔室的膜厚参数增加量，进而节约了通过传感器等装置进行膜厚测量的测量时间和设备成本，并避免了在反应腔室中增加额外装置对反应腔室对称性的影响。
需要说明的是，本发明实施例提供的控制方法也可配合操作人员预设的或设备出厂时预设的控制模式进行，例如，作为本发明的一种可选实施方式，操作人员可对工艺腔室(PM)中的多个反应腔室(RC)指定第一预设优先级顺序，该控制装置具体用于在待加工的晶片数量n小于当前待接收晶片的工艺腔室中的反应腔室数量，且工艺腔室的多个反应腔室未对应有第一预设优先级顺序时，控制晶片传输模块向工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片(即正常执行步骤S10)；
在待加工的晶片数量n小于当前待接收晶片的工艺腔室中的反应腔室数量，且工艺腔室中的多个反应腔室对应有第一预设优先级顺序时，控制晶片传输模块向第一预设优先级顺序中的前n个反应腔室中放入晶片(即执行图6、图8中的步骤S11)。
在本发明实施例中，该控制装置可在存在第一预设优先级顺序时，优先按照该第一预设优先级顺序确定反应腔室的优先度，在该工艺腔室未被分配对应的第一预设优先级顺序时，自行按照膜厚参数确定各反应腔室之间的优先级顺序。
该第一预设优先级顺序可由操作人员在半导体工艺设备的系统中确定，例如，当存在人为指定RC优先级的行为时，系统在保存设定参数的同时，将自动更改RC人为指定优先级的标识符(即第一预设优先级顺序对应的标识符)的值。具体地，若发生了RC的优先级更改行为，RC人为指定优先级标识符则置为True，反之为False。在RC人为指定优先级标识符则置为True时，该控制装置将在TM加载晶片时自动根据第一预设优先级顺序确定TM的晶片传输路径；在RC人为指定优先级标识符则置为False时，该控制装置在TM加载晶片时控制TM向工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片。
为提高腔室利用率及机台产能，优选地，该控制装置还用于在工艺腔室中的部分反应腔室发生异常时，控制晶片传输模块仅向该工艺腔室中的其他反应腔室中放入晶片，以应对反应腔室发生宕机等异常情况，避免部分反应腔室异常导致整个工艺腔室无法进行工艺。
本发明实施例对每个工艺腔室中的反应腔室数量不做具体限定，例如，可选地，工艺腔室可以包括两个反应腔室。
本发明实施例对该半导体工艺设备中的其他结构不做具体限定，例如，如图1所示为本发明提供的工艺腔室包括两个反应腔室的情况下的一种可选实施方式，为避免反应腔室所在区域与外界之间的压强差破坏设备结构，晶圆片盒装载设备(Load Port，LP)(例如，可包括三个晶圆片盒装载设备LP1、LP2和LP3)中的储片盒中的晶片先由大气机械手(ATR)输送至预抽真空腔室(Load Lock，LL)(例如，可包括四个预抽真空腔室LLA、LLB、LLC和LLD)，在预抽真空腔室抽真空后，由晶片传输模块TM中的真空机械手(VTR)将其取出，并放入对应工艺腔室的反应腔室中。如图2所示，四个预抽真空腔室可以呈上下双层分布，LLA和LLB位于上层，LLC和LLD位于下层。
考虑到各反应腔室中的镀膜厚度不可能实现完全一致，为提高半导体工艺设备的生产效率，优选地，在本发明的一些实施例中，该控制装置在待加工的晶片数量n小于同一模块中反应腔室数量，但不同反应腔室的膜厚参数之间的差值尚小时，控制晶片传输模块仍按照默认的顺序加载晶片。
例如，该控制装置具体可用于在待加工的晶片数量n小于当前待接收晶片的工艺腔室中的反应腔室数量，且工艺腔室中至少两个反应腔室的膜厚参数之间的差值大于预设差值时，控制晶片传输模块向工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片(即正常执行步骤S10)；
在待加工的晶片数量n小于当前待接收晶片的工艺腔室中的反应腔室数量，且工艺腔室中任意两个反应腔室的膜厚参数之间的差值均小于或等于预设差值时，控制晶片传输模块向默认优先级顺序中的前n个反应腔室中放入晶片(即执行图7、图8中的步骤S12)。
在本发明实施例中，控制装置仅在不同反应腔室的膜厚参数之间的差值大于预设差值时，才根据膜厚参数调整优先级，在反应腔室之间的污染程度差异不大时仍保持按照默认优先级顺序放入晶片，从而能够避免膜厚参数相近的两反应腔室之间的顺序频繁调换，导致控制模块需频繁调整晶片传输模块的晶片传输路径，进而节约了调节时间，提高了半导体工艺设备的生产效率。
需要说明的是，该默认优先级顺序可以为多个反应腔室位置上的顺序，例如，如图2所示，每个工艺腔室PM中，可按以晶片传输模块TM视角由左至右的顺序确定多个反应腔室RC的默认优先级顺序(RC1、RC2……)。
为进一步提高半导体设备的生产效率，优选地，在该半导体工艺设备包括多个工艺腔室(例如，如图1所示，半导体工艺设备可以包括三个工艺腔室)的情况下，将总膜厚参数最小的工艺腔室确定为当前待接收晶片的工艺腔室，其中，总膜厚参数与对应的工艺腔室中各反应腔室的膜厚参数之和正相关。
在本发明实施例中，该控制装置还用于根据能够反映各工艺腔室污染程度(镀膜厚度)的总膜厚参数确定各工艺腔室之间的优先级顺序，并使污染程度较小的工艺腔室优先处理晶片，从而能够使各工艺腔室中的反应腔室的污染程度尽量保持一致，进而减小各工艺腔室在不同时间段进行维护保养对机台生产节奏的影响。
需要说明的是，本发明实施例中控制装置也可配合操作人员预设的或设备出厂时预设的控制模式选择工艺腔室，例如，作为本发明的一种可选实施方式，该控制装置还可优先根据第二预设优先级顺序，将在第二预设优先级顺序中靠前的工艺腔室确定为当前待接收晶片的工艺腔室，具体地：
该控制装置用于在工艺腔室的数量为多个且多个工艺腔室对应有第二预设优先级顺序时，将在第二预设优先级顺序中靠前的工艺腔室确定为当前待接收晶片的工艺腔室(即执行图5、图8中的步骤S1)；
在工艺腔室的数量为多个且多个工艺腔室未对应有第二预设优先级顺序时，将总膜厚参数最小的工艺腔室确定为当前待接收晶片的工艺腔室(即执行图5、图8中的步骤S2)。
在本发明实施例中，该控制装置可在存在第二预设优先级顺序时，优先按照该第二预设优先级顺序确定工艺腔室的优先度，在该半导体工艺设备未被分配对应的第二预设优先级顺序时，再自行按照总膜厚参数确定各工艺腔室之间的优先级顺序。
该第二预设优先级顺序同样可由操作人员在半导体工艺设备的系统中确定，例如，当存在人为指定PM优先级的行为时，系统在保存设定参数的同时，将自动更改PM人为指定优先级的标识符(即第二预设优先级顺序对应的标识符)的值。具体地，若发生了PM的优先级更改行为，PM人为指定优先级标识符则置为True，反之为False。在PM人为指定优先级标识符则置为True时，该控制装置将在TM加载晶片时自动根据第一预设优先级顺序确定TM的晶片传输路径。
本发明实施例对工艺腔室如何计算总膜厚参数不作具体限定，例如，该总膜厚参数可以为模块中各反应腔室的膜厚参数的平均值。或者，为提高计算效率，优选地，该总膜厚参数可以为对应的工艺腔室中各反应腔室的膜厚参数之和。
需要说明的是，在晶片传输模块向每个工艺腔室中放入晶片与晶片传输模块有反应腔室中取出晶片之间的时间，放入晶片的反应腔室正常进行半导体工艺，即，如图3至图8中步骤S30所示，该控制装置还用于在控制晶片传输模块向工艺腔室中的部分反应腔室中放入晶片后，控制该部分反应腔室(即放入晶片的反应腔室)进行半导体工艺，在控制晶片传输模块向工艺腔室中的全部反应腔室中放入晶片后，控制全部反应腔室进行半导体工艺。
由于位于同一工艺腔室的反应腔室之间通常存在绑定的工艺组件(如，加热组件、供电组件等)，在半导体工艺过程中同一工艺腔室的反应腔室需同步启动该工艺组件，即，本发明实施例提供的半导体工艺设备中，该控制装置还用于同步控制未放入晶片的反应腔室进行同步工艺。
例如，当同一工艺腔室的反应腔室与同一尾气处理装置连接时，为保证该模块内反应腔室之间的气压一致，该控制装置还用于在控制晶片传输模块向工艺腔室中的部分反应腔室中放入晶片后，控制该部分反应腔室(放入晶片的反应腔室)进行半导体工艺，并控制工艺腔室中的其他反应腔室进行同步工艺(即执行图9中的步骤S31)，以使得工艺腔室中的多个反应腔室内部气压一致。
具体地，该控制装置用于在控制晶片传输模块向工艺腔室中的部分反应腔室中放入晶片后，控制供气装置向该部分反应腔室提供工艺气体，并控制供气装置向工艺腔室中的其他反应腔室提供同体积的非工艺气体，在使同一工艺腔室的反应腔室之间腔室压力一致的同时，以惰性气体等非工艺气体代替制程工艺所需的工艺气体，从而在节省工艺气体、降低工艺成本的同时，提高了未放置晶片的反应腔室的使用寿命。
在本发明提供的半导体工艺设备中，控制装置能够在当前批次的剩余待加工晶片数量小于工艺腔室中的反应腔室数量时，根据各反应腔室中的副产物镀膜调整优先级顺序，使镀膜厚度较小的反应腔室优先接收晶片并进行半导体工艺，从而使各反应腔室内部的镀膜厚度、洁净度尽可能保持一致，提高了半导体工艺设备的腔室匹配性能，进而提高了各反应腔室加工出的晶片之间的一致性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种半导体工艺设备，包括晶片传输模块和至少一个工艺腔室，每个所述工艺腔室均包括多个反应腔室，所述晶片传输模块用于向每个所述工艺腔室中的多个反应腔室中放入晶片，其特征在于，所述半导体工艺设备还包括控制装置，所述控制装置用于在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量时，控制所述晶片传输模块向所述工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片，其中，每个所述反应腔室的膜厚参数与所述反应腔室累计加工的晶片数量正相关。
2.根据权利要求1所述的半导体工艺设备，其特征在于，所述控制装置具体用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室的多个反应腔室未对应有第一预设优先级顺序时，控制所述晶片传输模块向所述工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片。
3.根据权利要求2所述的半导体工艺设备，其特征在于，所述控制装置还用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室中的多个反应腔室对应有所述第一预设优先级顺序时，控制所述晶片传输模块向所述第一预设优先级顺序中的前n个反应腔室中放入晶片。
4.根据权利要求1所述的半导体工艺设备，其特征在于，所述控制装置具体用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室中至少两个反应腔室的膜厚参数之间的差值大于预设差值时，控制所述晶片传输模块向所述工艺腔室中膜厚参数最小的前n个反应腔室中放入晶片。
5.根据权利要求4所述的半导体工艺设备，其特征在于，所述控制装置还用于：
在待加工的晶片数量n小于当前待接收晶片的所述工艺腔室中的反应腔室数量，且所述工艺腔室中任意两个反应腔室的膜厚参数之间的差值均小于或等于预设差值时，控制所述晶片传输模块向默认优先级顺序中的前n个反应腔室中放入晶片。
6.根据权利要求1所述的半导体工艺设备，其特征在于，所述控制装置还用于在所述工艺腔室的数量为多个且多个工艺腔室对应有第二预设优先级顺序时，将在所述第二预设优先级顺序中靠前的工艺腔室确定为当前待接收晶片的所述工艺腔室；
在所述工艺腔室的数量为多个且多个工艺腔室未对应有第二预设优先级顺序时，将总膜厚参数最小的工艺腔室确定为当前待接收晶片的所述工艺腔室，其中，所述总膜厚参数与对应的所述工艺腔室中各反应腔室的膜厚参数之和正相关。
7.根据权利要求6所述的半导体工艺设备，其特征在于，所述总膜厚参数为对应的所述工艺腔室中各反应腔室的膜厚参数之和。
8.根据权利要求1至7中任意一项所述的半导体工艺设备，其特征在于，所述控制装置还用于在所述工艺腔室中的部分反应腔室发生异常时，控制所述晶片传输模块仅向该工艺腔室中的其他反应腔室中放入晶片。
9.根据权利要求1至7中任意一项所述的半导体工艺设备，其特征在于，所述控制装置还用于在所述晶片传输模块由每个所述反应腔室中取出晶片时，增加该反应腔室的膜厚参数，其中，所述膜厚参数的增加值与所述晶片完成的工艺种类对应。
10.根据权利要求1至7中任意一项所述的半导体工艺设备，其特征在于，所述控制装置还用于在控制所述晶片传输模块向所述工艺腔室中的部分反应腔室中放入晶片后，控制该部分反应腔室进行半导体工艺，并控制所述工艺腔室中的其他反应腔室进行同步工艺，以使得所述工艺腔室中的多个反应腔室内部气压一致。
CN202110321586.1A 2021-03-25 2021-03-25 半导体工艺设备 Active CN113073312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110321586.1A CN113073312B (zh) 2021-03-25 2021-03-25 半导体工艺设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110321586.1A CN113073312B (zh) 2021-03-25 2021-03-25 半导体工艺设备

Publications (2)

Publication Number Publication Date
CN113073312A true CN113073312A (zh) 2021-07-06
CN113073312B CN113073312B (zh) 2022-09-16

Family

ID=76610313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110321586.1A Active CN113073312B (zh) 2021-03-25 2021-03-25 半导体工艺设备

Country Status (1)

Country Link
CN (1) CN113073312B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495602B1 (en) 2021-08-12 2022-11-08 Changxin Memory Technologies, Inc. Method and device for determining fabrication chamber
WO2023015582A1 (zh) * 2021-08-12 2023-02-16 长鑫存储技术有限公司 制备腔室的确定方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087361A (ja) * 2008-10-01 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法
CN103215572A (zh) * 2012-01-19 2013-07-24 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺控制方法和半导体设备工艺控制装置
CN104752288A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺加工调度的方法及系统
CN105810618A (zh) * 2016-05-31 2016-07-27 北京七星华创电子股份有限公司 提高晶圆传输效率的系统及方法
CN106298604A (zh) * 2015-06-24 2017-01-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种晶片传输方法和装置
CN111133554A (zh) * 2017-09-15 2020-05-08 朗姆研究公司 用于晶片间膜厚度匹配的通过随室堆积量变化调制沉积循环数量的厚度补偿

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087361A (ja) * 2008-10-01 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法
CN103215572A (zh) * 2012-01-19 2013-07-24 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺控制方法和半导体设备工艺控制装置
CN104752288A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 半导体设备工艺加工调度的方法及系统
CN106298604A (zh) * 2015-06-24 2017-01-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种晶片传输方法和装置
CN105810618A (zh) * 2016-05-31 2016-07-27 北京七星华创电子股份有限公司 提高晶圆传输效率的系统及方法
CN111133554A (zh) * 2017-09-15 2020-05-08 朗姆研究公司 用于晶片间膜厚度匹配的通过随室堆积量变化调制沉积循环数量的厚度补偿

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495602B1 (en) 2021-08-12 2022-11-08 Changxin Memory Technologies, Inc. Method and device for determining fabrication chamber
WO2023015582A1 (zh) * 2021-08-12 2023-02-16 长鑫存储技术有限公司 制备腔室的确定方法及装置

Also Published As

Publication number Publication date
CN113073312B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
CN113073312B (zh) 半导体工艺设备
US8467895B2 (en) Processing system and method for operating the same
US20030098125A1 (en) Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices
US20140046470A1 (en) Method of controlling substrate processing apparatus, maintenance method of substrate processing apparatus and transfer method performed in substrate processing apparatus
US9845531B2 (en) Substrate processing system
US7592569B2 (en) Substrate processing apparatus, pressure control method for substrate processing apparatus and recording medium having program recorded therein
US20130102159A1 (en) Substrate processing apparatus, substrate transfer method and method for manufacturing semiconductor device
JP2012109333A (ja) 基板処理装置
US20230195061A1 (en) Manufacturing equipment parts quality management system
US8473247B2 (en) Methods for monitoring processing equipment
US9257318B2 (en) Operation method for vacuum processing apparatus
US20210373523A1 (en) Variable loop control feature
US20210313152A1 (en) Rf power compensation to reduce deposition or etch rate changes in response to substrate bulk resistivity variations
KR20230014033A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US8980366B2 (en) Conditioning method, computer readable storage medium and substrate processing apparatus
US20220375721A1 (en) Radio frequency (rf) power imbalancing in a multi-station integrated circuit fabrication chamber
JP2011054679A (ja) 基板処理装置
CN115438883A (zh) 一种蚀刻设备的晶圆调度方法及装置
TWI553697B (zh) Multi-zone plasma processing apparatus and plasma processing method of process monitoring
US20220277974A1 (en) Input/output (io) handling during update process for manufacturing system controller
JP3897167B2 (ja) 縦型半導体製造装置および半導体デバイスの製造方法
JP2010024487A (ja) 基板処理装置
WO2021049368A1 (ja) 基板処理装置及び基板処理装置制御方法
JP5522776B2 (ja) 基板処理装置、基板処理装置の制御方法及びメンテナンス方法
JP2005123308A (ja) 基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant