CN113065309A - 一种功率半导体模块寄生电感建模提取方法 - Google Patents

Abstract

本发明公开了一种功率半导体模块寄生电感的建模提取方法，包括以下步骤：S1、将模块金属层划分为直行区、注入区和转向区；S2、分别使用相交线元、并联微元和十字微元对键合线及上述区域进行离散，生成离散电路；S3、从芯片电极将离散电路分为多个子网络；S4、对电路矩阵进行预处理分解，求解端口阻抗矩阵；S5、提取并联芯片的端口元素，计算电感分布；S6、设置芯片端口联通，计算模块换流和驱动电感。本发明通过对功率模块内部线路的分区离散，可减少离散电路规模，同时将芯片端口阻抗矩阵作为中间模型，并结合矩阵预处理技术求解其参数，可避免对离散电路的重复处理，最终在不降低精度的前提下实现了模块内分布电感和整体电感的快速计算。

Description

一种功率半导体模块寄生电感建模提取方法

技术领域

本发明属于功率模块寄生电感建模提取领域，具体涉及一种功率半导体模块寄生电感建模提取方法。

背景技术

由于单个功率半导体芯片的通流能力有限(通常小于200A)，在新能源发电、牵引驱动等大功率变流器应用中通常将多个芯片并联在功率模块中使用。在这些高集成度的应用中，模块内部线路的低寄生电感和均衡性设计对于减小内部电压尖峰、振荡和电流分配不均至关重要。由于功率模块的打样和测试周期长、成本高，研发人员希望在设计初期就了解功率模块的寄生电感参数，并进行快速的迭代优化。因此，高效的功率模块寄生电感建模提取方法十分重要。

为了实现功率模块寄生电感的计算提取，国内外技术人员主要采用简化法和有限元法进行分析。其中，简化法人为地将模块线路等效为规则导体或回路，进而利用相应的解析模型计算线路电感。由于功率模块内存在键合线、金属层等复杂结构，简化误差难以避免，因此评估精度有限。而有限元法一方面需要依赖ANSYS等国外商用软件，另一方面由于该方法需要数值求解电磁场分布，导致评估计算量大、耗时长，难以满足快速评估迭代的实际需求。

相比有限元法，部分元等效电路法(partial element equivalent circuit,PEEC)通过将电磁场问题转化为电路问题求解，具有计算复杂度小的优势。然而现有的PEEC方法在应用于功率模块时具有如下特点：一是传统的单端口求解方法在提取模块的整体电感(例如正负端之间的换流电感)和分布电感(并联芯片间电感差异)时，由于需要构成单个闭合线路，通常需要改变离散电路中芯片节点的联通状态，从而改变电路结构，导致多次求解离散电路，增加计算开销。例如，求解模块的换流电感时需要将芯片漏(D)源(S)节点联通，而提取并联芯片的源极(S)电感差异时又需要将其断开。

其次是普遍使用均匀离散方法，对模块线路的细部结构和高频效应进行离散时，微元数量多、电路规模大，不利于发挥的优势。而目前的非均匀离散方法主要关注圆形或矩形截面的长直导体和矩形金属板导体，尚未有处理功率模块键合线和多边形金属层结构的非均匀离散方法。

鉴于此，本发明基于部分元等效电路求解便利的特点，通过对功率模块键合线和金属层进行分区域离散，可使用少量微元建立功率模块线路的离散电路模型，并将芯片和模块端口组成的端口模型作为提取模块电感的中间模型，结合矩阵预处理技术求解其参数，可避免对离散电路的重复处理，最终在不降低精度的前提下节省了模块电感的计算时间，实现了功率模块寄生电感的高效求解。

发明内容

本发明的目的是克服现有技术的不足，提供了一种功率半导体模块寄生电感建模提取方法。

所述方法包括以下步骤：

S1、根据功率模块内部线路特征和相邻关系，采用矩形分割算法将金属层线路划分为直行区、注入区和转向区；

S2、使用相交线元对键合线进行离散，生成串联RL电路；使用多条不等宽的长直微元对金属层直行区进行离散，生成并联RL电路；使用不均匀的二维网格线对金属层注入区进行离散，在网格线交点生成十字形RL电路；所述串联RL电路、并联RL电路和十字形RL电路组成功率半导体模块的离散电路；

S3、以芯片电极和模块源极驱动端子为激励端口，将离散电路分为多个子网络，设置模块的功率端子和门极驱动端子为子网络的参考点；

S4、对子网络组成的电路矩阵进行预处理分解，使用预处理结果求解芯片端口的阻抗矩阵；

S5、基于芯片端口的阻抗矩阵，提取并联芯片的端口元素，计算并联芯片的电感分布；

S6、基于芯片端口的阻抗矩阵，设置芯片端口联通，向模块端口注入激励，计算模块换流电感和驱动电感。

进一步的，所述步骤S1中的划分过程，具体为：首先将键合线和金属层进行分离；然后将金属层等效为平面多边形，再从多边形凹顶点将其分割为多个矩形区域，并根据以下原则判定区域类型：若内部存在芯片、键合线或端子焊盘结构，判定为注入区；对于其它区域，若仅在一个方向有相邻区域，判定为直行区；若在两个正交方向有相邻区域，判定为转向区。

进一步的，所述步骤S2具体为：

对于键合线结构，首先获取键合线的落点位置A、C以及顶点位置B，依次在AB和BC点间建立两条相交微元，生成串联RL等效电路；

对于金属层直行区，在两侧边缘建立多个细密长直微元，中间区域建立单个长直微元，生成并联RL等效电路，其中，每侧细密长直微元的数量不大于5个，微元宽度d_i根据电流分布使用以下公式计算：

J_i＝(101％-i·20％)J_s

其中，J_S为边缘电流密度，δ为集肤深度，f为激励频率，μ为导体磁导率，σ为导通电导率；

对于金属层注入区，使用二维网格建立微元，在网格线交点生成十字形RL电路，具体步骤为：首先，在边缘建立与直行区相同的细密网格线，然后在键合线落点、芯片和端子焊盘中心位置建立网格线，其余位置网格线由设定的最大间距确定。

进一步的，所述步骤S3中的具体过程为：对于一个有x个并联芯片的半桥模块，将上下管芯片的漏极电极D1x和D2x，源极电极S1x和S2x、门极电极G1x和G2x，以及模块源极驱动端子S1和S2作为激励端口，从而将模块的离散电路划分为正极POS、交流AC、负极NEG、上管门极G1和下管门极G2五个子网络，并分别将模块正极功率端子DC+、交流功率端子AC、负极功率端子DC、以及上管门极驱动端子G1和下管门极驱动端子G2作为子网络的参考节点。

进一步的，所述步骤S4中的具体求解过程为：对由子网络组成的离散电路矩阵进行预处理分解，公式为：

其中，左边的离散电路的电路矩阵由微元阻抗矩阵Z和电路关联矩阵A组成，右边部分为分解出的上三角矩阵L和下三角矩阵U；

然后，依次在芯片的漏极、源极和门极节点，以及模块源极驱动端子施加单位电流激励，求解电路响应，公式为：

Ly＝[0 I_S]^T

U[I_b V_n]^T＝y

其中，I_s为施加的激励源向量，I_b和V_n分别为求得的微元电流和节点电压，选取上述端口的电压响应可求得芯片端口阻抗矩阵。

进一步的，所述步骤S5中的具体计算过程为：对于上管的并联芯片，有三类并联端口，分别为漏极并联端口D1x，源极并联端口S1x和栅极并联端口G1x，对应的端口阻抗矩阵分别为Z_D1x、Z_S1x和Z_G1x；并联芯片x的漏极线路电感由以下公式计算：

其中，Z_D1x为Z_D1x矩阵中x芯片对应的对角元元素，f为求解频率；

并联芯片x的栅极驱动线路电感由以下公式计算：

其中，Z_G1x为Z_G1x矩阵中x芯片对应的对角元元素；

并联芯片x的源极驱动线路电感由以下公式计算：

L_S1x,S1＝L_S1x,AC+L_S1,AC-2M_S1x,S1

其中，L_S1x,AC和L_S1,AC分别为芯片源极电极S1x和模块驱动源极端子S1至模块交流功率端子AC的自感，M_S1x,S1为L_S1x,AC和L_S1,AC间的互感，L_S1x,AC、L_S1,AC和M_S1x,S1分别由以下公式计算：

其中，Z_S1x为Z_S1x矩阵中x芯片对应的对角元元素，Z_S1为端口阻抗矩阵中源极驱动端子对应的对角元元素，Z_S1x-S1为端口阻抗矩阵中x芯片对应的源极驱动端子端口元素。

进一步的，所述步骤S6中提取换流电感的具体计算过程为：首先，基于端口阻抗矩阵，将所有芯片的漏极与源极端口设置为理想连接，可生成以下关联矩阵A_a和阻抗矩阵Z：

其中，A_a虚线左边部分为正极端子DC+、交流输出端子AC和负极端子DC-所在子网络的关联矩阵，其芯片端口部分为单位阵，参考节点部分为全-1向量；右边部分A_DS描述漏源极引入的新支路，设置漏极节点为1，源极节点为-1；

然后，以负极端口为参考节点，在正极端口施加单位激励I_DC+，使用节点分析法求正极端口的电压响应V_DC+换流通路电感，公式如下：

其中，f为激励频率。

本发明通过对功率模块线路结构的分区域离散和矩阵预处理技术实现模块电感的提取计算。基于上述技术方法，本发明具有以下有益技术效果：

(1)本发明针对功率模块线路内键合线、金属层直行区、金属层注入区和金属层转向区的电流分布特征进行差异化离散，有利于减少离散电路的元件数量，克服了均匀离散方法求解电路规模庞大的问题；

(2)本发明采用端口网络模型作为提取模块电感和并联芯片电感分布的中间模型，从而使用矩阵预处理方法对其进行求解，避免了传统单端口提取方法对PEEC电路的多次直接求解，减少了计算开销。

附图说明

图1为实施例功率模块的线路布局图；

图2为实施例金属层的分区结果图；

图3为键合线的结构和离散电路图；

图4为金属层直行区的结构和离散电路图；

图5为金属层注入区的结构和离散过程图；

图6为实施例金属层的最终离散结果图；

图7为功率模块的子网络划分图；

图8为端口矩阵的求解结果与误差分布图。

具体实施方式

为了更详细地阐述本发明，下面将结合附图和模块案例对本发明作进一步详细说明。

本发明提出一种功率半导体模块的寄生电感建模提取方法，具体步骤包括：

S1、根据功率模块内部线路特征和相邻关系，采用矩形分割算法将金属层线路划分为直行区、注入区和转向区；

S2、使用相交线元对键合线进行离散，生成串联RL电路；使用多条不等宽的长直微元对金属层直行区进行离散，生成并联RL电路；使用不均匀的二维网格线对金属层注入区进行离散，在网格线交点生成十字形RL电路；所述串联RL电路、并联RL电路和十字形RL电路组成功率半导体模块的离散电路；

S3、以芯片电极和模块源极驱动端子为激励端口，将离散电路分为多个子网络，设置模块的功率端子和门极驱动端子为子网络的参考点；

S4、对子网络组成的电路矩阵进行预处理分解，使用预处理结果求解芯片端口的阻抗矩阵；

S5、基于芯片端口的阻抗矩阵，提取并联芯片的端口元素，计算并联芯片的电感分布；

S6、基于芯片端口的阻抗矩阵，设置芯片端口联通，向模块端口注入激励，计算模块换流电感和驱动电感。

以下对本发明结合实施例对本发明的各步骤做进一步说明。

针对如图1所示的功率模块线路，步骤S1首先将键合线和金属层进行分离；然后将金属层等效为平面多边形，再从多边形顶点将其分割为多个矩形区域，并根据以下原则判定区域类型：若内部存在芯片、键合线或端子焊盘结构，判定为注入区；对于其它区域，若仅在一个方向有相邻区域，判定为直行区；若在两个正交方向有相邻区域，判定为转向区。金属层的分区结果如图2所示。

步骤S2分别对键合线、金属层直行区、金属层注入区和金属层使用不同的离散方法：

对于如图3所示的键合线结构，首先获取键合线的落点位置A、C以及顶点位置B，依次在AB和BC点间建立两条相交微元，生成串联等效电路。

对于如图4所示的金属层直行区，在两侧边缘建立多个细密长直微元，中间区域建立单个长直微元，生成并联等效电路。其中，每侧细密长直微元的数量为5个，微元宽度d_i根据电流分布使用以下公式计算：

J_i＝(101％-i·20％)J_s

其中，J_S为边缘电流密度，δ为集肤深度，f为激励频率，μ为导体磁导率，σ为导通电导率。选取f为1MHz，铜制金属层的d₁至d₅分别为4.6×10^-3mm、5.9×10^-3mm、8.3×10^-3mm、1.40×10^-2mm、6.36×10^-2mm。

对于如图5所示的金属层注入区，使用二维网格建立微元，生成二维等效电路。具体步骤为：首先，在边缘建立与直行区相同的细密网格线，然后在键合线落点、芯片和端子焊盘中心位置建立网格线，其余位置网格线由设定的最大间距确定。

对于金属层转向区，使用与相邻区域相同的离散参数，生成二维等效电路。实施例金属层最终的离散结果如图6所示。

S3的具体过程为：将上下管并联芯片x,x∈{a,b,c,d,e}的漏极电极D1x和D2x，源极电极S1x和S2x、门极电极G1x和G2x，以及模块源极驱动端子S1和S2作为激励端口，从而将模块的离散电路划分为正极POS、交流AC、负极NEG、上管门极G1和下管门极G2五个子网络，如图7所示，并分别将模块正极功率端子DC+、交流功率端子AC、负极功率端子DC、以及上管门极驱动端子G1和下管门极驱动端子G2作为子网络的参考节点。

S4的具体过程为：对如图7所示子网络组成的离散电路矩阵进行预处理分解，公式为：

其中，左边的离散电路的电路矩阵由微元阻抗矩阵Z和电路关联矩阵A组成，右边部分为分解出的上三角矩阵L和下三角矩阵U。

然后，依次在x芯片(x∈{a,b,c,d,e})的漏极节点Dx，源极节点Sx和门极节点Gx，以及模块源极端子S1和S2施加单位电流激励，求解端口响应，公式为：

Ly＝[0 I_S]^T

U[I_b V_n]^T＝y

其中，I_s为施加的激励源向量，I_b和V_n分别为求得的微元电流和节点电压。根据芯片和模块端口处的电压响应，可求得如下阻抗矩阵：

其中，Z₁₁、Z₂₂和Z₁₂的展开形式分别为：

其中，阻抗下标为端口编号，Z₁₁、Z₂₂分别为上下管的芯片电极和驱动源极至参考节点的阻抗矩阵，Z₁₂＝Z₂₁ ^T为上管电极与下管电极之间的耦合阻抗。为验证上述阻抗网络矩阵的提取误差，使用ANSYS Q3D软件为基准，图8展示了Z₁₁矩阵的求解结果与误差。对计算结果的分段统计表明，端口矩阵的nH级电感计算误差小于5％，0.1nH级互感计算误差小于10％，可满足工程计算要求。

步骤S5中并联芯片电感的具体求解过程为：对于上管的并联芯片x,x∈{a,b,c,d,e}，有三类并联端口，分别为漏极并联端口D1x，源极并联端口S1x和栅极并联端口G1x，对应的端口阻抗矩阵分别为Z_D1x、Z_S1x和Z_G1x。并联芯片x的漏极线路电感由以下公式计算：

其中，Z_D1x为Z_D1x矩阵中x芯片对应的对角元元素，f为求解频率。f取10MHz，求得的a至b芯片漏极线路的电感分别为5.7936nH、5.7941nH、5.7951nH、5.7443nH和5.7861nH，与ANSYS Q3D对比，计算误差分别为0.63％、0.23％、0.23％、0.58％和1.25％，可满足工程计算要求。

并联芯片x的栅极驱动线路电感由以下公式计算：

其中，Z_G1x为Z_G1x矩阵中x芯片对应的对角元元素。f取10MHz，求得的a至b芯片栅极线路的电感分别为13.014nH、11.115nH、8.9746nH、6.6980nH和4.6917nH，与ANSYS Q3D对比，计算误差分别为3.21％、3.34％、2.53％、2.19％和1.69％，可满足工程计算要求。

并联芯片x的源极驱动线路电感由以下公式计算：

L_S1x,S1＝L_S1x,AC+L_S1,AC-2M_S1x,S1

其中，L_S1x,AC和L_S1,AC分别为芯片源极电极S1x和模块驱动源极端子S1至模块交流功率端子AC的自感，M_S1x,S1为L_S1x,AC和L_S1,AC间的互感，L_S1x,AC、L_S1,AC和M_S1x,S1分别由以下公式计算：

其中，Z_S1x为Z_S1x矩阵中x芯片对应的对角元元素，Z_S1为端口阻抗矩阵中源极驱动端子对应的对角元元素，Z_S1x-S1为端口阻抗矩阵中x芯片对应的源极驱动端子端口元素。f取10MHz，求得的a至b芯片源极驱动线路的电感分别为5.7863nH、5.6175nH、5.4629nH、4.9296nH和4.1637nH，与ANSYS Q3D对比，计算误差分别为1.38％、0.86％、0.60％、0.65％和0.85％，可满足工程计算要求。

步骤S6中换流电感的具体求解过程为：首先，基于端口阻抗矩阵，将所有芯片的漏极与源极端口设置为理想连接，可生成以下关联矩阵A_a和阻抗矩阵Z：

其中，A_a虚线左边部分为正极端子DC+、交流输出端子AC和负极端子DC-所在子网络的关联矩阵，其芯片端口部分为单位阵，参考节点部分为全-1向量。右边部分A_DS描述漏源极引入的新支路，设置漏极节点为1，源极节点为-1。

然后，以负极端口为参考节点，在正极端口施加单位激励I_DC+，使用节点分析法求正极端口的电压响应V_DC+换流通路电感，公式如下：

其中，f为激励频率。f取10MHz，算例的求解结果为7.98nH。为了验证上述提取方法的准确性，以ANSYS Q3D软件和不同电流下的双脉冲试验结果进行为基准，表1对比了本发明计算结果的相对误差。相比仿真和实验，本文方法提取误差小于5％，可满足工程计算需求。

表1换流电感提取结果对比

最后，为验证本发明方法的计算效率，使用ANSYS Q3D软件为基准进行对比。如表2所示，本文方法微元数量可减小80％，计算时间减少约85％。验证了本发明的有效性。

表2微元数量和计算用时对比

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (7)

1.一种功率半导体模块寄生电感建模提取方法，其特征在于，包括以下步骤：

S1、根据功率模块内部线路特征和相邻关系，采用矩形分割算法将金属层线路划分为直行区、注入区和转向区；

S2、使用相交线元对键合线进行离散，生成串联RL电路；使用多条不等宽的长直微元对金属层直行区进行离散，生成并联RL电路；使用不均匀的二维网格线对金属层注入区进行离散，在网格线交点生成十字形RL电路；所述串联RL电路、并联RL电路和十字形RL电路组成功率半导体模块的离散电路；

S3、以芯片电极和模块源极驱动端子为激励端口，将离散电路分为多个子网络，设置模块的功率端子和门极驱动端子为子网络的参考点；

S4、对子网络组成的电路矩阵进行预处理分解，使用预处理结果求解芯片端口的阻抗矩阵；

S5、基于芯片端口的阻抗矩阵，提取并联芯片的端口元素，计算并联芯片的电感分布；

S6、基于芯片端口的阻抗矩阵，设置芯片端口联通，向模块端口注入激励，计算模块换流电感和驱动电感。

2.根据权利要求1所述的功率半导体模块的寄生电感建模提取方法，其特征在于：所述步骤S1中的划分过程，具体为：首先将键合线和金属层进行分离；然后将金属层等效为平面多边形，再从多边形凹顶点将其分割为多个矩形区域，并根据以下原则判定区域类型：若内部存在芯片、键合线或端子焊盘结构，判定为注入区；对于其它区域，若仅在一个方向有相邻区域，判定为直行区；若在两个正交方向有相邻区域，判定为转向区。

3.根据权利要求1所述的功率半导体模块的寄生电感建模提取方法，其特征在于：所述步骤S2具体为：

对于键合线结构，首先获取键合线的落点位置A、C以及顶点位置B，依次在AB和BC点间建立两条相交微元，生成串联RL等效电路；

对于金属层直行区，在两侧边缘建立多个细密长直微元，中间区域建立单个长直微元，生成并联RL等效电路，其中，每侧细密长直微元的数量不大于5个，微元宽度d_i根据电流分布使用以下公式计算：

J_i＝(101％-i·20％)J_s

其中，J_S为边缘电流密度，δ为集肤深度，f为激励频率，μ为导体磁导率，σ为导通电导率；

对于金属层注入区，使用二维网格建立微元，在网格线交点生成十字形RL电路，具体步骤为：首先，在边缘建立与直行区相同的细密网格线，然后在键合线落点、芯片和端子焊盘中心位置建立网格线，其余位置网格线由设定的最大间距确定。

4.根据权利要求1所述的功率半导体模块的寄生电感建模提取方法，其特征在于：所述步骤S3中的具体过程为：对于一个有x个并联芯片的半桥模块，将上下管芯片的漏极电极D1x和D2x，源极电极S1x和S2x、门极电极G1x和G2x，以及模块源极驱动端子S1和S2作为激励端口，从而将模块的离散电路划分为正极POS、交流AC、负极NEG、上管门极G1和下管门极G2五个子网络，并分别将模块正极功率端子DC+、交流功率端子AC、负极功率端子DC、以及上管门极驱动端子G1和下管门极驱动端子G2作为子网络的参考节点。

5.根据权利要求1所述的功率半导体模块的寄生电感建模提取方法，其特征在于：所述步骤S4中的具体求解过程为：对由子网络组成的离散电路矩阵进行预处理分解，公式为：

其中，左边的离散电路的电路矩阵由微元阻抗矩阵Z和电路关联矩阵A组成，右边部分为分解出的上三角矩阵L和下三角矩阵U；

然后，依次在芯片的漏极、源极和门极节点，以及模块源极驱动端子施加单位电流激励，求解电路响应，公式为：

Ly＝[0 I_S]^T

U[I_b V_n]^T＝y

其中，I_s为施加的激励源向量，I_b和V_n分别为求得的微元电流和节点电压，选取上述端口的电压响应可求得芯片端口阻抗矩阵。

6.根据权利要求1所述的功率半导体模块的寄生电感建模提取方法，其特征在于：所述步骤S5中的具体计算过程为：对于上管的并联芯片，有三类并联端口，分别为漏极并联端口D1x，源极并联端口S1x和栅极并联端口G1x，对应的端口阻抗矩阵分别为Z_D1x、Z_S1x和Z_G1x；并联芯片x的漏极线路电感由以下公式计算：

其中，Z_D1x为Z_D1x矩阵中x芯片对应的对角元元素，f为求解频率；

并联芯片x的栅极驱动线路电感由以下公式计算：

其中，Z_G1x为Z_G1x矩阵中x芯片对应的对角元元素；

并联芯片x的源极驱动线路电感由以下公式计算：

L_S1x,S1＝L_S1x,AC+L_S1,AC-2M_S1x,S1

其中，L_S1x,AC和L_S1,AC分别为芯片源极电极S1x和模块驱动源极端子S1至模块交流功率端子AC的自感，M_S1x,S1为L_S1x,AC和L_S1,AC间的互感，L_S1x,AC、L_S1,AC和M_S1x,S1分别由以下公式计算：

其中，Z_S1x为Z_S1x矩阵中x芯片对应的对角元元素，Z_S1为端口阻抗矩阵中源极驱动端子对应的对角元元素，Z_S1x-S1为端口阻抗矩阵中x芯片对应的源极驱动端子端口元素。

7.根据权利要求1所述的功率半导体模块的寄生电感建模提取方法，其特征在于：所述步骤S6中提取换流电感的具体计算过程为：首先，基于端口阻抗矩阵，将所有芯片的漏极与源极端口设置为理想连接，可生成以下关联矩阵A_a和阻抗矩阵Z：

A_a＝[diag(A_POS,A_AC,A_NEG)A_DS]，

其中，A_a虚线左边部分为正极端子DC+、交流输出端子AC和负极端子DC-所在子网络的关联矩阵，其芯片端口部分为单位阵，参考节点部分为全-1向量；右边部分A_DS描述漏源极引入的新支路，设置漏极节点为1，源极节点为-1；

然后，以负极端口为参考节点，在正极端口施加单位激励I_DC+，使用节点分析法求正极端口的电压响应V_DC+换流通路电感，公式如下：

其中，f为激励频率。

Images