CN113055028A - Ldpc解码方法、解码器、解码装置及存储介质 - Google Patents

Ldpc解码方法、解码器、解码装置及存储介质 Download PDF

Info

Publication number
CN113055028A
CN113055028A CN202110292946.XA CN202110292946A CN113055028A CN 113055028 A CN113055028 A CN 113055028A CN 202110292946 A CN202110292946 A CN 202110292946A CN 113055028 A CN113055028 A CN 113055028A
Authority
CN
China
Prior art keywords
information
minimum value
ldpc
node
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110292946.XA
Other languages
English (en)
Other versions
CN113055028B (zh
Inventor
刘晓健
王嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Dera Technology Co Ltd
Original Assignee
Beijing Dera Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Dera Technology Co Ltd filed Critical Beijing Dera Technology Co Ltd
Priority to CN202110292946.XA priority Critical patent/CN113055028B/zh
Publication of CN113055028A publication Critical patent/CN113055028A/zh
Application granted granted Critical
Publication of CN113055028B publication Critical patent/CN113055028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请涉及一种LDPC解码方法、解码器、解码装置及存储介质，所述LDPC解码方法包括：在当前LDPC解码迭代中，对于每个校验节点，根据预设的第一幅度和第二幅度分别限制目标信息模值的最小值和次小值；所述目标信息模值为与该校验节点相邻变量节点传递给该校验节点的信息模值；根据限制的次小值向预先标记的目标相邻变量节点传递信息；根据限制的最小值向其余相邻变量节点传递信息。本申请在保持LDPC解码器纠错能力的基础上，可以有效减少解码器的位宽。

Description

LDPC解码方法、解码器、解码装置及存储介质
技术领域
本申请涉及数据通信领域，具体涉及一种LDPC解码方法、解码器、解码装置及存储介质。
背景技术
低密度奇偶校验码(Low-Density Parity-Check Codes，LDPC)在纠错能力、译码吞吐率和算法复杂度等关键指标上具备良好的综合性能，在2000年以后被广泛应用于移动、固网标准，同时也是当前固态存储控制器的主流纠错码。
LDPC码可以用校验矩阵来定义。每一个奇偶校验矩阵H，存在一个对应的Tanner二分图(bipartitle Tanner graph)。Tanner二分图中包含两种节点：变量节点(VariableNode，VN)和校验节点(Check Node，CN)。每个VN代表H中的一列，每个CN则表示H的一行；当H中某行某列的元素为1时，Tanner二分图中对应的VN和CN用一条“边”连接。图1给出了一个奇偶校验矩阵H到Tanner图的映射实例。
LDPC的译码算法的演变大致经历了从和积(sum product)算法，到对数域的belief propagation(log BP)，再到最小和(min-sum)算法及其各种变形。在这个过程中，校验节点运算中复杂的乘法运算首先被简化为更为简单的对数和加法运算，使得LDPC在不损失纠错能力的同时，第一次具备了在芯片上实现的可能性；接着，对数和加法运算被更为简单的最小、次小排序算法替代，虽然损失了少许纠错性能，但也使得算法对信道参数的估计不再敏感。因此，目前大多数LDPC译码器使用的都是由min-sum衍生出的各种算法。
位宽(包括输入信息的位宽和内部运算的位宽)和纠错能力是min-sum算法类解码器设计时必须重点考虑的两个因素。通常，位宽越小，解码器在复杂度、功耗、吞吐率方面的性能越优秀，但纠错能力也会出现相应的下降。尤其当位宽减少到一定值后，纠错能力会出现剧烈的恶化。如何既能有效减少min-sum类解码器位宽，又能尽量保持纠错能力，现有技术未给出有效的解决方案。
发明内容
本发明实施例中提供一种LDPC解码方法、解码器、解码装置及存储介质，用以至少在保持LDPC解码器纠错能力的基础上，减少解码器的位宽。
第一方面，本发明提供一种低密度奇偶校验码LDPC解码方法，所述LDPC解码方法包括：
在当前LDPC解码迭代中，对于每个校验节点，根据预设的第一幅度和第二幅度分别限制目标信息模值的最小值和次小值；所述目标信息模值为与该校验节点相邻变量节点传递给该校验节点的信息模值；
根据限制的次小值向预先标记的目标相邻变量节点传递信息；
根据限制的最小值向其余相邻变量节点传递信息，所述目标相邻变量节点和所述其余相邻变量节点构成所述相邻变量节点集合。
可选的，所述根据限制的次小值向预先标记的目标相邻变量节点传递信息之前，包括：
在所述目标信息模值中确定出信息模值的最小值和次小值；
从所述相邻变量节点集合中的所述信息模值的最小值对应的变量节点中，根据预设的标记数量标记出目标相邻变量节点。
可选的，所述标记数量小于所述信息模值的最小值对应的变量节点的数量。
可选的，所述第二幅度大于所述第一幅度。
可选的，在根据预设的标记数量标记出目标相邻变量节点时，按照以下1种或多种方式进行标记：
随机选取；
根据所述LDPC中奇偶校验矩阵的列重；
根据输入对数似然比LLR的幅度；
根据所述LDPC中奇偶校验矩阵的列编号顺序。
可选的，所述LDPC解码方法还包括：
所述次小值对应的信息模值经过所述第二幅度限制后的位宽不超过LDPC解码器的输入位宽。
可选的，所述根据限制的次小值向预先标记的目标相邻变量节点传递信息；根据限制的最小值向其余相邻变量节点传递信息，包括：
根据当前LDPC解码迭代中该校验节点向目标相邻变量节点传递信息的符号和所述限制的次小值向所述目标相邻变量节点传递信息；
根据当前LDPC解码迭代中该校验节点向其余相邻变量节点传递信息的符号和所述限制的最小值向所述其余相邻变量节点传递信息。
第二方面，本发明提供一种低密度奇偶校验码LDPC解码器，所述LDPC解码器包括：
限幅模块，用于在当前LDPC解码迭代中，对于每个校验节点，根据预设的第一幅度和第二幅度分别限制目标信息模值的最小值和次小值；所述目标信息模值为与该校验节点相邻变量节点传递给该校验节点的信息模值；
校验节点传递信息模块，用于根据限制的次小值向预先标记的目标相邻变量节点传递信息；根据限制的最小值向其余相邻变量节点传递信息，所述目标相邻变量节点和所述其余相邻变量节点构成所述相邻变量节点集合。
第三方面，本发明提供一种低密度奇偶校验码LDPC解码装置，所述LDPC解码装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；
所述计算机程序被所述处理器执行时实现如上任一项所述的低密度奇偶校验码LDPC解码方法的步骤。
第四方面，本发明提供一种计算机可读存储介质，所述计算机可读存储介质上存储有低密度奇偶校验码LDPC解码程序，所述低密度奇偶校验码LDPC解码程序被处理器执行时实现如上任一项所述的低密度奇偶校验码LDPC解码方法的步骤。
本本发明各实施例在保持LDPC解码器纠错能力的基础上，可以有效减少解码器的位宽。例如，可以使得min-sum类算法在相同的输入位宽条件下，内部位宽能降低至少1个比特，且不会对纠错能力造成负面影响；非常适合需要低功耗、大吞吐率的芯片算法实现。
附图说明
图1是奇偶校验矩阵H到Tanner图的映射实例示意图；
图2是根据本发明实施例的一种LDPC解码方法的流程图；
图3是normalized min-sum一次LDPC解码迭代的流程图；
图4是row-layered min-sum一次LDPC解码迭代的流程图；
图5是根据本发明实施例的硬判决译码性能对比图；
图6是根据本发明实施例的软判决译码性能对比图；
图7是根据本发明实施例的一种LDPC解码器的结构框图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细描述，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
实施例一
本发明实施例提供一种低密度奇偶校验码LDPC解码方法，如图2所示，所述LDPC解码方法包括：
S101，在当前LDPC解码迭代中，对于每个校验节点，根据预设的第一幅度和第二幅度分别限制目标信息模值的最小值和次小值；所述目标信息模值为与该校验节点相邻变量节点传递给该校验节点的信息模值；
S102，根据限制的次小值向预先标记的目标相邻变量节点传递信息；
S103，根据限制的最小值向其余相邻变量节点传递信息，所述目标相邻变量节点和所述其余相邻变量节点构成所述相邻变量节点集合。
本发明实施例提出了一种简单、通用有效的、适用于低位宽min-sum类低位宽解码器的解决方法；本发明实施例可以用于min-sum类算法的主要分支，例如normalize min-sum算法、column layered min-sum算法、row-layered min-sum算法等。本本发明实施例可以使得min-sum类算法在相同的输入位宽条件下，内部位宽能降低至少1个比特，且不会对纠错能力造成负面影响；非常适合需要低功耗、大吞吐率的芯片算法实现。
以下通过normalized min-sum算法和row-layered min-sum算法为例，描述本发明实施例的发明点。本发明实施例主要集中在校验节点向变量节点传递信息更新(CNupdate，CNU)的改进，而其他算法如column layered min-sum算法和在CN节点的计算上与该算法基本相同。
首先介绍normalized min-sum算法的原理。
1.初始化：所有校验节点CN信息清零，变量节点VN信息置为输入LLR(log-likelihood ratio，对数似然比)。
2.校验节点向变量节点传递信息(CNU)
a)符号计算
第m个CN向第n’个VN传递信息的正负极性(符号)计算如下。假设参与该CN的其他VN极性都正确的情况下，使得校验式成立时第n’个VN的极性为：
Figure BDA0002983128840000051
其中H(m)表示与第m个CN相邻的VN集合,
Figure BDA0002983128840000052
表示变量节点n’传递给第m校验节点的信息。
b)幅值计算
第m个CN向第n’个相邻VN传递信息的幅值为，去除了第n’个相邻VN以外的其他相邻VN信息模值中的最小值，并乘以修正因子α，即
Figure BDA0002983128840000061
校验节点向变量节点传递信息L_rm，n′完整的计算公式如下：
Figure BDA0002983128840000062
3.变量节点向校验节点传递信息(VNU)
a)VN收集所有来自相邻CN的信息，并与输入LLR相加
sum_lrn＝L_cn+∑m∈H(n)L_rm，n (2)
其中L_cn表示第n个VN的输入LLR，H(n)表示和它相邻的CN集合。
b)计算传递给其相邻的CN的信息
Figure BDA0002983128840000063
意义：传递给第m个CN的信息取决于上次LDPC解码迭代与该VN相邻的其他CN的信息，及输入的LLR。
该算法一次LDPC解码迭代的实施过程可以用图3表示，用公式(2)进行符号判决，获得本次迭代的译码输出，然后用奇偶校验矩阵H进行校验，如果校验通过则终止迭代，否则继续下一次迭代，直至达到最大迭代次数或校验通过。
row-layered min-sum算法在迭代顺序上对normalized min-sum进行了改进。每执行完一层VNU，就更新与这些VN相邻的CN节点的CNU。这里的“一层”既可以是奇偶校验矩阵H中的一行，也可以是互相正交的数行(用这些行组成的子矩阵的任意一列的列重不超过1)。这样，下一层的VNU就可以提前得到部分更新(传递)的信息，从而加快迭代收敛的速度。如图4所示，每层的LDPC解码迭代步骤如下。
1.第t次迭代、第k层的VNU
Figure BDA0002983128840000064
2.第t次迭代、第k层的CNU
Figure BDA0002983128840000065
3.更新相关的比特信息：
Figure BDA0002983128840000071
本发明实施例主要对公式(1)(5)进行改进，公式(5)可以改写为如下形式：
Figure BDA0002983128840000072
其中，sub_min()表示次小值运算，min()表示最小值运算。在实际方案中，公式(7)等效于在所有与该CNU相关的LDPC解码迭代信息模值
Figure BDA0002983128840000073
中，找出最小值和次小值，如果第n’个VN的信息模任
Figure BDA0002983128840000074
恰巧为最小值，则当前LDPC解码迭代
Figure BDA0002983128840000075
的信息幅值取次小值，否则，取最小值。
现有技术中，当解码器宽位较小时，上述最小值可能等于次小值，从而使得该CN传递出去的信息幅值都一样；另外，随着迭代的增加，VNU输出的信息模值
Figure BDA0002983128840000076
会逐渐增加，但由于解码器位宽的限制，其模值会很快饱和，导致最小值和次小值的差别难以分辨。以上两种现象都会导致纠错能力的下降。
基于此，本发明实施例对每个CN进行CNU时，如果存在多个相邻VN节点的信息模值都是最小值，则会标记其中的一个VN节点的位置，并采用以下的公式计算
Figure BDA0002983128840000077
Figure BDA0002983128840000081
也就是说，对于被标记的“最小值”位置的相邻VN节点，CN节点向其更新信息(传递信息)的幅值取次小值，至于其余相邻VN节点，CN向其更新信息的幅值都取最小值。即，所述根据限制的次小值向预先标记的目标相邻变量节点传递信息；根据限制的最小值向其余相邻变量节点传递信息，包括：
根据当前LDPC解码迭代中该校验节点向目标相邻变量节点传递信息的符号和所述限制的次小值向所述目标相邻变量节点传递信息；
根据当前LDPC解码迭代中该校验节点向其余相邻变量节点传递信息的符号和所述限制的最小值向所述其余相邻变量节点传递信息。
可选的，所述根据限制的次小值向预先标记的目标相邻变量节点传递信息之前，包括：
在所述目标信息模值中确定出信息模值的最小值和次小值；
从所述相邻变量节点集合中的所述信息模值的最小值对应的变量节点中，根据预设的标记数量标记出目标相邻变量节点。其中标记的规则可以是随机地从多个最小值中选择，也可以按照其他方法确定。例如，按照以下1种或多种方式进行标记：
随机选取；
根据所述LDPC中奇偶校验矩阵的列重；
根据输入对数似然比LLR的幅度；
根据所述LDPC中奇偶校验矩阵的列编号顺序。
在一些实施方式中，所述标记数量小于所述信息模值的最小值对应的变量节点的数量。例如1个。对被标记位置的VN节点和其他VN节点，CN节点向其更新的信息采用不同的幅度限制，并且被标记位置的限幅幅度要大于其他节点的。例如，最小值和次小值采用不同的限幅，其中所述第二幅度MAX2大于所述第一幅度MAX1。具体的，
Figure BDA0002983128840000091
其中，0<MAX1<MAX2。
在一些实施方式中，所述LDPC解码方法还包括：所述次小值对应的信息模值经过所述第二幅度限制后的位宽不超过LDPC解码器的输入位宽(含符号位)。
上述特征的好处表现在两点：
首先，通过限幅可以减少解码器内部计算和存储单元的位宽，降低芯片的设计难度和成本.
其次，当解码器输入位宽不低于5比特时，纠错能力不会下降；而当解码器输入位宽低于5比特时，该方案可以明显提升纠错能力。原因在于限幅以后，随着迭代的增加，公式(2)或(6)的幅值增长速度放慢，减缓了其饱和失真的速度。并且，通过设置不同的限幅幅度MAX1和MAX2，强制CNU的输出在幅度上有差别，这在解码器输入位宽较低的情况下，进一步提高了输出信息的可靠度分辨率。
下面用一个算例来加以说明：
假设最下值和次小值的限幅分别是MAX1＝2和MAX2＝7，某个CNU过程中排序得到的最小值和次小值都是6，则限幅后的最小值和次小值分别变为2和6，并且模值为6的信息只会传给少数几个被标记的VN节点。
本发明实施例适用于Min-sum类算法，每个CN节点执行CNU操作时，对CN节点传递的信息的两种幅值进行不同的限幅(即规定最大值的上限)，且次小值的信息仅传递给1个或者少数几个相邻的VN节点。其中被标记的VN节点既可以是随机选取的，也可以是按照某些规则选择的，例如奇偶校验矩阵H的列重，或输入LLR的幅度等；进一步，被标记的VN节点数量可以随着迭代次数、各层的位置、H的行重等进行调整。最小值和次小值采用不同的最大值进行限幅。次小值对应的信息模值，经限幅后的位宽不用超过解码器的输入位宽(含符号位)，但最小值的限幅必须小于次小值限幅的幅值。
图5显示了本发明和原始算法的在硬判决译码时性能对比，采用LDPC码长度为4KB，码率为0.9，解码算法为row-layered min-sum算法。所谓的硬判决是指输入解码器的LLR只有正负极性，而没有幅度信息的情况。图中的横坐标表示RBER(raw bit errorrate)，即硬判决序列的错误率；纵坐标表示解码器的误帧率(frame error rate，简称FER)；图例中的HD表示硬判决译码，两个数字分别表示解码器的输入位宽和内部最大位宽；“our”表示采用本发明实施例的算法。
由图可见，当输入位宽为5bit时，采用本发明实施例的算法与原算法性能相当；当输入位宽减少到4比特后，本发明实施例的算法开始优于原算法；当输入位宽减少到3比特后，本发明实施例的算法的性能远远优于原始算法。此外，本发明实施例的算法在测量区间内都没有出现误码平层(error floor)现象。
图6显示了软判决译码时的性能对比。软判决意味着输入LLR除了正负号，还有幅度来表示输入信息的可靠度。与硬判决译码类似，本发明实施例的算法在相同的输入位宽条件下，能够取得不差于原算法的纠错能力。
本发明实施例中Row-layered min-sum解码器的输入位宽为A bit时，通常解码器的内部位宽不能低于(2＝A+2)bit才能保证纠错能力明显下降。本发明实施例可以在保持纠错能力不低于原算法的前提下，将内部位宽减少至(A+1)bit，即减少一个比特。其中，当输入位宽不大于4bit时，本发明实施例可以明显减缓原算法在纠错能力上的急剧恶化。
实施例二
本发明实施例提供一种低密度奇偶校验码LDPC解码器，如图7所示，所述LDPC解码器包括：
限幅模块20，用于在当前LDPC解码迭代中，对于每个校验节点，根据预设的第一幅度和第二幅度分别限制目标信息模值的最小值和次小值；所述目标信息模值为与该校验节点相邻变量节点传递给该校验节点的信息模值；
校验节点传递信息模块40，用于根据限制的次小值向预先标记的目标相邻变量节点传递信息；根据限制的最小值向其余相邻变量节点传递信息，所述目标相邻变量节点和所述其余相邻变量节点构成所述相邻变量节点集合；具体用于根据当前LDPC解码迭代中该校验节点向目标相邻变量节点传递信息的符号和所述限制的次小值向所述目标相邻变量节点传递信息；根据当前LDPC解码迭代中该校验节点向其余相邻变量节点传递信息的符号和所述限制的最小值向所述其余相邻变量节点传递信息。。
本发明实施例提出了一种简单、通用有效的、适用于低位宽min-sum类低位宽解码器的解决方案；本发明实施例可以用于min-sum类算法的主要分支，例如normalize min-sum算法、column layered min-sum算法、row-layered min-sum算法等。本本发明实施例可以使得min-sum类算法在相同的输入位宽条件下，内部位宽能降低至少1个比特，且不会对纠错能力造成负面影响；非常适合需要低功耗、大吞吐率的芯片算法实现。
在一些实施方式中，所述根据限制的次小值向预先标记的目标相邻变量节点传递信息之前，包括：
在所述目标信息模值中确定出信息模值的最小值和次小值；
从所述相邻变量节点集合中的所述信息模值的最小值对应的变量节点中，根据预设的标记数量标记出目标相邻变量节点。
可选的，所述标记数量小于所述信息模值的最小值对应的变量节点的数量。所述第二幅度大于所述第一幅度。在根据预设的标记数量标记出目标相邻变量节点时，按照以下1种或多种方式进行标记：
随机选取；
根据所述LDPC中奇偶校验矩阵的列重；
根据输入对数似然比LLR的幅度；
根据所述LDPC中奇偶校验矩阵的列编号顺序。
在一些实施方式中，其中，所述次小值对应的信息模值经过所述第二幅度限制后的位宽不超过LDPC解码器的输入位宽。
本发明实施例适用于Min-sum类算法，每个CN节点执行CNU操作时，对CN节点传递的信息的两种幅值进行不同的限幅(即规定最大值的上限)，且次小值的信息仅传递给1个或者少数几个相邻的VN节点。其中被标记的VN节点既可以是随机选取的，也可以是按照某些规则选择的，例如奇偶校验矩阵H的列重，或输入LLR的幅度等；进一步，被标记的VN节点数量可以随着迭代次数、各层的位置、H的行重等进行调整。最小值和次小值采用不同的最大值进行限幅。次小值对应的信息模值，经限幅后的位宽不用超过解码器的输入位宽(含符号位)，但最小值的限幅必须小于比次小值限幅的幅值。
实施例三
本发明实施例提供一种低密度奇偶校验码LDPC解码装置，所述LDPC解码装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；
所述计算机程序被所述处理器执行时实现如实施例一中任一项所述的低密度奇偶校验码LDPC解码方法的步骤。
实施例四
本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有低密度奇偶校验码LDPC解码程序，所述低密度奇偶校验码LDPC解码程序被处理器执行时实现如实施例一中任一项所述的低密度奇偶校验码LDPC解码方法的步骤。
在具体实现过程中实施例二至实施例四可以参阅实施例一，具有相应的技术效果。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种低密度奇偶校验码LDPC解码方法，其特征在于，所述LDPC解码方法包括：
在当前LDPC解码迭代中，对于每个校验节点，根据预设的第一幅度和第二幅度分别限制目标信息模值的最小值和次小值；所述目标信息模值为与该校验节点相邻变量节点传递给该校验节点的信息模值；
根据限制的次小值向预先标记的目标相邻变量节点传递信息；
根据限制的最小值向其余相邻变量节点传递信息，所述目标相邻变量节点和所述其余相邻变量节点构成所述相邻变量节点集合。
2.根据权利要求1所述的LDPC解码方法，其特征在于，所述根据限制的次小值向预先标记的目标相邻变量节点传递信息之前，包括：
在所述目标信息模值中确定出信息模值的最小值和次小值；
从所述相邻变量节点集合中的所述信息模值的最小值对应的变量节点中，根据预设的标记数量标记出目标相邻变量节点。
3.根据权利要求2所述的LDPC解码方法，其特征在于，所述标记数量小于所述信息模值的最小值对应的变量节点的数量。
4.根据权利要求2所述的LDPC解码方法，其特征在于，所述第二幅度大于所述第一幅度。
5.根据权利要求2所述的LDPC解码方法，其特征在于，在根据预设的标记数量标记出目标相邻变量节点时，按照以下1种或多种方式进行标记：
随机选取；
根据所述LDPC中奇偶校验矩阵的列重；
根据输入对数似然比LLR的幅度；
根据所述LDPC中奇偶校验矩阵的列编号顺序。
6.根据权利要求1所述的LDPC解码方法，其特征在于，所述LDPC解码方法还包括：
所述次小值对应的信息模值经过所述第二幅度限制后的位宽不超过LDPC解码器的输入位宽。
7.根据权利要求1-6中任意一项所述的LDPC解码方法，其特征在于，所述根据限制的次小值向预先标记的目标相邻变量节点传递信息；根据限制的最小值向其余相邻变量节点传递信息，包括：
根据当前LDPC解码迭代中该校验节点向目标相邻变量节点传递信息的符号和所述限制的次小值向所述目标相邻变量节点传递信息；
根据当前LDPC解码迭代中该校验节点向其余相邻变量节点传递信息的符号和所述限制的最小值向所述其余相邻变量节点传递信息。
8.一种低密度奇偶校验码LDPC解码器，其特征在于，所述LDPC解码器包括：
限幅模块，用于在当前LDPC解码迭代中，对于每个校验节点，根据预设的第一幅度和第二幅度分别限制目标信息模值的最小值和次小值；所述目标信息模值为与该校验节点相邻变量节点传递给该校验节点的信息模值；
校验节点传递信息模块，用于根据限制的次小值向预先标记的目标相邻变量节点传递信息；根据限制的最小值向其余相邻变量节点传递信息，所述目标相邻变量节点和所述其余相邻变量节点构成所述相邻变量节点集合。
9.一种低密度奇偶校验码LDPC解码装置，其特征在于，所述LDPC解码装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；
所述计算机程序被所述处理器执行时实现如权利要求1-7中任一项所述的低密度奇偶校验码LDPC解码方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有低密度奇偶校验码LDPC解码程序，所述低密度奇偶校验码LDPC解码程序被处理器执行时实现如权利要求1-7中任一项所述的低密度奇偶校验码LDPC解码方法的步骤。
CN202110292946.XA 2021-03-18 2021-03-18 Ldpc解码方法、解码器、解码装置及存储介质 Active CN113055028B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110292946.XA CN113055028B (zh) 2021-03-18 2021-03-18 Ldpc解码方法、解码器、解码装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110292946.XA CN113055028B (zh) 2021-03-18 2021-03-18 Ldpc解码方法、解码器、解码装置及存储介质

Publications (2)

Publication Number Publication Date
CN113055028A true CN113055028A (zh) 2021-06-29
CN113055028B CN113055028B (zh) 2022-05-17

Family

ID=76513701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110292946.XA Active CN113055028B (zh) 2021-03-18 2021-03-18 Ldpc解码方法、解码器、解码装置及存储介质

Country Status (1)

Country Link
CN (1) CN113055028B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114142871A (zh) * 2021-12-03 2022-03-04 北京得瑞领新科技有限公司 一种可提前终止迭代的增量计算的ldpc校验方法及装置
CN114421973A (zh) * 2022-03-28 2022-04-29 北京得瑞领新科技有限公司 Ldpc译码器的译码方法和系统

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534166A (zh) * 2008-03-10 2009-09-16 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
CN101577555A (zh) * 2009-06-17 2009-11-11 清华大学 Ldpc译码中的最小值比较方法及其实现装置
CN101854177A (zh) * 2009-04-01 2010-10-06 中国科学院微电子研究所 一种高吞吐率的ldpc译码器
US20140053037A1 (en) * 2012-08-17 2014-02-20 Lsi Corporation Multi-Level LDPC Layered Decoder With Out-Of-Order Processing
US20140068381A1 (en) * 2012-09-04 2014-03-06 Lsi Corporation LDPC Decoder Irregular Decoding of Regular Codes
CN104518801A (zh) * 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
CN105991141A (zh) * 2015-02-15 2016-10-05 上海高清数字科技产业有限公司 Ldpc译码方法
CN106547492A (zh) * 2016-12-08 2017-03-29 北京得瑞领新科技有限公司 一种nand闪存设备的操作指令调度方法及装置
CN107872231A (zh) * 2016-09-28 2018-04-03 北京忆芯科技有限公司 Ldpc译码方法与装置
CN108365918A (zh) * 2018-01-04 2018-08-03 南京邮电大学 一种基于有效集中准则的多元ldpc码译码方法
CN108494412A (zh) * 2018-04-17 2018-09-04 国家新闻出版广电总局广播科学研究院 一种基于参数估计的多因子修正ldpc码译码方法及装置
CN110535475A (zh) * 2019-08-30 2019-12-03 哈尔滨工程大学 一种分层自适应归一化最小和译码算法
US20200177203A1 (en) * 2017-06-19 2020-06-04 Universite De Bretagne Sud Hybrid architectures for check node processing of extended min-sum (ems) decoding of non-binary ldpc codes
CN111384970A (zh) * 2018-12-29 2020-07-07 电信科学技术研究院有限公司 一种译码方法、装置及通信设备

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534166A (zh) * 2008-03-10 2009-09-16 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
CN101854177A (zh) * 2009-04-01 2010-10-06 中国科学院微电子研究所 一种高吞吐率的ldpc译码器
CN101577555A (zh) * 2009-06-17 2009-11-11 清华大学 Ldpc译码中的最小值比较方法及其实现装置
US20140053037A1 (en) * 2012-08-17 2014-02-20 Lsi Corporation Multi-Level LDPC Layered Decoder With Out-Of-Order Processing
US20140068381A1 (en) * 2012-09-04 2014-03-06 Lsi Corporation LDPC Decoder Irregular Decoding of Regular Codes
CN104518801A (zh) * 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
CN105991141A (zh) * 2015-02-15 2016-10-05 上海高清数字科技产业有限公司 Ldpc译码方法
CN107872231A (zh) * 2016-09-28 2018-04-03 北京忆芯科技有限公司 Ldpc译码方法与装置
CN106547492A (zh) * 2016-12-08 2017-03-29 北京得瑞领新科技有限公司 一种nand闪存设备的操作指令调度方法及装置
US20200177203A1 (en) * 2017-06-19 2020-06-04 Universite De Bretagne Sud Hybrid architectures for check node processing of extended min-sum (ems) decoding of non-binary ldpc codes
CN108365918A (zh) * 2018-01-04 2018-08-03 南京邮电大学 一种基于有效集中准则的多元ldpc码译码方法
CN108494412A (zh) * 2018-04-17 2018-09-04 国家新闻出版广电总局广播科学研究院 一种基于参数估计的多因子修正ldpc码译码方法及装置
CN111384970A (zh) * 2018-12-29 2020-07-07 电信科学技术研究院有限公司 一种译码方法、装置及通信设备
CN110535475A (zh) * 2019-08-30 2019-12-03 哈尔滨工程大学 一种分层自适应归一化最小和译码算法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
FERNANDO GUTIERREZ 等: "FPGA implementation of the parity check node for min-sum LDPC decoders", 《2012 VIII SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC》 *
MARCO FERRARI 等: "Thresholds of Absorbing Sets Under Scaled Min-Sum LDPC Decoding", 《IEEE TRANSACTIONS ON COMMUNICATIONS》 *
孙友明 等: "基于节点子集和k阶信息截断的多元LDPC译码算法", 《电子学报》 *
陈辉: "LDPC码校验矩阵构造及其译码算法研究", 《中国优秀博硕士学位论文全文数据库(硕士)》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114142871A (zh) * 2021-12-03 2022-03-04 北京得瑞领新科技有限公司 一种可提前终止迭代的增量计算的ldpc校验方法及装置
CN114421973A (zh) * 2022-03-28 2022-04-29 北京得瑞领新科技有限公司 Ldpc译码器的译码方法和系统

Also Published As

Publication number Publication date
CN113055028B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
JP6555759B2 (ja) 構造化されたｌｄｐｃのコーディング方法、デコーディング方法、コーディング装置及びデコーディング装置
US8370711B2 (en) Interruption criteria for block decoding
KR102347823B1 (ko) 구조화된 ldpc의 부호화 및 복호화 방법 및 장치
KR100804793B1 (ko) 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법
US20090319860A1 (en) Overcoming ldpc trapping sets by decoder reset
US10848183B2 (en) Method and apparatus for encoding and decoding low density parity check codes
CN113055028B (zh) Ldpc解码方法、解码器、解码装置及存储介质
US8726119B2 (en) Fast stochastic decode method for low density parity check code
WO2016112857A1 (zh) Ldpc码编码器和译码器
CN107919874B (zh) 校验子计算基本校验节点处理单元、方法及其计算机程序
KR20100022023A (ko) 메모리 효율적인 ｌｄｐｃ 디코딩
KR20090126829A (ko) 반복 복호 방법과 반복 복호 장치
US10637510B2 (en) Methods and devices for error correcting codes decoding
Cushon et al. High-throughput energy-efficient LDPC decoders using differential binary message passing
US9787326B2 (en) Method and apparatus for encoding and decoding low density parity check codes
Hatami et al. A threshold-based min-sum algorithm to lower the error floors of quantized LDPC decoders
KR102019893B1 (ko) 저밀도 패리티 검사 부호를 지원하는 통신 시스템에서 신호 수신 장치 및 방법
US20200091933A1 (en) Iterative decoding with early termination criterion that permits errors in redundancy part
Shen et al. Low-latency software successive cancellation list polar decoder using stage-located copy
CN112865812A (zh) 一种多元ldpc译码方法、计算机存储介质及计算机
Farsiabi et al. Error floor analysis of LDPC row layered decoders
US11962324B1 (en) Threshold-based min-sum algorithm to lower the error floors of quantized low-density parity-check decoders
CN113612485B (zh) 一种译码方法、译码装置、设备及存储装置
JP2016208309A (ja) 誤り訂正復号装置、受信装置及び誤り訂正復号方法
JP2008167357A (ja) 低密度パリティ検査符号データを復号する復号方法、装置及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant