CN113053430A - 能够调节数据和数据选通信号的定时的半导体设备 - Google Patents

能够调节数据和数据选通信号的定时的半导体设备 Download PDF

Info

Publication number
CN113053430A
CN113053430A CN202010703118.6A CN202010703118A CN113053430A CN 113053430 A CN113053430 A CN 113053430A CN 202010703118 A CN202010703118 A CN 202010703118A CN 113053430 A CN113053430 A CN 113053430A
Authority
CN
China
Prior art keywords
voltage
power supply
signal
data
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010703118.6A
Other languages
English (en)
Inventor
安顺成
孙琯琇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113053430A publication Critical patent/CN113053430A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

能够调节数据和数据选通信号的定时的半导体设备。一种半导体设备包括第一接收器、第二接收器、第一延迟线和第二延迟线。第一接收器使用第一电源电压来接收输入信号。第一延迟线基于第一延迟控制信号和第一互补延迟控制信号来延迟第一接收器的输出以生成接收的信号。第二接收器使用第二电源电压来接收时钟信号。第二延迟线基于第二延迟控制信号和第二互补延迟控制信号来延迟第二接收器的输出以生成接收的时钟信号。基于第一电源电压和第二电源电压来互补地改变第一延迟线和第二延迟线的延迟量。

Description

能够调节数据和数据选通信号的定时的半导体设备
技术领域
各种实施方式总体上涉及集成电路技术，更具体地，涉及一种可与时钟信号同步操作的半导体设备和半导体系统。
背景技术
电子装置可包括许多电子组件。例如，计算机系统可包括由半导体组成的大量半导体设备。构成计算机系统的半导体设备可在发送和接收时钟和数据时彼此通信。半导体设备可与时钟信号同步操作。半导体设备可发送和/或接收数据和数据选通信号，以便与其它半导体设备执行数据通信。数据选通信号可以是与发送数据的定时同步切换的时钟信号。因此，重要的是使数据和数据选通信号的定时匹配，使得半导体设备准确地发送和/或接收数据。然而，由于半导体设备的各种内部因素，在数据和数据选通信号的定时之间可能出现偏差。
发明内容
在实施方式中，一种半导体设备可包括第一接收器、第一延迟线、第二接收器、第二延迟线、第一电压检测电路和第二电压检测电路。第一接收器可被配置为使用第一电源电压来接收输入信号。第一延迟线可被配置为基于第一延迟控制信号和第一互补延迟控制信号来延迟第一接收器的输出，以生成接收的信号。第二接收器可被配置为使用第二电源电压来接收时钟信号。第二延迟线可被配置为基于第二延迟控制信号和第二互补延迟控制信号来延迟第二接收器的输出，以生成接收的时钟信号。第一电压检测电路可被配置为接收第一电源电压作为正输入信号，接收第二电源电压作为负输入信号，并且比较第一电源电压和第二电源电压的电平以生成第一延迟控制信号和第一互补延迟控制信号。第二电压检测电路可被配置为接收第二电源电压作为正输入信号，接收第一电源电压作为负输入信号，并且比较第一电源电压和第二电源电压的电平以生成第二延迟控制信号和第二互补延迟控制信号。
在实施方式中，一种半导体设备可包括数据接收器、第一延迟线、选通接收器和第二延迟线。数据接收器可被配置为从第一电源线接收第一电源电压并且接收数据信号。第一延迟线可被配置为可变地延迟接收的数据信号以生成延迟的数据信号。选通接收器可被配置为从第二电源线接收第二电源电压并且接收数据选通信号。第二延迟线可被配置为可变地延迟接收的数据选通信号以生成延迟的数据选通信号。基于第一电源电压和第二电源电压来与第二延迟线的延迟量互补地改变第一延迟线的延迟量。
附图说明
图1是示出根据实施方式的半导体设备的配置的图。
图2是示出图1所示的第一电压检测电路的配置的图。
图3是示出图1所示的第二电压检测电路的配置的图。
图4是示出根据实施方式的半导体设备的配置的图。
图5是示出根据实施方式的半导体系统的配置的图。
具体实施方式
图1是示出根据实施方式的半导体设备100的配置的图。参照图1，半导体设备100可接收输入信号IN和时钟信号CLK，并且基于输入信号IN和时钟信号CLK生成输出信号OUT。半导体设备100可延迟输入信号IN和时钟信号CLK，并且通过使延迟的输入信号与延迟的时钟信号同步来生成输出信号OUT。半导体设备100可使用不同的电源电压通过不同的路径接收输入信号IN和时钟信号CLK。输入信号IN可与时钟信号CLK同步接收。例如，输入信号IN的电平可在时钟信号CLK的边缘处改变。半导体设备100可使用第一电源电压V1接收输入信号IN，并且通过第一延迟路径来延迟输入信号IN。半导体设备100可使用第二电源电压V2接收时钟信号CLK，并且通过第二延迟路径来延迟时钟信号CLK。半导体设备100可通过与通过第二延迟路径延迟的时钟信号CLK同步对通过第一延迟路径延迟的输入信号IN进行采样来生成输出信号OUT。
半导体设备100可包括第一接收器111、第二接收器112、第一延迟线121和第二延迟线122。第一接收器111可接收输入信号IN。第一接收器111还可接收基准电压VREF。第一接收器111可通过对输入信号IN和基准电压VREF进行差分放大来生成放大的输入信号AIN。基准电压VREF可具有与输入信号IN摆动的范围的中间对应的电压电平。第一接收器111可使用第一电源电压V1接收输入信号IN。第一接收器111可接收第一电源电压V1和接地电压，并且将输入信号IN和基准电压VREF放大。第一接收器111可联接到第一电源线101，并且通过第一电源线101接收第一电源电压V1。第一电源线101可以是用于供应第一电源电压V1的电源网。
第二接收器112可接收时钟信号CLK。第二接收器112还可接收互补时钟信号CLKB。互补时钟信号CLKB可具有与时钟信号CLK相反的电压电平。第二接收器112可接收作为差分信号发送的时钟信号CLK和互补时钟信号CLKB。第二接收器112可通过对时钟信号CLK和互补时钟信号CLKB进行差分放大来生成放大的时钟信号ACLK。第二接收器112可使用第二电源电压V2接收时钟信号CLK。第二接收器112可接收第二电源电压V2和接地电压，并且将时钟信号CLK和互补时钟信号CLKB放大。第二接收器112可联接到第二电源线102，并且通过第二电源线102接收第二电源电压V2。第二电源线102可以是用于供应第二电源电压V2的电源网。第二电源线102可以是与第一电源线101分离的电源网。
第一延迟线121可联接到第一接收器111，并且接收第一接收器111的输出。第一延迟线121可以是用于延迟输入信号IN的第一延迟路径。第一延迟线121可通过延迟第一接收器111的输出来生成接收的输入信号RIN。第一延迟线121可通过可变地延迟放大的输入信号AIN来生成接收的输入信号RIN。第一延迟线121可联接到第一电源线101，并且通过从第一电源线101接收的第一电源电压V1来操作。第二延迟线122可联接到第二接收器112，并且接收第二接收器112的输出。第二延迟线122可以是用于延迟时钟信号CLK的第二延迟路径。第二延迟线122可通过延迟第二接收器112的输出来生成接收的时钟信号RCLK。第二延迟线122可通过可变地延迟放大的时钟信号ACLK来生成接收的时钟信号RCLK。第二延迟线122可联接到第一电源线101，并且通过从第一电源线101接收的第一电源电压V1来操作。
第一电源电压V1和第二电源电压V2可以是从外部电源电压生成的内部电压。第一电源电压V1和第二电源电压V2可被生成为具有基本上相同的电压电平。由于第一电源电压V1和第二电源电压V2通过不同的电源线供应，所以根据半导体设备100的操作环境，第一电源电压V1和第二电源电压V2可能难以保持相同的电压电平。当第一电源电压V1和第二电源电压V2没有保持相同的电平时，在接收的输入信号RIN与接收的时钟信号RCLK之间可能出现定时偏差。因此，尽管输入信号IN和时钟信号CLK以同步的定时输入到第一接收器111和第二接收器112，但是放大的输入信号AIN和放大的时钟信号ACLK可在不同的时间点生成。因此，在接收的输入信号RIN与接收的时钟信号RCLK之间可能出现相位差。第一电源电压V1与第二电源电压V2之间的相对电压电平差越大，定时偏差和/或相位差越大。当接收的输入信号RIN与接收的时钟信号RCLK之间的相位差增大时，半导体设备100可与接收的时钟信号RCLK同步减小用于采样接收的输入信号RIN的建立和保持时间。因此，半导体设备100可通过变化第一延迟线121和第二延迟线122的延迟量来补偿定时偏差和/或相位差。
半导体设备100可基于第一电源电压V1和第二电源电压V2来与第二延迟线122的延迟量互补地改变第一延迟线121的延迟量。可基于第一电源电压V1相对于第二电源电压V2的电压电平来改变第一延迟线121的延迟量。可根据第一电源电压V1是否具有高于或低于第二电源电压V2的电压电平来改变第一延迟线121的延迟量。可基于第二电源电压V2相对于第一电源电压V1的电压电平来改变第二延迟线122的延迟量。可根据第二电源电压V2是否具有高于或低于第一电源电压V1的电压电平来改变第二延迟线122的延迟量。
第一延迟线121可接收第一延迟控制信号DL1，并且可基于第一延迟控制信号DL1改变第一延迟线121的延迟量。可基于第一电源电压V1相对于第二电源电压V2的电压电平来生成第一延迟控制信号DL1。第一延迟线121还可接收第一互补延迟控制信号DL1B，并且可基于第一互补延迟控制信号DL1B与第一延迟控制信号DL1来改变第一延迟线121的延迟量。可基于第二电源电压V2相对于第一电源电压V1的电压电平来生成第一互补延迟控制信号DL1B。第一延迟线121的延迟量可基于第一延迟控制信号DL1而增大，并且基于第一互补延迟控制信号DL1B而减小。然而，根据第一延迟控制信号DL1和第一互补延迟控制信号DL1B改变第一延迟线121的延迟量的方法和/或操作不限于此。
第二延迟线122可接收第二延迟控制信号DL2，并且可基于第二延迟控制信号DL2来改变第二延迟线122的延迟量。可基于第二电源电压V2相对于第一电源电压V1的电压电平来生成第二延迟控制信号DL2。第二延迟线122还可接收第二互补延迟控制信号DL2B，并且可基于第二互补延迟控制信号DL2B与第二延迟控制信号DL2来改变第二延迟线122的延迟量。可基于第一电源电压V1相对于第二电源电压V2的电压电平来生成第二互补延迟控制信号DL2B。第二延迟线122的延迟量可基于第二延迟控制信号DL2而增大，并且基于第二互补延迟控制信号DL2B而减小。然而，根据第二延迟控制信号DL2和第二互补延迟控制信号DL2B改变第二延迟线122的延迟量的方法和/或操作不限于此。
第一延迟控制信号DL1、第一互补延迟控制信号DL1B、第二延迟控制信号DL2和第二互补延迟控制信号DL2B可以是模拟电压信号。第一延迟线121和第二延迟线122可以是电压控制的延迟线，并且可基于作为模拟电压信号的第一延迟控制信号DL1、第一互补延迟控制信号DL1B、第二延迟控制信号DL2和第二互补延迟控制信号DL2B来改变第一延迟线121和第二延迟线122的延迟量。在实施方式中，第一延迟线121和第二延迟线122可以是数字控制的延迟线。第一延迟线121和第二延迟线122可另外包括被配置为将作为模拟电压信号的第一延迟控制信号DL1、第一互补延迟控制信号DL1B、第二延迟控制信号DL2和第二互补延迟控制信号DL2B转换为数字信号的模数转换器。可基于数字信号来改变第一延迟线121和第二延迟线122的延迟量。
半导体设备100还可包括锁存电路130。锁存电路130可联接到第一延迟线121，并且接收从第一延迟线121输出的接收的输入信号RIN。锁存电路130可联接到第二延迟线122，并且接收从第二延迟线122输出的接收的时钟信号RCLK。锁存电路130可与接收的时钟信号RCLK同步地采样接收的输入信号RIN。锁存电路130可与接收的时钟信号RCLK同步地输出接收的输入信号RIN作为输出信号OUT。锁存电路130可通过其输入端子接收所接收的输入信号RIN，通过其时钟端子接收所接收的时钟信号RCLK，并且通过其输出端子输出输出信号OUT。锁存电路130可联接到第一电源线101，并且由通过第一电源线101接收的第一电源电压V1来操作。
半导体设备100还可包括第一电压检测电路141和第二电压检测电路142。第一电压检测电路141可基于第一电源电压V1和第二电源电压V2来生成第一延迟控制信号DL1和第一互补延迟控制信号DL1B。第一电压检测电路141可接收第一电源电压V1作为正输入信号，并且接收第二电源电压V2作为负输入信号。第一电压检测电路141可通过比较第一电源电压V1和第二电源电压V2的电压电平来生成第一延迟控制信号DL1和第一互补延迟控制信号DL1B。第二电压检测电路142可基于第一电源电压V1和第二电源电压V2来生成第二延迟控制信号DL2和第二互补延迟控制信号DL2B。第二电压检测电路142可接收第二电源电压V2作为正输入信号，并且接收第一电源电压V1作为负输入信号。第二电压检测电路142可通过比较第二电源电压V2和第一电源电压V1的电压电平来生成第二延迟控制信号DL2和第二互补延迟控制信号DL2B。第一电压检测电路141和第二电压检测电路142可具有相同的电路结构，并且互补地接收第一电源电压V1和第二电源电压V2。因此，第一延迟控制信号DL1可与第二延迟控制信号DL2具有互补关系，并且第一互补延迟控制信号DL1B可与第二互补延迟控制信号DL2B具有互补关系。
图2是示出图1所示的第一电压检测电路141的配置的图。参照图2，第一电压检测电路141可包括分压器211、分压器212、第一比较器221和第二比较器222。分压器211可接收第一电源电压V1，并且通过对第一电源电压V1进行分压来生成第一分压电压DV1。例如，第一分压电压DV1可具有与第一电源电压V1的一半对应的电压电平。分压器212可接收第二电源电压V2，并且通过对第二电源电压V2进行分压来生成第二分压电压DV2。例如，第二分压电压DV2可具有与第二电源电压V2的一半对应的电压电平。
第一比较器221可通过其正输入端子(+)接收第一分压电压DV1，并且通过其负输入端子(-)接收第二分压电压DV2。第一比较器221可通过比较第一分压电压DV1和第二分压电压DV2的电压电平来生成第一延迟控制信号DL1。第二比较器222可通过其正输入端子(+)接收第二分压电压DV2，并且通过其负输入端子(-)接收第一分压电压DV1。第二比较器222可通过比较第一分压电压DV1和第二分压电压DV2的电压电平来生成第一互补延迟控制信号DL1B。
图3是示出图1所示的第二电压检测电路142的配置的图。参照图2，第二电压检测电路142可包括分压器311、分压器312、第三比较器321和第四比较器322。分压器311可接收第一电源电压V1，并且通过对第一电源电压V1进行分压来生成第一分压电压DV1。分压器312可接收第二电源电压V2，并且通过对第二电源电压V2进行分压来生成第二分压电压DV2。在实施方式中，分压器可仅安装在第一电压检测电路141和第二电压检测电路142中的任一个中，并且第一至第四比较器221、222、321和322可被修改为共同接收第一分压电压DV1和第二分压电压DV2。在实施方式中，分压器可设置在第一电压检测电路141和第二电压检测电路142的外部，第一电压检测电路141可仅由第一比较器221和第二比较器222组成，并且第二电压检测电路142可仅由第三比较器321和第四比较器322组成。
第三比较器321可通过其正输入端子(+)接收第二分压电压DV2，并且通过其负输入端子(-)接收第一分压电压DV1。第三比较器321可通过比较第一分压电压DV1和第二分压电压DV2的电压电平来生成第二延迟控制信号DL2。由于第三比较器321以与第一比较器221相反的方式接收第一分压电压DV1和第二分压电压DV2，所以第二延迟控制信号DL2可与第一延迟控制信号DL1具有互补关系。第四比较器322可通过其正输入端子(+)接收第一分压电压DV1，并且通过其负输入端子(-)接收第二分压电压DV2。第四比较器322可通过比较第一分压电压DV1和第二分压电压DV2的电压电平来生成第二互补延迟控制信号DL2B。由于第四比较器322以与第二比较器222相反的方式接收第一分压电压DV1和第二分压电压DV2，所以第二互补延迟控制信号DL2B可与第一互补延迟控制信号DL1B具有互补关系。
图4是示出根据实施方式的半导体设备400的配置的图。参照图4，半导体设备400可从外部装置接收数据信号和数据选通信号并且生成内部数据信号。半导体设备400可包括第一数据焊盘401、第二数据焊盘402、第三数据焊盘403、第四数据焊盘404、第一选通焊盘405和第二选通焊盘406。第一数据焊盘401可联接到从外部装置发送第一数据信号DQ1的数据传输线，并且半导体设备400可通过第一数据焊盘401接收第一数据信号DQ1。第二数据焊盘402可联接到从外部装置发送第二数据信号DQ2的数据传输线，并且半导体设备400可通过第二数据焊盘402接收第二数据信号DQ2。第三数据焊盘403可联接到从外部装置发送第三数据信号DQ3的数据传输线，并且半导体设备400可通过第三数据焊盘403接收第三数据信号DQ3。第四数据焊盘404可联接到从外部装置发送第四数据信号DQ4的数据传输线，并且半导体设备400可通过第四数据焊盘404接收第四数据信号DQ4。图4示出半导体设备400通过四个数据焊盘接收四个数据信号，但本实施方式不限于此。包括在半导体设备400中的数据焊盘的数量和通过数据焊盘接收的数据信号的数量可被设定为8、16、32或更多。第一选通焊盘405可联接到从外部装置发送数据选通信号DQS的数据选通传输线，并且半导体设备400可通过第一选通焊盘405接收数据选通信号DQS。第二选通焊盘406可联接到从外部装置发送互补数据选通信号DQSB的数据选通传输线，并且半导体设备400可通过第二选通焊盘406接收互补数据选通信号DQSB。
半导体设备400可包括第一数据接收器411、第二数据接收器412、第三数据接收器413、第四数据接收器414和选通接收器415。第一数据接收器411可联接到第一数据焊盘401，并且通过第一数据焊盘401接收第一数据信号DQ1。第一数据接收器411可使用基准电压VREF来接收第一数据信号DQ1。基准电压VREF可具有与第一数据信号DQ1至第四数据信号DQ4摆动的范围的中间对应的电压电平。第二数据接收器412可联接到第二数据焊盘402，并且通过第二数据焊盘402接收第二数据信号DQ2。第二数据接收器412可使用基准电压VREF来接收第二数据信号DQ2。第三数据接收器413可联接到第三数据焊盘403，并且通过第三数据焊盘403接收第三数据信号DQ3。第三数据接收器413可使用基准电压VREF来接收第三数据信号DQ3。第四数据接收器414可联接到第四数据焊盘404，并且通过第四数据焊盘404接收第四数据信号DQ4。第四数据接收器414可使用基准电压VREF来接收第四数据信号DQ4。图1所示的第一接收器111可作为第一数据接收器411至第四数据接收器414中的每一个来应用。第一数据接收器411至第四数据接收器414可通过供应给其的第一电源电压V1来操作。选通接收器415可联接到第一选通焊盘405和第二选通焊盘406，并且接收数据选通信号DQS和互补数据选通信号DQSB。选通接收器415可通过对数据选通信号DQS和互补数据选通信号DQSB进行差分放大来接收数据选通信号DQS。图1所示的第二接收器112可作为选通接收器415来应用。选通接收器415可通过供应给其的第二电源电压V2来操作。
半导体设备400可包括第一中继器421、第二中继器422、第三中继器423、第四中继器424、第五中继器425、第六中继器426、第一延迟线431、第二延迟线432、第三延迟线433、第四延迟线434、第五延迟线435和第六延迟线436。第一延迟线431至第四延迟线434可用作数据延迟线，并且第五延迟线435和第六延迟线436可用作选通延迟线。第一中继器421和第一延迟线431可用作第一数据信号DQ1的延迟路径。第一中继器421可驱动通过第一数据接收器411接收的第一数据信号DQ1，并且第一延迟线431可通过延迟第一数据信号DQ1来生成第一延迟数据信号DDQ1。第二中继器422和第二延迟线432可用作第二数据信号DQ2的延迟路径。第二中继器422可驱动通过第二数据接收器412接收的第二数据信号DQ2，并且第二延迟线432可通过延迟第二数据信号DQ2来生成第二延迟数据信号DDQ2。第三中继器423和第三延迟线433可用作第三数据信号DQ3的延迟路径。第三中继器423可驱动通过第三数据接收器413接收的第三数据信号DQ3，并且第三延迟线433可通过延迟第三数据信号DQ3来生成第三延迟数据信号DDQ3。第四中继器424和第四延迟线434可用作第四数据信号DQ4的延迟路径。第四中继器424可驱动通过第四数据接收器414接收的第四数据信号DQ4，并且第四延迟线434可通过延迟第四数据信号DQ4来生成第四延迟数据信号DDQ4。第五中继器425、第六中继器426、第五延迟线435和第六延迟线436可用作数据选通信号DQS的延迟路径。第五中继器425和第六中继器426中的每一个可驱动数据选通信号DQS，并且第五延迟线43和第六延迟线436中的每一个可通过延迟数据选通信号DQS来生成延迟的数据选通信号DDQS。
半导体设备400可包括第一锁存电路441、第二锁存电路442、第三锁存电路443和第四锁存电路444。第一锁存电路441可联接到第一延迟线431和第五延迟线435，从第一延迟线431接收第一延迟数据信号DDQ1，并且从第五延迟线435接收延迟的数据选通信号DDQS。第一锁存电路441可与延迟的数据选通信号DDQS同步对第一延迟数据信号DDQ1进行采样，并且输出采样的信号作为第一内部数据信号DI1。第二锁存电路442可联接到第二延迟线432和第五延迟线435，从第二延迟线432接收第二延迟数据信号DDQ2，并且从第五延迟线435接收延迟的数据选通信号DDQS。第二锁存电路442可与延迟的数据选通信号DDQS同步对第二延迟数据信号DDQ2进行采样，并且输出采样的信号作为第二内部数据信号DI2。第三锁存电路443可联接到第三延迟线433和第六延迟线436，从第三延迟线433接收第三延迟数据信号DDQ3，并且从第六延迟线436接收延迟的数据选通信号DDQS。第三锁存电路443可与延迟的数据选通信号DDQS同步对第三延迟数据信号DDQ3进行采样，并且输出采样的信号作为第三内部数据信号DI3。第四锁存电路444可联接到第四延迟线434和第六延迟线436，从第四延迟线434接收第四延迟数据信号DDQ4，并且从第六延迟线436接收延迟的数据选通信号DDQS。第四锁存电路444可与延迟的数据选通信号DDQS同步对第四延迟数据信号DDQ4进行采样，并且输出采样的信号作为第四内部数据信号DI4。图1所示的锁存电路130可作为第一锁存电路441至第四锁存电路444中的每一个来应用。
半导体设备400可包括第一数据电压检测电路451、第二数据电压检测电路452和选通电压检测电路453。第一数据电压检测电路451可接收第一电源电压V1和第二电源电压V2，并且生成第一数据延迟控制信号DDL1和第一互补数据延迟控制信号DDL1B。第一数据电压检测电路451可接收第一电源电压V1作为正输入信号，并且接收第二电源电压V2作为负输入信号。第一数据电压检测电路451可基于第一电源电压V1相对于第二电源电压V2的电压电平来生成第一数据延迟控制信号DDL1，并且基于第二电源电压V2相对于第一电源电压V1的电压电平来生成第一互补数据延迟控制信号DDL1B。图1和图2所示的第一电压检测电路141可作为第一数据电压检测电路451来应用。可基于第一数据延迟控制信号DDL1和第一互补数据延迟控制信号DDL1B来改变第一延迟线431和第二延迟线432的延迟量。
第二数据电压检测电路452可接收第一电源电压V1和第二电源电压V2，并且生成第二数据延迟控制信号DDL2和第二互补数据延迟控制信号DDL2B。第二数据电压检测电路452可接收第一电源电压V1作为正输入信号，并且接收第二电源电压V2作为负输入信号。第二数据电压检测电路452可基于第一电源电压V1相对于第二电源电压V2的电压电平来生成第二数据延迟控制信号DDL2，并且基于第二电源电压V2相对于第一电源电压V1的电压电平来生成第二互补数据延迟控制信号DDL2B。图1和图2所示的第一电压检测电路141可作为第二数据电压检测电路452来应用。可基于第二数据延迟控制信号DDL2和第二互补数据延迟控制信号DDL2B来改变第三延迟线433和第四延迟线434的延迟量。
选通电压检测电路453可接收第一电源电压V1和第二电源电压V2，并且生成选通延迟控制信号SDL1和互补选通延迟控制信号SDL1B。选通电压检测电路453可接收第二电源电压V2作为正输入信号，并且接收第一电源电压V1作为负输入信号。选通电压检测电路453可基于第二电源电压V2相对于第一电源电压V1的电压电平来生成选通延迟控制信号SDL1，并且基于第一电源电压V1相对于第二电源电压V2的电压电平来生成互补选通延迟控制信号SDL1B。图1和图3所示的第二电压检测电路142可作为选通电压检测电路453来应用。可基于选通延迟控制信号SDL1和互补选通延迟控制信号SDL1B来改变第五延迟线和第六延迟线的延迟量。
第一数据电压检测电路451可设置在选通电压检测电路453的左侧，并且第二数据电压检测电路452可设置在选通电压检测电路453的右侧。第一数据电压检测电路451可与设置有第一数据焊盘401、第二数据焊盘402、第一延迟线431和第二延迟线432的区域相邻设置。选通电压检测电路453可与设置有第一选通焊盘405、第二选通焊盘406、第五延迟线435和第六延迟线436的区域相邻设置。第二数据电压检测电路452可与设置有第三数据焊盘403、第四数据焊盘404、第三延迟线433和第四延迟线434的区域相邻设置。第一电源电压V1可通过第一电源线共同供应给第一数据电压检测电路451、第二数据电压检测电路452和选通电压检测电路453，并且第二电源电压V2可通过与第一电源线分离的第二电源线来共同供应给第一数据电压检测电路451、第二数据电压检测电路452和选通电压检测电路453。然而，可根据设置有电压检测电路的区域发生不同的IR降和/或欧姆降，并且由电压检测电路接收的第一电源电压V1和第二电源电压V2的电平变化可改变。半导体设备400可包括分别与接收数据信号和数据选通信号的区域相邻的多个电压检测电路，并且通过多个电压检测电路生成不同的延迟控制信号，从而为各个延迟线设定最佳延迟量，而不管PVT(工艺、电压和温度)变化如何。
图5是示出根据实施方式的半导体系统500的配置的图。参照图5，半导体系统500可包括第一半导体设备510和第二半导体设备520。第一半导体设备510可提供用于操作第二半导体设备520的各种控制信号。第一半导体设备510可包括各种类型的主机装置。例如，第一半导体设备510可包括CPU(中央处理单元)、GPU(图形处理单元)、MMP(多媒体处理器)、数字信号处理器、AP(应用处理器)和存储控制器。例如，第二半导体设备520可以是存储器设备。存储器设备可包括易失性存储器和非易失性存储器。易失性存储器可包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)，非易失性存储器可包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(电阻RAM)和FRAM(铁电RAM)。
第二半导体设备520可通过多条总线联接到第一半导体设备510。多条总线可以是用于发送信号的信号传输路径、链路或通道。多条总线可包括数据总线501和数据选通总线502。数据总线501和数据选通总线502可以是双向总线。数据总线501可包括多条数据传输线，并且数据选通总线502可包括多条数据选通传输线。第一半导体设备510和第二半导体设备520可通过数据总线501和数据选通总线502执行写操作和读操作。写操作可指示将数据从第一半导体设备510发送到第二半导体设备520的操作，读操作可指示将数据从第二半导体设备520发送到第一半导体设备510的操作。在写操作期间，第一半导体设备510可通过数据总线501将数据DQ发送到第二半导体设备520。第一半导体设备510可通过数据选通总线502将数据选通信号DQS和互补数据选通信号DQSB发送到第二半导体设备520。在读操作期间，第二半导体设备520可通过数据总线501将数据DQ输出到第一半导体设备510。第二半导体设备520可通过数据选通总线502将数据选通信号DQS和互补数据选通信号DQSB发送到第一半导体设备510。尽管未示出，第二半导体设备520可通过命令总线、地址总线、时钟总线等联接到第一半导体设备510。命令总线、地址总线和时钟总线可以是单向总线。第一半导体设备510可通过命令总线将命令信号提供给第二半导体设备520。第一半导体设备510可通过地址总线将地址信号提供给第二半导体设备520。第一半导体设备510可通过时钟总线将系统时钟信号提供给第二半导体设备520。
第一半导体设备510可包括数据发送电路511、数据接收电路512、选通发送电路513和选通接收电路514。数据发送电路511可联接到数据总线501，并且基于第一半导体设备510的内部数据DIN1来驱动数据总线501并通过数据总线501发送数据DQ。数据接收电路512可联接到数据总线501，并且通过数据总线501接收从第二半导体设备520发送的数据DQ。数据接收电路512可基于数据DQ来生成第一半导体设备510的内部数据DIN1。选通发送电路513可联接到数据选通总线502，并且基于写数据选通信号WDQS来驱动数据选通总线502并通过数据选通总线502将数据选通信号DQS和互补数据选通信号DQSB发送到第二半导体设备520。选通接收电路514可联接到数据选通总线502，并且通过数据选通总线502接收从第二半导体设备520发送的数据选通信号DQS和互补数据选通信号DQSB。选通接收电路514可基于数据选通信号DQS和互补数据选通信号DQSB来生成读数据选通信号RDQS。从数据发送电路511输出的数据DQ的定时可与从选通发送电路513输出的数据选通信号DQS的定时同步。从第二半导体设备520发送的数据DQ和数据选通信号DQS的定时可彼此同步，并且数据接收电路512可基于读数据选通信号RDQS对通过数据总线501接收的数据DQ进行采样。
第二半导体设备520可包括数据发送电路521、数据接收电路522、选通发送电路523和选通接收电路524。数据发送电路521可联接到数据总线501，并且基于第二半导体设备520的内部数据DIN2来驱动数据总线501并通过数据总线501发送数据DQ。数据接收电路522可联接到数据总线501，并且通过数据总线501接收从第一半导体设备510发送的数据DQ。数据接收电路522可基于数据DQ来生成第二半导体设备520的内部数据DIN2。选通发送电路523可联接到数据选通总线502，并且基于读数据选通信号RDQS来驱动数据选通总线502并通过数据选通总线502将数据选通信号DQS和互补数据选通信号DQSB发送到第一半导体设备510。选通接收电路524可联接到数据选通总线502，并且通过数据选通总线502接收从第一半导体设备510发送的数据选通信号DQS和互补数据选通信号DQSB。选通接收电路524可基于数据选通信号DQS和互补数据选通信号DQSB来生成写数据选通信号WDQS。从数据发送电路521输出的数据DQ的定时可与从选通发送电路523输出的数据选通信号DQS的定时同步。从第一半导体设备510发送的数据DQ和数据选通信号DQS的定时可彼此同步，并且数据接收电路522可基于写数据选通信号WDQS对通过数据总线501接收的数据DQ进行采样。
数据接收电路522可通过供应给其的第一电源电压V1来操作。选通接收电路524可通过供应给其的第二电源电压V2和第一电源电压V1来操作。因此，当第一电源电压V1与第二电源电压V2之间出现电压电平差时，在写数据选通信号WDQS与通过数据接收电路522接收的数据之间可能出现定时偏差和/或相位差。数据接收电路522可基于第一电源电压V1和第二电源电压V2的电压电平来可变地延迟接收的数据。数据接收电路522可基于数据延迟控制信号DDL和互补数据延迟控制信号DDLB来调节接收的数据被延迟的时间。选通接收电路524可通过基于第一电源电压V1和第二电源电压V2的电压电平可变地延迟接收的数据选通信号来生成写数据选通信号WDQS。选通接收电路524可基于选通延迟控制信号SDL和互补选通延迟控制信号SDLB来调节接收的数据选通信号DQS被延迟的时间。
第二半导体设备520还可包括数据电压检测电路525和选通电压检测电路526。数据电压检测电路525可通过检测第一电源电压V1和第二电源电压V2的电压电平来生成数据延迟控制信号DDL和互补数据延迟控制信号DDLB。选通电压检测电路526可通过检测第一电源电压V1和第二电源电压V2的电压电平来生成选通延迟控制信号SDL和互补选通延迟控制信号SDLB。数据电压检测电路525和选通电压检测电路526可具有相同的电路结构，但是互补地接收第一电源电压V1和第二电源电压V2并生成具有互补特性的延迟控制信号。例如，数据电压检测电路525可接收第一电源电压V1作为正输入信号，并且接收第二电源电压V2作为负输入信号。选通电压检测电路526可接收第二电源电压V2作为正输入信号，并且接收第一电源电压V1作为负输入信号。因此，数据延迟控制信号DDL和选通延迟控制信号SDL可具有彼此互补的特性，并且互补数据延迟控制信号DDLB和互补选通延迟控制信号SDLB可具有彼此互补的特性。因此，尽管第一电源电压V1与第二电源电压V2之间出现电压电平差，但是通过数据接收电路522接收的数据的定时可与写数据选通信号WDQS的定时匹配，并且数据接收电路522可确保足以利用写数据选通信号WDQS对接收的数据进行采样的建立和保持时间。
第二半导体设备520还可包括内部电压生成电路527。内部电压生成电路527可从外部电源接收外部电源电压VEXT，并且基于外部电源电压VEXT来生成第一电源电压V1和第二电源电压V2。通过内部电压生成电路527生成的第一电源电压V1和第二电源电压V2可具有基本上相同的电压电平。在实施方式中，第一半导体设备510的数据接收电路512和选通接收电路514可被修改以按照与第二半导体设备520的数据接收电路522和选通接收电路524相似的方式操作。第一半导体设备510还可包括与数据电压检测电路525和选通电压检测电路526对应的组件。
尽管上面描述了各种实施方式，但是本领域技术人员将理解，所描述的实施方式仅用作示例。因此，不应基于所描述的实施方式限制本文所描述的半导体设备和半导体系统。
相关申请的交叉引用
本申请要求2019年12月26日提交于韩国知识产权局的韩国申请号10-2019-0175054的优先权，其整体通过引用并入本文。

Claims (18)

1.一种半导体设备，该半导体设备包括：
第一接收器，该第一接收器被配置为使用第一电源电压来接收输入信号；
第一延迟线，该第一延迟线被配置为基于第一延迟控制信号和第一互补延迟控制信号来延迟所述第一接收器的输出，以生成接收的信号；
第二接收器，该第二接收器被配置为使用第二电源电压来接收时钟信号；
第二延迟线，该第二延迟线被配置为基于第二延迟控制信号和第二互补延迟控制信号来延迟所述第二接收器的输出，以生成接收的时钟信号；
第一电压检测电路，该第一电压检测电路被配置为接收所述第一电源电压作为正输入信号，接收所述第二电源电压作为负输入信号，并且比较所述第一电源电压和所述第二电源电压的电平以生成所述第一延迟控制信号和所述第一互补延迟控制信号；以及
第二电压检测电路，该第二电压检测电路被配置为接收所述第二电源电压作为正输入信号，接收所述第一电源电压作为负输入信号，并且比较所述第一电源电压和所述第二电源电压的电平以生成所述第二延迟控制信号和所述第二互补延迟控制信号。
2.根据权利要求1所述的半导体设备，其中，所述第一接收器被配置为对所述输入信号和基准电压进行差分放大以生成放大的信号，其中，所述基准电压具有与所述输入信号摆动的范围的中间对应的电压电平。
3.根据权利要求2所述的半导体设备，其中，所述第一延迟线被配置为可变地延迟所述放大的信号以生成所述接收的信号，其中，基于所述第一延迟控制信号和所述第一互补延迟控制信号来改变所述第一延迟线的延迟量。
4.根据权利要求1所述的半导体设备，其中，所述第二接收器被配置为对所述时钟信号和互补时钟信号进行差分放大以生成放大的时钟信号。
5.根据权利要求4所述的半导体设备，其中，所述第二延迟线被配置为可变地延迟所述放大的时钟信号以生成所述接收的时钟信号，其中，基于所述第二延迟控制信号和所述第二互补延迟控制信号来改变所述第二延迟线的延迟量。
6.根据权利要求1所述的半导体设备，其中，所述第一电压检测电路包括：
第一分压器，该第一分压器被配置为对所述第一电源电压进行分压以生成第一分压电压；
第二分压器，该第二分压器被配置为对所述第二电源电压进行分压以生成第二分压电压；
第一比较器，该第一比较器被配置为通过正输入端子接收所述第一分压电压，通过负输入端子接收所述第二分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成所述第一延迟控制信号；以及
第二比较器，该第二比较器被配置为通过正输入端子接收所述第二分压电压，通过负输入端子接收所述第一分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成所述第一互补延迟控制信号。
7.根据权利要求1所述的半导体设备，其中，所述第二电压检测电路包括：
第一分压器，该第一分压器被配置为对所述第一电源电压进行分压以生成第一分压电压；
第二分压器，该第二分压器被配置为对所述第二电源电压进行分压以生成第二分压电压；
第三比较器，该第三比较器被配置为通过正输入端子接收所述第二分压电压，通过负输入端子接收所述第一分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成所述第二延迟控制信号；以及
第四比较器，该第四比较器被配置为通过正输入端子接收所述第一分压电压，通过负输入端子接收所述第二分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成所述第二互补延迟控制信号。
8.根据权利要求1所述的半导体设备，该半导体设备还包括锁存电路，该锁存电路被配置为使所述接收的信号与所述接收的时钟信号同步以生成输出信号。
9.根据权利要求1所述的半导体设备，该半导体设备还包括内部电压生成电路，该内部电压生成电路被配置为接收外部电源电压并且生成所述第一电源电压和所述第二电源电压。
10.根据权利要求9所述的半导体设备，其中，
所述内部电压生成电路被配置为将所述第一电源电压和所述第二电源电压生成为具有相同的电压电平，
所述第一接收器被配置为通过第一电源线接收所述第一电源电压，并且
所述第二接收器被配置为通过第二电源线接收所述第二电源电压。
11.一种半导体设备，该半导体设备包括：
数据接收器，该数据接收器被配置为从第一电源线接收第一电源电压，并且接收数据信号；
第一延迟线，该第一延迟线被配置为可变地延迟所接收的数据信号以生成延迟的数据信号；
选通接收器，该选通接收器被配置为从第二电源线接收第二电源电压，并且接收数据选通信号；以及
第二延迟线，该第二延迟线被配置为可变地延迟所接收的数据选通信号以生成延迟的数据选通信号，
其中，基于所述第一电源电压和所述第二电源电压来与所述第二延迟线的延迟量互补地改变所述第一延迟线的延迟量。
12.根据权利要求11所述的半导体设备，其中，所述数据接收器被配置为对所述数据信号和基准电压进行差分放大，其中，所述基准电压具有与所述数据信号摆动的范围的中间对应的电压电平。
13.根据权利要求11所述的半导体设备，其中，所述选通接收器被配置为对所述数据选通信号和互补数据选通信号进行差分放大。
14.根据权利要求11所述的半导体设备，其中，基于数据延迟控制信号和互补数据延迟控制信号来改变所述第一延迟线的延迟量，
其中，基于所述第一电源电压相对于所述第二电源电压的电压电平来生成所述数据延迟控制信号，并且基于所述第二电源电压相对于所述第一电源电压的电压电平来生成所述互补数据延迟控制信号。
15.根据权利要求11所述的半导体设备，其中，基于选通延迟控制信号和互补选通延迟控制信号来改变所述第二延迟线的延迟量，
其中，基于所述第二电源电压相对于所述第一电源电压的电压电平来生成所述选通延迟控制信号，并且基于所述第一电源电压相对于所述第二电源电压的电压电平来生成所述互补选通延迟控制信号。
16.根据权利要求11所述的半导体设备，该半导体设备还包括：
第一电压检测电路，该第一电压检测电路被配置为接收所述第一电源电压作为正输入信号，接收所述第二电源电压作为负输入信号，并且检测所述第一电源电压和所述第二电源电压的电压电平并改变所述第一延迟线的延迟量；以及
第二电压检测电路，该第二电压检测电路被配置为接收所述第二电源电压作为正输入信号，接收所述第一电源电压作为负输入信号，并且检测所述第一电源电压和所述第二电源电压的电压电平并改变所述第二延迟线的延迟量。
17.根据权利要求16所述的半导体设备，其中，所述第一电压检测电路包括：
第一分压器，该第一分压器被配置为对所述第一电源电压进行分压以生成第一分压电压；
第二分压器，该第二分压器被配置为对所述第二电源电压进行分压以生成第二分压电压；
第一比较器，该第一比较器被配置为通过正输入端子接收所述第一分压电压，通过负输入端子接收所述第二分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成数据延迟控制信号；以及
第二比较器，该第二比较器被配置为通过正输入端子接收所述第二分压电压，通过负输入端子接收所述第一分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成互补数据延迟控制信号。
18.根据权利要求16所述的半导体设备，其中，所述第一电压检测电路包括：
第一分压器，该第一分压器被配置为对所述第一电源电压进行分压以生成第一分压电压；
第二分压器，该第二分压器被配置为对所述第二电源电压进行分压以生成第二分压电压；
第三比较器，该第三比较器被配置为通过正输入端子接收所述第二分压电压，通过负输入端子接收所述第一分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成选通延迟控制信号；以及
第四比较器，该第四比较器被配置为通过正输入端子接收所述第一分压电压，通过负输入端子接收所述第二分压电压，并且比较所述第一分压电压和所述第二分压电压的电压电平以生成互补选通延迟控制信号。
CN202010703118.6A 2019-12-26 2020-07-21 能够调节数据和数据选通信号的定时的半导体设备 Pending CN113053430A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190175054A KR20210082774A (ko) 2019-12-26 2019-12-26 데이터와 데이터 스트로브의 타이밍을 조절하는 반도체 장치 및 반도체 시스템
KR10-2019-0175054 2019-12-26

Publications (1)

Publication Number Publication Date
CN113053430A true CN113053430A (zh) 2021-06-29

Family

ID=76507625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010703118.6A Pending CN113053430A (zh) 2019-12-26 2020-07-21 能够调节数据和数据选通信号的定时的半导体设备

Country Status (3)

Country Link
US (1) US11205464B2 (zh)
KR (1) KR20210082774A (zh)
CN (1) CN113053430A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338990A (en) * 1991-06-18 1994-08-16 Brooktree Corporation Regulated delay line
CN1278674A (zh) * 1999-03-23 2001-01-03 因芬尼昂技术北美公司 延迟线的频率范围微调
US6297680B1 (en) * 1999-03-31 2001-10-02 Oki Electric Industry Co., Ltd. Internal clock generator that minimizes the phase difference between an external clock signal and an internal clock signal
TW459444B (en) * 1997-05-16 2001-10-11 Mitsubishi Electric Corp Delay control circuit
KR20030021855A (ko) * 2001-09-08 2003-03-15 삼성전자주식회사 외부 전원 전압의 변화에 따라 외부 출력 데이터 신호의출력 시점을 조절할 수 있는 반도체 메모리 장치의 데이터출력 회로
KR20050028172A (ko) * 2003-09-17 2005-03-22 삼성전자주식회사 고속 전압 제어 발진기
KR100808053B1 (ko) * 2006-09-29 2008-02-28 주식회사 하이닉스반도체 메모리장치의 딜레이 선택회로.
CN101667450A (zh) * 2008-09-02 2010-03-10 海力士半导体有限公司 数据输入/输出电路
CN101859598A (zh) * 2009-04-08 2010-10-13 三星电子株式会社 采用补偿时钟抖动的数据传送电路和方法
EP2466860A2 (en) * 2010-12-17 2012-06-20 Sony Ericsson Mobile Communications AB Headset, method for controlling usage of headset, and terminal
US9628056B1 (en) * 2016-02-05 2017-04-18 SK Hynix Inc. Latch circuit, receiver circuit, semiconductor apparatus and system using the latch and receiver circuits
US10026462B1 (en) * 2017-05-16 2018-07-17 Micron Technology, Inc. Apparatuses and methods for providing constant DQS-DQ delay in a memory device
CN110431631A (zh) * 2017-03-21 2019-11-08 美光科技公司 对输入接收器的时序控制

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311320B (en) * 2006-12-01 2009-06-21 Realtek Semiconductor Corp Circuit and method for calibrating data control signal
KR20140041207A (ko) 2012-09-27 2014-04-04 삼성전자주식회사 데이터 스큐 보상 방법 및 이를 적용한 메모리 컨트롤러
KR20140124202A (ko) 2013-04-16 2014-10-24 삼성전자주식회사 안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338990A (en) * 1991-06-18 1994-08-16 Brooktree Corporation Regulated delay line
TW459444B (en) * 1997-05-16 2001-10-11 Mitsubishi Electric Corp Delay control circuit
CN1278674A (zh) * 1999-03-23 2001-01-03 因芬尼昂技术北美公司 延迟线的频率范围微调
US6297680B1 (en) * 1999-03-31 2001-10-02 Oki Electric Industry Co., Ltd. Internal clock generator that minimizes the phase difference between an external clock signal and an internal clock signal
KR20030021855A (ko) * 2001-09-08 2003-03-15 삼성전자주식회사 외부 전원 전압의 변화에 따라 외부 출력 데이터 신호의출력 시점을 조절할 수 있는 반도체 메모리 장치의 데이터출력 회로
KR20050028172A (ko) * 2003-09-17 2005-03-22 삼성전자주식회사 고속 전압 제어 발진기
KR100808053B1 (ko) * 2006-09-29 2008-02-28 주식회사 하이닉스반도체 메모리장치의 딜레이 선택회로.
CN101667450A (zh) * 2008-09-02 2010-03-10 海力士半导体有限公司 数据输入/输出电路
CN101859598A (zh) * 2009-04-08 2010-10-13 三星电子株式会社 采用补偿时钟抖动的数据传送电路和方法
EP2466860A2 (en) * 2010-12-17 2012-06-20 Sony Ericsson Mobile Communications AB Headset, method for controlling usage of headset, and terminal
US9628056B1 (en) * 2016-02-05 2017-04-18 SK Hynix Inc. Latch circuit, receiver circuit, semiconductor apparatus and system using the latch and receiver circuits
CN110431631A (zh) * 2017-03-21 2019-11-08 美光科技公司 对输入接收器的时序控制
US10026462B1 (en) * 2017-05-16 2018-07-17 Micron Technology, Inc. Apparatuses and methods for providing constant DQS-DQ delay in a memory device

Also Published As

Publication number Publication date
KR20210082774A (ko) 2021-07-06
US11205464B2 (en) 2021-12-21
US20210201968A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US10176858B1 (en) Adjusting instruction delays to the latch path in DDR5 DRAM
US9143140B2 (en) Multi-function delay locked loop
US10409320B2 (en) Open loop solution in data buffer and RCD
US8723569B2 (en) Signal receiving circuit, memory controller, processor, computer, and phase control method
US11005479B2 (en) Phase detection circuit, and clock generating circuit and semiconductor apparatus using the phase detection circuit
US6947334B2 (en) Semiconductor memory device capable of calibrating data setup time and method for driving the same
US10593374B2 (en) Memory module
US10050633B2 (en) Clock generation circuit, and semiconductor device and system using the same
KR102657550B1 (ko) 수신 회로, 이를 포함하는 반도체 장치 및 시스템
US9570135B2 (en) Apparatuses and methods to delay memory commands and clock signals
US10523216B2 (en) Receiving circuit, semiconductor apparatus including the receiving circuit and semiconductor system using the receiving circuit
US11205464B2 (en) Semiconductor apparatus and a semiconductor system capable of adjusting timings of data and data strobe signal
US11539500B2 (en) Signal receiving device, and a semiconductor apparatus and a semiconductor system including the signal receiving device
US10637638B2 (en) Semiconductor apparatus for transmitting and receiving a signal in synchronization with a clock signal
US9590596B1 (en) Receiving circuit, semiconductor apparatus and system using the same
US10998905B2 (en) Semiconductor apparatus related to receiving clock signals having variable frequencies, and system including the semiconductor apparatus
US9300282B2 (en) Semiconductor device and semiconductor system including the same
US20180375544A1 (en) Receiving device, transmitting device, and semiconductor device and system using the same
US11062757B1 (en) Data receiving device, a semiconductor apparatus, and a semiconductor system using the data receiving device
KR20190103698A (ko) 데이터 수신 회로
US20240046975A1 (en) Memory module adjusting inter-rank clock timing, memory system and training method thereof
KR20230046355A (ko) 고 분해능 위상 보정 회로 및 위상 보간 장치
CN117524277A (zh) 存储器模块、其训练方法和存储器系统
KR20240019004A (ko) 랭크간 타이밍을 조정하는 메모리 모듈, 메모리 시스템, 그리고 그것의 트레이닝 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination