KR20140124202A - 안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법 - Google Patents

안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법 Download PDF

Info

Publication number
KR20140124202A
KR20140124202A KR20130041661A KR20130041661A KR20140124202A KR 20140124202 A KR20140124202 A KR 20140124202A KR 20130041661 A KR20130041661 A KR 20130041661A KR 20130041661 A KR20130041661 A KR 20130041661A KR 20140124202 A KR20140124202 A KR 20140124202A
Authority
KR
South Korea
Prior art keywords
signal
data
dram
digital code
change
Prior art date
Application number
KR20130041661A
Other languages
English (en)
Inventor
심용
송인달
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130041661A priority Critical patent/KR20140124202A/ko
Publication of KR20140124202A publication Critical patent/KR20140124202A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

본 발명은 디램에 구비되는 데이터 입력 회로에 있어서, 디램 작동 조건의 변화를 검출하는 검출부, 검출 결과를 디지털 코드로 변환하는 디지털 코드 생성부, 및 디지털 코드에 따라 신호를 지연시키는 신호 지연부를 포함하는 데이터 입력 회로를 제공한다. 또한 디램의 데이터 입력 방법에 있어서, 디램 상태 측정 단계, 측정된 상태로부터 디램 작동 조건의 변화를 검출하는 단계, 검출 결과를 디지털 코드로 변환하는 단계, 및 디지털 코드에 따라 신호를 지연시키는 단계를 포함하는 데이터 입력 방법을 제공한다. 본 발명은 데이터 신호와 데이터 스트로브 신호의 지연 정도를 유동적으로 조절함으로써, 높은 주파수에서 작동하여 좁은 유효 데이터 구간을 갖는 디램의 오작동을 방지할 수 있게 한다. 즉, 데이터가 디램 작동 조건의 영향을 크게 받지 않고 안정적으로 전송되도록 한다.

Description

안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법{DATA INPUT CIRCUIT AND DATA INPUT METHOD FOR STABLE TRANSMISSION OF DATA}
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 안정적인 데이터 전송을 위해 디램에 구비되는 데이터 입력 회로 및 디램에 데이터를 입력하는 방법에 관한 것이다.
컴퓨터 등 다양한 연산 장치에는 반도체 메모리 장치가 사용된다. 연산의 고속화를 위해 메모리 장치의 작동 사이클이 점점 짧아져 왔고, 이로 인해 데이터 전송 시간이 줄어들었다. 결과적으로, 안정적인 데이터 전송을 위한 시간 마진(Margin)을 갖게 하는 타이밍 설계가 어려워지게 되었다.
메모리 장치로 사용되는 SDRAM(Synchronous Dynamic Random Access Memory)은 일정 주기의 안정적인 클럭(Clock) 신호를 작동 기준 신호로 삼는다. SDRAM은 클럭 신호의 상승 에지(Edge)에 동기하여 데이터 입출력을 수행한다. 또한 이를 더 개선하여, DDR(Double Data Rate) SDRAM은 클럭 신호의 상승 및 하강 에지에 동기하여 데이터 입출력이 일어나도록 한다. 이로써, SDRAM은 보다 고속인 작동 주파수에서 안정적으로 작동하게 되고, 타이밍 설계는 보다 쉬워졌다. 그러나 DDR SDRAM에서는, 데이터 전송 속도가 크게 빨라짐에 따라 배선에 의한 신호 지연의 영향이 매우 커지게 되었다. 이 때문에, 지연이 발생한 데이터 신호가 클럭 신호에 동기하여 전송되면 오작동이 발생할 수 있다.
이를 해결하기 위해, 데이터 신호가 흐르는 선로와 동일한 조건의 선로를 따라 흐르는 데이터 스트로브(Strobe) 신호가 추가되었다. 데이터 스트로브 신호와 데이터 신호는 배선에 의한 신호 지연의 영향을 동일하게 받는다. 데이터 스트로브 신호에 동기하여 데이터 입출력이 일어나게 하면, 데이터가 안정적으로 전송된다.
데이터는 직렬(Series) 형태로 전송된다. DDR SDRAM의 메모리 셀(Cell)에 정보를 저장하려면, 직렬 형태의 데이터를 병렬화(Parallelization)하는 단계가 필요하다. 직렬 형태로 전송된 데이터를 병렬 형태로 재정렬하는 과정은, 데이터 스트로브 신호에 동기하여 이루어진다. 이때, 데이터 스트로브 신호의 흐름을 인위적으로 지연시키고, 지연된 데이터 스트로브 신호에 동기하여 재정렬이 이루어지도록 한다. 이는 안정적인 재정렬에 필요한 셋업(Setup) 마진 확보를 위한 것이다.
그런데, 인위적 지연은 반도체 장치의 프로세스, 내부 전압, 또는 내부 온도의 영향을 받는다. 따라서 반도체 장치의 작동 조건 변동에 의해, 인위적 지연에 예상치 못한 변화가 생길 수 있다. 이러한 문제는, 낮은 주파수에서 작동하여 넓은 유효 데이터 구간을 갖는 반도체 장치에는 큰 영향을 끼치지 않는다. 그러나 예상치 못한 변화는, 특히 높은 주파수에서 작동하여 좁은 유효 데이터 구간을 갖는 반도체 장치에 대해서는, 오작동을 일으키는 요인이 될 수 있다.
본 발명은, 디램 메모리 셀에 정보를 저장하기 위해 데이터를 병렬화하는 과정에서, 데이터 신호 및 데이터 스트로브 신호의 흐름을 융통성 있게 지연시키는 것을 내용으로 한다. 이를 위해, 디램의 작동 조건의 변화를 검출하고, 검출 결과에 따라 데이터 신호 및 데이터 스트로브 신호의 지연 정도를 유동적으로 조절하는 것을 목적으로 한다.
본 발명은, 디램에 구비되는 데이터 입력 회로에 있어서, 클럭 신호 또는 디램의 상태 신호로부터 디램의 작동 조건의 변화를 검출하는 검출부, 검출된 작동 조건 변화를 디지털 코드로 변환하는 디지털 코드 생성부, 및 디지털 코드에 따라 입력 신호를 지연시키는 신호 지연부를 포함하는 데이터 입력 회로를 제공한다.
또한, 디램의 데이터 입력 방법에 있어서, 디램의 상태를 측정하는 단계, 측정된 상태로부터 디램의 작동 조건의 변화를 검출하는 단계, 검출된 작동 조건의 변화를 디지털 코드로 변환하는 단계, 및 디지털 코드에 따라 입력 신호를 지연시키는 단계를 포함하는 데이터 입력 방법을 제공한다.
본 발명을 이용하여 디램의 데이터 입력 회로를 구성하면, 디램으로 입력되는 데이터 신호와 데이터 스트로브 신호의 지연 정도를 유동적으로 조절할 수 있다. 이에 따라, 높은 주파수에서 작동하여 좁은 유효 데이터 구간을 갖는 디램의 오작동을 방지할 수 있게 된다. 따라서 본 발명은 디램의 작동 조건의 영향을 크게 받지 않고, 안정적으로 데이터를 전송할 수 있게 하는 효과를 갖는다.
도 1는 본 발명의 일 실시 예에 따른 데이터 입력 회로의 구조를 나타낸 블록도이다.
도 2은 본 발명의 다른 실시 예에 따른 데이터 입력 회로의 구조를 나타낸 블록도이다.
도 3는 본 발명에 따른 데이터 입력 회로를 구현한 일 실시 예를 나타낸 블록도이다.
도 4는 본 발명의 일 실시 예에 따른 데이터 입력 방법의 단계를 나타낸 흐름도이다.
도 5은 본 발명의 실시로 얻을 수 있는 효과를 확인할 수 있게 하는 타이밍 다이어그램이다.
전술한 내용 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 따라서, 본 발명을 구성하는 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 부분이 특정 요소들로 구성된다고 언급하고 있는 경우 또는 어떤 과정이 특정 단계들로 이루어진다고 언급하고 있는 경우에는, 그 외 다른 구성 요소 또는 다른 단계들을 더 포함할 수 있음을 의미한다. 또한, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다. 이하 첨부된 도면을 통하여 본 발명의 실시 예를 설명한다.
도 1은 본 발명의 일 실시 예에 따른 데이터 입력 회로의 구조를 나타낸 블록도이다. 도 1의 실시 예에 따르면, 데이터 입력 회로(100)는 검출부(110), 디지털 코드 생성부(120), 및 신호 지연부(130)를 포함한다.
검출부(110)는 클럭 신호(CLK) 또는 디램의 상태 신호(Device_Status_Signal)를 입력받는다. 검출부(110)는 클럭 신호 또는 디램의 상태 신호로부터, 디램이 작동하고 있는 조건의 변화를 검출한다. 검출부(110)는 디램의 작동 조건의 변화를 검출한 결과(Detected Variation_Signal)를 출력하여, 디지털 코드 생성부(120)로 전달한다.
검출부(110)는 여러 가지 방법에 의해 구성할 수 있을 것이다. 일 예로, 검출부(110) 내에 구현될 수 있는 시간-디지털 변환 회로(Time-to-Digital Converter, TDC)는, 클럭 신호를 입력받음으로써 디램 작동 주파수의 변화가 발생하는 것을 검출할 수 있다. 또는 주파수 변조(Frequency Modulation, FM)에 사용되는 복조기(Demodulator)가 검출부(110) 내에 구현될 수도 있다. 이 경우 복조기가 주파수 변동을 전압 레벨의 변동으로 변환하면, 전압 측정 회로를 사용하여 전압 레벨의 변동을 검출함으로써 디램 작동 주파수의 변화가 파악될 수 있다. 또 다른 예로서, 검출부(110)는 디램 내부 전압이 측정된 것을 주기적으로 입력받고, 비교기를 통해 디램의 내부 전압이 얼마나 변화하였는지 검출할 수도 있다. 이 외에도, 칼럼 액세스 스트로브 지연(Column Access Strobe Latency)을 이용하면, 디램 작동 주파수의 변화가 간접적으로 파악될 수도 있다.
디지털 코드 생성부(120)는 검출된 디램 작동 조건의 변화를 디지털 코드(Digital Code)로 변환한다. 디램 작동 조건이 변화하는 정도에 따라 서로 다른 디지털 코드가 생성되도록 하면, 디지털 코드 생성부(120)는 디램 작동 조건의 변화량에 대응되는 디지털 코드를 출력할 수 있다. 디지털 코드 생성부(120)가 출력한 디지털 코드는 신호 지연부(130)로 전달된다. 이 경우, 디지털 코드 생성부(120)는 생성된 디지털 코드 자체를 전달할 수도 있고, 디코더(Decoder)로 변환된 다른 형태의 디지털 코드를 전달할 수도 있다.
신호 지연부(130)는 입력 신호(Input_Signal)를 입력받고, 디지털 코드 생성부(120)로부터 전달받은 디지털 코드를 입력 신호의 지연에 반영한다. 즉, 신호 지연부(130)는 디램 작동 조건의 변화량에 부합하는 만큼 입력 신호를 지연시키고, 그 결과(Delayed Input_Signal)를 출력한다.
즉, 도 1의 일 실시 예에 따른 데이터 입력 회로(100)는 디램이 작동하고 있는 조건의 변화를 검출하고, 그 변화량에 부합하는 만큼 입력 신호를 지연시키는 기능을 수행한다.
도 2는 본 발명의 다른 실시 예에 따른 데이터 입력 회로의 구조를 나타낸 블록도이다. 도 2의 실시 예에 나타난 데이터 입력 회로(200)는 검출부(210), 디지털 코드 생성부(220), 및 신호 지연부들(230, 240)을 포함한다. 특히 도 2의 실시 예에 따르면, 데이터 신호(DQ)가 흐르는 선로와 데이터 스트로브 신호(DQS)가 흐르는 선로 각각에 신호 지연부(230, 240)가 구비될 수 있다. 이는 도 1의 입력 신호가 데이터 신호 또는 데이터 스트로브 신호를 포함하는 경우에 해당한다.
검출부(210)는 클럭 신호 또는 디램의 상태 신호를 입력받는다. 검출부(210)는 클럭 신호 또는 디램의 상태 신호로부터, 디램이 작동하고 있는 조건의 변화를 검출한다. 검출부(210)는 검출된 디램의 작동 조건의 변화를 디지털 코드 생성부(220)로 전달한다. 도 1의 설명을 통해 언급한 바와 같이, 검출부(210)는 여러 가지 방법에 의해 구성할 수 있을 것이다.
디지털 코드 생성부(220)는 검출된 디램 작동 조건의 변화를 디지털 코드로 변환한다. 다만, 데이터 신호가 흐르는 선로에 구비된 신호 지연부(230)와, 데이터 스트로브 신호가 흐르는 선로에 구비된 신호 지연부(240)에 각각 전달할 디지털 코드가 함께 생성될 수 있다. 이 경우, 디지털 코드 생성부(220)는 생성된 디지털 코드에, 데이터 신호에 반영할 부분과 데이터 스트로브 신호에 반영할 부분을 표시하는 플래그 코드를 부가할 수 있다. 생성된 디지털 코드는 신호 지연부들(230, 240)로 전달된다.
신호 지연부들(230, 240)은 데이터 신호 또는 데이터 스트로브 신호를 입력받는다. 이후 신호 지연부들(230, 240)은 디지털 코드 생성부(220)로부터 전달받은 디지털 코드를 데이터 신호 또는 데이터 스트로브 신호의 지연에 각각 반영한다. 이 경우, 각각의 신호 지연부(230, 240)는 플래그 코드를 참조하여 입력받은 신호에 반영할 디지털 코드를 추출할 수 있다. 즉, 신호 지연부들(230, 240)은 디램 작동 조건의 변화량에 부합하는 만큼 데이터 신호 또는 데이터 스트로브 신호를 지연시키고, 그 결과(Delayed DQ, Delayed DQS)를 출력한다.
즉, 도 2의 실시 예에 따른 데이터 입력 회로(200)는 디램이 작동하고 있는 조건의 변화를 검출하고, 그 변화량에 부합하는 만큼 데이터 신호와 데이터 스트로브 신호를 각각 지연시키는 기능을 수행한다.
도 3은 본 발명에 따른 데이터 입력 회로를 구현한 일 실시 예를 나타낸 블록도이다. 도 3의 실시 예에 따르면, 데이터 입력 회로(300)는 버퍼들(310, 315), 플립플롭들(320, 325, 355, 360), 검출부(330), 디지털 코드 생성부(335), 신호 지연부들(340, 345, 350), 및 병렬화 처리부(365)를 포함한다.
데이터 신호(DQ)와 데이터 스트로브 신호(DQS)는, 각각 버퍼(310, 315)를 거치며 증폭된다. 증폭된 데이터 스트로브 신호는 플립플롭(320, 325)을 작동시키는 클럭 신호가 된다. 증폭된 데이터 신호는 데이터 스트로브 신호에 동기하여 플립플롭(320, 325)을 통과한다.
이러한 가운데, 검출부(330)는 클럭 신호 또는 디램의 상태 신호를 입력받는다. 검출부(330)는 클럭 신호 또는 디램의 상태 신호로부터, 디램이 작동하고 있는 조건의 변화를 검출한다. 검출부(330)는 검출된 디램 작동 조건의 변화를 디지털 코드 생성부(335)로 전달한다. 도 1의 설명에서 언급한 바와 같이, 검출부(330)는 여러 가지 방법에 의해 구성할 수 있을 것이다.
디지털 코드 생성부(335)는 검출된 디램 작동 조건의 변화를 디지털 코드로 변환한다. 다만, 데이터 신호가 흐르는 선로에 구비된 신호 지연부(340, 345)와, 데이터 스트로브 신호가 흐르는 선로에 구비된 신호 지연부(350)에 각각 전달할 디지털 코드가 함께 생성될 수 있다. 이 경우, 디지털 코드 생성부(335)는 생성된 디지털 코드에, 데이터 신호에 반영할 부분과 데이터 스트로브 신호에 반영할 부분을 표시하는 플래그 코드를 부가할 수 있다. 생성된 디지털 코드는 신호 지연부들(340, 345, 350)로 전달된다.
신호 지연부들(340, 345, 350)은 데이터 신호 또는 데이터 스트로브 신호를 입력받는다. 이후 신호 지연부들(340, 345, 350)은 디지털 코드 생성부(335)로부터 전달받은 디지털 코드를 데이터 신호 또는 데이터 스트로브 신호의 지연에 각각 반영한다. 이 경우, 각각의 신호 지연부(340, 345, 350)는 플래그 코드를 참조하여 입력받은 신호에 반영할 디지털 코드를 추출할 수 있다. 즉, 신호 지연부들(340, 345, 350)은 디램 작동 조건의 변화량에 부합하는 만큼 데이터 신호 또는 데이터 스트로브 신호를 지연시키고, 그 결과를 출력한다.
데이터 신호 또는 데이터 스트로브 신호의 흐름을 지연시키는 것은, 병렬화 처리부(365)가 데이터를 안정적으로 병렬화하는데 필요한 셋업 마진을 확보하기 위함이다. 다만, 높은 주파수에서 작동하여 좁은 유효 데이터 구간을 갖는 디램의 오작동을 방지하기 위해, 데이터 신호 또는 데이터 스트로브 신호는 디램 작동 조건의 변화량에 부합하도록 지연된다.
신호 지연부(350)에서 출력된 지연 데이터 스트로브 신호는 플립플롭(355, 360)을 작동시키는 클럭 신호가 된다. 또한, 신호 지연부(340, 345)에서 출력된 지연 데이터 신호는 데이터 스트로브 신호에 동기하여 플립플롭(355, 360)을 통과한다.
플립플롭(355, 360)을 통과한 지연 데이터 신호는 병렬화 처리부(365)로 입력되어, 병렬화된 데이터(Parallelized Data) 형태로 출력된다. 메모리 셀에 정보를 저장하려면 직렬 형태의 데이터가 병렬화되어야 한다. 그래서 병렬화 처리부(365)는 직렬 형태로 전송된 데이터를 병렬화하는 것이다.
즉, 도 3의 일 실시 예에 따른 데이터 입력 회로(300)는 디램이 작동하고 있는 조건의 변화를 검출하고, 그 변화량에 부합하는 만큼 데이터 신호와 데이터 스트로브 신호의 흐름을 각각 지연시켜, 데이터를 안정적으로 병렬화하여 출력하는 기능을 수행한다.
이상 도 1 내지 도 3을 통하여 본 발명의 실시 예들이 설명되었다. 이들 설명 중에서, 디램의 상태 신호는 디램의 프로세스, 내부 전압, 그리고 내부 온도 중 적어도 하나를 측정한 신호일 수 있다. 물론, 이 외의 다른 신호가 디램의 상태 신호에 포함될 수 있음은 통상의 기술자에게 자명하다. 또한 디램의 작동 조건의 변화는 디램의 작동 주파수, 프로세스, 내부 전압, 그리고 내부 온도 중 적어도 하나의 변화일 수 있다. 마찬가지로, 이 외의 다른 변화가 디램의 작동 조건의 변화에 포함될 수 있음은 통상의 기술자에게 자명하다.
도 4는 본 발명의 일 실시 예에 따른 데이터 입력 방법의 단계를 나타낸 흐름도이다.
S110 단계에서는, 본 발명의 일 실시 예에 따른 데이터 입력 방법이 시작되면, 디램의 상태가 측정된다. 본 발명은 디램의 작동 조건의 변화량에 따라, 입력 신호의 지연 정도가 유동적으로 조절되는 것을 내용으로 한다. 따라서, 작동 조건 변화의 검출 대상이 되는 디램의 상태를 측정하는 S110 단계가 가장 먼저 수행된다.
S110 단계에서 측정되는 디램의 상태는 디램의 작동 주파수, 프로세스, 내부 전압, 그리고 내부 온도 중 적어도 하나의 상태일 수 있다. 물론, 이 외의 다른 조건이 디램의 상태에 포함될 수 있음은 통상의 기술자에게 자명하다.
S120 단계에서는, S110 단계에서 측정된 디램의 상태로부터 디램 작동 조건의 변화가 검출된다. 예컨대 디램 내부의 전압이 주기적으로 측정된 경우라면, 검출 대상은 디램 내부 전압의 변화량이 될 것이다.
S130 단계에서는, S120 단계에서 검출된 디램 작동 조건의 변화가 디지털 코드로 변환된다. S130 단계에서는 디램 작동 조건이 변화하는 정도에 따라 서로 다른 디지털 코드가 생성되도록 하여, 디램 작동 조건의 변화량에 대응되는 디지털 코드가 출력되도록 한다.
S140 단계에서는, S130 단계에서 변환된 디지털 코드에 의해 입력 신호가 지연된다. 본 발명은 디램의 작동 조건의 변화량에 따라, 입력 신호의 지연 정도가 유동적으로 조절되는 것을 내용으로 한다. 따라서, 디램 작동 조건의 변화 정도에 따라 생성된 디지털 코드에 부합하도록 입력 신호를 지연시키는 S140 단계가 가장 마지막으로 수행된다.
S140 단계에서 지연되는 입력 신호가 데이터 신호 또는 데이터 스트로브 신호를 포함하는 경우, 다시 말해, 데이터 신호가 흐르는 선로와 데이터 스트로브 신호가 흐르는 선로에서 각각 S140 단계가 수행되는 경우에는, 데이터 신호의 지연과 데이터 스트로브 신호의 지연이 각각 조절될 수 있다. 이 경우의 데이터 입력 방법은 도 2에서 제시한 데이터 입력 회로가 수행하는 기능이 구현된 데이터 입력 방법이 될 것이다.
즉, 도 4에서 제시한 본 발명의 일 실시 예에 따른 데이터 입력 방법은 디램의 상태를 측정하고, 이로부터 디램 작동 조건의 변화를 검출하여, 변화량에 대응하는 디지털 코드를 생성한 후, 디지털 코드에 따라 입력 신호를 지연시키기 위한 것이다.
도 5는 본 발명의 실시로 얻을 수 있는 효과를 확인할 수 있게 하는 타이밍 다이어그램이다. 도 5의 (a)는 본 발명이 제시하는 데이터 입력 회로 또는 데이터 입력 방법이 실시되지 않는 경우의 신호 흐름이다. 데이터 신호의 안정적인 병렬화를 가능하게 하는 셋업 마진 확보를 위해, 데이터 스트로브 신호(DQS)의 흐름이 t0에서 t2 사이의 시간만큼 의도적으로 지연(Willful Delay)되었다. 이로 인해 디램 작동 조건에 따른 변화(PVT Variation)가 생겨, 데이터 스트로브 신호의 흐름이 t0에서 t4 사이의 시간만큼 지연되었다. 결국 t6의 데이터 스트로브 신호의 상승 에지에서 1번 데이터가 읽히지 못하고, 오작동이 생기게 된다.
도 5의 (b) 및 (c)는 본 발명이 제시하는 데이터 입력 회로 또는 데이터 입력 방법이 실시된 경우의 신호 흐름이다. 도 5의 (b)에서는 디램의 작동 조건의 변화를 미리 검출함으로써, t0부터 t1 사이의 시간만큼만 의도적인 지연이 발생하도록 하였다. 이로써, 데이터 스트로브 신호의 지연이 t0에서 t3 사이의 시간으로 감소되었다. 결과적으로 데이터 스트로브 신호의 상승 에지가 t5에 발생하게 되어, 1번 데이터가 정상적으로 읽힐 수 있게 되었다.
도 5의 (c)는 데이터 스트로브 신호는 그대로 유지되고, 데이터 신호가 t0에서 t3 사이의 시간만큼 지연된 경우의 타이밍 다이어그램이다. 데이터 신호의 지연에 의해, t6의 데이터 스트로브 신호의 상승 에지에서 1번 데이터가 읽힐 수 있게 된다.
도 5의 (b) 및 (c)에서는 데이터 신호와 데이터 스트로브 신호 중 어느 한 신호의 흐름만이 조절되는 경우를 설명하였다. 그러나 디램의 작동 조건 변화의 검출 과정 및 디지털 코드의 생성 과정이 적절히 제어될 경우, 데이터 신호와 데이터 스트로브 신호의 흐름이 동시에 조절될 수 있을 것이다. 이러한 점은 통상의 기술자에게 자명하다.
즉, 본 발명은 디램 메모리 셀에 정보를 저장하기 위해 데이터를 병렬화하는 과정에서, 입력 신호의 흐름이 융통성 있게 지연되는 것을 내용으로 한다. 이를 위해, 디램 작동 조건의 변화가 검출된 결과에 따라 데이터 신호 또는 데이터 스트로브 신호의 지연 정도가 유동적으로 조절되도록 하는 것을 목적으로 한다. 따라서 본 발명을 이용한 디램의 데이터 입력 회로가 구성되면, 디램으로 입력되는 데이터 신호, 데이터 스트로브 신호의 지연 정도가 유동적으로 조절될 수 있다. 이로써, 높은 주파수에서 작동하여 좁은 유효 데이터 구간을 갖는 디램의 오작동이 방지될 수 있을 것이다. 따라서 본 발명을 이용함으로써, 데이터가 디램의 작동 조건의 영향을 크게 받지 않고 안정적으로 전송되도록 할 수 있다.
이상에서 본 발명에 대한 실시 예를 중심으로 본 발명의 구성이 설명되었다. 다만 기술 특성상 본 발명의 요지를 포함하면서도 상기 실시 예와 다른 흐름으로 본 발명이 이루고자 하는 목적을 달성할 수 있는바, 상기 실시 예는 한정적인 것이 아니라 설명적인 측면에서 이해되어야 한다. 즉 본 발명의 요지를 포함하고 본 발명과 같은 목적을 달성할 수 있는 기술 사상은 본 발명의 기술 사상에 포함되는 것으로 해석되어야 한다.
따라서 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형이 이루어진 기술 사상은 본 발명이 청구하는 보호 범위에 포함된다고 볼 것이며, 상기 실시 예에 한정하여 보호 범위가 정해진다고 볼 것은 아니다.
100 : 데이터 입력 회로 110 : 검출부
120 : 디지털 코드 생성부 130 : 신호 지연부
200 : 데이터 입력 회로 210 : 검출부
220 : 디지털 코드 생성부 230, 240 : 신호 지연부
300 : 데이터 입력 회로 310, 315 : 버퍼
320, 325, 355, 360 : 플립플롭 330 : 검출부
335 : 디지털 코드 생성부 340, 345, 350 : 신호 지연부
365 : 병렬화 처리부

Claims (6)

  1. 디램에 구비되는 데이터 입력 회로에 있어서:
    클럭 신호 또는 상기 디램의 상태 신호로부터, 상기 디램의 작동 조건의 변화를 검출하는 검출부;
    검출된 상기 작동 조건의 변화를 디지털 코드로 변환하는 디지털 코드 생성부; 및
    상기 디지털 코드에 따라 입력 신호를 지연시키는 신호 지연부를 포함하는 데이터 입력 회로.
  2. 제 1 항에 있어서,
    상기 입력 신호는 데이터 신호 또는 데이터 스트로브 신호를 포함하는 데이터 입력 회로.
  3. 제 1 항에 있어서,
    상기 상태 신호는 상기 디램의 프로세스, 내부 전압, 그리고 내부 온도 중 적어도 하나를 측정한 신호이고,
    상기 작동 조건의 변화는 상기 디램의 작동 주파수, 상기 프로세스, 상기 내부 전압, 그리고 상기 내부 온도 중 적어도 하나의 변화에 대응하는 데이터 입력 회로.
  4. 디램의 데이터 입력 방법에 있어서:
    상기 디램의 상태를 측정하는 단계;
    측정된 상기 상태로부터 상기 디램의 작동 조건의 변화를 검출하는 단계;
    검출된 상기 작동 조건의 변화를 디지털 코드로 변환하는 단계; 및
    상기 디지털 코드에 따라 입력 신호를 지연시키는 단계를 포함하는 데이터 입력 방법.
  5. 제 4 항에 있어서,
    상기 입력 신호는 데이터 신호 또는 데이터 스트로브 신호를 포함하는 데이터 입력 방법.
  6. 제 4 항에 있어서,
    상기 디램의 상태는 상기 디램의 작동 주파수, 프로세스, 내부 전압, 그리고 내부 온도 중 적어도 하나인 데이터 입력 방법.
KR20130041661A 2013-04-16 2013-04-16 안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법 KR20140124202A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130041661A KR20140124202A (ko) 2013-04-16 2013-04-16 안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130041661A KR20140124202A (ko) 2013-04-16 2013-04-16 안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법

Publications (1)

Publication Number Publication Date
KR20140124202A true KR20140124202A (ko) 2014-10-24

Family

ID=51994543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130041661A KR20140124202A (ko) 2013-04-16 2013-04-16 안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법

Country Status (1)

Country Link
KR (1) KR20140124202A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205464B2 (en) 2019-12-26 2021-12-21 SK Hynix Inc. Semiconductor apparatus and a semiconductor system capable of adjusting timings of data and data strobe signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205464B2 (en) 2019-12-26 2021-12-21 SK Hynix Inc. Semiconductor apparatus and a semiconductor system capable of adjusting timings of data and data strobe signal

Similar Documents

Publication Publication Date Title
US9123408B2 (en) Low latency synchronization scheme for mesochronous DDR system
US8624647B2 (en) Duty cycle correction circuit for memory interfaces in integrated circuits
US9025410B2 (en) Semiconductor memory devices and semiconductor system having parameters, and methods of testing the same
KR100930401B1 (ko) 반도체 메모리 장치
US9602112B2 (en) Clock delay detecting circuit and semiconductor apparatus using the same
US8643416B2 (en) Semiconductor device including a delay locked loop circuit
US9368172B2 (en) Read strobe gating mechanism
US10097189B2 (en) Semiconductor device
TWI566256B (zh) 記憶體系統及其記憶體實體介面電路
KR101076889B1 (ko) 데이터출력제어회로
US8446785B2 (en) Latency control circuit, latency control method thereof, and semiconductor memory device including the same
US7920008B2 (en) Data output clock generating circuit and method of generating data output clock of semiconductor memory apparatus
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
KR20140124202A (ko) 안정적인 데이터 전송을 위한 데이터 입력 회로 및 데이터 입력 방법
KR20080082450A (ko) 메모리 컨트롤러 및 이를 포함하는 컴퓨터장치
US9552310B2 (en) Signal control circuit, information processing apparatus, and signal control method
WO2012086017A1 (ja) データ受信回路、情報処理装置、データ受信プログラムおよびデータ受信方法
KR102061343B1 (ko) 반도체 장치
US9304531B2 (en) Dynamically scaling voltage/frequency
KR20140052417A (ko) 직병렬변환기
US9324385B2 (en) Semiconductor device for generating initialization of information in response to a first clock and outputting the initialization information in response to a second clock
US9077514B1 (en) Methods and structures for compensating and tracking process, voltage and temperature variations
KR20120109196A (ko) 지연고정루프 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination