CN113035954B - 全环绕闸极水平贯穿式晶体管及其制备方法 - Google Patents
全环绕闸极水平贯穿式晶体管及其制备方法 Download PDFInfo
- Publication number
- CN113035954B CN113035954B CN202110213264.5A CN202110213264A CN113035954B CN 113035954 B CN113035954 B CN 113035954B CN 202110213264 A CN202110213264 A CN 202110213264A CN 113035954 B CN113035954 B CN 113035954B
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- drain
- source
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000035515 penetration Effects 0.000 title abstract description 7
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000002071 nanotube Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 22
- 238000009413 insulation Methods 0.000 abstract description 10
- 238000003892 spreading Methods 0.000 abstract description 4
- 230000007480 spreading Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000004044 response Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明的实施例提供了一种全环绕闸极水平贯穿式晶体管及其制备方法，涉及半导体技术领域。全环绕闸极水平贯穿式晶体管包括衬底、隔离层、闸极、绝缘层和器件单元；隔离层生长在衬底上；多个闸极平铺、间隔生长在隔离层上；绝缘层生长在闸极和隔离层上；至少一个器件单元生长在绝缘层上。这样，通过在隔离层上平铺、间隔生长多个闸极，全部的闸极可以一次性同时形成，不存在各个闸极单独形成的情况，也不存在闸极制造顺序不同的情况，各个闸极受到的负载相同，再在闸极和隔离层上生长绝缘层和至少一个器件单元，各个器件单元之间不会存在明显的电性差异。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种全环绕闸极水平贯穿式晶体管及其制备方法。
背景技术
在先进的半导体制程中，根据摩尔定律，在器件不断微缩的情况下，器件的制备工艺的实施难度也会不断提升，如何做出更小、更精密的器件一直各个晶圆工厂不断努力的目标。
目前，水平形式的全环绕闸极晶体管(Gate All Around FET，简称：GAA FET)已成为新一代技术主流，其不仅可以使尺寸进一步微缩，还可以使沟道从三面变成四面，使闸极的控制力提升。除了水平形式之外的结构，目前还有一种垂直形式的全环绕闸极晶体管，其纳米线沿垂直芯片的方向延伸，可以增加晶圆的利用率。
但是，目前使用的垂直形式的器件中，闸极为平面结构，源极与闸极之间以及汲极与闸极之间都需要设置一层隔绝层，重叠的多组器件之间也需要设置隔绝层。水平形式的器件虽然在多组器件之间不需要设置隔绝层，但是，闸极、汲极和源极均为平面结构，导致相邻电极之间的结电容较大，可能造成器件响应延迟，降低器件的操作速度。
另外，现有器件中的闸极制作顺序不同，各自受到的负载(Thermal budget)也不同，可能导致器件之间出现明显的电性差异。
发明内容
本发明实施例要解决的技术问题是：现有器件中的闸极制作顺序不同，各自受到的负载也不同，可能导致器件之间出现明显的电性差异。
为解决上述技术问题，本发明的实施例可以这样实现：
第一方面，本发明提供一种全环绕闸极水平贯穿式晶体管，全环绕闸极水平贯穿式晶体管包括衬底、隔离层、闸极、绝缘层和器件单元；隔离层生长在衬底上；多个闸极平铺、间隔生长在隔离层上；绝缘层生长在闸极和隔离层上；至少一个器件单元生长在绝缘层上。
在可选的实施方式中，器件单元包括生长在绝缘层上的源极、汲极和阱层，其中，阱层位于源极与汲极之间。
在可选的实施方式中，闸极间隔平行排布，闸极的长度方向平行于源极、阱层和汲极的排列方向。
在可选的实施方式中，一个器件单元覆盖多个闸极，一个闸极用于驱动多个器件单元。
在可选的实施方式中，闸极采用纳米管制成。
在可选的实施方式中，绝缘层的材料为二氧化硅。
第二方面，本发明提供一种全环绕闸极水平贯穿式晶体管的制备方法，全环绕闸极水平贯穿式晶体管的制备方法包括：在衬底上生长隔离层；在隔离层上一次性生长多个间隔排布的闸极；在闸极和隔离层上生长绝缘层；
在绝缘层上生长至少一个器件单元。
在可选的实施方式中，闸极采用纳米管制成。
在可选的实施方式中，在绝缘层上生长至少一个器件单元的步骤包括：在绝缘层上沉积外延层；对外延层进行掺杂，由外延层形成源极和汲极，并在源极与汲极之间形成阱层。
在可选的实施方式中，由外延层形成源极和汲极，并在源极与汲极之间形成阱层的步骤包括：平行于闸极的长度方向依次排布源极、阱层和汲极。
本发明实施例提供的全环绕闸极水平贯穿式晶体管及其制备方法的有益效果包括：通过在隔离层上平铺、间隔生长多个闸极，全部的闸极可以一次性同时形成，不存在各个闸极单独形成的情况，也不存在闸极制造顺序不同的情况，各个闸极受到的负载相同，再在闸极和隔离层上生长绝缘层和至少一个器件单元，各个器件单元之间不会存在明显的电性差异。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的全环绕闸极水平贯穿式晶体管的透视结构示意图；
图2为本发明第一实施例提供的全环绕闸极水平贯穿式晶体管的正视结构示意图；
图3为本发明第一实施例提供的全环绕闸极水平贯穿式晶体管的俯视结构示意图；
图4为本发明第二实施例提供的全环绕闸极水平贯穿式晶体管的制备方法的流程图；
图5至图10为本发明第二实施例提供的全环绕闸极水平贯穿式晶体管制备过程的结构示意图。
图标：100-全环绕闸极水平贯穿式晶体管；110-衬底；120-隔离层；130-闸极；140-绝缘层；150-器件单元；151-源极；152-阱层；153-汲极；160-外延层；200-光刻胶。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1至图3，本实施例提供了一种全环绕闸极水平贯穿式晶体管100，全环绕闸极水平贯穿式晶体管100包括衬底110、隔离层120、闸极130、绝缘层140和器件单元150。其中，器件单元150的层结构全面环绕闸极130设置，闸极130水平设置、且贯穿器件单元150的层结构。
衬底110可以由晶圆形成，具体可以采用硅晶圆。在其它实施例中，衬底110还可以包括硅、锗等。
隔离层120生长在衬底110上，多个闸极130平铺、间隔生长在隔离层120上，闸极130采用纳米管制成，闸极130间隔平行排布。这样，全部的闸极130可以一次性同时形成，不存在各个闸极130单独形成的情况，也不存在闸极130制造顺序不同的情况，各个闸极130受到的负载相同，再在闸极130和隔离层120上生长绝缘层140和至少一个器件单元150，各个器件单元150之间不会存在明显的电性差异。
绝缘层140生长在闸极130和隔离层120上，绝缘层140的材料为氧化物，本实施例中，绝缘层140的材料具体可以为二氧化硅。
至少一个器件单元150生长在绝缘层140上，本实施例中，在绝缘层140上只画出了一个器件单元150，在其它实施例中，可以将多个器件单元150沿闸极130的长度方向依次排布。
其中，器件单元150包括生长在绝缘层140上的源极151、汲极153和阱层152，其中，阱层152位于源极151与汲极153之间。源极151、阱层152和汲极153的排列方向平行于闸极130的长度方向。因为闸极130是平铺在隔离层120上，通过一层绝缘层140就可以隔绝闸极130与源极151，也可以隔绝闸极130与汲极153，不需要再设置其它的起隔绝作用的层结构，可以减少器件堆叠的层数。而且，闸极130平铺在隔离层120上之后，形成在闸极130上方的源极151和汲极153的面积或厚度可以做得较小，使源极151与汲极153相对的面积较小，可以减少二者之间的结电容，减小器件响应延迟，提高器件的操作速度。
本实施例中，一个器件单元150下方覆盖有三个闸极130，一个闸极130沿其长度方向依次排布有至少一个器件单元150，器件单元150的源极151、阱层152和漏极可以通过同一层材料一次性形成，不用分别分层制作，制备过程简单。
本实施例提供的全环绕闸极水平贯穿式晶体管100的工作原理：
闸极130向每个器件单元150提供电压，使器件单元150中的阱层152导通，器件单元150中的源极151与信号源电连接，源极151接收信号源的电信号(电流)即可经过阱层152传递至汲极153，从而实现电信号从源极151传递至汲极153。
本实施例提供的全环绕闸极水平贯穿式晶体管100的有益效果包括：
1.通过在隔离层120上平铺、间隔生长多个闸极130，全部的闸极130可以一次性同时形成，不存在各个闸极130单独形成的情况，也不存在闸极130制造顺序不同的情况，各个闸极130受到的负载相同，再在闸极130和隔离层120上生长绝缘层140和至少一个器件单元150，各个器件单元150之间不会存在明显的电性差异；
2.因为闸极130是平铺在隔离层120上，通过一层绝缘层140就可以隔绝闸极130与源极151，也可以隔绝闸极130与汲极153，不需要再设置其它的起隔绝作用的层结构，可以减少器件堆叠的层数，减少器件的厚度，增加器件的集成密度；
3.闸极130平铺在隔离层120上之后，形成在闸极130上方的源极151和汲极153的面积或厚度可以做得较小，使源极151与汲极153相对的面积较小，可以减少二者之间的结电容，减小器件响应延迟，提高器件的操作速度；
4.器件单元150的源极151、阱层152和漏极可以通过同一层材料一次性形成，不用分别分层制作，制备过程简单。
第二实施例
请参阅图4，本实施例提供一种全环绕闸极水平贯穿式晶体管的制备方法，(以下简称：“制备方法”)，主要用于制备第一实施例提供的全环绕闸极水平贯穿式晶体管100。
图5至图10为本发明第二实施例提供的全环绕闸极水平贯穿式晶体管100制备过程的结构示意图，其中，每幅图中包含同一个结构的俯视图和正视图，而且，分别上下分布。
制备方法包括以下步骤：
S1：请参阅图5，提供一衬底110。
其中，衬底110可以由晶圆形成，具体可以采用硅晶圆。在其它实施例中，衬底110还可以包括硅、锗等。
S2：请参阅图6，在衬底110上生长隔离层120。
S3：请参阅图6，在隔离层120上一次性生长多个间隔排布的闸极130。
其中，多个闸极130平铺、间隔生长在隔离层120上，闸极130采用纳米管制成，闸极130间隔平行排布。这样，全部的闸极130可以一次性同时形成，不存在各个闸极130单独形成的情况，也不存在闸极130制造顺序不同的情况，各个闸极130受到的负载相同，再在闸极130和隔离层120上生长绝缘层140和至少一个器件单元150，各个器件单元150之间不会存在明显的电性差异。
S4：请参阅图7，在闸极130和隔离层120上生长绝缘层140。
其中，绝缘层140的材料为氧化物，本实施例中，绝缘层140的材料具体可以为二氧化硅。
S5：请参阅图8，在绝缘层140上沉积外延层160。
其中，绝缘层140可以通过外延或沉积薄膜方式控制厚度，还可以通过控制绝缘层140各个区域的厚度形成不同电器特性的器件。
S6：请参阅图9，对外延层160进行掺杂，由外延层160形成源极151和汲极153，并在源极151与汲极153之间形成阱层152。
其中，图9显示的结构相对于图8显示的结构围绕竖直轴旋转了90°。在外延层160上设置光刻胶200，并通过n型掺杂或p型掺杂由外延层160形成源极151和汲极153，并在源极151与汲极153之间形成阱层152，源极151、阱层152和汲极153平行于闸极130的长度方向依次排布。
本实施例中，在绝缘层140上只画出了一个器件单元150，在其它实施例中，可以将多个器件单元150沿闸极130的长度方向依次排布。
因为闸极130是平铺在隔离层120上，通过一层绝缘层140就可以隔绝闸极130与源极151，也可以隔绝闸极130与汲极153，不需要再设置其它的起隔绝作用的层结构，可以减少器件堆叠的层数。而且，闸极130平铺在隔离层120上之后，形成在闸极130上方的源极151和汲极153的面积或厚度可以做得较小，使源极151与汲极153相对的面积较小，可以减少二者之间的结电容，减小器件响应延迟，提高器件的操作速度。
S7：请参阅图10，去除光刻胶200，形成全环绕闸极水平贯穿式晶体管100。
本实施例提供的全环绕闸极水平贯穿式晶体管的制备方法的有益效果包括：
1.通过在隔离层120上平铺、间隔生长多个闸极130，全部的闸极130可以一次性同时形成，不存在各个闸极130单独形成的情况，也不存在闸极130制造顺序不同的情况，各个闸极130受到的负载相同，再在闸极130和隔离层120上生长绝缘层140和至少一个器件单元150，各个器件单元150之间不会存在明显的电性差异；
2.因为闸极130是平铺在隔离层120上，通过一层绝缘层140就可以隔绝闸极130与源极151，也可以隔绝闸极130与汲极153，不需要再设置其它的起隔绝作用的层结构，可以减少器件堆叠的层数，减少器件的厚度，增加器件的集成密度；
3.闸极130平铺在隔离层120上之后，形成在闸极130上方的源极151和汲极153的面积或厚度可以做得较小，使源极151与汲极153相对的面积较小，可以减少二者之间的结电容，减小器件响应延迟，提高器件的操作速度；
4.器件单元150的源极151、阱层152和漏极可以通过同一层材料一次性形成，不用分别分层制作，制备过程简单。
本发明实施例提供的全环绕闸极水平贯穿式晶体管100及其制备方法可以主要用于高密度集成电路中，不仅能够将器件结构微缩，还能够简化制备流程。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种全环绕闸极水平贯穿式晶体管，其特征在于，所述全环绕闸极水平贯穿式晶体管包括：
衬底(110)；
隔离层(120)，生长在所述衬底(110)上；
多个闸极(130)，平铺、间隔生长在所述隔离层(120)上；
绝缘层(140)，生长在所述闸极(130)和所述隔离层(120)上；
至少一个器件单元(150)，生长在所述绝缘层(140)上；
所述器件单元(150)包括生长在所述绝缘层(140)上的源极(151)、汲极(153)和阱层(152)，其中，所述阱层(152)位于所述源极(151)与所述汲极(153)之间。
2.根据权利要求1所述的全环绕闸极水平贯穿式晶体管，其特征在于，所述闸极(130)间隔平行排布，所述闸极(130)的长度方向平行于所述源极(151)、所述阱层(152)和所述汲极(153)的排列方向。
3.根据权利要求1所述的全环绕闸极水平贯穿式晶体管，其特征在于，一个所述器件单元(150)覆盖多个所述闸极(130)，一个所述闸极(130)用于驱动多个所述器件单元(150)。
4.根据权利要求1所述的全环绕闸极水平贯穿式晶体管，其特征在于，所述闸极(130)采用纳米管制成。
5.根据权利要求1所述的全环绕闸极水平贯穿式晶体管，其特征在于，所述绝缘层(140)的材料为二氧化硅。
6.一种全环绕闸极水平贯穿式晶体管的制备方法，其特征在于，所述全环绕闸极水平贯穿式晶体管的制备方法包括：
在衬底(110)上生长隔离层(120)；
在所述隔离层(120)上一次性生长多个间隔排布的闸极(130)；
在所述闸极(130)和所述隔离层(120)上生长绝缘层(140)；
在所述绝缘层(140)上生长至少一个器件单元(150)，包括：
在所述绝缘层(140)上沉积外延层(160)；
对所述外延层(160)进行掺杂，由所述外延层(160)形成源极(151)和汲极(153)，并在所述源极(151)与所述汲极(153)之间形成阱层(152)。
7.根据权利要求6所述的全环绕闸极水平贯穿式晶体管的制备方法，其特征在于，所述闸极(130)采用纳米管制成。
8.根据权利要求6所述的全环绕闸极水平贯穿式晶体管的制备方法，其特征在于，所述由所述外延层(160)形成源极(151)和汲极(153)，并在所述源极(151)与所述汲极(153)之间形成阱层(152)的步骤包括：
平行于所述闸极(130)的长度方向依次排布所述源极(151)、所述阱层(152)和所述汲极(153)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110213264.5A CN113035954B (zh) | 2021-02-25 | 2021-02-25 | 全环绕闸极水平贯穿式晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110213264.5A CN113035954B (zh) | 2021-02-25 | 2021-02-25 | 全环绕闸极水平贯穿式晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035954A CN113035954A (zh) | 2021-06-25 |
| CN113035954B true CN113035954B (zh) | 2022-09-02 |
Family
ID=76462426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110213264.5A Active CN113035954B (zh) | 2021-02-25 | 2021-02-25 | 全环绕闸极水平贯穿式晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035954B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2692841Y (zh) * | 2004-04-22 | 2005-04-13 | 台湾积体电路制造股份有限公司 | 多重栅极结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7508031B2 (en) * | 2005-07-01 | 2009-03-24 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with narrowed base regions |
| CN102130175B (zh) * | 2010-12-30 | 2013-09-11 | 福州华映视讯有限公司 | 垂直式晶体管结构 |
| US9754840B2 (en) * | 2015-11-16 | 2017-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Horizontal gate-all-around device having wrapped-around source and drain |
| US10522622B2 (en) * | 2018-05-14 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-gate semiconductor device and method for forming the same |
| US20200185384A1 (en) * | 2018-12-11 | 2020-06-11 | Qualcomm Incorporated | Horizontal gate-all-around (gaa) field effect transistor (fet) for complementary metal oxide semiconductor (cmos) integration |
-
2021
- 2021-02-25 CN CN202110213264.5A patent/CN113035954B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2692841Y (zh) * | 2004-04-22 | 2005-04-13 | 台湾积体电路制造股份有限公司 | 多重栅极结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035954A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575624B2 (en) | Semiconductor device | |
| CN105321995A (zh) | 双极晶体管结构和制造双极晶体管结构的方法 | |
| EP3070737A1 (en) | Vertical Fin-FET semiconductor device | |
| US9954075B2 (en) | Thyristor random access memory device and method | |
| CN101506978A (zh) | 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法 | |
| CN1367535A (zh) | 全耗尽型集电极硅绝缘体双极晶体管 | |
| JPS5837949A (ja) | 集積回路装置 | |
| CN102034833A (zh) | 传感器及其制造方法 | |
| US20230403853A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| JP2008544476A (ja) | 平面コンタクトを有する超スケール変更可能な縦型ｍｏｓトランジスタ | |
| US20230337428A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| US20240032301A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| KR101167551B1 (ko) | 수평형 선택소자를 갖는 3차원 메모리 셀 스텍 | |
| US5367184A (en) | Vertical JFET transistor with optimized bipolar operating mode and corresponding method of fabrication | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| US20130313568A1 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| CN113035954B (zh) | 全环绕闸极水平贯穿式晶体管及其制备方法 | |
| US20240023372A1 (en) | Array substrate, manufacturing method thereof and display device | |
| CN110098250A (zh) | 带体区的竖直型器件及其制造方法及相应电子设备 | |
| JPS6353706B2 (zh) | ||
| KR20220044646A (ko) | 댐 구조체를 포함하는 반도체 소자 및 그 제조 방법 | |
| CN103762169A (zh) | 一种底栅薄膜晶体管及其制造方法 | |
| CN112768514B (zh) | 全环绕闸极垂直贯穿式晶体管及其制备方法 | |
| US20230363153A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device | |
| US20080197443A1 (en) | Semiconductor Substrate Comprising a Pn-Junction and Method For Producing Said Substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |