CN113035711A - 一种低压igbt器件的制备方法 - Google Patents
一种低压igbt器件的制备方法 Download PDFInfo
- Publication number
- CN113035711A CN113035711A CN201911356279.6A CN201911356279A CN113035711A CN 113035711 A CN113035711 A CN 113035711A CN 201911356279 A CN201911356279 A CN 201911356279A CN 113035711 A CN113035711 A CN 113035711A
- Authority
- CN
- China
- Prior art keywords
- wafer
- wafer obtained
- low
- anode layer
- igbt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000002513 implantation Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 238000005224 laser annealing Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 239000012634 fragment Substances 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 40
- 239000000758 substrate Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001994 activation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
Abstract
本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；S3.将步骤S2得到的晶圆的背面减薄；S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。
Description
技术领域
本发明涉及一种低压IGBT器件的制备方法，属于半导体制造技术领域。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管。因此，可以把IGBT看作是MOS输入的达林顿管。IGBT既具有MOSFET器件电压驱动、高耐压且驱动简单、开关速度快的优点，同时又具有双极型器件电流能力强、且导通压降低的优点，因而在现代电力电子技术中得到了越来越广泛的应用。
IGBT的制备包括衬底的形成，正面工艺和背面工艺。在IGBT制备工艺中，首先通过正面工艺形成正面的PN结、栅电极和发射极图形，然后是背面的研磨和腐蚀、并形成背面缓冲层、阳极层和集电极。依照器件的结构和应用的电压等级的不同，最终减薄之后的Si衬底厚度也各不相同。
常规低压IGBT通常在背面减薄后，通过背面质子注入及炉管退火来激活质子，形成IGBT的缓冲层/场截止层/软穿通层结构。由于低压IGBT片厚较薄，750V IGBT厚度通常为60-90μm。如此薄的片厚在高温过程中极易产生翘曲，并大幅增加接下来工艺步骤中的碎片风险。
发明内容
本发明的目的是针对现有技术的问题，提供一种低压IGBT器件的制备方法，在完成正面工艺后，采用高能质子注入工艺从IGBT正面注入质子，然后在厚片状态进行低温炉管退火，激活所注入质子并修复注入损伤，形成缓冲层结构。接着进行背面减薄、低热预算阳极工艺以及金属沉积等工艺，在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。
根据本发明的一个方面，提供一种低压IGBT器件的制备方法，包括如下步骤：
S1.在晶圆的正面完成IGBT正面结构；
S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；
S3.将步骤S2得到的晶圆的背面减薄；
S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。
根据本发明的优选实施方式，所述晶圆可以是任意种类的晶圆，例如N或P型晶圆。
根据本发明的优选实施方式，所述步骤S1包括：在硅晶圆的正面进行一系列工艺IGBT工艺，一般包括：形成N阱、P阱，刻蚀沟槽，形成栅氧，沉积多晶硅并回刻形成栅极，N+源区注入，介质层沉积，发射极接触孔刻蚀，沉积金属形成发射极。
根据本发明的具体实施方式，所述步骤S1包括如下步骤：
在晶圆基片上表面形成第一氧化层；
将N型杂质注入到所述晶圆基片中，并使其扩散第一结深形成N阱；
将P型杂质注入到所述N阱中，并使其扩散第二结深形成P阱；
在晶圆基片上形成有源沟槽和陪栅沟槽；
去除剩余的所述第一氧化层，并在所述P阱上表面、所述有源沟槽和所述虚栅沟槽内表面形成第二氧化层；
在所述有源沟槽和所述虚栅沟槽内填充多晶硅，形成沟槽栅极和沟槽陪栅；
对所述有源沟槽和所述陪栅沟槽内的多晶硅进行刻蚀，使得所述有源沟槽和所述陪栅沟槽内的多晶硅最高点低于所述晶圆基片上表面预设高度差；
在所述沟槽栅极之间的所述P阱上表面的第一预设位置注入N型杂质，形成第三结深的N+区，所述N+区与所述沟槽栅极接触；
在所述晶圆基片上表面以及所述沟槽栅极和沟槽陪栅上形成绝缘介质层；
刻蚀所述沟槽栅极之间的N+区上方的第二预设位置的绝缘介质层，形成发射极接触窗口；
在晶圆表面沉积金属形成发射极。
根据本发明的优选实施方式，所述步骤S2包括：
对所述步骤S1得到的晶圆的正面进行高能质子注入及炉管退火处理，形成缓冲层。
根据本发明的优选实施方式，所述高能质子包括高能H质子。
根据本发明的优选实施方式，所述高能质子的注入深度由IGBT电压等级确定。一般来说，750V对应的深度为45-75μm，1200V对应的深度为80-120μm，1700V对应的深度为130-190μm。
根据本发明的优选实施方式，所述退火处理的工艺条件包括：温度350-450℃，时间10min-10h，例如在400℃处理1h。
根据本发明的优选实施方式，所述减薄工艺包括常规减薄工艺和/或Taiko减薄工艺。
根据本发明的优选实施方式，所述常规减薄工艺是指无taiko环的整面减薄。
根据本发明的优选实施方式，步骤S4包括：
4A.在步骤S3得到的晶圆的背面进行低热预算阳极工艺，形成阳极层；
4B.在阳极层上沉积金属，形成集电极。
根据本发明的优选实施方式，所述步骤4A中包括：
在步骤S3得到的晶圆的背面进行阳极注入以及激光退火处理，形成阳极层。
根据本发明的另一个方面，提供了根据上述的方法制备得到的低压IGBT器件。
根据本发明的优选实施方式，所述低压IGBT器件为沟槽栅结构和/或平面栅结构。
根据本发明的优选实施方式，所述低压IGBT器件的电压等级小于3300V，厚度小于375μm。
根据本发明的另一个方面，提供了上述低压IGBT器件在汽车、风电、光伏、工业传动或家电等领域中的应用。
本发明的优点及有益效果如下：
1、晶圆减薄后所进行工艺热预算非常低，可有效控制IGBT的应力及翘曲，降低碎片率，尤其可降低8-12英寸等大尺寸晶圆的碎片率。
2、工艺简单，实施方便。
3、可通过合并正面金属接触合金工艺和质子注入激活工艺，并取消背面金属接触合金工艺，节约工艺时间，提高生产效率，有很强的实用性。
附图说明
图1为现有技术中常规低压IGBT制备的工艺流程图；
图2为根据本发明实施例方法的工艺流程图；
图3-7为根据本发明实施例的低压沟槽栅IGBT制备方法的流程示意图。
具体实施方式
下面结合附图和具体实施例来进一步说明本发明。
鉴于现有技术中制备片厚较薄的低压IGBT器件时，易产生翘曲和碎片的问题，本发明提供一种低压IGBT器件的制备方法，在完成正面工艺后，采用高能质子注入工艺从IGBT正面注入质子，然后在厚片状态进行低温炉管退火，激活所注入质子并修复注入损伤，形成缓冲层结构。接着进行背面减薄、低热预算阳极工艺以及金属沉积等工艺，在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。
本发明提供了一种低压IGBT器件的制备方法，包括如下步骤：
S1.在晶圆的正面完成IGBT正面结构；
S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；
S3.将步骤S2得到的晶圆的背面减薄；
S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。
其中，所述步骤S1包括：在硅晶圆的正面进行一系列工艺IGBT工艺，一般包括：形成N阱、P阱，刻蚀沟槽，形成栅氧，沉积多晶硅并回刻形成栅极，N+源区注入，介质层沉积，发射极接触孔刻蚀，沉积金属形成发射极。
具体包括如下步骤：
在晶圆基片上表面形成第一氧化层；
将N型杂质注入到所述晶圆基片中，并使其扩散第一结深形成N阱；
将P型杂质注入到所述N阱中，并使其扩散第二结深形成P阱；
在晶圆基片上形成有源沟槽和陪栅沟槽；
去除剩余的所述第一氧化层，并在所述P阱上表面、所述有源沟槽和所述陪栅沟槽内表面形成第二氧化层；
在所述有源沟槽和所述陪栅沟槽内填充多晶硅，形成沟槽栅极和沟槽陪栅；
对所述有源沟槽和所述陪栅沟槽内的多晶硅进行刻蚀，使得所述有源沟槽和所述陪栅沟槽内的多晶硅最高点低于所述晶圆基片上表面预设高度差；
在所述沟槽栅极之间的所述P阱上表面的第一预设位置注入N型杂质，形成第三结深的N+区，所述N+区与所述沟槽栅极接触；
在所述晶圆基片上表面以及所述沟槽栅极和沟槽陪栅上形成绝缘介质层；
刻蚀所述沟槽栅极之间的N+区上方的第二预设位置的绝缘介质层，形成发射极接触窗口；
在晶圆表面沉积金属形成发射极。
其中，所述步骤S2包括：
对所述步骤S1得到的晶圆的正面进行高能质子注入及炉管退火处理，形成缓冲层。
其中，所述高能质子包括高能H质子。
所述高能质子的注入深度由IGBT电压等级确定。一般来说，750V对应的深度为45-75μm，1200V对应的深度为80-120μm，1700V对应的深度为130-190μm。
其中，所述退火处理的工艺条件包括：温度350-450℃，时间10min-10h，例如在400℃处理1h。
其中，所述步骤S3的减薄工艺包括常规减薄工艺和/或Taiko减薄工艺。
其中，步骤S4包括：
4A.在步骤S3得到的晶圆的背面进行低热预算阳极工艺，形成阳极层；
4B.在阳极层上沉积金属，形成集电极。
其中，所述步骤4A中包括：
在步骤S3得到的晶圆的背面进行阳极注入以及激光退火处理，形成阳极层。
实施例1
图3-7为根据本实施例的低压沟槽栅IGBT制备方法的流程示意图。
如图3所示，在N-晶圆的正面完成IGBT正面结构，所述晶圆直径为8英寸，片厚为725μm。
如图4所示，从晶圆的正面进行高能H质子注入及炉管退火处理(在400℃处理1h)，高能质子注入深度为40-80μm，形成N-缓冲层。
如图5所示，采用Taiko减薄工艺对晶圆进行减薄，至最终厚度70μm。
如图6所示，在晶圆的背面进行P+注入，以及激光退火处理，形成阳极层；
如图7所示，在晶圆的背面沉积金属Al/Ti/Ni/Ag，形成背面集电极。
在本发明中的提到的任何数值，如果在任何最低值和任何最高值之间只是有两个单位的间隔，则包括从最低值到最高值的每次增加一个单位的所有值。例如，如果声明一种组分的量，或诸如温度、压力、时间等工艺变量的值为50-90，在本说明书中它的意思是具体列举了51-89、52-88……以及69-71以及70-71等数值。对于非整数的值，可以适当考虑以0.1、0.01、0.001或0.0001为一单位。这仅是一些特殊指明的例子。在本申请中，以相似方式，所列举的最低值和最高值之间的数值的所有可能组合都被认为已经公开。
应当注意的是，以上所述的实施例仅用于解释本发明，并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述，但应当理解为其中所用的词语为描述性和解释性词汇，而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改，以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施例，但是并不意味着本发明限于其中公开的特定例，相反，本发明可扩展至其他所有具有相同功能的方法和应用。
Claims (10)
1.一种低压IGBT器件的制备方法，包括如下步骤：
S1.在晶圆的正面完成IGBT正面结构；
S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；
S3.将步骤S2得到的晶圆的背面减薄；
S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S2包括：
对所述步骤S1得到的晶圆的正面进行高能质子注入及炉管退火处理，形成缓冲层。
3.根据权利要求1或2所述的方法，其特征在于，所述高能质子包括高能H质子。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所述减薄工艺包括常规减薄工艺和/或Taiko减薄工艺。
5.根据权利要求1-4中任一项所述的方法，其特征在于，步骤S4包括：
4A.在步骤S3得到的晶圆的背面进行低热预算阳极工艺，形成阳极层；
4B.在阳极层上沉积金属，形成集电极。
6.根据权利要求1-5中任一项所述的方法，其特征在于，所述步骤4A中包括：
在步骤S3得到的晶圆的背面进行阳极注入以及激光退火处理，形成阳极层。
7.根据权利要求1-6中任一项所述的方法制备得到的低压IGBT器件。
8.根据权利要求7所述的器件，其特征在于，所述低压IGBT器件为沟槽栅结构和/或平面栅结构。
9.根据权利要求7或8所述的器件，其特征在于，所述低压IGBT器件的电压等级小于3300V，厚度小于375μm。
10.根据权利要求7-9中任一项所述的低压IGBT器件在汽车、风电、光伏、工业传动或家电领域中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911356279.6A CN113035711A (zh) | 2019-12-25 | 2019-12-25 | 一种低压igbt器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911356279.6A CN113035711A (zh) | 2019-12-25 | 2019-12-25 | 一种低压igbt器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113035711A true CN113035711A (zh) | 2021-06-25 |
Family
ID=76458132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911356279.6A Pending CN113035711A (zh) | 2019-12-25 | 2019-12-25 | 一种低压igbt器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035711A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158320A (ja) * | 2005-11-10 | 2007-06-21 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| US20090087631A1 (en) * | 2007-09-28 | 2009-04-02 | Hans-Joachim Schulze | Wafer and a Method for Manufacturing a Wafer |
| US20090224284A1 (en) * | 2008-02-08 | 2009-09-10 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and method of producing the same |
| CN103441074A (zh) * | 2013-08-30 | 2013-12-11 | 吴宗宪 | 一种制造集成有二极管的igbt器件的方法 |
| CN108538721A (zh) * | 2018-03-30 | 2018-09-14 | 苏州凤凰芯电子科技有限公司 | 一种igbt器件背面制作方法 |
-
2019
- 2019-12-25 CN CN201911356279.6A patent/CN113035711A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158320A (ja) * | 2005-11-10 | 2007-06-21 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| US20090087631A1 (en) * | 2007-09-28 | 2009-04-02 | Hans-Joachim Schulze | Wafer and a Method for Manufacturing a Wafer |
| US20090224284A1 (en) * | 2008-02-08 | 2009-09-10 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and method of producing the same |
| CN103441074A (zh) * | 2013-08-30 | 2013-12-11 | 吴宗宪 | 一种制造集成有二极管的igbt器件的方法 |
| CN108538721A (zh) * | 2018-03-30 | 2018-09-14 | 苏州凤凰芯电子科技有限公司 | 一种igbt器件背面制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102142372B (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| JP4128777B2 (ja) | 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法 | |
| JP5551082B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
| CN104576361B (zh) | 功率二极管的制备方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN102610634B (zh) | 半导体装置和半导体装置的制造方法 | |
| CN102832121B (zh) | 快恢复二极管制造方法 | |
| CN104681433B (zh) | 一种fs‑igbt的制备方法 | |
| CN113471273A (zh) | 绝缘栅双极型晶体管及制备方法、电子设备 | |
| WO2018040563A1 (zh) | 一种新型多晶硅薄膜齐纳二极管及制作方法 | |
| CN104576533B (zh) | 具有反向导通结构的Trench IGBT的制备方法 | |
| CN106611797A (zh) | 一种具有局域金属寿命控制的功率器件及其制作方法 | |
| US20100327314A1 (en) | Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method | |
| JP5011656B2 (ja) | 半導体装置の製造方法 | |
| CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN113035711A (zh) | 一种低压igbt器件的制备方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN113053746A (zh) | 一种低压igbt器件的制备方法 | |
| CN103489775A (zh) | 一种新型场截止型绝缘栅双极型晶体管的制造方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN104425255A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN104425246B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN112582469A (zh) | 衬底、半导体器件及其制备方法 | |
| CN104393032A (zh) | 一种平面栅igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210625 |