CN113015235B - 一种自下而上的时钟同步设备及系统 - Google Patents

Abstract

本发明提出了一种自下而上的时钟同步设备及系统，涉及通讯技术领域。该自下而上的时钟同步设备包括基带处理电路、时钟电路、逻辑电路以及处理电路。基带处理电路可以接收基站发送的空口同步信号，并对其进行处理得到中周期脉冲和无线帧周期的起点。时钟电路再对中周期脉冲进行其处理后的信号，进行闭环负反馈控制处理以得到一个短周期脉冲。逻辑电路根据该端周期脉冲进行计时输出，同时，处理电路根据基带处理电路处理得到的无线帧周期的起点向服务器发送时间信息请求，然后在得到服务器返回的结果后，计算下一个秒脉冲距离上升沿的时间，以使逻辑电路最后可以确定出准确的时钟信息。

Description

一种自下而上的时钟同步设备及系统

技术领域

本发明涉及通讯技术领域，具体而言，涉及一种自下而上的时钟同步设备及系统。

背景技术

说起同步大家自然而然想起从上而下、从中心向边缘的同步机制，时钟源位于中心向周边给出同步信号，形成同步网络。随着通信尤其是移动通信的发展从3G到4G，多址方式从频分(FDD)到时分(TDD)出现，在接入网络的基站通过GPS或北斗等卫星系统引入了更高精度的时钟。由于无线基站的时钟质量好于无线控制器或核心网的时钟信号质量，从而终结了时钟由中心向边缘逐步分发扩散的瀑布式传递方式。

随着通信的发展，用户终端侧也有获取准确时钟信息的需求，目前该需求是通过在终端安装GPS、北斗等卫星定位设备获取准确时间和位置信息，同时也支持时钟同步协议(SNTP协议)获取10ms级别的准确时钟。但能源互联网和行业物联网的发展过程中，无线终端设备需要向行业设备提供通信功能的同时也需要提供准确时钟信息，通常要求准确度在1us级别，了使准确度达到1us级别，则需要有光纤传输或卫星信号、1588时钟源，从而导致成本高。

发明内容

本发明的目的在于提供一种自下而上的时钟同步设备及系统，用以改善现有技术中成本高的问题。

本发明的实施例是这样实现的：

第一方面，本申请实施例提供一种自下而上的时钟同步设备，包括：基带处理电路，以用于对第一空口同步信号的序列做相关处理，以得到中周期脉冲；还用于根据第二空口同步信号获取无线帧周期的起点；时钟电路，其与所述基带处理电路连接，以用于对所述中周期脉冲进行闭环负反馈控制处理以得到短周期脉冲；逻辑电路，其与所述时钟电路连接，以用于获取所述短周期脉冲作为计时输入；逻辑电路与处理电路同时进行工作；处理电路，其与所述基带处理电路连接，其还与服务器连接，以用于根据所述无线帧周期的起点向所述服务器发送时间信息请求，以获取服务器根据卫星同步信息计算的下一个长周期脉冲开始的时间；所述处理电路，还用于根据所述下一个长周期脉冲开始的时间计算所述下一个秒脉冲距离该下一个长周期脉冲上升沿的时间得到校准时间；所述逻辑电路，其还与所述基带处理电路连接，还用于根据校准时间在多个所述短周期脉冲后确定一个与校准时间对应的短周期脉冲作为输出时钟信息。

在上述实现方式中，基带处理电路可以接收基站发送的空口同步信号，并对其进行处理得到中周期脉冲和无线帧周期的起点。时钟电路再对中周期脉冲进行其处理后的信号，进行闭环负反馈控制处理以得到一个短周期脉冲。逻辑电路根据该端周期脉冲进行计时输出，同时，处理电路根据基带处理电路处理得到的无线帧周期的起点向服务器发送时间信息请求，然后在得到服务器返回的结果后，计算下一个秒脉冲距离上升沿的时间，以使逻辑电路最后可以确定出准确的时钟信息。

在本发明的一些实施例中，基带处理电路包括基带处理芯片，其与时钟电路以及处理电路分别连接。

在本发明的一些实施例中，基带处理芯片为5G基带处理芯片。

在本发明的一些实施例中，时钟电路包括时钟芯片以及振荡电路；时钟芯片，其分别与基带处理电路以及逻辑电路连接；振荡电路与时钟芯片连接。

在本发明的一些实施例中，振荡电路包括晶体振荡器。

在本发明的一些实施例中，处理电路包括中央处理器。

在本发明的一些实施例中，逻辑电路包括FPGA芯片。

在本发明的一些实施例中，基带处理电路与处理电路通过通用型输入输出接口连接。

第二方面，本申请实施例提供一种自下而上的时钟同步系统，包括：服务器、基站以及如第一方面任一项的自下而上的时钟同步设备；服务器，其与自下而上的时钟同步设备连接，其还与卫星系统连接，以用于根据自下而上的时钟同步设备发起的时间信息请求获取卫星系统的卫星同步信息；服务器还用于根据卫星同步信息计算的下一个长周期开始的时间；基站，其用于发送空口同步信号，以使自下而上的时钟同步设备根据空口同步信号以及下一个长周期开始的时间确定时钟信息。

在上述实现方式中，基站发送空口同步信号，自下而上的时钟同步设备可以接收到该空口同步信号，并对其进行相应的处理，以得到处理后的信号数据。自下而上的时钟同步设备再根据处理后的信号数据向服务器发送时间信息请求，以使服务器可以接收卫星系统发送的卫星同步信息，并对该卫星同步信息进行相应的处理，后再向自下而上的时钟同步设备返回处理结果，以使时钟同步设备能够确定出准确的始终信息。该系统中的自下而上的时钟同步设备可以在基站及服务器有卫星同步信息时即可准确的确定出时钟信息，避免了需要花费大量的成本进行基础建设的问题。

在本发明的一些实施例中，服务器包括卫星信号接收器，服务器通过卫星信号接收器与卫星系统通讯连接。

在上述实现方式中，位于网络边缘的服务器包括有卫星信号接收器，服务器可以根据通过卫星信号接收器从卫星系统获取的卫星同步信息计算出准确的时间。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的一种自下而上的时钟同步设备的结构框图；

图2为本发明实施例提供的一种自下而上的时钟同步设备的结构框图。

图标：100-自下而上的时钟同步设备；110-基带处理电路；120-时钟电路；121-时钟芯片；122-振荡电路；130-逻辑电路；140-处理电路；200-服务器。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明实施例的描述中，需要说明的是，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本发明实施例的描述中，“多个”代表至少2个。

在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在目前常见的时间同步方式有很多，每种不同的方式都对应的有不同缺点。如，从网络到终端的同步方式是常见的根据系统进行准确的时间同步，具体为网络获取GPS或北斗的卫星信号，经过计算后传输到下一级设备。其存在的问题为只能获取周期脉冲信号，不能获取日期时间信息。又如，终端设备自主获取时间信息，在终端设备上配备GPS或北斗功能，从接收的卫星信号获取准确时间。采用该种方式时，若出现无法连接卫星的情况则不能获取到准确的时间。再如，目前还有通过NTP(或SNTP)协议获取时间信息，但是，由于两地事件源的时间不统一，经过往返矫正仅可以计算到0.01秒级同步，无法满足通信或物联网的高精度同步要求。再如，目前在电力系统中，设备两端通过光纤传输，利用光纤传输的稳定性获取准确时间差，计算出各自时间。但该种方式需要敷设光纤，造价昂贵，技术上可行但是有些场景下无法使用。类似问题的还有，终端可以通过1588交换机从上级获取准确时间。但是需要有线连接，且需要1588时钟网络，使用成本较高。

本申请实施例提供一种自下而上的时钟同步系统，包括：服务器200、基站以及自下而上的时钟同步设备100；服务器200，其与自下而上的时钟同步设备100连接，其还与卫星系统连接，以用于根据自下而上的时钟同步设备100发起的时间信息请求获取卫星系统的卫星同步信息；服务器200还用于根据卫星同步信息计算的下一个长周期开始的时间；基站，其用于发送空口同步信号，以使自下而上的时钟同步设备100根据空口同步信号以及下一个长周期开始的时间确定时钟信息。

基站发送空口同步信号，自下而上的时钟同步设备100可以接收到该空口同步信号，并对其进行相应的处理，以得到处理后的信号数据。自下而上的时钟同步设备100再根据处理后的信号数据向服务器200发送时间信息请求，以使服务器200可以接收卫星系统发送的卫星同步信息，并对该卫星同步信息进行相应的处理，后再向自下而上的时钟同步设备100返回处理结果，以使时钟同步设备能够确定出准确的始终信息。该系统中的自下而上的时钟同步设备100可以在基站及服务器200有卫星同步信息时即可准确的确定出时钟信息，避免了需要花费大量的成本进行基础建设的问题。

在本发明的一些实施例中，服务器200包括卫星信号接收器，服务器200通过卫星信号接收器与卫星系统通讯连接。

位于网络边缘的服务器200包括有卫星信号接收器，例如，GPS导航系统或北斗导航系统，服务器200可以根据通过卫星信号接收器从卫星系统获取的卫星同步信息计算出每个10.24秒上升沿对应的tod时间，该时间可以精确到10ms级别。

为了避免自下而上的时钟同步设备100和服务器200的时间存在混淆，时间同步消息的传输周期采用10.24秒的长周期，由于采用5G空口、4G核心网、5G核心网，例如，NSA5G网络模式、SA5G网络模式，自下而上的时钟同步设备100发出时间信息请求至服务器200的时间至自下而上的时钟同步设备100收到应答的环回时间不会超过100ms，即使存在4次重传也不会导致长时间周期的相位模糊。

请参看图1，图1为本发明实施例提供的一种自下而上的时钟同步设备100的结构框图。该自下而上的时钟同步设备100，包括：基带处理电路，以用于对第一空口同步信号的序列做相关处理，以得到中周期脉冲；还用于根据第二空口同步信号获取无线帧周期的起点；时钟电路，其与所述基带处理电路连接，以用于对所述中周期脉冲进行闭环负反馈控制处理以得到短周期脉冲；逻辑电路，其与所述时钟电路连接，以用于获取所述短周期脉冲作为计时输入；逻辑电路与处理电路同时进行工作；处理电路，其与所述基带处理电路连接，其还与服务器连接，以用于根据所述无线帧周期的起点向所述服务器发送时间信息请求，以获取服务器根据卫星同步信息计算的下一个长周期脉冲开始的时间；所述处理电路，还用于根据所述下一个长周期脉冲开始的时间计算所述下一个秒脉冲距离该下一个长周期脉冲上升沿的时间得到校准时间；所述逻辑电路，其还与所述基带处理电路连接，还用于根据校准时间在多个所述短周期脉冲后确定一个与校准时间对应的短周期脉冲作为输出时钟信息。

无线网络系统是一个同步系统，特别是空口之间的同步，空口同步是进一步做数据传输的关键步骤。基带处理电路110相当于一个协议处理器，主要负责数据的处理与储存，其内部包括数字信号处理器(DSP)、微处理器(MCU、内存(SRAM、Flash)等单元，完成基带的编解码、声音编码及语音编码等任务。基带处理电路110可以对第一空口同步信号以及第二空口同步信号进行初步的处理，以便于后续确定准确的时钟信息。

服务器200具有与卫星系统连接的功能，且5G基站具备卫星同步信息的功能，而自下而上的时钟同步设备100即可实现准确的时钟同步功能，具体可实现1us级时钟同步。从而避免敷设光纤降低使用成本，在不能敷设光纤的地区通过无线可以实现同步功能，其也不需要1588连接和1588时钟网络，在提高准确度的同时还降低了成本。

在本发明的一些实施例中，基带处理电路110包括基带处理芯片，其与时钟电路以及处理电路140分别连接。

基带处理芯片通过对基站发送的空口同步信号序列做相关处理，给出准确的10ms周期脉冲到时钟电路120。基站与基带处理芯片之间同步的对象是码序列，其同步的实现方式是相关同步。基带处理芯片通过对码序列的相关得到同步信息，这个同步信息是基站通过编码方式传递出来的。

在上述实现方式中，基带处理芯片可以合成即将发射的基带信号，并且解码接收到的基带信号。发射基带信号时，基带处理芯片把音频信号编译成基带码；接收信号时，基带处理芯片把基带码译码为音频信号。同时，基带处理芯片也负责地址信息、文字信息和图片信息等的编译。基带处理芯片是一种集成度非常复杂的SOC，主流的基带处理芯片支持多种网络制式，即在一颗基带处理芯片上支持所有的移动网络和无线网络制式，包括2G、3G、4G和WiFi等，多模移动终端可实现全球范围内多个移动网络和无线网络间的无缝漫游。

在本发明的一些实施例中，基带处理芯片为5G基带处理芯片。5G基带处理芯片可支持6GHz以下频段和毫米波，5G基带处理芯片还可以支持6GHz以下频段。

在本发明的一些实施例中，时钟电路120包括时钟芯片121以及振荡电路122；时钟芯片121，其分别与基带处理电路110以及逻辑电路130连接；振荡电路122与时钟芯片121连接。

其中，振荡电路122包括晶体振荡器。石英晶体振荡器就是一种最常用的时钟信号振荡源，石英晶体就是纯净的二氧化硅，是二氧化硅的单晶体。石英晶体有天然晶体和人工合成晶体两种，天然石英晶体的杂质含量和形态等大多并不统一，因此电子线路中的晶体振荡器多使用人造石英晶体。

时钟电路120就是产生像时钟一样准确运动的振荡电路122。任何工作都按时间顺序。晶体振荡器就是可以产生一定频率的交变电流信号的电路。是一种能量转换装置——将直流电能转换为具有一定频率的交流电能。时钟芯片121是一个可编程的频率合成器，由于一个石英振荡器只能提供一种频率，所以通常将这些原本散布在各处的振荡电路122整合成一颗频率合成器芯片，以用于对晶体振荡器产生的脉冲信号进行分频(或倍频)，以便为不同运行速度的芯片(或设备)提供所需要的时钟频率，也就是时钟芯片121。

在本发明的一些实施例中，处理电路140包括中央处理器。中央处理器(centralprocessing unit，CPU)作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。

在本发明的一些实施例中，逻辑电路130包括FPGA芯片。FPGA芯片由逻辑单元、RAM、乘法器等硬件资源组成，通过将这些硬件资源合理组织，可实现乘法器、寄存器、地址发生器等硬件电路功能。FPGA芯片可无限地重新编程，加载一个新的设计方案只需几百毫秒，利用重配置可以减少硬件的开销。此外，FPGA芯片的工作频率由FPGA芯片以及设计决定，可以通过修改设计或者更换更快的芯片来达到某些苛刻的要求。因此，使用FPGA芯片可以快速的进行处理，从而提高处理结果的准确性。

在本发明的一些实施例中，基带处理电路110与处理电路140通过通用型输入输出接口连接。通用型输入输出接口(General-purpose input/output，GPIO)，其功能类似8051的P0—P3，其接脚可以供使用者由程控自由使用。GPIO接口具备功耗低，且封装小、成本低、低成本等特点。在保证准确进行时钟同步的同时，降低成本。

综上，本发明的实施例提供一种自下而上的时钟同步设备及系统，该自下而上的时钟同步设备100包括：基带处理电路110，以用于对第一空口同步信号的序列做相关处理，以得到中周期脉冲；还用于根据第二空口同步信号获取无线帧周期的起点；时钟电路120，其与基带处理电路110连接，以用于对中周期脉冲进行处理并得到短周期脉冲；逻辑电路130，其与时钟电路120连接，以用于获取短周期脉冲作为计时输入；处理电路140，其与基带处理电路110连接，其还与服务器200连接，以用于根据无线帧周期的起点向服务器200发送时间信息请求，以获取服务器200根据卫星同步信息计算的下一个长周期开始的时间；处理电路140，还用于根据下一个长周期开始的时间计算下一个秒脉冲距离上升沿的时间；逻辑电路130，其还与基带处理电路110，还用于根据无线帧周期的起点以及下一个秒脉冲距离上升沿的时间在多个所述短周期脉冲后输出时钟信息。基带处理电路110可以接收基站发送的空口同步信号，并对其进行处理得到中周期脉冲和无线帧周期的起点。时钟电路120再对中周期脉冲进行其处理后的信号，进行闭环负反馈控制处理以得到一个短周期脉冲。逻辑电路130根据该端周期脉冲进行计时输出，同时，处理电路140根据基带处理电路110处理得到的无线帧周期的起点向服务器200发送时间信息请求，然后在得到服务器200返回的结果后，计算下一个秒脉冲距离上升沿的时间，以使逻辑电路130最后可以确定出准确的时钟信息。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种自下而上的时钟同步设备，其特征在于，包括：

基带处理电路，以用于对第一空口同步信号的序列做相关处理，以得到中周期脉冲；还用于根据第二空口同步信号获取无线帧周期的起点；

时钟电路，其与所述基带处理电路连接，以用于对所述中周期脉冲进行闭环负反馈控制处理以得到短周期脉冲；

逻辑电路，其与所述时钟电路连接，以用于获取所述短周期脉冲作为计时输入；逻辑电路与处理电路同时进行工作；

处理电路，其与所述基带处理电路连接，其还与服务器连接，以用于根据所述无线帧周期的起点向所述服务器发送时间信息请求，以获取服务器根据卫星同步信息计算的下一个长周期脉冲开始的时间；

所述处理电路，还用于根据所述下一个长周期脉冲开始的时间计算下一个秒脉冲距离该下一个长周期脉冲上升沿的时间得到校准时间；

所述逻辑电路，其还与所述基带处理电路连接，还用于根据校准时间在多个所述短周期脉冲后确定一个与校准时间对应的短周期脉冲作为输出时钟信息。

2.根据权利要求1所述的设备，其特征在于，所述基带处理电路包括基带处理芯片，其与所述时钟电路以及所述处理电路分别连接。

3.根据权利要求2所述的设备，其特征在于，所述基带处理芯片为5G基带处理芯片。

4.根据权利要求1所述的设备，其特征在于，所述时钟电路包括时钟芯片以及振荡电路；

所述时钟芯片，其分别与所述基带处理电路以及所述逻辑电路连接；

所述振荡电路与所述时钟芯片连接。

5.根据权利要求4所述的设备，其特征在于，所述振荡电路包括晶体振荡器。

6.根据权利要求1所述的设备，其特征在于，所述处理电路包括中央处理器。

7.根据权利要求1所述的设备，其特征在于，所述逻辑电路包括FPGA芯片。

8.根据权利要求1所述的设备，其特征在于，所述基带处理电路与所述处理电路通过通用型输入输出接口连接。

9.一种自下而上的时钟同步系统，其特征在于，包括：服务器、基站以及如权利要求1-8任一项所述的自下而上的时钟同步设备；

所述服务器，其与所述自下而上的时钟同步设备连接，其还与卫星系统连接，以用于根据所述自下而上的时钟同步设备发起的时间信息请求获取所述卫星系统的卫星同步信息；所述服务器还用于根据卫星同步信息计算的下一个长周期开始的时间；

所述基站，其用于发送空口同步信号，以使所述自下而上的时钟同步设备根据所述空口同步信号以及所述下一个长周期开始的时间确定时钟信息。

10.根据权利要求9所述的系统，其特征在于，所述服务器包括卫星信号接收器，所述服务器通过所述卫星信号接收器与所述卫星系统通讯连接。