CN113014223A - 一种声表器件的微型化叠层多芯片封装结构及其制备方法 - Google Patents

一种声表器件的微型化叠层多芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN113014223A
CN113014223A CN202110233571.XA CN202110233571A CN113014223A CN 113014223 A CN113014223 A CN 113014223A CN 202110233571 A CN202110233571 A CN 202110233571A CN 113014223 A CN113014223 A CN 113014223A
Authority
CN
China
Prior art keywords
chip
metal
layer
conducting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110233571.XA
Other languages
English (en)
Other versions
CN113014223B (zh
Inventor
陈云姣
王为标
陆增天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Haoda Electronic Co Ltd
Original Assignee
Wuxi Haoda Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Haoda Electronic Co Ltd filed Critical Wuxi Haoda Electronic Co Ltd
Priority to CN202110233571.XA priority Critical patent/CN113014223B/zh
Publication of CN113014223A publication Critical patent/CN113014223A/zh
Application granted granted Critical
Publication of CN113014223B publication Critical patent/CN113014223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H2009/0019Surface acoustic wave multichip

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明公开了一种声表器件的微型化叠层多芯片封装结构及其制备方法,涉及声表器件领域,由下至上依次包括模块载板、第一塑封芯片结构和第二塑封芯片结构,第一塑封芯片结构包括第一芯片、第一导通芯片,第二塑封芯片结构包括第二芯片,第一芯片和第一导通芯片的高度齐平,两层芯片结构中,除了导通芯片,至少有一个芯片为无源声表芯片;第一芯片和第一导通芯片均与模块载板电连接,第二芯片与第一芯片连接,还通过第一导通芯片与模块载板电连接,无源声表芯片通过干膜结构在表面生成空腔,保护芯片表面不受脏污,适用于注塑的封装方式,还基于TSV工艺实现芯片间的堆叠和芯片与载板的连通,适用于多种芯片结构,具有广泛的应用价值。

Description

一种声表器件的微型化叠层多芯片封装结构及其制备方法
技术领域
本发明涉及声表器件领域,尤其是一种声表器件的微型化叠层多芯片封装结构及其制备方法。
背景技术
在无线通信领域,射频芯片在众多芯片中起着传输发送和处理前端射频信号的作用。而随着5G市场的推广,射频芯片逐步向集成化、模组化发展。
而常用的射频芯片多采用平铺芯片的集成方式,此方式占用面积大,集成度低,堆叠式的3D集成方式能大大缩小面积,进一步实现小型化,是未来的集成趋势。
在常规射频模组封装中多采用倒装裸芯片,芯片表面覆盖环氧树脂粘合剂固定芯片的方式,然而焊接时有机膜易鼓包,导致虚焊,不适用于金属球工艺。另外叠层芯片厚度较厚,芯片距离基板边缘较近时,覆盖环氧树脂粘合剂的会包裹不到位,导致气密性不足。使用注塑的封装方式,能包覆整个芯片,芯片不易移动,焊接时也不易鼓包,可靠性大大提高。然而声表器件要求芯片表面不能有脏污、不得与其他介质接触,注塑的封装方式会脏污声表芯片表面。
发明内容
本发明人针对上述问题及技术需求,提出了一种声表器件的微型化叠层多芯片封装结构及其制备方法,本封装内的无源声表芯片通过干膜结构在表面生成空腔,保护芯片表面不受脏污,适用于注塑的封装方式,还基于TSV工艺实现芯片间的堆叠和芯片与载板的连通。
本发明的技术方案如下:
一种声表器件的微型化叠层多芯片封装结构,由下至上依次包括模块载板、第一塑封芯片结构和第二塑封芯片结构,第一塑封芯片结构包括第一芯片、第一导通芯片和第一塑封层,第二塑封芯片结构包括第二芯片和第二塑封层,在第一塑封芯片结构和第二塑封芯片结构中,除了导通芯片,其余芯片中至少有一个为无源声表芯片;第一塑封层设置在模块载板上且包覆第一芯片和第一导通芯片,第一芯片和第一导通芯片的高度齐平,第二塑封层设置在第一塑封层上且包覆第二芯片;第一芯片的第一表面上至少引出一个信号端与模块载板的金属焊盘连接,第一导通芯片的第一端至少引出一个信号端与模块载板的金属焊盘连接,第二芯片的第一表面上至少引出两个信号端分别与第一芯片的第二表面的信号端以及第一导通芯片的第二端的信号端连接。
其进一步的技术方案为,第一塑封芯片结构还包括第三芯片和第二导通芯片,第二塑封芯片结构还包括第四芯片,第三芯片设置在模块载板上,第二导通芯片设置在第三芯片上,第三芯片和第二导通芯片的组合高度与第一芯片的高度齐平,第一塑封层还包覆第三芯片和第二导通芯片,第二塑封层还包覆第四芯片;第三芯片的第一表面上至少引出一个信号端与模块载板的金属焊盘连接,第三芯片的第二表面上至少引出一个信号端与第二导通芯片的第一端连接,第四芯片的第一表面上至少引出两个信号端分别与第一导通芯片的第二端的其余信号端以及第二导通芯片的第二端的信号端连接。
其进一步的技术方案为,第二塑封芯片结构还包括第五芯片,第二塑封层还包覆第五芯片,第一塑封层中设有贯穿的通孔,通孔内设有第一连通结构,第一连通结构的第一端连接模块载板的金属焊盘,第五芯片的第一表面上至少引出两个信号端分别与第一芯片的第二表面上的其余信号端以及第一连通结构的第二端连接。
其进一步的技术方案为,无源声表芯片由下至上依次包括声表芯片、衬底结构和IPD芯片,衬底结构包括第一衬底和位于第一衬底第二表面的氧化层,第一衬底中设有贯穿的通孔,通孔内设有第二连通结构,第二连通结构的两端分别直达第一衬底的第一表面和氧化层的表层,用于连接声表芯片和IPD芯片;
当第一芯片为无源声表芯片时,声表芯片的外表面作为第一芯片的第一表面,至少引出一个信号端与模块载板的金属焊盘连接,IPD芯片的外表面作为第一芯片的第二表面,至少引出一个信号端与第二芯片的第一表面上的信号端连接。
其进一步的技术方案为,声表芯片倒装设置在第一衬底的第一表面,包括叉指换能器、第一导电电极、墙膜、硬膜、金属球和第一金属柱,叉指换能器和第一导电电极置于第一衬底的第一表面,且第一导电电极围绕叉指换能器设置,第一导电电极电连接第二连通结构的第一端,墙膜围绕叉指换能器设置,且包覆第一导电电极,墙膜的厚度大于叉指换能器的厚度,硬膜置于墙膜上作为声表芯片的外表面,叉指换能器位于墙膜和硬膜围成的空腔中,墙膜起到支撑作用,硬膜起到隔离作用;金属球置于硬膜上并作为信号端与模块载板的金属焊盘连接,第一金属柱贯穿硬膜,一端伸入至墙膜与第一导电电极电连接、另一端与金属球电连接。
其进一步的技术方案为,IPD芯片包括IPD布线层、保护层、金属焊盘和第二导电电极,IPD布线层和第二导电电极置于氧化层上,第二导电电极电连接第二连通结构的第二端,金属焊盘置于第二导电电极和IPD布线层上,保护层置于氧化层上且覆盖IPD布线层、第二导电电极,并包裹金属焊盘的周围,金属焊盘的表面裸露并作为IPD芯片的外表面与第二芯片的第一表面上的信号端连接。
其进一步的技术方案为,第一导通芯片和第二导通芯片结构相同,均包括第二衬底、第三连通结构、RDL层和金属球,第二衬底中设有贯穿的通孔,通孔内设有第三连通结构,RDL层分别设置在第二衬底的第一表面和第二表面上,第三连通结构的两端分别连接两个表面的RDL层;作为第一导通芯片时,位于第一表面的RDL层作为第一导通芯片的第一端通过金属球连接模块载板的金属焊盘,位于第二表面的RDL层作为第一导通芯片的第二端分别连接第二芯片的第一表面以及第四芯片的第一表面上的至少一个信号端;作为第二导通芯片时,位于第一表面的RDL层作为第二导通芯片的第一端通过金属球与第三芯片的第二表面上的至少一个信号端连接,位于第二表面的RDL层作为第二导通芯片的第二端与第四芯片的第一表面上的至少一个信号端连接。
其进一步的技术方案为,第一连通结构、第二连通结构和第三连通结构中均包括绝缘层和第二金属柱,绝缘层贴敷在通孔内,绝缘层内设有第二金属柱;作为第一连通结构时,第一连通结构还包括设于第二金属柱Ⅰ第二端上的金属焊盘,第二金属柱Ⅰ的第一端连接模块载板的金属焊盘,第二金属柱Ⅰ的第二端通过金属焊盘连接第五芯片的第一表面的信号端;作为第二连通结构时,第二金属柱Ⅱ的第一端直达第一衬底的第一表面,第二金属柱Ⅱ的第二端直达氧化层的表层;作为第三连通结构时,第二金属柱Ⅲ的第一端连接位于第二衬底的第一表面的RDL层,第二金属柱Ⅲ的第二端连接位于第二衬底的第二表面的RDL层。
一种声表器件的微型化叠层多芯片封装结构的制备方法,该制备方法包括:
获取模块载板并清洗表面;
第一芯片的第一表面、第一导通芯片的第一端和第三芯片的第一表面各自至少有一个金属球通过置球凸点法或超声热焊压的方法焊接在模块载板相应的金属焊盘上,第一芯片与第一导通芯片的高度齐平;
第二导通芯片的第一端至少有一个金属球通过置球凸点法或超声热焊压的方法焊接在第三芯片的第二表面的金属焊盘上,第三芯片和第二导通芯片的组合高度与第一芯片的高度齐平;
在模块载板上制备第一塑封层,第一塑封层包覆第一芯片、第一导通芯片、第三芯片、第二导通芯片,第一芯片、第一导通芯片、第三芯片、第二导通芯片和第一塑封层构成第一塑封芯片结构;
对模块载板需信号外接的金属焊盘上方的第一塑封层通过刻蚀或者激光形成通孔,露出需信号外接的金属焊盘;
在通孔的内壁制备绝缘层,在绝缘层内通过沉积和溅射法注入金属填充通孔,生成第二金属柱Ⅰ,第二金属柱Ⅰ的第一端连接模块载板的金属焊盘;
对第一塑封层进行抛光减薄,直至露出第一芯片的第二表面、第一导通芯片的第二端和第二导通芯片的第二端上的金属焊盘或RDL层;
对第二金属柱Ⅰ的第二端进行刻蚀形成金属焊盘槽,通过沉积和溅射法在金属焊盘槽中注入金属,形成金属焊盘,绝缘层、第二金属柱Ⅰ和金属焊盘构成第一连通结构;
第二芯片的第一表面上至少有两个金属球通过置球凸点法或超声热焊压的方法分别焊接在第一芯片的第二表面的金属焊盘和第一导通芯片的第二端的RDL层上;
第四芯片的第一表面上至少有两个金属球通过置球凸点法或超声热焊压的方法分别焊接在第一导通芯片的第二端和第二导通芯片的第二端的RDL层上;
第五芯片的第一表面上至少有两个金属球通过置球凸点法或超声热焊压的方法分别焊接在第一连通结构的第二端和第一芯片的第二表面的金属焊盘上;
在第一塑封层上制备第二塑封层,第二塑封层包覆第二芯片、第四芯片和第五芯片,第二芯片、第四芯片、第五芯片和第二塑封层构成第二塑封芯片结构;
在第一塑封芯片结构和第二塑封芯片结构中,除了导通芯片,其余芯片中至少有一个为无源声表芯片。
其进一步的技术方案为,无源声表芯片的制备方法包括:
获取第一衬底并清洗表面,在第一衬底的第二表面上生长氧化层,第一衬底和氧化层构成衬底结构;
对氧化层进行刻蚀,直至在第一衬底内部形成通孔,在通孔中制备第二连通结构,第二连通结构包括绝缘层和第二金属柱Ⅱ,制备第二连通结构的方法与制备第一连通结构的方法相同,对第一衬底的两个表面分别进行抛光减薄,直至露出第二金属柱Ⅱ的两端,第二金属柱Ⅱ的第一端直达第一衬底的第一表面,第二金属柱Ⅱ的第二端直达氧化层的表层;
在氧化层上通过光刻生成IPD布线层和第二导电电极,第二导电电极电连接第二连通结构的第二端;在IPD布线层和第二导电电极上分别制备至少一个金属焊盘,在氧化层上制备保护层,保护层覆盖IPD布线层、第二导电电极和金属焊盘,刻蚀位于金属焊盘上方的保护层直至露出金属焊盘,保护层包裹金属焊盘的周围,IPD布线层、保护层、金属焊盘和第二导电电极构成IPD芯片,至少两个裸露的金属焊盘作为IPD芯片的外表面分别与第二芯片的第一表面上的金属球以及第四芯片的第一表面上的金属球连接;
在第一衬底的第一表面上制备叉指换能器和第一导电电极,第一导电电极围绕叉指换能器设置,第一导电电极电连接第二连通结构的第一端;在第一衬底的第一表面上覆盖第一层干膜,干膜包裹叉指换能器和第一导电电极,干膜的厚度大于叉指换能器的厚度,通过刻蚀剥离叉指换能器上方的干膜,经过高温烘烤硬化形成墙膜,在墙膜上覆盖第二层干膜,经过高温烘烤硬化形成硬膜,叉指换能器位于墙膜和硬膜围成的空腔中;对位于第一导电电极上方的硬膜进行激光穿孔直至露出第一导电电极,在通孔内注入金属填充通孔,生成第一金属柱,通过植球法在第一金属柱上植入金属球,第一金属柱的一端与第一导电电极电连接、另一端与金属球电连接,金属球置于硬膜上并作为信号端与模块载板的金属焊盘连接;
导通芯片的制备方法包括:
获取第二衬底并清洗表面,在第二衬底的一个表面上采用TSV工艺制备第三连通结构,第三连通结构包括绝缘层和第二金属柱Ⅲ;对第二衬底的两个表面分别进行抛光减薄,直至露出第二金属柱Ⅲ的两端;
通过光刻在第二衬底的第一表面和第二表面分别生成RDL层,第二金属柱Ⅲ的第一端连接位于第二衬底的第一表面的RDL层中至少一个电极,第二金属柱Ⅲ的第二端连接位于第二衬底的第二表面的RDL层中至少一个电极;
作为第一导通芯片时,通过置球凸点法或超声热焊压的方法在位于第一表面的RDL层上植入金属球,位于第一表面的RDL层作为第一导通芯片的第一端通过金属球连接模块载板的金属焊盘,位于第二表面的RDL层作为第一导通芯片的第二端分别连接第二芯片的第一表面以及第四芯片的第一表面上的至少一个信号端;
作为第二导通芯片时,通过置球凸点法或超声热焊压的方法在位于第一表面的RDL层上植入金属球,位于第一表面的RDL层作为第二导通芯片的第一端通过金属球与第三芯片的第二表面上的至少一个信号端连接,位于第二表面的RDL层作为第二导通芯片的第二端与第四芯片的第一表面上的至少一个信号端连接。
本发明的有益技术效果是:
该多芯片封装结构利用芯片堆叠的方式减小了整体尺寸,满足了当今小型化的要求,在不改变芯片尺寸前提下,在无源声表芯片内构造空腔,使叉指换能器的表面不存在脏污,得到了WLP封装的声表芯片,将此芯片用于本申请中,便可以采用注塑的模组封装方式,解决了往日声表芯片采用表面贴膜技术在受到温度变化和振动冲击时,力学稳定性不足、易漏气的问题,避免受到高温、高湿的损害,提高了多芯片模组的可靠性;通过在第三芯片上增加第二导通芯片,使得第一塑封芯片结构的高度一致,提高了第一塑封芯片结构与第二塑封芯片结构的可焊性,可靠性提升;第一塑封芯片结构、第二塑封芯片结构和模块载板之间,可以通过第二/第三连通结构实现衬底两个表面的互连,得到了更高的互连密度,进一步缩小了尺寸,可以通过第一连通结构实现第五芯片与模块载板之间的互连,可以通过第一导通芯片实现第二芯片、第四芯片与模块载板之间的互连,还可以通过第二导通芯片实现第四芯片与第三芯片之间的互连,简化了连接方式,工艺较易实现,力学稳定性也能大大提高,可靠性有所提升;本申请的连接方式丰富多样,适用于多种芯片结构,具有广泛的应用价值。
附图说明
图1是本申请提供的多芯片封装结构的整体示意图。
图2是本申请提供的无源声表芯片的结构示意图。
图3是本申请提供的导通芯片的结构示意图。
图4A至4J是本申请提供的多芯片封装结构的制备过程示意图解。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
如图1所示,一种声表器件的微型化叠层多芯片封装结构,由下至上依次包括模块载板1、第一塑封芯片结构2和第二塑封芯片结构3,第一塑封芯片结构2包括第一芯片21、第一导通芯片22、第三芯片23、第二导通芯片24和第一塑封层25,其中第一芯片21、第一导通芯片22、第三芯片23均设置在模块载板1上,第二导通芯片24设置在第三芯片23上,且第一芯片21和第一导通芯片22的高度齐平,第三芯片23和第二导通芯片24的组合高度与第一芯片21的高度齐平,第一塑封层25设置在模块载板1上且包覆第一芯片21、第一导通芯片22、第三芯片23和第二导通芯片24。第二塑封芯片结构3包括第二芯片31、第四芯片32、第五芯片33和第二塑封层34,其中第二塑封层34设置在第一塑封层25上且包覆第二芯片31、第四芯片32和第五芯片33。
第一芯片21的第一表面上至少引出一个信号端与模块载板1的金属焊盘连接,第一导通芯片22的第一端至少引出一个信号端与模块载板1的金属焊盘连接,第二芯片31的第一表面上至少引出两个信号端分别与第一芯片21的第二表面的信号端以及第一导通芯片22的第二端的信号端连接。第三芯片23的第一表面上至少引出一个信号端与模块载板1的金属焊盘连接,第三芯片23的第二表面上至少引出一个信号端与第二导通芯片24的第一端连接,第四芯片32的第一表面上至少引出两个信号端分别与第一导通芯片22的第二端的其余信号端以及第二导通芯片24的第二端的信号端连接。第一塑封层25中设有贯穿的通孔,通孔内设有第一连通结构26,第一连通结构26的第一端连接模块载板1的金属焊盘,第五芯片33的第一表面上至少引出两个信号端分别与第一芯片21的第二表面上的其余信号端以及第一连通结构26的第二端连接。
在第一塑封芯片结构2和第二塑封芯片结构3中,除了导通芯片,其余芯片中至少有一个为无源声表芯片。
在本申请中,第一芯片21、第三芯片23和第四芯片32均为采用WLP封装的无源声表芯片,结构略有不同,且第一芯片21包含了第三芯片23和第四芯片32的所有结构,在此主要介绍第一芯片21的结构。
可选的,第二芯片31和第五芯片33可以为无源声表芯片、IPD芯片或射频有源芯片,在此不做详细介绍。
如图2所示,无源声表芯片(也即第一芯片21)由下至上依次包括声表芯片100、衬底结构200和IPD芯片300,衬底结构200包括第一衬底201和位于第一衬底201第二表面的氧化层202,第一衬底201中设有贯穿的通孔,通孔内设有第二连通结构,第二连通结构的两端分别直达第一衬底201的第一表面和氧化层202的表层,用于连接声表芯片100和IPD芯片300。声表芯片100的外表面作为第一芯片21的第一表面,至少引出一个信号端与模块载板1的金属焊盘连接,IPD芯片300的外表面作为第一芯片21的第二表面,至少引出两个信号端分别与第二芯片31的第一表面上的信号端以及第五芯片33的第一表面上的信号端连接。
具体的,声表芯片100倒装设置在第一衬底201的第一表面,包括叉指换能器101、第一导电电极102、墙膜103、硬膜104、金属球105和第一金属柱106,叉指换能器101和第一导电电极102置于第一衬底201的第一表面,且第一导电电极102围绕叉指换能器101设置,第一导电电极102电连接第二连通结构的第一端,墙膜103围绕叉指换能器101设置,且包覆第一导电电极102,墙膜103的厚度大于叉指换能器101的厚度,硬膜104置于墙膜103上作为声表芯片100的外表面,叉指换能器101位于墙膜103和硬膜104围成的空腔中,墙膜103起到支撑作用,硬膜104起到隔离作用。金属球105置于硬膜104上并作为第一芯片21的第一表面的信号端与模块载板1的金属焊盘连接,第一金属柱106贯穿硬膜104,一端伸入至墙膜103与第一导电电极102电连接、另一端与金属球105电连接。
IPD芯片300包括IPD布线层301、保护层302、金属焊盘303和第二导电电极304,IPD布线层301和第二导电电极304置于氧化层202上,可选的,第二导电电极304围绕IPD布线层301设置,第二导电电极304电连接第二连通结构的第二端,金属焊盘303置于第二导电电极304和IPD布线层301上,保护层302置于氧化层202上且覆盖IPD布线层301、第二导电电极304,并包裹金属焊盘303的周围,保护层302可以为单层,也可以为多层,金属焊盘303的表面裸露并作为IPD芯片300的外表面分别与第二芯片31的第一表面上的信号端以及第五芯片33的第一表面上的信号端连接。
如图3所示,第一导通芯片22和第二导通芯片24结构相同,均包括第二衬底221、第三连通结构、RDL层222和金属球105,第二衬底221中设有贯穿的通孔,通孔内设有第三连通结构,RDL层222分别设置在第二衬底221的第一表面和第二表面上,第三连通结构的两端分别连接两个表面的RDL层222。作为第一导通芯片22时,位于第一表面的RDL层222作为第一导通芯片22的第一端通过金属球105连接模块载板1的金属焊盘,位于第二表面的RDL层222作为第一导通芯片22的第二端分别连接第二芯片31的第一表面以及第四芯片32的第一表面上的至少一个信号端。作为第二导通芯片24时,位于第一表面的RDL层222作为第二导通芯片24的第一端通过金属球105与第三芯片23的第二表面上的至少一个信号端连接,位于第二表面的RDL层222作为第二导通芯片24的第二端与第四芯片32的第一表面上的至少一个信号端连接。
本申请的第一连通结构26、第二连通结构和第三连通结构中均包括绝缘层261和第二金属柱,绝缘层261贴敷在通孔内,绝缘层261内设有第二金属柱。作为第一连通结构26时,第一连通结构26还包括设于第二金属柱Ⅰ262第二端上的金属焊盘303,第二金属柱Ⅰ262的第一端连接模块载板1的金属焊盘,第二金属柱Ⅰ262的第二端通过金属焊盘303连接第五芯片33的第一表面的信号端。作为第二连通结构时,第二金属柱Ⅱ263的第一端直达第一衬底201的第一表面,第二金属柱Ⅱ263的第二端直达氧化层202的表层。作为第三连通结构时,第二金属柱Ⅲ264的第一端连接位于第二衬底221的第一表面的RDL层222中至少一个电极,第二金属柱Ⅲ264的第二端连接位于第二衬底221的第二表面的RDL层222中至少一个电极。
一种声表器件的微型化叠层多芯片封装结构的制备方法,该方法适用于上述的多芯片封装结构,制备方法包括如下步骤:
步骤1:获取模块载板1并清洗表面,模块载板1分为刚性有机封装基板、挠性基材封装载板、陶瓷载板;刚性有机封装基板以环氧树脂、BT树脂、ABF树脂为主;挠性基材封装载板以聚酰亚胺、聚酯树脂为主;陶瓷基板以氧化铝、氮化铝、碳化硅为主。
步骤2:如图4A所示,第一芯片21的第一表面、第一导通芯片22的第一端和第三芯片23的第一表面各自至少有一个金属球105通过置球凸点法或超声热焊压的方法焊接在模块载板1相应的金属焊盘上,第一芯片21与第一导通芯片22的高度齐平。
步骤3:如图4B所示,第二导通芯片24的第一端至少有一个金属球105通过置球凸点法或超声热焊压的方法焊接在第三芯片23的第二表面的金属焊盘303上,第三芯片23和第二导通芯片24的组合高度与第一芯片21的高度齐平。
步骤4:如图4C所示,在模块载板1上制备第一塑封层25,第一塑封层25包覆第一芯片21、第一导通芯片22、第三芯片23、第二导通芯片24,第一芯片21、第一导通芯片22、第三芯片23、第二导通芯片24和第一塑封层25构成第一塑封芯片结构2。
步骤5:如图4D所示,对模块载板1需信号外接的金属焊盘上方的第一塑封层25通过刻蚀或者激光形成通孔265,露出需信号外接的金属焊盘。
步骤6:如图4E所示,采用TSV工艺制备连通结构,具体为:在通孔265的内壁制备绝缘层,在绝缘层内通过沉积和溅射法注入金属填充通孔,生成第二金属柱Ⅰ262,第二金属柱Ⅰ262的第一端连接模块载板1的金属焊盘。
步骤7:如图4F所示,对第一塑封层25进行抛光减薄,直至露出第一芯片21的第二表面、第一导通芯片22的第二端和第二导通芯片24的第二端上的金属焊盘303或RDL层222。
步骤8:如图4G、4H所示,对第二金属柱Ⅰ262的第二端进行刻蚀形成金属焊盘槽310,通过沉积和溅射法在金属焊盘槽310中注入金属,形成金属焊盘303,绝缘层、第二金属柱Ⅰ262和金属焊盘303构成第一连通结构26。
步骤9:如图4I所示,第二芯片31的第一表面上至少有两个金属球105通过置球凸点法或超声热焊压的方法分别焊接在第一芯片21的第二表面的金属焊盘303和第一导通芯片22的第二端的RDL层222上。
第四芯片32的第一表面上至少有两个金属球105通过置球凸点法或超声热焊压的方法分别焊接在第一导通芯片22的第二端和第二导通芯片24的第二端的RDL层222上。
第五芯片33的第一表面上至少有两个金属球105通过置球凸点法或超声热焊压的方法分别焊接在第一连通结构26的第二端和第一芯片21的第二表面的金属焊盘303上。
步骤10:如图4J所示,在第一塑封层25上注塑第二塑封层34,第二塑封层34包覆第二芯片31、第四芯片32和第五芯片33,第二芯片31、第四芯片32、第五芯片33和第二塑封层34构成第二塑封芯片结构3。
置球凸点法焊接过程有惰性气体保护,无需焊机,操作简单快捷、效率高。超声热焊压可以令材料迅速软化,易于塑形,降低连接温度,缩短加工处理时间。
本申请还公开了无源声表芯片(也即第一芯片21)的制备方法,包括如下步骤:
步骤A:获取第一衬底201并清洗表面,第一衬底201的材料为压电材料,包括钽、铌等,或者为半导体衬底材料,包括硅片、玻璃等。
在第一衬底201的第二表面上采用热生长法、沉积法、溅射法、钝化法、氧化法、蒸发法等方法生长氧化层202,第一衬底201和氧化层202构成衬底结构200,其中氧化层202的材料为二氧化硅、氮化硅等氧化材料,氧化层202可以为单层,也可以为多层。
步骤B:对氧化层202进行刻蚀,直至在第一衬底201内部形成通孔,在通孔中制备第二连通结构,第二连通结构包括绝缘层261和第二金属柱Ⅱ263,制备第二连通结构的方法与制备第一连通结构26的方法相同,对第一衬底201的两个表面分别进行抛光减薄,直至露出第二金属柱Ⅱ263的两端,第二金属柱Ⅱ263的第一端直达第一衬底201的第一表面,第二金属柱Ⅱ263的第二端直达氧化层202的表层。
步骤C:在氧化层202上通过光刻生成IPD布线层301和第二导电电极304,且第二导电电极304围绕IPD布线层301设置,第二导电电极304电连接第二连通结构的第二端。
步骤D:在IPD布线层301和第二导电电极304上通过光刻或沉积技术分别制备至少一个金属焊盘303。
步骤E:采用热生长法、沉积法、溅射法、钝化法、氧化法、蒸发法等方法在氧化层202上制备保护层302,保护层302覆盖IPD布线层301、第二导电电极304和金属焊盘303,起到隔离、缓冲的作用。
刻蚀位于金属焊盘303上方的保护层302直至露出金属焊盘303,注意剥离面积需小于金属焊盘303的面积,保护层302包裹金属焊盘303的周围,提高焊盘可靠性。IPD布线层301、保护层302、金属焊盘303和第二导电电极304构成IPD芯片300,至少两个裸露的金属焊盘303作为IPD芯片300的外表面分别与第二芯片31的第一表面上的金属球105以及第四芯片32的第一表面上的金属球105连接。
步骤F:在第一衬底201的第一表面上依次通过匀胶、曝光、显影、蒸发、剥离一系列工序制备叉指换能器101和第一导电电极102,第一导电电极102围绕叉指换能器101设置,第一导电电极102电连接第二连通结构的第一端。其中,叉指换能器101的材料为铜、铝或合金。
步骤G:在第一衬底201的第一表面上覆盖第一层干膜,干膜包裹叉指换能器101和第一导电电极102,干膜的厚度大于叉指换能器101的厚度,通过刻蚀剥离叉指换能器101上方的干膜,经过高温烘烤硬化形成墙膜103。
在墙膜103上覆盖第二层干膜,经过高温烘烤硬化形成硬膜104,叉指换能器101位于墙膜103和硬膜104围成的空腔中,保护指条表面不受污染。
步骤H:对位于第一导电电极102上方的硬膜104进行激光穿孔直至露出第一导电电极102,在通孔内注入金属填充通孔,生成第一金属柱106,通过植球法在第一金属柱106上植入金属球105,第一金属柱106的一端与第一导电电极102电连接、另一端与金属球105电连接,金属球105置于硬膜104上并作为信号端与模块载板1的金属焊盘连接。
本申请还公开了第一导通芯片22和第二导通芯片24的制备方法,包括如下步骤:
步骤Ⅰ:获取第二衬底221并清洗表面,第二衬底221的材料为石英、玻璃等半导体材料。在第二衬底221的一个表面上采用TSV工艺制备第三连通结构,第三连通结构包括绝缘层和第二金属柱Ⅲ264。对第二衬底221的两个表面分别进行抛光减薄,直至露出第二金属柱Ⅲ264的两端。
步骤Ⅱ:通过光刻在第二衬底221的第一表面和第二表面分别生成RDL层222,第二金属柱Ⅲ264的第一端连接位于第二衬底221的第一表面的RDL层222中至少一个电极,第二金属柱Ⅲ264的第二端连接位于第二衬底221的第二表面的RDL层222中至少一个电极,实现第一表面信号与第二表面的信号相通。
步骤Ⅲ:作为第一导通芯片22时,通过置球凸点法或超声热焊压的方法在位于第一表面的RDL层222上植入金属球,该RDL层222作为第一导通芯片22的第一端通过金属球105连接模块载板1的金属焊盘,位于第二表面的RDL层222作为第一导通芯片22的第二端分别连接第二芯片31的第一表面以及第四芯片32的第一表面上的至少一个信号端。
作为第二导通芯片24时,通过置球凸点法或超声热焊压的方法在位于第一表面的RDL层222上植入金属球,该RDL层222作为第二导通芯片24的第一端通过金属球105与第三芯片23的第二表面上的至少一个信号端连接,位于第二表面的RDL层222作为第二导通芯片24的第二端与第四芯片32的第一表面上的至少一个信号端连接。
可选的,金属球105的材料为锡、金、铝以及其它贵金属或近似贵金属的材料。
可选的,绝缘层的材料为聚酰亚胺、聚对二甲苯、苯并环丁烯、二氧化硅或氮化硅,第二金属柱Ⅰ/Ⅱ/Ⅲ的材料均为铜、铝、钨或合金等金属材料。
以上所述的仅是本申请的优选实施方式,本发明不限于以上实施例。可以理解,本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化,均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种声表器件的微型化叠层多芯片封装结构,其特征在于,多芯片封装结构由下至上依次包括模块载板、第一塑封芯片结构和第二塑封芯片结构,所述第一塑封芯片结构包括第一芯片、第一导通芯片和第一塑封层,所述第二塑封芯片结构包括第二芯片和第二塑封层,在所述第一塑封芯片结构和第二塑封芯片结构中,除了导通芯片,其余芯片中至少有一个为无源声表芯片;所述第一塑封层设置在所述模块载板上且包覆所述第一芯片和第一导通芯片,所述第一芯片和第一导通芯片的高度齐平,所述第二塑封层设置在所述第一塑封层上且包覆所述第二芯片;所述第一芯片的第一表面上至少引出一个信号端与所述模块载板的金属焊盘连接,所述第一导通芯片的第一端至少引出一个信号端与所述模块载板的金属焊盘连接,所述第二芯片的第一表面上至少引出两个信号端分别与所述第一芯片的第二表面的信号端以及第一导通芯片的第二端的信号端连接。
2.根据权利要求1所述的声表器件的微型化叠层多芯片封装结构,其特征在于,所述第一塑封芯片结构还包括第三芯片和第二导通芯片,所述第二塑封芯片结构还包括第四芯片,所述第三芯片设置在所述模块载板上,所述第二导通芯片设置在所述第三芯片上,所述第三芯片和第二导通芯片的组合高度与所述第一芯片的高度齐平,所述第一塑封层还包覆所述第三芯片和第二导通芯片,所述第二塑封层还包覆所述第四芯片;所述第三芯片的第一表面上至少引出一个信号端与所述模块载板的金属焊盘连接,所述第三芯片的第二表面上至少引出一个信号端与所述第二导通芯片的第一端连接,所述第四芯片的第一表面上至少引出两个信号端分别与所述第一导通芯片的第二端的其余信号端以及第二导通芯片的第二端的信号端连接。
3.根据权利要求1所述的声表器件的微型化叠层多芯片封装结构,其特征在于,所述第二塑封芯片结构还包括第五芯片,所述第二塑封层还包覆所述第五芯片,所述第一塑封层中设有贯穿的通孔,所述通孔内设有第一连通结构,所述第一连通结构的第一端连接所述模块载板的金属焊盘,所述第五芯片的第一表面上至少引出两个信号端分别与所述第一芯片的第二表面上的其余信号端以及第一连通结构的第二端连接。
4.根据权利要求1所述的声表器件的微型化叠层多芯片封装结构,其特征在于,所述无源声表芯片由下至上依次包括声表芯片、衬底结构和IPD芯片,所述衬底结构包括第一衬底和位于第一衬底第二表面的氧化层,所述第一衬底中设有贯穿的通孔,所述通孔内设有第二连通结构,所述第二连通结构的两端分别直达所述第一衬底的第一表面和所述氧化层的表层,用于连接所述声表芯片和所述IPD芯片;
当所述第一芯片为所述无源声表芯片时,所述声表芯片的外表面作为所述第一芯片的第一表面,至少引出一个信号端与所述模块载板的金属焊盘连接,所述IPD芯片的外表面作为所述第一芯片的第二表面,至少引出一个信号端与所述第二芯片的第一表面上的信号端连接。
5.根据权利要求4所述的声表器件的微型化叠层多芯片封装结构,其特征在于,所述声表芯片倒装设置在所述第一衬底的第一表面,包括叉指换能器、第一导电电极、墙膜、硬膜、金属球和第一金属柱,所述叉指换能器和第一导电电极置于所述第一衬底的第一表面,且所述第一导电电极围绕所述叉指换能器设置,所述第一导电电极电连接所述第二连通结构的第一端,所述墙膜围绕所述叉指换能器设置,且包覆所述第一导电电极,所述墙膜的厚度大于所述叉指换能器的厚度,所述硬膜置于所述墙膜上作为所述声表芯片的外表面,所述叉指换能器位于所述墙膜和硬膜围成的空腔中,所述墙膜起到支撑作用,所述硬膜起到隔离作用;所述金属球置于所述硬膜上并作为信号端与所述模块载板的金属焊盘连接,所述第一金属柱贯穿所述硬膜,一端伸入至所述墙膜与所述第一导电电极电连接、另一端与所述金属球电连接。
6.根据权利要求4所述的声表器件的微型化叠层多芯片封装结构,其特征在于,所述IPD芯片包括IPD布线层、保护层、金属焊盘和第二导电电极,所述IPD布线层和第二导电电极置于所述氧化层上,所述第二导电电极电连接所述第二连通结构的第二端,所述金属焊盘置于所述第二导电电极和IPD布线层上,所述保护层置于所述氧化层上且覆盖所述IPD布线层、第二导电电极,并包裹所述金属焊盘的周围,所述金属焊盘的表面裸露并作为所述IPD芯片的外表面与所述第二芯片的第一表面上的信号端连接。
7.根据权利要求2所述的声表器件的微型化叠层多芯片封装结构,其特征在于,所述第一导通芯片和第二导通芯片结构相同,均包括第二衬底、第三连通结构、RDL层和金属球,所述第二衬底中设有贯穿的通孔,所述通孔内设有所述第三连通结构,所述RDL层分别设置在所述第二衬底的第一表面和第二表面上,所述第三连通结构的两端分别连接两个表面的RDL层;作为所述第一导通芯片时,位于所述第一表面的RDL层作为所述第一导通芯片的第一端通过所述金属球连接所述模块载板的金属焊盘,位于所述第二表面的RDL层作为所述第一导通芯片的第二端分别连接所述第二芯片的第一表面以及第四芯片的第一表面上的至少一个信号端;作为所述第二导通芯片时,位于所述第一表面的RDL层作为所述第二导通芯片的第一端通过所述金属球与所述第三芯片的第二表面上的至少一个信号端连接,位于所述第二表面的RDL层作为所述第二导通芯片的第二端与所述第四芯片的第一表面上的至少一个信号端连接。
8.根据权利要求3所述的声表器件的微型化叠层多芯片封装结构,其特征在于,所述第一连通结构、第二连通结构和第三连通结构中均包括绝缘层和第二金属柱,所述绝缘层贴敷在所述通孔内,所述绝缘层内设有所述第二金属柱;作为所述第一连通结构时,所述第一连通结构还包括设于第二金属柱Ⅰ第二端上的金属焊盘,所述第二金属柱Ⅰ的第一端连接所述模块载板的金属焊盘,所述第二金属柱Ⅰ的第二端通过所述金属焊盘连接所述第五芯片的第一表面的信号端;作为所述第二连通结构时,第二金属柱Ⅱ的第一端直达所述第一衬底的第一表面,所述第二金属柱Ⅱ的第二端直达所述氧化层的表层;作为所述第三连通结构时,第二金属柱Ⅲ的第一端连接位于第二衬底的第一表面的RDL层,所述第二金属柱Ⅲ的第二端连接位于第二衬底的第二表面的RDL层。
9.一种声表器件的微型化叠层多芯片封装结构的制备方法,其特征在于,适用于权利要求1-8任一所述的多芯片封装结构,所述制备方法包括:
获取模块载板并清洗表面;
第一芯片的第一表面、第一导通芯片的第一端和第三芯片的第一表面各自至少有一个金属球通过置球凸点法或超声热焊压的方法焊接在所述模块载板相应的金属焊盘上,所述第一芯片与所述第一导通芯片的高度齐平;
第二导通芯片的第一端至少有一个金属球通过置球凸点法或超声热焊压的方法焊接在所述第三芯片的第二表面的金属焊盘上,所述第三芯片和第二导通芯片的组合高度与所述第一芯片的高度齐平;
在所述模块载板上制备第一塑封层,所述第一塑封层包覆所述第一芯片、第一导通芯片、第三芯片、第二导通芯片,所述第一芯片、第一导通芯片、第三芯片、第二导通芯片和第一塑封层构成第一塑封芯片结构;
对所述模块载板需信号外接的金属焊盘上方的所述第一塑封层通过刻蚀或者激光形成通孔,露出所述需信号外接的金属焊盘;
在所述通孔的内壁制备绝缘层,在所述绝缘层内通过沉积和溅射法注入金属填充所述通孔,生成第二金属柱Ⅰ,所述第二金属柱Ⅰ的第一端连接所述模块载板的金属焊盘;
对所述第一塑封层进行抛光减薄,直至露出所述第一芯片的第二表面、第一导通芯片的第二端和第二导通芯片的第二端上的金属焊盘或RDL层;
对所述第二金属柱Ⅰ的第二端进行刻蚀形成金属焊盘槽,通过沉积和溅射法在所述金属焊盘槽中注入金属,形成金属焊盘,所述绝缘层、第二金属柱Ⅰ和金属焊盘构成第一连通结构;
第二芯片的第一表面上至少有两个金属球通过置球凸点法或超声热焊压的方法分别焊接在所述第一芯片的第二表面的金属焊盘和第一导通芯片的第二端的RDL层上;
第四芯片的第一表面上至少有两个金属球通过置球凸点法或超声热焊压的方法分别焊接在所述第一导通芯片的第二端和第二导通芯片的第二端的RDL层上;
第五芯片的第一表面上至少有两个金属球通过置球凸点法或超声热焊压的方法分别焊接在所述第一连通结构的第二端和第一芯片的第二表面的金属焊盘上;
在所述第一塑封层上制备第二塑封层,所述第二塑封层包覆所述第二芯片、第四芯片和第五芯片,所述第二芯片、第四芯片、第五芯片和第二塑封层构成第二塑封芯片结构;
在所述第一塑封芯片结构和第二塑封芯片结构中,除了导通芯片,其余芯片中至少有一个为无源声表芯片。
10.根据权利要求9所述的声表器件的微型化叠层多芯片封装结构的制备方法,其特征在于,所述无源声表芯片的制备方法包括:
获取第一衬底并清洗表面,在所述第一衬底的第二表面上生长氧化层,所述第一衬底和氧化层构成衬底结构;
对所述氧化层进行刻蚀,直至在所述第一衬底内部形成通孔,在所述通孔中制备第二连通结构,所述第二连通结构包括绝缘层和第二金属柱Ⅱ,制备所述第二连通结构的方法与制备所述第一连通结构的方法相同,对所述第一衬底的两个表面分别进行抛光减薄,直至露出所述第二金属柱Ⅱ的两端,所述第二金属柱Ⅱ的第一端直达所述第一衬底的第一表面,所述第二金属柱Ⅱ的第二端直达所述氧化层的表层;
在所述氧化层上通过光刻生成IPD布线层和第二导电电极,所述第二导电电极电连接所述第二连通结构的第二端;在所述IPD布线层和第二导电电极上分别制备至少一个金属焊盘,在所述氧化层上制备保护层,所述保护层覆盖所述IPD布线层、第二导电电极和金属焊盘,刻蚀位于所述金属焊盘上方的保护层直至露出金属焊盘,所述保护层包裹所述金属焊盘的周围,所述IPD布线层、保护层、金属焊盘和第二导电电极构成IPD芯片,至少两个裸露的金属焊盘作为所述IPD芯片的外表面分别与所述第二芯片的第一表面上的金属球以及所述第四芯片的第一表面上的金属球连接;
在所述第一衬底的第一表面上制备叉指换能器和第一导电电极,所述第一导电电极围绕所述叉指换能器设置,所述第一导电电极电连接所述第二连通结构的第一端;在所述第一衬底的第一表面上覆盖第一层干膜,所述干膜包裹所述叉指换能器和第一导电电极,所述干膜的厚度大于所述叉指换能器的厚度,通过刻蚀剥离所述叉指换能器上方的干膜,经过高温烘烤硬化形成墙膜,在所述墙膜上覆盖第二层干膜,经过高温烘烤硬化形成硬膜,所述叉指换能器位于所述墙膜和硬膜围成的空腔中;对位于所述第一导电电极上方的硬膜进行激光穿孔直至露出所述第一导电电极,在通孔内注入金属填充所述通孔,生成第一金属柱,通过植球法在所述第一金属柱上植入金属球,所述第一金属柱的一端与所述第一导电电极电连接、另一端与所述金属球电连接,所述金属球置于所述硬膜上并作为信号端与所述模块载板的金属焊盘连接;
导通芯片的制备方法包括:
获取第二衬底并清洗表面,在所述第二衬底的一个表面上采用TSV工艺制备第三连通结构,第三连通结构包括所述绝缘层和第二金属柱Ⅲ;对所述第二衬底的两个表面分别进行抛光减薄,直至露出所述第二金属柱Ⅲ的两端;
通过光刻在所述第二衬底的第一表面和第二表面分别生成RDL层,所述第二金属柱Ⅲ的第一端连接位于所述第二衬底的第一表面的RDL层中至少一个电极,所述第二金属柱Ⅲ的第二端连接位于所述第二衬底的第二表面的RDL层中至少一个电极;
作为所述第一导通芯片时,通过置球凸点法或超声热焊压的方法在位于第一表面的RDL层上植入金属球,所述位于第一表面的RDL层作为所述第一导通芯片的第一端通过所述金属球连接所述模块载板的金属焊盘,位于第二表面的RDL层作为所述第一导通芯片的第二端分别连接所述第二芯片的第一表面以及所述第四芯片的第一表面上的至少一个信号端;
作为所述第二导通芯片时,通过置球凸点法或超声热焊压的方法在位于第一表面的RDL层上植入金属球,所述位于第一表面的RDL层作为所述第二导通芯片的第一端通过所述金属球与所述第三芯片的第二表面上的至少一个信号端连接,位于第二表面的RDL层作为所述第二导通芯片的第二端与所述第四芯片的第一表面上的至少一个信号端连接。
CN202110233571.XA 2021-03-03 2021-03-03 一种声表器件的微型化叠层多芯片封装结构及其制备方法 Active CN113014223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110233571.XA CN113014223B (zh) 2021-03-03 2021-03-03 一种声表器件的微型化叠层多芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110233571.XA CN113014223B (zh) 2021-03-03 2021-03-03 一种声表器件的微型化叠层多芯片封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113014223A true CN113014223A (zh) 2021-06-22
CN113014223B CN113014223B (zh) 2023-02-28

Family

ID=76403309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110233571.XA Active CN113014223B (zh) 2021-03-03 2021-03-03 一种声表器件的微型化叠层多芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113014223B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784179A (zh) * 2022-03-11 2022-07-22 江苏卓胜微电子股份有限公司 芯片模组封装方法及芯片模组
WO2024022273A1 (zh) * 2022-07-25 2024-02-01 矽磐微电子(重庆)有限公司 扇出型系统级封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895541A (zh) * 2016-06-15 2016-08-24 南通富士通微电子股份有限公司 封装结构的形成方法
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法
CN111403302A (zh) * 2020-03-27 2020-07-10 深圳杰微芯片科技有限公司 嵌入式芯片封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895541A (zh) * 2016-06-15 2016-08-24 南通富士通微电子股份有限公司 封装结构的形成方法
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法
CN111403302A (zh) * 2020-03-27 2020-07-10 深圳杰微芯片科技有限公司 嵌入式芯片封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784179A (zh) * 2022-03-11 2022-07-22 江苏卓胜微电子股份有限公司 芯片模组封装方法及芯片模组
CN114784179B (zh) * 2022-03-11 2023-09-15 江苏卓胜微电子股份有限公司 芯片模组封装方法及芯片模组
WO2024022273A1 (zh) * 2022-07-25 2024-02-01 矽磐微电子(重庆)有限公司 扇出型系统级封装结构及其制作方法

Also Published As

Publication number Publication date
CN113014223B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
TWI700753B (zh) 晶片封裝體及其製造方法
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
US6803254B2 (en) Wire bonding method for a semiconductor package
US7884459B2 (en) Semiconductor device suitable for a stacked structure
TWI408795B (zh) Semiconductor device and manufacturing method thereof
JP3481444B2 (ja) 半導体装置及びその製造方法
US6713857B1 (en) Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
JP4970593B2 (ja) 極薄チップパッケージング
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
JP2009500820A (ja) アセンブリを製造する方法及びアセンブリ
CN113014223B (zh) 一种声表器件的微型化叠层多芯片封装结构及其制备方法
JP2003273317A (ja) 半導体装置及びその製造方法
JP2003037239A (ja) 半導体装置およびその製造方法
CN109411597B (zh) 一种声表面滤波芯片的封装结构及其封装方法
CN112117982B (zh) 封装结构及其制作方法
TWI518874B (zh) 半導體封裝、半導體封裝單元以及半導體封裝製造方法
CN110137157B (zh) 半导体封装结构及其制备方法
WO2022143930A1 (zh) 一种板级系统级封装方法、结构、电路板及形成方法
CN109150134B (zh) 一种声表芯片的封装方法和声表器件
CN115196583A (zh) 一种mems传感器芯片与asic芯片的扇出型封装结构及封装方法
CN114823356A (zh) 晶圆级系统封装方法及晶圆级系统封装结构
CN114361051A (zh) 一种多芯片正装重置晶圆级封装结构及方法
CN114823390A (zh) 晶圆级系统封装方法及封装结构
JP2003110945A (ja) カメラモジュール
KR101411810B1 (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant