CN112994825A - 一种自适应的数据流量均匀化处理方法及系统 - Google Patents
一种自适应的数据流量均匀化处理方法及系统 Download PDFInfo
- Publication number
- CN112994825A CN112994825A CN201911275450.0A CN201911275450A CN112994825A CN 112994825 A CN112994825 A CN 112994825A CN 201911275450 A CN201911275450 A CN 201911275450A CN 112994825 A CN112994825 A CN 112994825A
- Authority
- CN
- China
- Prior art keywords
- fifo
- actual
- adjustment step
- data
- step length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/56—Queue scheduling implementing delay-aware scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种自适应的数据流量均匀化处理方法及系统,涉及光传送网络通信技术领域。该方法包括:缓存输入数据帧;采用Delta‑Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,该实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。本发明不但可以自适应地对FIFO输出数据流量进行均匀化处理,使得下游模块能够根据输出数据帧进行时钟恢复,而且处理效率高,实时性强,满足了实际应用需求。
Description
技术领域
本发明涉及光传送网络通信技术领域,具体来讲是一种自适应的数据流量均匀化处理方法及系统。
背景技术
近年来,通信网络所承载的业务发生了巨大的变化,OTN(Optical TransportNetwork,光传送网络)已成为主要的光传送网技术。OTN概念涵盖了光层和电层两层网络,其关键技术特征之一体现为:多种客户信号封装和透明传输。基于ITU-T G.709的OTN帧结构可以支持多种客户信号的映射和透明传输,如eCPRI/CPRI/OBSAI/以太网/SDH等。
然而,不同客户侧接口所支持的接口速率不尽相同;不同客户侧接口规范定义的频偏也存在差异。因此,在接收方向当输入时钟有频偏时,为了保障全部可靠地接收输入数据,一般会采用频率稍高的本地时钟去采集业务数据。但是,这样会使得接收的数据流量不均匀,输出的数据率与输入的数据率不一致,导致下游模块无法进行时钟恢复。
目前,现有流量控制方式多是针对以太网数据包的处理或是数据单元处理,处理过程复杂且不适用于高速OTN系统中数据帧流量均匀化场景。因此,如何提出一种针对OTN系统中数据流量均匀化的处理方法是本领域亟待解决的问题。
发明内容
本发明的目的是为了克服上述背景技术的不足,提供一种自适应的数据流量均匀化处理方法及系统,不但可以自适应地对FIFO输出数据流量进行均匀化处理,使得下游模块能够根据输出数据帧进行时钟恢复,而且处理效率高,实时性强,满足了实际应用需求。
为达到以上目的,本发明提供一种自适应的数据流量均匀化处理方法,包括以下步骤:
缓存输入数据帧;采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,所述实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。
在上述技术方案的基础上,所述采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,具体包括以下操作:
根据输入时钟、输出时钟频率以及一帧数据所需周期总数,计算出理论调整步长和调整水位;根据计算出的理论调整步长、预设的FIFO水位以及FIFO读计数,计算出实际调整步长;
判断当前实际累加值是否小于调整水位,若是,则继续以实际调整步长进行累加,计算得到实际累加值;若否,则在以实际调整步长进行累加后再减去调整水位,计算得到实际累加值。
在上述技术方案的基础上,所述计算出实际调整步长的计算公式为:实际调整步长=理论调整步长+FIFO水位-FIFO读计数。
在上述技术方案的基础上,所述根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀,具体包括以下步骤:
判断当前实际累加值是否小于调整水位,若是,则产生第一进位标识;若否,则产生第二进位标识;
当产生第一进位标识时,若没有读清零且在有效数据帧内,则当FIFO读计数到设置的FIFO水位范围内时,产生FIFO读使能控制FIFO读出数据帧;当产生第二进位标识时,在数据帧最后一个周期插入间隔,间隔长度为1个时钟周期。
在上述技术方案的基础上,所述缓存输入数据帧,具体包括以下步骤:根据数据帧格式设置FIFO的宽度和深度;用数据帧有效信号和帧定位信号产生写使能,将数据帧写入FIFO中。
本发明还提供一种自适应的数据流量均匀化处理系统,所述系统包括:
数据帧缓存单元,其用于缓存输入数据帧;
数据流量均匀化处理单元,其用于采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,所述实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。
在上述技术方案的基础上,所述数据流量均匀化处理单元,其用于采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,具体包括:
所述数据流量均匀化处理单元根据输入时钟、输出时钟频率以及一帧数据所需周期总数,计算出理论调整步长和调整水位;再根据计算出的理论调整步长、预设的FIFO水位以及FIFO读计数,计算出实际调整步长;
判断当前实际累加值是否小于调整水位,若是,则继续以实际调整步长进行累加,计算得到实际累加值;若否,则在以实际调整步长进行累加后再减去调整水位,计算得到实际累加值。
在上述技术方案的基础上,所述数据流量均匀化处理单元计算实际调整步长的计算公式为:实际调整步长=理论调整步长+FIFO水位-FIFO读计数。
在上述技术方案的基础上,所述数据流量均匀化处理单元,其用于根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀,具体包括:
所述数据流量均匀化处理单元判断当前实际累加值是否小于调整水位,若是,则产生第一进位标识;若否,则产生第二进位标识;
当产生第一进位标识时,若没有读清零且在有效数据帧内,则当FIFO读计数到设置的FIFO水位范围内时产生FIFO读使能控制FIFO读出数据帧;当产生第二进位标识时,在数据帧最后一个周期插入间隔,间隔长度为1个时钟周期。
在上述技术方案的基础上,所述数据帧缓存单元,其用于缓存输入数据帧,具体包括:所述数据帧缓存单元根据数据帧格式设置FIFO的宽度和深度;用数据帧有效信号和帧定位信号产生写使能,将数据帧写入FIFO中。
本发明的有益效果在于:
本发明采用Delta-Sigma(Δ-∑)算法,通过对实际调整步长进行累加,计算出实际累加值并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读数据使其数据流量均匀,从而达到将有不均匀间隔的数据帧转换成有均匀间隔的数据帧输出给下游模块的目的。并且,当输入帧频变化时,输出帧间隔的频率可以随着输入帧频而调整。
与现有流量控制方式相比,不但处理过程简单高效、实时性强,而且可以自适应地对FIFO输出数据流量进行均匀化处理,使得下游模块能够根据输出数据帧进行时钟恢复,从而适用于高速OTN系统中数据帧流量均匀化场景,满足了实际应用需求。
附图说明
图1为本发明设计原理示意图;
图2为本发明实施例一中自适应的数据流量均匀化处理方法的流程图;
图3为本发明实施例二中计算实际累加值的流程示意图;
图4为本发明实施例三中产生进位标识的流程示意图;
图5为一种示例中自适应的数据流量均匀化处理方法的示意图;
图6为本发明实施例四中自适应的数据流量均匀化处理系统的结构框图。
具体实施方式
首先,对本发明的设计原理作进一步说明:由于输入业务时钟存在频偏时,为了保障全部可靠地接收输入数据,一般会采用频率稍高的本地时钟去采集业务数据。这样会使得接收的数据流量不均匀,输入数据为有不均匀间隔的数据帧(如图1中“rx_clk”、“rx_data_valid”所示),进而导致下游模块无法进行时钟恢复。因此,需要解决因接收的数据流量不均匀,输出的数据率与输入的数据率不一致,导致下游模块无法进行时钟恢复的问题。本发明旨在提供一种自适应的数据流量均匀化处理方案,将有不均匀间隔的数据帧转换成有均匀间隔的数据帧输出给下游模块(如图1中“tx_clk”、“tx_data_valid”所示),且输出帧间隔的频率可以反映输入帧频的变化。
为了使本领域技术人员更好地理解本发明,下面结合附图和具体实施方式对本发明作进一步详细说明。
但需说明的是:接下来要介绍的示例仅是一些具体的例子,而不作为限制本发明的实施例必须为如下具体的步骤、数值、条件、数据、顺序等。本领域技术人员可以通过阅读本说明书来运用本发明的构思来构造本说明书中未提到的更多实施例。
实施例一
参见图2所示,本实施例提供了一种自适应的数据流量均匀化处理方法,该方法包括以下步骤:
A、缓存输入数据帧;实际操作中,作为一种可选的实施方式,步骤A中缓存输入数据帧,具体包括以下操作:根据数据帧格式设置FIFO的宽度和深度;用数据帧有效信号和帧定位信号产生写使能,将数据帧写入异步FIFO中。
B、采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,该实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。
可以理解的是,本发明的数据流量均匀化处理方法采用Delta-Sigma(Δ-∑)算法,通过对实际调整步长进行累加,计算出实际累加值;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读数据使其数据流量均匀,从而达到将有不均匀间隔的数据帧转换成有均匀间隔的数据帧输出给下游模块的目的。其中,实际调整步长是根据输入时钟频率、输出时钟频率以及FIFO读计数等参数计算得到,因此,当输入帧频变化时,输出帧间隔的频率可以随着输入帧频而调整。
该方法与现有流量控制方式相比,不但处理过程简单高效、实时性强,而且可以自适应地对FIFO输出数据流量进行均匀化处理,使得下游模块能够根据输出数据帧进行时钟恢复,从而适用于高速OTN系统中数据帧流量均匀化场景,满足了实际应用需求。
实施例二
本实施例提供的一种自适应的数据流量均匀化处理方法,其基本步骤与实施例一相同,不同之处在于,作为一种可选的实施方式,该方法的步骤B中,采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,具体包括以下操作:
B101、根据输入时钟、输出时钟频率以及一帧数据所需周期总数计算出理论调整步长(理论Δ)和调整水位(level);根据计算出的理论调整步长、预设的FIFO水位以及FIFO读计数,计算出实际调整步长(实际Δ);
B102、如图3所示,判断当前实际累加值(sum)是否小于调整水位(level),若是,则继续以实际调整步长进行累加,计算得到实际累加值,即sum=sum+实际Δ;若否,则在以实际调整步长进行累加后再减去调整水位,计算得到实际累加值,即sum=sum+实际Δ-level。可以理解的是,在实际应用中,该实际累加值(sum)的初始值可设置为0,即当首次进行累加计算时,由于实际累加值(sum)的初始值小于调整水位(level),则按照sum=sum+实际Δ进行累加计算。
进一步地,作为一种优选的实施方式,步骤B101中,计算实际调整步长(实际Δ)的计算公式为:实际调整步长(实际Δ)=理论调整步长(理论Δ)+FIFO水位-FIFO读计数。并且,理论调整步长(理论Δ)和调整水位(level)可按照下述方式推算得到:
1)将输出时钟频率与输入时钟频率之比乘以一帧数据所需周期总数,得到输出一个数据帧所需的时钟周期数;
2)对得到的输出一个数据帧所需的时钟周期数的小数部分进行放大后取整计算,从而得到理论调整步长(理论Δ)和调整水位(level)。
为了更清楚的理解上述推算过程,下面以输入时钟频率为245.76MHz,一帧数据所需周期总数为80,且输出时钟频率为245.82MHz为例,对上述推算过程做进一步详细说明:
当输入时钟频率为245.76MHz,一帧数据帧需80个时钟周期传递。一般会采用频率稍高的本地时钟去采集业务数据,保障当输入时钟有频偏时也能全部可靠的接收输入数据。若输出时钟频率采用本地时钟为245.82MHz,那么输出一个数据帧需245.82/245.76*80clk=80.01953125个时钟周期。
对得到的输出一个数据帧所需的时钟周期数的小数部分(0.01953125)进行放大1000后取整,即0.01953125*1000约为19.53,取整数19,则理论调整步长(理论Δ)为19,调整水位(level)则为放大数1000。并且,根据理论调整步长和调整水位可以推算出大约间隔1000/19=52个80clk出现一个81clk的时钟周期。
实施例三
本实施例提供的一种自适应的数据流量均匀化处理方法,其基本步骤与实施例一相同,不同之处在于,作为一种可选的实施方式,该方法的步骤B中,根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀,具体包括以下操作:
B201、如图4所示,判断当前实际累加值(sum)是否小于调整水位(level),若是,则产生第一进位标识;若否,则产生第二进位标识。本实施例中,第一进位标识设置为‘0’;第二进位标识设置为‘1’。实际操作时,第一进位标识、第二进位标识可根据具体需要进行设置,本实施例不做具体限定。
B202、当产生第一进位标识时,若没有读清零且在有效数据帧内(不包括数据帧最后一个周期),则当FIFO读计数到设置的FIFO水位范围内时产生FIFO读使能控制FIFO读出数据帧;若有读清零或不在有效数据帧内,则不产生FIFO读使能,即不读出数据帧。
当产生第二进位标识时,在数据帧最后一个周期插入间隔,间隔长度为1个时钟周期。
为了更清楚的理解本发明,下面结合实施例一至实施例三的所有特征,以一具体示例对上述自适应的数据流量均匀化处理方法做进一步详细说明,参见图5所示。
S1、根据数据帧格式设置FIFO的宽度和深度;用数据帧有效信号和帧定位信号产生写使能,将数据帧写入异步FIFO中;
S2、根据输入时钟、输出时钟频率以及一帧数据所需周期总数计算出理论调整步长(理论Δ)和调整水位(level);
S3、根据计算出的理论调整步长、预设的FIFO水位以及FIFO读计数,计算出实际调整步长(实际Δ);
S4、判断当前实际累加值(sum)是否小于调整水位(level),若是,则继续以实际调整步长进行累加,计算得到实际累加值,即sum=sum+实际Δ,并产生第一进位标识;若否,则在以实际调整步长进行累加后再减去调整水位,计算得到实际累加值,即sum=sum+实际Δ-level,并产生第二进位标识;
S5、判断进位标识是否为第二进位标识,若是,转入步骤S6;否则,转入步骤S7;
S6、在数据帧最后一个周期插入间隔,间隔长度为1个时钟周期;
S7、若没有读清零且在有效数据帧内(不包括数据帧最后一个周期),则当FIFO读计数到设置的FIFO水位范围内时产生FIFO读使能控制FIFO读出数据帧。
可以理解的是,在进行下一次累加计算时,将重复步骤S2~S7。
实施例四
基于同一发明构思,参见图6所示,本发明实施例还提供了一种自适应的数据流量均匀化处理系统,该系统包括:数据帧缓存单元和数据流量均匀化处理单元。其中,数据帧缓存单元,其用于缓存输入数据帧。数据流量均匀化处理单元,其用于采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,所述实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。
进一步地,实际应用中,作为一种可选的实施方式,所述数据帧缓存单元缓存输入数据帧的具体流程可包括:根据数据帧格式设置FIFO的宽度和深度;用数据帧有效信号和帧定位信号产生写使能,将数据帧写入FIFO中。
可以理解的是,本发明的数据流量均匀化处理系统中,该数据流量均匀化处理单元采用Delta-Sigma(Δ-∑)算法,通过对实际调整步长进行累加,计算出实际累加值;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读数据使其数据流量均匀,从而达到将有不均匀间隔的数据帧转换成有均匀间隔的数据帧输出给下游模块的目的。其中,实际调整步长是根据输入时钟频率、输出时钟频率以及FIFO读计数等参数计算得到,因此,当输入帧频变化时,输出帧间隔的频率可以随着输入帧频而调整。
实施例五
本实施例提供的一种自适应的数据流量均匀化处理系统,其基本结构与实施例四相同,不同之处在于,作为一种可选的实施方式,所述数据流量均匀化处理单元,采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,具体包括以下流程:
所述数据流量均匀化处理单元根据输入时钟、输出时钟频率以及一帧数据所需周期总数,计算出理论调整步长和调整水位;再根据计算出的理论调整步长、预设的FIFO水位以及FIFO读计数,计算出实际调整步长;
判断当前实际累加值是否小于调整水位,若是,则继续以实际调整步长进行累加,计算得到实际累加值;若否,则在以实际调整步长进行累加后再减去调整水位,计算得到实际累加值。
进一步地,作为一种优选的实施方式,所述数据流量均匀化处理单元计算实际调整步长(实际Δ)的计算公式为:实际调整步长(实际Δ)=理论调整步长(理论Δ)+FIFO水位-FIFO读计数。其中,理论调整步长(理论Δ)和调整水位(level)的推算过程可参见上文内容,此处不赘述。
实施例六
本实施例提供的一种自适应的数据流量均匀化处理系统,其基本结构与实施例四相同,不同之处在于,所述数据流量均匀化处理单元根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀,具体包括以下流程:
所述数据流量均匀化处理单元判断当前实际累加值是否小于调整水位,若是,则产生第一进位标识;若否,则产生第二进位标识;
当产生第一进位标识时,若没有读清零且在有效数据帧内,则当FIFO读计数到设置的FIFO水位范围内时产生FIFO读使能控制FIFO读出数据帧;当产生第二进位标识时,在数据帧最后一个周期插入间隔,间隔长度为1个时钟周期。
注意:上述的具体实施例仅是例子而非限制,且本领域技术人员可以根据本发明的构思从上述分开描述的各个实施例中合并和组合一些步骤和装置来实现本发明的效果,这种合并和组合而成的实施例也被包括在本发明中,在此不一一描述这种合并和组合。
本发明实施例中提及的优点、优势、效果等仅是示例,而非限制,不能认为这些优点、优势、效果等是本发明的各个实施例必须具备的。另外,本发明实施例公开的上述具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本发明实施例必须采用上述具体的细节来实现。
本发明实施例中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子,并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。本发明实施例所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。本发明实施例所使用的词汇“诸如”指词组“诸如但不限于”,且可与其互换使用。
本发明实施例中的步骤流程图以及以上方法描述仅作为例示性的例子,并且不意图要求或暗示必须按照给出的顺序进行各个实施例的步骤。如本领域技术人员将认识到的,可以按任意顺序进行以上实施例中的步骤的顺序。诸如“其后”、“然后”、“接下来”等等的词语不意图限制步骤的顺序;这些词语仅用于引导读者通读这些方法的描述。此外,例如使用冠词“一个”、“一”或者“该”对于单数的要素的任何引用不被解释为将该要素限制为单数。
另外,本发明各个实施例中的步骤和装置并非仅限定于某个实施例中实行,事实上,可以根据本发明的概念来结合本文中的各个实施例中相关的部分步骤和部分装置,以构思新的实施例,而这些新的实施例也包括在本发明的范围内。
本发明实施例中的各个操作可以通过能够进行相应的功能的任何适当的手段而进行。该手段可以包括各种硬件和/或软件组件和/或模块,包括但不限于硬件的电路或处理器。
本发明实施例的方法包括用于实现上述的方法的一个或多个动作。方法和/或动作可以彼此互换而不脱离权利要求的范围。换句话说,除非指定了动作的具体顺序,否则可以修改具体动作的顺序和/或使用而不脱离权利要求的范围。
本发明实施例中的功能可以按硬件、软件、固件或其任意组合而实现。如果以软件实现,功能可以作为一个或多个指令存储在切实的计算机可读介质上。存储介质可以是可以由计算机访问的任何可用的切实介质。通过例子而不是限制,这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存储、磁碟存储或其他磁存储器件或者可以用于携带或存储指令或数据结构形式的期望的程序代码并且可以由计算机访问的任何其他切实介质。如在此使用的,碟(disk)和盘(disc)包括紧凑盘(CD)、激光盘、光盘、DVD(Digital Versatile Disc,数字多功能光盘)、软碟和蓝光盘,其中碟通过磁再现数据,而盘利用激光光学地再现数据。
因此,计算机程序产品可以进行在此给出的操作。例如,这样的计算机程序产品可以是具有有形存储(和/或编码)在其上的指令的计算机可读的有形介质,该指令可由一个或多个处理器执行以进行在此所述的操作。计算机程序产品可以包括包装的材料。
其他例子和实现方式在本发明实施例和所附权利要求的范围和精神内。例如,由于软件的本质,以上所述的功能可以使用由处理器、硬件、固件、硬连线或这些的任意的组合执行的软件实现。实现功能的特征也可以物理地位于各个位置,包括被分发以便功能的部分在不同的物理位置处实现。
本领域技术人员可以不脱离由所附权利要求定义的教导的技术而进行对在此所述的技术的各种改变、替换和更改。此外,本公开的权利要求的范围不限于以上所述的处理、机器、制造、事件的组成、手段、方法和动作的具体方面。可以利用与在此所述的相应方面进行基本相同的功能或者实现基本相同的结果的当前存在的或者稍后要开发的处理、机器、制造、事件的组成、手段、方法或动作。因而,所附权利要求包括在其范围内的这样的处理、机器、制造、事件的组成、手段、方法或动作。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本发明。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的,并且在此定义的一般原理可以应用于其他方面而不脱离本发明的范围。因此,本发明不意图被限制到在此示出的方面,而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本发明的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。且本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (10)
1.一种自适应的数据流量均匀化处理方法,其特征在于,该方法包括以下步骤:
缓存输入数据帧;
采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,所述实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到;
根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。
2.如权利要求1所述的自适应的数据流量均匀化处理方法,其特征在于,所述采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,具体包括以下操作:
根据输入时钟、输出时钟频率以及一帧数据所需周期总数,计算出理论调整步长和调整水位;
根据计算出的理论调整步长、预设的FIFO水位以及FIFO读计数,计算出实际调整步长;
判断当前实际累加值是否小于调整水位,若是,则继续以实际调整步长进行累加,计算得到实际累加值;若否,则在以实际调整步长进行累加后再减去调整水位,计算得到实际累加值。
3.如权利要求2所述的自适应的数据流量均匀化处理方法,其特征在于,所述计算出实际调整步长的计算公式为:
实际调整步长=理论调整步长+FIFO水位-FIFO读计数。
4.如权利要求1所述的自适应的数据流量均匀化处理方法,其特征在于,所述根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀,具体包括以下步骤:
判断当前实际累加值是否小于调整水位,若是,则产生第一进位标识;若否,则产生第二进位标识;
当产生第一进位标识时,若没有读清零且在有效数据帧内,则当FIFO读计数到设置的FIFO水位范围内时,产生FIFO读使能控制FIFO读出数据帧;
当产生第二进位标识时,在数据帧最后一个周期插入间隔,间隔长度为1个时钟周期。
5.如权利要求1所述的自适应的数据流量均匀化处理方法,其特征在于,所述缓存输入数据帧,具体包括以下步骤:
根据数据帧格式设置FIFO的宽度和深度;
用数据帧有效信号和帧定位信号产生写使能,将数据帧写入FIFO中。
6.一种自适应的数据流量均匀化处理系统,其特征在于,所述系统包括:
数据帧缓存单元,其用于缓存输入数据帧;
数据流量均匀化处理单元,其用于采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,所述实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到;并根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。
7.如权利要求6所述的自适应的数据流量均匀化处理系统,其特征在于,所述数据流量均匀化处理单元,其用于采用Delta-Sigma算法,通过对实际调整步长进行累加,计算出实际累加值,具体包括:
所述数据流量均匀化处理单元根据输入时钟、输出时钟频率以及一帧数据所需周期总数,计算出理论调整步长和调整水位;再根据计算出的理论调整步长、预设的FIFO水位以及FIFO读计数,计算出实际调整步长;
判断当前实际累加值是否小于调整水位,若是,则继续以实际调整步长进行累加,计算得到实际累加值;若否,则在以实际调整步长进行累加后再减去调整水位,计算得到实际累加值。
8.如权利要求7所述的自适应的数据流量均匀化处理系统,其特征在于,所述数据流量均匀化处理单元计算实际调整步长的计算公式为:
实际调整步长=理论调整步长+FIFO水位-FIFO读计数。
9.如权利要求6所述的自适应的数据流量均匀化处理系统,其特征在于,所述数据流量均匀化处理单元,其用于根据计算的实际累加值产生相应进位标识,用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀,具体包括:
所述数据流量均匀化处理单元判断当前实际累加值是否小于调整水位,若是,则产生第一进位标识;若否,则产生第二进位标识;
当产生第一进位标识时,若没有读清零且在有效数据帧内,则当FIFO读计数到设置的FIFO水位范围内时产生FIFO读使能控制FIFO读出数据帧;
当产生第二进位标识时,在数据帧最后一个周期插入间隔,间隔长度为1个时钟周期。
10.如权利要求6所述的自适应的数据流量均匀化处理系统,其特征在于,所述数据帧缓存单元,其用于缓存输入数据帧,具体包括:
所述数据帧缓存单元根据数据帧格式设置FIFO的宽度和深度;用数据帧有效信号和帧定位信号产生写使能,将数据帧写入FIFO中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911275450.0A CN112994825B (zh) | 2019-12-12 | 2019-12-12 | 一种自适应的数据流量均匀化处理方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911275450.0A CN112994825B (zh) | 2019-12-12 | 2019-12-12 | 一种自适应的数据流量均匀化处理方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112994825A true CN112994825A (zh) | 2021-06-18 |
CN112994825B CN112994825B (zh) | 2022-07-15 |
Family
ID=76331627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911275450.0A Active CN112994825B (zh) | 2019-12-12 | 2019-12-12 | 一种自适应的数据流量均匀化处理方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112994825B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
US20030184463A1 (en) * | 2002-03-28 | 2003-10-02 | Zierhofer Clemens M. | System and method for adaptive sigma-delta modulation |
US20060050808A1 (en) * | 2004-09-03 | 2006-03-09 | Michael Page | Data transmission |
US7227876B1 (en) * | 2002-01-28 | 2007-06-05 | Pmc-Sierra, Inc. | FIFO buffer depth estimation for asynchronous gapped payloads |
CN110463292A (zh) * | 2017-03-24 | 2019-11-15 | 英特尔Ip公司 | 用于选择蜂窝定时配置的系统、方法、和设备 |
-
2019
- 2019-12-12 CN CN201911275450.0A patent/CN112994825B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
US7227876B1 (en) * | 2002-01-28 | 2007-06-05 | Pmc-Sierra, Inc. | FIFO buffer depth estimation for asynchronous gapped payloads |
US20030184463A1 (en) * | 2002-03-28 | 2003-10-02 | Zierhofer Clemens M. | System and method for adaptive sigma-delta modulation |
US20060050808A1 (en) * | 2004-09-03 | 2006-03-09 | Michael Page | Data transmission |
CN110463292A (zh) * | 2017-03-24 | 2019-11-15 | 英特尔Ip公司 | 用于选择蜂窝定时配置的系统、方法、和设备 |
Also Published As
Publication number | Publication date |
---|---|
CN112994825B (zh) | 2022-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7061312B2 (en) | Systems and methods for providing multi channel pulse width modulated audio with staggered outputs | |
JP5526884B2 (ja) | 増幅器、増幅器制御方法及び送信機 | |
WO2005011181A2 (en) | Device and method for signal processing | |
JP2014078971A (ja) | データ削除によるタイミング不一致の同期 | |
KR20170105573A (ko) | Otn 네트워크에서의 시간 동기화 방법, 기기, 시스템 및 저장 매체 | |
US9804633B2 (en) | Indirect clock measuring and media adjustment | |
CN112994825B (zh) | 一种自适应的数据流量均匀化处理方法及系统 | |
CN101783676B (zh) | 一种时钟分频方法及装置 | |
US8782355B1 (en) | Method and apparatus to prevent FIFO overflow and underflow by adjusting one of a write rate and a read rate | |
CN102893334B (zh) | 用于偏移和增益纠正的方法和装置 | |
JP4124798B2 (ja) | タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置 | |
WO2018059134A1 (zh) | 光传送网中业务时钟透传系统 | |
JP4324198B2 (ja) | 再生信号処理装置 | |
JP2005039830A (ja) | ノイズ状態を考慮した適応的ビデオ信号処理装置及び方法 | |
CN107612856B (zh) | 一种数字预失真处理方法及装置 | |
JP2007006317A (ja) | Σδ型ノイズシェーパ | |
WO2017152626A1 (zh) | 一种OTN中GMP映射产生Cn值的方法 | |
TWI435548B (zh) | 基準線漫遊校正系統及方法 | |
EP1642387A1 (en) | Method of establishing a pwm-modulated output signal representation | |
JP6103718B2 (ja) | 効率的な2段構成の非同期式サンプルレートコンバータ | |
WO2018076672A1 (zh) | 一种光传送网络业务接入方法及装置、计算机存储介质 | |
JP2014225107A (ja) | データ記録装置および時刻補正方法 | |
JP4358860B2 (ja) | スタガ出力を伴う多重チャネルパルス幅変調音響を提供するシステム及び装置 | |
JP2012526458A5 (zh) | ||
US8188795B2 (en) | Phase comparator and reproduction signal processor using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |