CN112992965A - 磁阻式随机存取存储器的布局图案 - Google Patents

磁阻式随机存取存储器的布局图案 Download PDF

Info

Publication number
CN112992965A
CN112992965A CN201911279907.5A CN201911279907A CN112992965A CN 112992965 A CN112992965 A CN 112992965A CN 201911279907 A CN201911279907 A CN 201911279907A CN 112992965 A CN112992965 A CN 112992965A
Authority
CN
China
Prior art keywords
pattern
mtj
tunnel junction
magnetic tunnel
mtj pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911279907.5A
Other languages
English (en)
Other versions
CN112992965B (zh
Inventor
吴奕廷
陈健中
杨伯钧
吴祯祥
谢咏净
李柏昌
王荏滺
黄正同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201911279907.5A priority Critical patent/CN112992965B/zh
Priority to US16/746,974 priority patent/US11018185B1/en
Publication of CN112992965A publication Critical patent/CN112992965A/zh
Application granted granted Critical
Publication of CN112992965B publication Critical patent/CN112992965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种磁阻式随机存取存储器的布局图案,其主要包含一第一磁隧道结(magnetic tunneling junction,MTJ)图案设于一基底上、一第二MTJ图案设于该第一MTJ图案旁以及一第三MTJ图案设于该第一MTJ图案以及该第二MTJ图案之间,其中该第一MTJ图案、该第二MTJ图案以及该第三MTJ图案是交错排列。

Description

磁阻式随机存取存储器的布局图案
技术领域
本发明涉及一种磁阻式随机存取存储器的布局图案。
背景技术
已知,磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应,其物理量的定义,是在有无磁场下的电阻差除上原先电阻,用以代表电阻变化率。目前,磁阻效应已被成功地运用在硬盘生产上,具有重要的商业应用价值。此外,利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点,还可以制成磁性随机存储器(MRAM),其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域,例如,移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件,用来提供使用者移动方位等资讯。目前,市场上已有各式的磁场感测技术,例如,各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧道结(magnetic tunneling junction,MTJ)感测元件等等。然而,上述现有技术的缺点通常包括:较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足,以及易受温度变化影响等等,而有必要进一步改进。
发明内容
本发明一实施例揭露一种磁阻式随机存取存储器的布局图案,其主要包含一第一磁隧道结(magnetic tunneling junction,MTJ)图案设于一基底上、一第二MTJ图案设于该第一MTJ图案旁以及一第三MTJ图案设于该第一MTJ图案以及该第二MTJ图案之间,其中该第一MTJ图案、该第二MTJ图案以及该第三MTJ图案是交错排列。
依据本发明一实施例,其中该第三MTJ图案相对于该第一MTJ图案沿着一第一方向延伸且该第二MTJ图案相对于该第三MTJ图案沿着一第二方向延伸。
依据本发明一实施例,其中该第二MTJ图案相对于该第一MTJ图案沿着一第三方向延伸。
依据本发明一实施例,其中该第一方向以及该第三方向间的夹角小于90度。
依据本发明一实施例,其中该第二方向以及该第三方向间的夹角小于90度。
依据本发明一实施例,其中该第一方向、该第二方向以及该第三方向一同构成一三角形。
依据本发明一实施例,另包含一第四MTJ图案相对于该第一MTJ图案沿着该第二方向延伸。
依据本发明一实施例,其中该第四MTJ图案相对于该第二MTJ图案沿着该第一方向延伸。
依据本发明一实施例,其中该第一MTJ图案、该第二MTJ图案、该第三MTJ图案以及该第四MTJ图案包含一菱形。
依据本发明一实施例,其中该第一MTJ图案及该第二MTJ图案的距离不同于该第三MTJ图案及该第四MTJ图案间的距离。
附图说明
图1为本发明一实施例的一半导体元件的布局上视图;
图2为图1中沿着切线AA’以及切线BB’的剖面示意图;
图3为本发明一实施例的一半导体元件的布局上视图;
图4为图3中沿着切线CC’以及切线DD’的剖面示意图;
图5为本发明一实施例MRAM单元中MTJ的布局图案示意图;
图6为本发明一实施例MRAM单元中MTJ的布局图案示意图。
主要元件符号说明
12 基底 14 MRAM区域
16 字符线 20 源极/漏极区域
22 接触插塞 24 金属内连线
26 金属内连线 28 金属内连线
30 金属内连线 32 MTJ
102 第一MTJ图案 104 第二MTJ图案
106 第二MTJ图案 108 接触洞图案
122 第一MTJ图案 124 第三MTJ图案
126 第二MTJ图案 128 第四MTJ图案
130 接触洞图案 134 第一方向
136 第二方向 138 第三方向
具体实施方式
请同时参照图1至图4,图1与图3分别为本发明一实施例的一半导体元件,或更具体而言一MRAM元件的布局上视图,图2上半部为图1中沿着切线AA’的剖面示意图,图2下半部为图1中沿着切线BB’的剖面示意图,图4上半部为图3中沿着切线CC’的剖面示意图,而图4下半部则为图4中沿着切线DD’的剖面示意图。如图1至图4所示,本发明的MRAM元件主要包含一基底12,例如一由半导体材料所构成的基底12,其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组,且基底12上较佳定义有一MRAM区域14以及逻辑区域(图未示)。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)52等介电层覆盖于其上。更具体而言,基底12上可包含平面型或非平面型(如鳍状结构晶体管)等晶体管元件,其中晶体管可包含栅极结构例如字符线16、源极/漏极区域20、间隙壁、外延层、接触洞蚀刻停止层等标准晶体管元件。层间介电层可设于基底12上并覆盖晶体管,且层间介电层可设有多个接触插塞22电连接晶体管的栅极以及/或源极/漏极区域20。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术,在此不另加赘述。
半导体元件另包含金属内连线24设于层间介电层上、金属内连线26、28、30设于金属内连线24上、MTJ 32设于金属内连线30上以及金属间介电层(图未示)环绕设于金属内连线24、26、28、30及MTJ 32周围。在本实施例中,各金属内连线24、26、28、30均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层以及/或停止层中并彼此电连接。例如各金属内连线24较佳包含一沟槽导体,金属内连线26包含一接触洞导体,金属内连线28包含一沟槽导体,而金属内连线30则包含一接触洞导体。其中金属内连线24又可称为第一金属内连线层M1,金属内连线26可称之为第一接触洞层V1,金属内连线28可称为第二金属内连线层M2,金属内连线30可称之为第二接触洞层V2。
此外各金属内连线24、26、28、30可更细部包含一阻障层以及一金属层,其中阻障层可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组,而金属层可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组,但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术,在此不另加赘述。此外在本实例中金属层较佳包含铜、金属间介电层较佳包含氧化硅、而停止层则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN),但不局限于此。
在本实施例中,MTJ 32可包含一下电极设于金属内连线30上并接触金属内连线30、一MTJ堆叠结构设于下电极上以及一上电极设于MTJ堆叠结构上,其中MTJ堆叠结构较佳包含一固定层(pinned layer)、阻障层(barrier layer)及自由层(free layer)所构成。从细部来看,下电极与上电极较佳包含导电材料,例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者,例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等,用以固定或限制邻近层的磁矩方向。阻障层可由包含氧化物的绝缘材料所构成,例如氧化铝(AlOx)或氧化镁(MgO),但均不局限于此。自由层可以是由铁磁性材料所构成者,例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB),但不限于此。其中,自由层的磁化方向会受外部磁场而「自由」改变。
值得注意的是,图2上半部的MTJ 32虽设于接触插塞22正上方且图2下半部的MTJ32也设于接触插塞22正上方,但不局限于此,依据本发明其他实施例可依据图1或图3中以错位方式排列MTJ 32的情况下于金属内连线28或第二金属内连线层M2的区域范围内随意移动MTJ 32的所在位置,例如可如图2与图4中所示将MTJ 32重叠接触插塞22或如图1与图3中所示将MTJ 32不重叠下方的接触插塞22,这些变化型均属本发明所涵盖的范围。此外,图2上半部中设于MTJ 32正下方的接触插塞22较佳连接一漏极区域(图未示)而漏极区域左右两侧的接触插塞22则分别连接一源极区域。反之,图2下半部中设于MTJ 32正下方的接触插塞22则较佳连接一源极区域而源极区域右侧的两颗接触插塞22,包括中间的接触插塞22连接一漏极区域而右侧的接触插塞22则连接另一源极区域。
请继续参照图5,图5为现行MRAM单元中MTJ与紧邻金属内连线的布局图案经过光学近接修正(optical proximity correction,OPC)等校正步骤后所产生的布局图案。如图5所示,现行MRAM单元主要包含多栏例如三栏由MTJ图案以及MTJ图案正下方的接触洞图案所构成的图案组合以阵列方式排列,其中每一栏图案各包含多个MTJ图案以及各MTJ下方的接触洞图案以直线方式排列。以左栏的布局图案为例,其主要包含第一MTJ图案102、第二MTJ图案104、第三MTJ图案106以及接触洞图案108以直线方式排列于基底12上,其中第一MTJ图案102、第二MTJ图案104以及第三MTJ图案106较佳由上至下构成一直线,而重叠各第一MTJ图案102、第二MTJ图案104以及第三MTJ图案106的接触洞图案108也较佳构成一直线。
需注意的是,由于上述MRAM单元中MTJ图案及接触洞图案以直线方式排列的态样容易使相邻的MTJ过于接近,例如使MTJ中心点与相邻MTJ中心点之间的距离D1过短而导致制作工艺后段时产生污染(contamination),本发明下列实施例中主要调整MTJ图案之间的排列方式使MTJ不致过于接近,由此降低发生污染的机率。
请参照图6,图6为本发明一实施例的MRAM单元中MTJ与紧邻金属内连线的布局图案经过光学近接修正(optical proximity correction,OPC)等校正步骤后所产生的布局图案。如图6所示,MRAM的布局图案主要包含多个由MTJ图案(如图1至图4的MTJ 32)以及MTJ图案正下方的接触洞图案(如图1至图4中设于MTJ 32正下方的金属内连线30)所构成的图案以阵列方式排列。以左侧开始第二栏至第四栏的布局图案为例,其主要包含第一MTJ图案122设于基底12上,第二MTJ图案126设于第一MTJ图案122下方,第三MTJ图案124设于第一MTJ图案122及第二MTJ图案126之间,第四MTJ图案128设于第一MTJ图案122及第二MTJ图案126之间并相对于第三MTJ图案124以及接触洞图案130重叠第一MTJ图案122、第二MTJ图案126、第三MTJ图案124及第四MTJ图案128,其中第一MTJ图案122、第二MTJ图案126、第三MTJ图案124、第四MTJ图案128以及接触洞图案130较佳为交错排列。
更具体而言,第三MTJ图案124是相对于第一MTJ图案122沿着一第一方向134延伸,第二MTJ图案126是相对于第三MTJ图案124沿着一第二方向136延伸,第二MTJ图案126是相对于第一MTJ图案122沿着一第三方向138(例如Y方向)延伸,且第四MTJ图案128是相对于第二MTJ图案126沿着同样第一方向134延伸同时第四MTJ图案128又相对于第一MTJ图案122沿着第二方向136延伸,其中第一方向134以及该第三方向138间的夹角较佳小于90度,同时第二136方向以及第三方向138间的夹角也较佳小于90度,第一方向134以及第二方向136间的夹角可选择小于90度、等于90度或大于90度。整体来看,第一MTJ图案122、第二MTJ图案126以及第三MTJ图案124三者的排列位置,例如第一MTJ图案122、第二MTJ图案126以及第三MTJ图案124三者的中心点较佳一同构成一三角形,第一MTJ图案122、第二MTJ图案126以及第四MTJ图案128三者的中心点也一同构成另一三角形与第一MTJ图案122、第二MTJ图案126以及第三MTJ图案124三者所构成的三角形成镜像设置,而第一MTJ图案122、第二MTJ图案126、第三MTJ图案124以及第四MTJ图案128四者的中心点则一同构成一菱形。
从另一角度来看,由第一MTJ图案122中心点延伸至第三MTJ图案124中心点的第一方向134、由第三MTJ图案124中心点延伸至第二MTJ图案126中心点的第二方向136、以及由第一MTJ图案122延伸至第二MTJ图案126中心点的第三方向138较佳一同构成一三角形。同样地,由第一MTJ图案122中心点延伸至第四MTJ图案128中心点的第二方向136、由第四MTJ图案128中心点延伸至第二MTJ图案126中心点的第一方向134、以及由第二MTJ图案126延伸至第一MTJ图案122中心点的第三方向138一同构成另一三角形。
此外,由第一MTJ图案122中心点延伸至第三MTJ图案124中心点的第一方向134、由第三MTJ图案124中心点延伸至第二MTJ图案126中心点的第二方向136、由第一MTJ图案122中心点延伸至第四MTJ图案128中心点的第二方向136以及由第四MTJ图案128延伸至第二MTJ图案126中心点的第一方向134一同构成一菱形,其中由第一MTJ图案122中心点至第二MTJ图案126中心点的距离较佳不同于第三MTJ图案124中心点至第四MTJ图案128中心点的距离。
需注意的是,上述无论由各图案本身或是三个方向一同构成的三角形可包含各种三角形,例如正三角形、等腰三角形、直角三角形甚至不规则三角形,而四个方向一同构成的菱形也不局限于第一MTJ图案122中心点至第二MTJ图案126中心点的距离不同于第三MTJ图案124中心点至第四MTJ图案128中心点之间的距离,例如第一MTJ图案122中心点至第二MTJ图案126中心点的距离可小于、等于或大于第三MTJ图案124中心点至第四MTJ图案128中心点的距离。最后各接触洞图案130由于均予上述MTJ图案重叠因此其排列方式可同样比照上述MTJ图案的排列,在此不另加赘述。
整体来看,由于本实施例中设于MRAM阵列中的MTJ图案较佳为错位设置使例如第一MTJ图案122中心点至第三MTJ图案124中心点的最短距离D2对应于一三角形的斜边(hypotenuse)而非图5实施例中的直角边(cathetus),因此各MTJ图案中心点至各错位相邻MTJ图案中心点的最短距离D2即大于图5实施例中MTJ图案中心点至相邻MTJ图案中心点的最短距离D1。如此即可避免MTJ之间不致因距离过于接近而产生污染。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (10)

1.一种磁阻式随机存取存储器的布局图案,其特征在于,包含:
第一磁隧道结(magnetic tunneling junction,MTJ)图案,设于一基底上;
第二磁隧道结图案,设于该第一磁隧道结图案旁:以及
第三磁隧道结图案,设于该第一磁隧道结图案以及该第二磁隧道结图案之间,其中该第一磁隧道结图案、该第二磁隧道结图案以及该第三磁隧道结图案是交错排列。
2.如权利要求1所述的布局图案,其中该第三磁隧道结图案相对于该第一磁隧道结图案沿着第一方向延伸且该第二磁隧道结图案相对于该第三磁隧道结图案沿着第二方向延伸。
3.如权利要求2所述的布局图案,其中该第二磁隧道结图案相对于该第一磁隧道结图案沿着第三方向延伸。
4.如权利要求3所述的布局图案,其中该第一方向以及该第三方向间的夹角小于90度。
5.如权利要求3所述的布局图案,其中该第二方向以及该第三方向间的夹角小于90度。
6.如权利要求3所述的布局图案,其中该第一方向、该第二方向以及该第三方向一同构成一三角形。
7.如权利要求3所述的布局图案,另包含第四磁隧道结图案相对于该第一磁隧道结图案沿着该第二方向延伸。
8.如权利要求7所述的布局图案,其中该第四磁隧道结图案相对于该第二磁隧道结图案沿着该第一方向延伸。
9.如权利要求7所述的布局图案,其中该第一磁隧道结图案、该第二磁隧道结图案、该第三磁隧道结图案以及该第四磁隧道结图案包含一菱形。
10.如权利要求7所述的布局图案,其中该第一磁隧道结图案及该第二磁隧道结图案的距离不同于该第三磁隧道结图案及该第四磁隧道结图案间的距离。
CN201911279907.5A 2019-12-13 2019-12-13 磁阻式随机存取存储器的布局图案 Active CN112992965B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911279907.5A CN112992965B (zh) 2019-12-13 2019-12-13 磁阻式随机存取存储器的布局图案
US16/746,974 US11018185B1 (en) 2019-12-13 2020-01-20 Layout pattern for magnetoresistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911279907.5A CN112992965B (zh) 2019-12-13 2019-12-13 磁阻式随机存取存储器的布局图案

Publications (2)

Publication Number Publication Date
CN112992965A true CN112992965A (zh) 2021-06-18
CN112992965B CN112992965B (zh) 2023-08-15

Family

ID=75982056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911279907.5A Active CN112992965B (zh) 2019-12-13 2019-12-13 磁阻式随机存取存储器的布局图案

Country Status (2)

Country Link
US (1) US11018185B1 (zh)
CN (1) CN112992965B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060174473A1 (en) * 2005-02-07 2006-08-10 Samsung Electronics, Co., Ltd. Magnetic random access memory device and method of forming the same
US20120243286A1 (en) * 2011-03-25 2012-09-27 Kabushiki Kaisha Toshiba Semiconductor storage device
US20120281461A1 (en) * 2011-05-06 2012-11-08 Kabushiki Kaisha Toshiba Semiconductor storage device
US20170110509A1 (en) * 2015-10-15 2017-04-20 Jung-Hoon Bak Mtj structures and magnetoresistive random access memory devices including the same
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
US20180205010A1 (en) * 2017-01-17 2018-07-19 Sang-Hwan Park Method of fabricating memory device
CN110459673A (zh) * 2018-05-07 2019-11-15 联华电子股份有限公司 半导体元件及其制作方法
US20190378971A1 (en) * 2018-06-08 2019-12-12 United Microelectronics Corp. Magnetoresistive random access memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508700B2 (en) 2007-03-15 2009-03-24 Magic Technologies, Inc. Method of magnetic tunneling junction pattern layout for magnetic random access memory
JP2012064258A (ja) * 2010-09-14 2012-03-29 Toshiba Corp 半導体記憶装置
CN111384234B (zh) * 2018-12-27 2023-07-04 联华电子股份有限公司 磁阻式随机存取存储器的布局图案

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060174473A1 (en) * 2005-02-07 2006-08-10 Samsung Electronics, Co., Ltd. Magnetic random access memory device and method of forming the same
US20120243286A1 (en) * 2011-03-25 2012-09-27 Kabushiki Kaisha Toshiba Semiconductor storage device
US20120281461A1 (en) * 2011-05-06 2012-11-08 Kabushiki Kaisha Toshiba Semiconductor storage device
US20170110509A1 (en) * 2015-10-15 2017-04-20 Jung-Hoon Bak Mtj structures and magnetoresistive random access memory devices including the same
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
US20180205010A1 (en) * 2017-01-17 2018-07-19 Sang-Hwan Park Method of fabricating memory device
CN110459673A (zh) * 2018-05-07 2019-11-15 联华电子股份有限公司 半导体元件及其制作方法
US20190378971A1 (en) * 2018-06-08 2019-12-12 United Microelectronics Corp. Magnetoresistive random access memory

Also Published As

Publication number Publication date
US11018185B1 (en) 2021-05-25
CN112992965B (zh) 2023-08-15
US20210183944A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
CN110581213B (zh) 半导体元件
CN110707122B (zh) 半导体元件及其制作方法
CN112447788A (zh) 磁阻式随机存取存储器
CN111969103A (zh) 半导体元件及其制作方法
CN111384234B (zh) 磁阻式随机存取存储器的布局图案
CN111564468A (zh) 半导体元件及其制作方法
CN111916472A (zh) 磁阻式随机存取存储器
US20230354716A1 (en) Semiconductor device and method for fabricating the same
CN114447023A (zh) 半导体元件及其制作方法
CN111129289A (zh) 半导体元件及其制作方法
TWI821466B (zh) 半導體元件及其製作方法
CN113809118A (zh) 一种磁阻式随机存取存储器
CN110890394B (zh) 磁阻式随机存取存储器
US20220285437A1 (en) Layout pattern for magnetoresistive random access memory
TW202329493A (zh) 半導體元件及其製作方法
CN111009606A (zh) 半导体元件及其制作方法
CN112992965B (zh) 磁阻式随机存取存储器的布局图案
CN113903764A (zh) 半导体元件及其制作方法
CN113809117A (zh) 半导体元件及其制作方法
CN112820821A (zh) 半导体元件及其制作方法
CN111477738A (zh) 一种制作半导体元件的方法
CN113539943B (zh) 半导体元件及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
US10944048B2 (en) Semiconductor device with magnetic tunnel junction
CN118234246A (zh) 磁阻式随机存取存储器的布局图案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant