CN112992925A - 透明显示面板 - Google Patents
透明显示面板 Download PDFInfo
- Publication number
- CN112992925A CN112992925A CN202011422091.XA CN202011422091A CN112992925A CN 112992925 A CN112992925 A CN 112992925A CN 202011422091 A CN202011422091 A CN 202011422091A CN 112992925 A CN112992925 A CN 112992925A
- Authority
- CN
- China
- Prior art keywords
- region
- line
- gip
- light emitting
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims description 54
- 239000010409 thin film Substances 0.000 claims description 42
- 238000012360 testing method Methods 0.000 claims description 38
- 239000011159 matrix material Substances 0.000 claims description 22
- 239000003086 colorant Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 249
- 238000002161 passivation Methods 0.000 description 41
- 239000000463 material Substances 0.000 description 27
- 239000010408 film Substances 0.000 description 16
- 239000002245 particle Substances 0.000 description 15
- 238000002834 transmittance Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- JBYXPOFIGCOSSB-GOJKSUSPSA-N 9-cis,11-trans-octadecadienoic acid Chemical compound CCCCCC\C=C\C=C/CCCCCCCC(O)=O JBYXPOFIGCOSSB-GOJKSUSPSA-N 0.000 description 11
- 101000577080 Homo sapiens Mitochondrial-processing peptidase subunit alpha Proteins 0.000 description 11
- 101000740659 Homo sapiens Scavenger receptor class B member 1 Proteins 0.000 description 11
- 102100025321 Mitochondrial-processing peptidase subunit alpha Human genes 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 11
- GKJZMAHZJGSBKD-NMMTYZSQSA-N (10E,12Z)-octadecadienoic acid Chemical compound CCCCC\C=C/C=C/CCCCCCCCC(O)=O GKJZMAHZJGSBKD-NMMTYZSQSA-N 0.000 description 10
- 101000728115 Homo sapiens Plasma membrane calcium-transporting ATPase 3 Proteins 0.000 description 10
- 102100029744 Plasma membrane calcium-transporting ATPase 3 Human genes 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000009826 distribution Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 101150020019 CLA4 gene Proteins 0.000 description 4
- 101100328088 Cladosporium cladosporioides cla3 gene Proteins 0.000 description 4
- 101100127670 Zea mays LA1 gene Proteins 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000019800 disodium phosphate Nutrition 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001197 polyacetylene Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
在透明显示面板中,GIP区域用作透射区域,由此使GIP区域中的透射面积最大化。为此,用于VSS电压施加的线被设置在显示区域中。因此,用于施加VSS电压的不透明粗线未设置在GIP电路区域的上部中。因此,实现了其中GIP区域用作透射区域的透明边框。此外,GIP输入信号线区域和GIP输出信号线区域构成不同的层,由此使GIP输入信号线之间的间隔最大化,从而使GIP电路区域中的透射面积最大化。
Description
技术领域
本公开涉及其中GIP(面板内选通)区域的透射区域的面积被最大化的透明显示面板以及包括其的透明显示装置。
背景技术
使用图像显示各种信息的显示装置包括液晶显示装置(LCD)和基于有机发光二极管的显示装置(OLED)。
随着图像实现技术的进步,近年来,对于透明显示装置的需求已经增加,在透明显示装置中,在其上显示信息的至少局部区域是透明的以透射光,从而使得显示装置后方的物体或背景对装置前方的用户可见。
透明显示装置在前后方向上透射光。因此,装置可以在显示装置的前后方向上显示信息,从而使得在显示装置的前方和后方的前方用户和后方用户可以分别看到与之相对的物体或背景。
例如,实现为有机发光显示装置的透明显示装置可以包括原样透射入射光的透明区域和发光的发光区域。
发明内容
透明显示装置需要提供数据电压或电源电压等的各种线。通常,考虑到电阻,这些线是不透明且粗的。
特别地,当如上所述的不透明且粗的线被设置在透明显示装置的边框中时,由于存在不透明线,透明区域减小。因此,难以使边框变薄。
当将选通驱动器以GIP(面板内选通)的形式放置在边框中时,构成GIP区域的GIP晶体管电路和在垂直方向上延伸的信号线将以尽可能紧凑地方式布置,以使边框薄化。
当GIP晶体管电路和信号线尽可能紧密地布置时,这可能有助于使边框变薄,但是在设置有GIP的区域中可能难以确保透射区域。
另外,当用于施加VSS电压的不透明粗线在边框中形成并且覆盖GIP区域的上部时,在GIP区域中可能无法确保透射区域。
因此,本申请的发明人发明了透明显示面板以及包括其的透明显示装置,在该透明显示面板中,GIP区域可以用作透射区域,并且可以在GIP区域中最大化透射区域的面积。
本公开的一个目的在于提供其中GIP区域可以用作透射区域的透明显示面板以及包括其的透明显示装置。
此外,本公开的一个目的在于提供其中可以使GIP区域中的透射区域的面积最大化的透明显示面板以及包括其的透明显示装置。
此外,本公开的一个目的在于提供透明显示面板以及包括其的透明显示装置,其中可以在提高GIP区域中的透射率的同时使黄色现象最小化。
本公开的目的不限于上述目的。可以从以下描述中理解上面未提到的本公开的其它目的和优点,并且从本公开的实施方式中可以更清楚地理解上面未提到的本公开的其它目的和优点。此外,将容易理解,本公开的目的和优点可以通过如权利要求中公开的特征及其组合来实现。
根据本公开的实施方式的透明显示面板包括:基板,其包括显示区域和包围显示区域的非显示区域;以及GIP(面板内选通)电路区域,其设置在基板上方并且设置在其非显示区域中,其中,GIP电路区域包括:至少一个GIP块;至少一个GIP输入信号线区域;至少一个GIP输出信号线区域;以及至少一条GIP输入信号连接线,其用于将GIP输入信号线区域和GIP块彼此电连接。
在这种情况下,GIP输入信号线区域和GIP输出信号线区域分别构成不同的层。
GIP输入信号线区域可以将选通控制信号发送至GIP块。GIP输出信号线区域可以将选通信号从GIP块发送至显示区域。
GIP输入信号连接线的层可以与GIP输入信号线区域的层和GIP输出信号线区域的层不同。
此外,可以不在GIP电路区域上形成堤层,由此提高GIP电路区域的透射率,并减少黄色现象。另外,相邻的GIP输入信号线之间的间隔可以大于一条GIP输入信号线的宽度,使得可以不以密集的方式布置GIP输入信号线。
根据本公开,用于VSS电压施加的线可以设置在显示区域中。因此,不必在GIP电路区域的上部放置用于VSS电压施加的不透明粗线。因此,可以实现其中GIP区域用作透射区域的透明边框。
此外,根据本公开,GIP输入信号线区域和GIP输出信号线区域可以构成不同的层,使得GIP输入信号线之间的间隔大。因此,可以最大化GIP电路区域中的透射区域。
特别地,不需要在边框区域中放置用于VSS电压施加的不透明线且粗的线。因此,GIP电路区域还可以包括未设置这些线的区域。因此,可以最大化GIP输入信号线之间的间隔,由此最大化透射区域。
此外,根据本公开,不需要在GIP电路区域上形成堤层,由此提高了GIP区域中的透射率。由于堤层的材料特性,其中显示黄色的黄色现象可以被最小化。
将结合用于执行本公开的具体细节的说明来描述本公开的其它特定效果以及上面所述的效果。
附图说明
图1是示意性例示透明显示装置的系统的框图。
图2是用于示意性例示构成透明显示装置的组件的连接和布置关系的平面图。
图3是有机发光显示面板中的像素的发光区域和透射区域的示意性截面图。
图4示出了根据本公开的实施方式的透明显示面板中的第一基板上设置的线连接焊盘的连接关系。
图5至图9是基于层间层叠结构示出根据本公开的实施方式的在透明显示面板中的图4的线之间的连接关系的平面图。
图10是图7中的A-A'区域的放大平面图。
图11是图10的B-B'区域的放大平面图。
图12是图10的C-C'区域的放大平面图。
图13是图8的D-D'区域的放大平面图。
图14是图9的E-E'区域的放大平面图。
图15是图9中的F-F'区域的放大截面图。
图16是图9的G-G'区域的放大平面图。
图17是图16的H-H'区域的放大截面图。
图18是用作抬头显示器的透明显示装置的实施方式。
图19的(a)示出了通过单个狭缝的长距离衍射图案,并且图19的(b)是单个狭缝中的衍射效应的说明。
图20的(a)至图20的(d)示出了分别针对粒子、波、光和电子的双狭缝测试的结果。
图21示出了在透明显示装置中的典型的四边形透射区域的布置。
图22示出了当光入射到具有如图22所示的透射区域形状的透明显示装置的中央区域上时产生的光的衍射现象。
图23至图25示出了其中透明显示装置中的透射区域具有弯曲的形状的本公开的实施方式。
图26示出了当光入射到具有如图25所示的圆形透射区域形状的透明显示装置的中央区域上时产生的光的衍射现象。
图27和图28示出了其中透明显示装置中的透射区域具有其所有内角均为钝角的多边形形状的本公开的实施方式。
图29示出了其中布置有根据本公开的实施方式的透明显示装置的透射区域和发光区域的配置。
图30的(a)至图30的(c)示出了基于透射区域形状的雾度值测量。
图31示出了基于透射区域形状和基于不同ppi的雾度值测量。
图32示出了其中布置有根据本公开的另一实施方式的透明显示装置的透射区域和发光区域的配置。
图33和图34分别示出了图29中的I-I'区域和J-J'区域的截面。
图35和图36示出了包围显示区域的最外部的虚拟像素图案区域。
图37具体示出了根据本公开的实施方式的显示区域中的线区域与像素电路区域之间的布置关系。
图38示出了图37中的O-O'区域和P-P'区域的截面图。
图39示出了根据本公开的实施方式的GIP电路区域的顶视图,并且与图10中的Q-Q'区域相关。
图40示出了根据本公开的另一实施方式的GIP电路区域的顶视图。
图41至图43分别是图40中的R-R'区域、S-S'区域和T-T'区域的截面图。
具体实施方式
为了说明的简化和清楚起见,图中的元件不必按比例绘制。不同附图中的相同附图标记表示相同或相似的元件,并因此执行相似的功能。此外,为了简化描述,省略了公知的步骤和元件的描述和细节。此外,在本公开的以下详细描述中,阐述了许多具体细节以便提供对本公开的透彻理解。然而,将理解,可以在没有这些具体细节的情况下实践本公开。在其它实例中,未详细描述公知的方法、步骤、组件和电路,以免不必要地使本公开的各方面模糊。
以下进一步例示和描述了各种实施方式的示例。将理解的是,本文的描述并非旨在将权利要求限制为所描述的特定实施方式。相反,其旨在覆盖可以包括在由所附权利要求限定的本公开的精神和范围内的替代、修改和等同物。
本文所使用的术语仅出于描述特定实施方式的目的,并不旨在限制本公开。如本文所使用的,除非上下文另外明确指出,否则单数形式“一”和“一个”也旨在包括复数形式。将进一步理解的是,当在本说明书中使用时,术语“包括”、“包括于”、“包含”和“包含于”指定存在所述的特征、整数、操作、元件和/或组件,但是不排除存在或增加一个或更多个其它特征、整数、操作、元件、组件和/或其一部分。如本文所使用的,术语“和/或”包括相关联的所列项目中的一个或更多个的任一和所有组合。当在元件列表之前时,诸如“至少一个”之类的表达可以修改元件的整个列表,并且可以不修改列表的各个元件。
将理解,尽管术语“第一”、“第二”、“第三”等在本文中可用于描述各种元件、组件、区域、层和/或区段,但是这些元件、组件、区域、层和/或区段不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段区分开。因此,在不脱离本公开的精神和范围的情况下,以下描述的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
另外,还将理解的是,当第一元件或层被称为存在于第二元件或层“上”或“下”时,第一元件可以直接设置在第二元件上或下,或者可以间接地设置第二元件上或下,其中第三元件或层设置在第一件或层与第二元件或层之间。
将理解的是,当元件或层被称为“连接至”或“联接至”另一元件或层时,其可以直接连接或联接至另一元件或层,或者可以存在一个或更多个中间元件或层。另外,还将理解,当元件或层被称为在两个元件或层“之间”时,它可以是两个元件或层之间的唯一元件或层,或者也可以存在一个或更多个中间的元件或层。
此外,如本文中所使用的,当层、膜、区域、或板等被设置在另一层、膜、区域或板等等“上”或“顶部”时,前者可以直接接触后者,或者可以在前者和后者之间设置又一层、膜、区域或板等。如本文所使用的,当将层、膜、区域或板等直接设置在另一层、膜、区域或板等“上”或“顶部”时,前者直接接触后者,并且在前者与后者之间未设置又一层、膜、区域或板等。此外,如本文所使用的,当层、膜、区域、或板等被设置在另一层、膜、区域、或板等“之下”或“下方”时,前者可以直接接触后者,或者还可以在前者和后者之间可以设置又一层、膜、区域、或板等。如本文所使用的,当将层、膜、区域、或板等直接设置在另一层、膜、区域、或板等“之下”或“下方”时,前者直接接触后者,并且在前者与后者之间未设置又一层、膜、区域或板等。
除非另有限定,否则本文所使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员通常所理解的含义相同的含义。还将理解的是,诸如在常用词典中定义的那些术语应被解释为具有与相关领域的上下文中它们的含义一致的含义,并且除非本文明确如此限定,否则将不应以理想化或过于正式的意义来解释。
在下文中,将举例说明根据本公开的一些实施方式的透明显示面板及包括其的透明显示装置。
图1是用于示意性例示根据本公开的实施方式的透明显示装置的框图。图2是用于示意性例示构成透明显示装置的组件的连接和布置关系的平面图。
然而,图1和图2中的每一个是根据本公开的一个实施方式。因此,根据本公开的透明显示装置100的组件的连接和布置关系不限于此。
透明显示装置100可以包括透明显示面板110、定时控制器140、数据驱动器120和选通驱动器130。
透明显示面板110可以包括:显示区域DA,其包含至少一个像素P以显示图像;以及其中不显示图像的非显示区域NDA。
非显示区域NDA可以被设置为包围显示区域DA。
在非显示区域NDA中,可以设置选通驱动器130、数据驱动IC焊盘DDPA和各种线。非显示区域NDA可以与边框相对应。
透明显示面板110的透明区域可以被包含在显示区域DA和非显示区域NDA两者中。
透明显示面板110可以包括由在第一方向上延伸的多条选通线GL以及在与选通线GL正交的第二方向上延伸的多条数据线DL限定的多个像素区域。
像素区域可以以矩阵形式布置。每个像素区域可以包括由至少一个子像素SP组成的像素P。
选通驱动器130以GIP(面板内选通)的形式直接层叠在透明显示面板110上。
多个GIP电路区域可以以GIP形式布置,并且可以设置在非显示区域NDA的分别与显示区域DA的左外围部和右外围部相邻的左部和右部中,而显示区域DA插置在非显示区域NDA的左部与右部之间。
数据驱动器120可以包括至少一个源极驱动器集成电路121(源极驱动器IC)以驱动多条数据线DL。
例如,可以将与每个源极驱动器集成电路121相对应的源极驱动芯片安装在柔性膜123上。柔性膜123的一端可以接合至至少一个控制印刷电路板150,而其另一端可以接合至透明显示面板110的数据驱动IC焊盘(DDPA)。
定时控制器140可以设置在控制印刷电路板150上。此外,电力控制器还可以被设置在控制印刷电路板150上。
另外,源极印刷电路板可以设置在柔性膜123与控制印刷电路板150之间,同时源极印刷电路板经由诸如柔性扁平电缆(FFC)或柔性印刷电路(FPC)之类的连接介质与其连接。
在一个示例中,透明显示装置100可以被实施为液晶显示装置、有机发光显示装置等。然而,本公开不限于此。在下文中,根据本公开的实施方式,将参照图3和图4描述透明显示装置100可以被实施为有机发光显示装置的示例。
透明显示面板可以包括第一基板200和第二基板270。
第一基板200可以用作基础基板,该基础基板包括其中设置有像素的显示区域DA和非显示区域NDA。
第二基板270可以与第一基板200相对并且可以用作封装基板。
第一基板200和第二基板270中的每一个可以被实施为塑料基板或玻璃基板。
第一基板200的显示区域DA包括发光区域EA和透射区域TA。
多个子像素可以布置在发光区域EA中。
每个子像素可以是发出红光的红色子像素,或者可以是发出绿光的绿色子像素,或者可以是发出蓝光的蓝色子像素,或者可以是发出光(例如,除了红光、绿光或蓝光以外的白光)的子像素。
每个子像素可以包括:发光区域EA,其用于发出相应颜色的光;以及电路区域,其电连接至发光区域EA以控制来自发光区域EA的发光。
子像素的发光区域EA可以指其中发出与每个子像素对应的颜色的光的区域,或者可以指每个子像素中存在的诸如阳极电极之类的像素电极,或者可以指设置有像素电极的区域。
发光区域EA包括:有机发光元件220,其包括作为第一电极221的阳极电极;有机发光层223;以及作为第二电极225的阴极电极。有机发光元件220使用提供给第一电极221的电压和提供给第二电极225的电压以预定的亮度发光。
在这种情况下,作为透明电极的第二电极225可以跨过发光区域EA和透射区域TA两者延伸。
子像素的电路区域是指包括向每个子像素的像素电极提供电压或电流以控制来自发光区域EA的发光的驱动薄膜晶体管210的电路区域,或者是指设置有电路区域的区域。
驱动薄膜晶体管210包括栅电极214、源电极217a、漏电极217b和有源层212。
当电路区域使用薄膜晶体管从选通线GL接收到选通信号时,电路区域可以基于数据线DL的数据电压向发光区域EA的有机发光元件220的第一电极221提供预定电压。
电路区域可以在垂直方向上与发光区域EA至少部分地交叠,但是也可以设置在与发光的一侧相对的一侧,以便不干扰发光。
封装层250形成在有机发光元件220上,具体地,形成在有机发光元件220的第二电极225上。可以在封装层250上形成与有机发光元件220相对应的滤色器260。
滤色器260可以具有与对应的子像素的颜色相同或不同的颜色。
透射区域TA是指透射入射光的区域,并且可以是除了电路区域之外的区域。透明显示装置的透射率取决于透射区域TA的面积。
图3示出了其中发光区域EA和透射区域TA与一个子像素相对应的本公开的一个实施方式。然而,本公开不限于此。根据本公开的透明显示装置的发光区域EA和透射区域TA的布置形式不限于此。
图4示出了根据本公开的实施方式的透明显示面板300中的第一基板301上设置的线连接焊盘的连接关系。
第一基板301包括显示区域DA和被设置为包围显示区域DA的非显示区域NDA。非显示区域NDA可以包围显示区域DA的顶侧、底侧、左侧和右侧。显示区域DA的垂直方向或上下方向是指Y轴方向,而显示区域DA的水平方向或左右方向是指X轴方向。
显示区域DA可以具有包括长边和短边的矩形形状。
在这种情况下,长边比短边相对更长。
另外,长边是指与作为显示区域DA的左右方向的X轴方向平行的一边。
短边是指与作为显示区域DA的垂直方向或上下方向的Y轴方向平行的一边。
选通驱动器130可以以GIP(面板内选通)的形式设置并且设置在显示区域DA的至少一侧上。
也就是说,一对GIP电路区域360被设置在非显示区域NDA的分别位于显示区域DA的左侧和右侧的部分中。
例如,GIP电路区域360沿着显示区域DA的短边设置。第一VSS电压线321和第二VSS电压线322可以沿着显示区域DA的长边设置。
在非显示区域NDA的设置有GIP电路区域360的一个部分上,可以设置在静电被引入到GIP电路区域360中时操作以最小化静电流入的GIP ESD(静电放电)保护电路区域369。
至少一个数据驱动IC焊盘310可以设置在显示区域DA的未设置GIP电路区域360的一侧,例如,在显示区域DA的顶部长边之上的非显示区域NDA的部分处。
数据驱动IC焊盘310连接至用于驱动透明显示面板300所需的各种线,诸如电力线和数据线。
在数据驱动IC焊盘310和显示区域DA之间,数据线连接焊盘311、基准电压线连接焊盘340、VSS电压线连接焊盘320和VDD电压线连接焊盘330被设置以经由数据驱动IC焊盘310和各种线彼此连接。
具体地,左右基准电压线连接焊盘340中的每一个、左右VDD电压线连接焊盘330中的每一个、以及左右VSS电压线连接焊盘320中的每个可以被设置为与数据驱动IC焊盘310的左部和右部中的每一个相邻。左右基准电压线连接焊盘340中的每一个与数据驱动IC焊盘310的长度方向中心之间的间隔小于左右VDD电压线连接焊盘330中的每一个与数据驱动IC焊盘310的长度方向中心之间的间隔。左右VDD电压线连接焊盘330中的每一个与数据驱动IC焊盘310的长度方向中心之间的间隔小于左右VSS电压线连接焊盘320中的每一个与数据驱动IC焊盘310的长度方向中心之间的间隔。
也就是说,两个基准电压线连接焊盘340、两个VDD电压线连接焊盘330以及两个VSS电压线连接焊盘320可以关于数据线连接焊盘311的中心彼此对称地布置。
基准电压线连接焊盘340、VDD电压线连接焊盘330以及VSS电压线连接焊盘320被布置为彼此间隔开。
VDD电压线连接焊盘330可以用作向像素提供高电平电压电力以驱动像素的高电平电压电力线连接焊盘,而VSS电压线连接焊盘320可以用作向像素施加低电平电压电力以驱动像素的低电平电压电力线连接焊盘。
基准电压线连接焊盘340可以将基准电压Vref提供给像素。
电连接至基准电压线连接焊盘340的基准电压线341、电连接至VDD电压线连接焊盘330的第一VDD电压线331以及电连接至VSS电压线连接焊盘320的第一VSS电压线321可以分别设置在基准电压线连接焊盘340与显示区域DA之间、VDD电压线连接焊盘330与显示区域DA之间、以及VSS电压线连接焊盘320与显示区域DA之间。
在本公开的一个实施方式中,VDD电压线连接焊盘330和第一VDD电压线331彼此一体地形成,基准电压线连接焊盘340和基准电压线341被形成为彼此间隔开并且经由单独的连接电极彼此电连接,并且VSS电压线连接焊盘320和第一VSS电压线321被形成为彼此隔开并且经由单独的连接电极彼此电连接。然而,本公开不限于此。
第一VDD电压线331可以被形成为具有条形状,并且可以平行于显示区域DA的一个侧边延伸(具体地,沿着显示区域DA的长边延伸),并且可以与VDD电压线连接焊盘330一体地形成。
此外,第一VDD电压线331可以与对应于每个数据驱动IC焊盘310的多个VDD电压线连接焊盘330一体地形成,以将多个VDD电压线连接焊盘330彼此电连接。
基准电压线341可以设置在第一VDD电压线331与显示区域DA之间。在本公开的一个实施方式中,将描述基准电压线可以用作初始电压线的示例。然而,本公开不限于此。取决于补偿电路区域,基准电压线341可以用作与初始电压线分开的线。
因此,基准电压线连接焊盘340可以被设置为在Y方向上与基准电压线341间隔开,同时前者与显示区域DA之间的间隔大于后者与显示区域DA之间的间隔。
基准电压线341可以被形成为具有条形状,并且可以平行于第一VDD电压线331延伸。
为了将基准电压施加到基准电压线341,基准电压线连接焊盘340和基准电压线341可以经由作为单独的连接电极的第二连接电极352彼此电连接。
第一VSS电压线321可以设置在基准电压线341与显示区域DA之间。
因此,VSS电压线连接焊盘320可以被设置为在Y方向上与第一VSS电压线321间隔开,同时前者和显示区域DA之间的间隔大于后者和显示区域DA之间的间隔。
第一VSS电压线321可以被形成为具有条形状,并且可以与第一VDD电压线331和基准电压线341平行地延伸。
为了将VSS电压施加到第一VSS电压线321,VSS电压线连接焊盘320和第一VSS电压线321可以经由作为单独的连接电极的第一连接电极351彼此电连接。
此外,作为与VSS电压线连接焊盘320分开的部分的VSS电压辅助线连接焊盘326可以设置在左右基准电压线连接焊盘340之间。
具体地,VSS电压辅助线连接焊盘326可以具有与左右基准电压线连接焊盘340间隔开并且设置在左右基准电压线连接焊盘340之间并且与数据线连接焊盘311与VDD电压线间隔开并且设置在数据线连接焊盘311与VDD电压线之间的岛的形式。
VSS电压辅助线连接焊盘326可以经由第一连接电极351电连接至第一VSS电压线321。
以此方式,当经由第一连接电极351将VSS电压辅助线连接焊盘326电连接至第一VSS电压线321时,第一VSS电压线321的整个接触面积增大,由此在降低第一VSS电压线321的总电阻的同时,使第一VSS电压线321的电阻分布保持均匀。
ESD保护电路区域371可以设置在基准电压线341与显示区域DA之间。多路复用器(MUX)电路区域373可以设置在第一VSS电压线321与显示区域DA之间。然而,本公开不限于此。区域371和区域373的位置可以基于透明显示面板300的设计方案而变化。
ESD保护电路区域371可以包括构成ESD保护电路的多个薄膜晶体管。当从透明显示面板300生成静电时,ESD保护电路区域操作以将静电带到外部。
MUX电路区域373可以被配置为包括构成MUX电路的多个薄膜晶体管。
当使用MUX电路区域373时,驱动器IC输出的一个通道可以将信号提供给两条或更多条数据线313。这具有减少所使用的驱动器IC的数量的优点。
ESD保护电路区域371和MUX电路区域373中的每一个可以形成为平行于基准电压线341等延伸的条形状。然而,本公开不限于此。
第一VDD电压线331和第一VSS电压线321可以设置在非显示区域NDA的与显示区域DA的上侧相邻的上部,而第二VDD电压线332和第二VSS电压线322可以设置在非显示区域NDA的与显示区域DA的下侧相邻的下部。
第二VDD电压线332和第二VSS电压线322可以彼此间隔开,同时前者和显示区域DA之间的间隔小于后者和显示区域DA之间的间隔。
第二VDD电压线332可以形成为具有条形状,并且可以沿着显示区域DA的一个侧边(具体地,沿着显示区域DA的长边延伸)平行地延伸。
为了将VDD电压施加到第二VDD电压线332,第一VDD电压线331和第二VDD电压线332可以经由作为VDD电压连接线333的单独的连接电极彼此电连接。
因此,使用如上所述的连接结构,经由VDD电压线连接焊盘330提供的VDD电压可以经由第一VDD电压线331和VDD电压连接线333施加到第二VDD电压线332。
在这种情况下,至少一条VDD电压连接线333被设置在显示区域DA中以跨过显示区域DA延伸,因此使第一VDD电压线331和第二VDD电压线332彼此电连接。
在一个示例中,第二VSS电压线322可以被形成为具有条形状,并且可以沿着显示区域DA的一个侧边(具体地,沿着显示区域DA的长边延伸)平行地延伸。
第二VSS电压线322的宽度可以小于第一VSS电压线321的宽度,使得第二VSS电压线322比第一VSS电压线321更细。
为了将VSS电压施加到第二VSS电压线322,第一VSS电压线321和第二VSS电压线322可以经由作为VSS电压连接线323的单独的连接电极彼此电连接。
因此,使用如上所述的连接结构,经由VSS电压线连接焊盘320供应的VSS电压可以经由第一VSS电压线321和VSS电压连接线323被施加到第二VSS电压线322。
在这种情况下,可以在显示区域DA中设置至少一条VSS电压连接线323以跨过显示区域DA延伸,因此将第一VSS电压线321和第二VSS电压线322彼此电连接。
如在本公开的一个实施方式中,设置在显示区域DA之上和之下的第一VSS电压线321和第二VSS电压线322可以经由跨过显示区域DA延伸的至少一条VSS电压连接线323彼此电连接。因此,可以实现以下效果。
首先,可以省略位于显示区域DA的左侧和右侧的非显示区域的左部和右部的不透明VSS电压线。因此,边框的透明区域可以被扩大,使得边框中的透明区域可以最大化。
此外,可以省略位于显示区域DA的左侧和右侧的非显示区域的左部和右部的不透明VSS电压线。因此,不需要将VSS电压线放置在显示区域DA左右的边框部分上所需的VSS电压线连接区域。因此,边框可以较细。
例如,当VSS电压连接线323被设置在显示区域DA左右的非显示区域NDA的左部和右部中的每一个时,VSS电压线设置为包围显示区域DA并沿着显示区域DA的外围延伸。在这种情况下,因为在显示区域DA的外围之外的非显示区域NDA中形成有不透明的VSS电压线,因此减小了边框的透明区域的尺寸,由此不允许边框区域的缩小。
然而,在根据本公开的实施方式的VSS电压线布置结构中,VSS电压线未设置在显示区域DA的顶侧、底侧、左侧和右侧,也就是说,未设置在边框的四个侧部上。相反,仅在显示区域DA上下的边框的顶侧部和底侧部上设置VSS电压线就足够了。
因此,根据本公开的实施方式,可以确保未设置不透明VSS电压线的边框的透明区域的最大值。必要时,可以减小边框的尺寸,以使边框可以更薄。
此外,当VSS电压线包围显示区域DA的外围时,VSS电压围绕显示区域DA的外围流动并流入显示区域DA,然后被提供给显示区域DA中的像素。因此,用作电流路径的VSS电压线必须较粗,以便在电阻方面以可靠的方式用作电流路径。
然而,在本公开的一个实施方式中,当VSS电压连接线323穿过显示区域DA时,VSS电压连接线可以将VSS电压直接提供给像素。因此,第二VSS电压线322可以不用作电流路径。
以此方式,当第二VSS电压线322不用作电流路径时,第二VSS电压线322不需要考虑到电阻而形成为较粗并且因此尽可能地细。
因此,根据本公开的实施方式,第二VSS电压线322可以具有比第一VSS电压线321的宽度小的宽度。因此,随着第二VSS电压线322的宽度减小,可以增加显示区域DA之下的下边框部中的透明区域的尺寸。必要时,可以将边框做得更薄。
发光测试器375可以设置在非显示区域NDA中并且与第二VSS电压线322间隔开,同时前者和显示区域DA之间的间隔大于后者和显示区域DA之间的间隔。
发光测试器375可以形成为平行于第二VSS电压线322延伸的条形状,并且还可以沿着显示区域DA的左右两侧延伸,由此围绕显示区域DA的三侧。
发光测试器375可以在制造透明显示面板300之后的模块工艺之前将发光测试信号提供给多条数据线313,并且可以检查透明显示面板300的缺陷。
发光测试器375包括分别连接至多条数据线313的多个检查开关元件。
因此,从数据线连接焊盘311分支的多条数据线313跨过显示区域DA延伸,然后电连接至发光测试器375。
发光测试信号施加器376可以形成在基准电压线连接焊盘340、VDD电压线连接焊盘330和VSS电压线连接焊盘320中的每一个的局部区域上以将发光测试信号提供给发光测试器375。
图5至图9是基于层间层叠结构示出根据本公开的实施方式的在透明显示面板300中的图4的线之间的连接关系的平面图。
如图5所示,根据本公开的实施方式的透明显示面板300的基准电压线连接焊盘340、VDD电压线连接焊盘330、VSS电压线连接焊盘320、VSS电压辅助线连接焊盘326、基准电压线341、第一VDD电压线331、第二VDD电压线332、第一VSS电压线321以及第二VSS电压线322可以构成同一层并且可以彼此间隔开。基准电压线连接焊盘340、VDD电压线连接焊盘330、VSS电压线连接焊盘320、VSS电压辅助线连接焊盘326、基准电压线341、第一VDD电压线331、第二VDD电压线332、第一VSS电压线321、第二VSS电压线322、像素的驱动薄膜晶体管210的源电极217a以及漏电极217b可以由相同的材料制成并且可以构成同一层。
然而,如上所述,VDD电压线连接焊盘330和第一VDD电压线331可以彼此一体地形成而不彼此分开。
因此,线连接焊盘和线构成同一层。因此,将线连接焊盘和线彼此电连接的连接电极不应与在要彼此连接的线连接焊盘与线之间或在线之间的其它线形成短路。
例如,为了将从数据线连接焊盘311分支的数据线313连接至发光测试器375,数据线313可以由构成不同的层并且彼此电连接的第一数据线314和第二数据线315组成。
在这种情况下,第一数据线314、像素的驱动薄膜晶体管210的源电极217a和漏电极217b可以构成同一层并且可以由相同的材料制成。第二数据线315和像素的驱动薄膜晶体管210的栅电极214可以构成同一层并且可以由相同的材料制成。
数据线313将数据信号施加到显示区域DA中的像素。因此,从数据线连接焊盘311分支的数据线313的第一数据线314和第二数据线315可以构成不同的层,以便不与设置在显示区域DA与数据线连接焊盘311之间的区域中的各种线连接焊盘和线形成短路。
因此,第二数据线315可以在显示区域DA与数据线连接焊盘311之间的区域中用作数据线313。构成与第二数据线315的层不同的层的第一数据线314可以在显示区域中用作数据线313。
然后,第二数据线315可以在显示区域DA与发光测试器375之间的区域中用作数据线313。然后,作为数据线313的第一数据线314可以被连接至发光测试器375。
然而,第一数据线314和第二数据线315可以以重复交替的方式用作数据线313,使得数据线313在显示区域DA与发光测试器375之间的区域中的数据线313与第二VDD电压线332和第二VSS电压线322交叠的区域中不与第二VDD电压线332和第二VSS电压线322形成短路。
数据线313可以在数据线313不与第二VDD电压线332交叠的区域中从第一数据线314改变为第二数据线315,使得数据线313在跨过第二VDD电压线332延伸的同时不会与第二VDD电压线332形成短路。以此方式,第二数据线315和第二VDD电压线332不构成同一层,由此防止它们之间的短路。
在这种情况下,数据线313从第一数据线314改变为第二数据线315可以是指,如图11所示,第一数据线314经由至少一个接触孔连接至第二数据线315,使得保持它们之间的电连接,但是第一数据线314和第二数据线315构成不同的层并且由不同的材料制成。该原理可以等同地应用于以下示例中的其它线。
在第二数据线315跨过第二VDD电压线332延伸之后,第二数据线可以在数据线313不与第二VDD电压线332交叠的区域中变回至第一数据线314。
也就是说,第一数据线314和第二数据线315可以构成不同的层,并且经由至少一个第二数据线接触孔315h彼此电连接。
以相同的方式,基准电压连接线343可以由构成不同的层并且彼此电连接的第一基准电压连接线344和第二基准电压连接线345组成。
在这种情况下,第一基准电压连接线344、源电极217a和漏电极217b可以构成同一层并且可以由相同的材料制成。第二基准电压连接线345和栅电极214可以构成同一层并且可以由相同的材料制成。
例如,基准电压连接线343延伸至显示区域DA的下端。基准电压连接线343可以由构成不同的层并且彼此电连接的第一基准电压连接线344和第二基准电压连接线345组成。基准电压连接线343跨过显示区域DA延伸。基准电压连接线343的远端不需要接触单独的线。
因为基准电压连接线343将基准电压施加到显示区域DA中的像素,基准电压连接线343由构成不同的层的不同基准电压连接线组成,使得基准电压连接线343不会在显示区域DA和基准电压线341之间的区域中与各种线连接焊盘和线形成短路。
因此,基准电压连接线343在显示区域DA与基准电压线341之间的区域中被实施为第二基准电压连接线345。在显示区域DA中,基准电压连接线343被实施为构成与第二基准电压连接线345不同的层的第一基准电压连接线344。
第一基准电压连接线344和第二基准电压连接线345可以构成不同的层,并且可以经由至少一个接触孔彼此电连接。此外,VSS电压连接线323可以由构成不同的层并且彼此电连接的第一VSS电压连接线324和第二VSS电压连接线325组成。
在这种情况下,第一VSS电压连接线324、源电极217a和漏电极217b可以构成同一层并且可以由相同的材料制成。第二VSS电压连接线325和栅电极214可以构成同一层并且可以由相同的材料制成。
例如,为了将VSS电压连接线323连接到第二VSS电压线322,构成不同的层的第一VSS电压连接线324和第二VSS电压连接线325彼此电连接。
由于VSS电压连接线323将其间夹着显示区域DA的第一VSS电压线321和第二VSS电压线322彼此电连接,因此,VSS电压连接线的第一VSS电压连接线324和第二VSS电压连接线325可以构成不同的层,以使得VSS电压连接线不与第一VSS电压线321与第二VSS电压线322之间的区域中的各种线连接焊盘和线形成短路。
在本公开的一个实施方式中,在显示区域DA与第一VSS电压线321之间未设置其它线。因此,从第一VSS电压线321延伸的VSS电压连接线323可以被实施为与第一VSS电压线321一体地形成的第一VSS电压连接线324,并且由与第一VSS电压线321相同的材料制成,并且与第一VSS电压线321构成同一层。
从第一VSS电压线321分支的第一VSS电压连接线324可以跨过显示区域DA延伸。然后,当VSS电压连接线323跨过第二VDD电压线332延伸时,第一VSS电压连接线324和第二VSS电压连接线325可以以重复交替的方式用作VSS电压连接线323,使得VSS电压连接线323在VSS电压连接线323与第二VDD电压线332交叠的区域中不与第二VDD电压线332形成短路。
当VSS电压连接线323跨过第二VDD电压线332延伸时,VSS电压连接线323可在VSS电压连接线323与第二VDD电压线332不交叠的区域中从第一VSS电压连接线324改变为第二VSS电压连接线325。因此,当VSS电压连接线323跨过第二VDD电压线332延伸时,VSS电压连接线323不与第二VDD电压线332形成短路。
也就是说,第一VSS电压连接线324和第二VSS电压连接线325构成不同的层,并且经由至少一个第二VSS电压连接线接触孔325h彼此电连接。
在VSS电压连接线323跨过第二VDD电压线332延伸之后,第一VSS电压连接线324可以连接至第二VSS电压线322,如图12所示。在这种情况下,第一VSS电压连接线324和第二VSS电压线322可以经由第二VSS电压连接线325彼此电连接,第二VSS电压连接线325经由至少一个第二VSS电压连接线接触孔325h连接至第一VSS电压连接线324。
另外,在第二VSS电压线322与数据线313不交叠的区域中,经由至少一个辅助线接触孔327h连接至第二VSS电压线322的辅助线327设置在第二VSS电压线322下方。
辅助线327和栅电极214可以由相同的材料制成并且可以构成同一层。
辅助线327可以连接至第二VSS电压线322的背面,由此减小第二VSS电压线322的总电阻。
此外,VDD电压连接线333可以由构成不同的层并且彼此电连接的第一VDD电压连接线334和第二VDD电压连接线335组成。
在这种情况下,第一VDD电压连接线334、像素的驱动薄膜晶体管210的源电极217a和漏电极217b可以由相同的材料制成并且可以构成同一层。第二VDD电压连接线335和像素的驱动薄膜晶体管210的栅电极214可以由相同的材料制成并且可以构成同一层。
例如,为了将VDD电压连接线333连接至第二VDD电压线332,第一VDD电压连接线334和第二VDD电压连接线335构成不同的层并且彼此电连接。
VDD电压连接线333将其间夹着显示区域DA的第一VDD电压线331和第二VDD电压线332彼此电连接。因此,第一VDD电压连接线334和第二VDD电压连接线335构成不同的层,使得VDD电压连接线333不会在第一VDD电压线331与第二VDD电压线332之间的区域中与各种线连接焊盘和线形成短路。
因此,在第一VDD电压线331与显示区域DA之间的区域中,VDD电压连接线333可以被实施为第一VDD电压连接线334。当VDD电压连接线333跨过显示区域DA延伸时,VDD电压连接线333可以被实施为第二VDD电压连接线335。也就是说,VDD电压连接线333从第一VDD电压连接线334改变为第二VDD电压连接线335。
也就是说,第一VDD电压连接线334和第二VDD电压连接线335构成不同的层并且经由至少一个接触孔彼此电连接。
然后,如图11所示,在显示区域DA与第二VDD电压线332之间的区域中,VDD电压连接线333可以被实施为可以连接至第二VDD电压线332的第一VDD电压连接线334。
在这种情况下,第一VDD电压连接线334和第二VDD电压线332可以经由第二VDD电压连接线335彼此电连接,第二VDD电压连接线335经由至少一个第二VDD电压连接线接触孔335h连接至第一VDD电压连接线334。
另外,经由至少一个接触孔连接至第二VDD电压线332的辅助线327可以设置在第二VDD电压线332与数据线313和VSS电压连接线323不交叠的区域中。
辅助线327和栅电极214可以由相同的材料制成并且可以构成同一层。
VDD电压辅助线327可以连接至第二VDD电压线332的背面,以减小第二VDD电压线332的总电阻。
图6另外示出了在钝化层218中形成的钝化孔。图7还示出了将VSS电压线连接焊盘320与第一VSS电压线321彼此连接的第一连接电极351,以及将基准电压线连接焊盘340与基准电压线341彼此连接的第二连接电极352。
可以在基准电压线连接焊盘340、VDD电压线连接焊盘330、VSS电压线连接焊盘320、基准电压线341、第一VSS电压线321、第二VSS电压线322、第一VDD电压线331以及第二VDD电压线332上形成钝化层218。钝化层218可以用作由诸如聚乙炔(PAC)之类的有机材料层制成的平坦化层。
此外,钝化层218用作绝缘层。因此,为了在线连接焊盘与线之间进行电连接,可以在每条线连接焊盘和每条线的部分中形成钝化孔(即,平坦化孔)。
钝化孔不仅是指接触孔,还指通过部分去除钝化层218以尽可能多地确保接触面积而形成的开口孔。每个线连接焊盘和每条线可以经由经钝化孔彼此连接的连接电极彼此电连接。
在图6中,为了使层之间的区别清楚,未单独示出钝化层218,而仅以强调的方式示出了形成有钝化孔的区域。
在VSS电压线连接焊盘320和第一VSS电压线321上形成第一钝化孔218a。第一连接电极351将VSS电压线连接焊盘320和第一VSS电压线321经由第一钝化孔218a彼此电连接,如图7和图13所示。
换句话说,为了防止VSS电压线连接焊盘320和第一VSS电压线321与设置在VSS电压线连接焊盘320和第一VSS电压线331之间的第一VDD电压线331和基准电压线341之间发生短路,可能需要将VSS电压线连接焊盘320和第一VSS电压线321彼此连接的电极的跳跃连接结构。
因此,根据本公开的实施方式,钝化层218形成在第一VDD电压线331和基准电压线341上。第一钝化孔218a形成在VSS电压线连接焊盘320和第一VSS电压线321上。
因此,可以使用形成在钝化层218上、并且其一部分通过一个第一钝化孔218a连接至VSS电压线连接焊盘320、并且其相对部分经由相对第一钝化孔218a连接至第一VSS电压线321的第一连接电极351形成电极的跳跃连接结构。
第一连接电极351和作为构成有机发光元件220的第一电极221的阳极电极可以由相同的材料制成并且可以构成同一层。
第一连接电极351将VSS电压线连接焊盘320和第一VSS电压线321彼此电连接,并且为此,优选地形成为具有尽可能大的面积,以使电阻最小化并且最大化电阻分布的均匀性。
因此,第一连接电极351可以形成为在第一VDD电压线331、基准电压线341和第一VSS电压线321上方延伸,并且因此可以形成为具有最大化的面积。
然而,第一连接电极351没有在第一VDD电压线331和基准电压线341以及第一VSS电压线321的所有区域上方延伸。第一连接电极351没有在诸如稍后描述的第二连接电极352的区域或在第一连接电极351与第二连接电极352之间的间隔区域之类的局部区域上方延伸。
此外,为了使第一钝化孔218a与VSS电压线连接焊盘320和第一VSS电压线321的接触面积最大化,第一钝化孔218a可以具有与第一VSS电压线321对应的形状,即:长条形状。
此外,如图13所示,可以在第一连接电极351的至少局部区域中形成至少一个排气孔355。
排气孔355用于排出在形成透明显示面板300的过程期间可能生成的不必要的气体。因此,当在具有大面积的第一连接电极351中形成排气孔355时,透明显示面板300的可靠性可以被进一步增强。
形成在第一连接电极351上的堤层231具有在其中限定的与排气孔355相对应的开口区域,以确保排气孔355的通道。每个堤层231可以限定相邻的排气孔355之间的边界。
此外,可以另外设置VSS电压辅助线连接焊盘326,并且可以经由第一连接电极351将VSS电压辅助线连接焊盘326电连接至第一VSS电压线321。
VSS电压辅助线连接焊盘326和VSS电压线连接焊盘320可以由相同的材料制成并且构成同一层。然而,VSS电压辅助线连接焊盘326具有与VSS电压线连接焊盘320分开并且不连至单独的线的岛形状。
第一钝化孔218a形成在VSS电压辅助线连接焊盘326上,使得VSS电压辅助线连接焊盘326经由第一钝化孔218a连接至第一连接电极351,由此增加了第一连接电极351的总面积,由此减小了总电阻并使电阻分布更均匀。
在一个示例中,钝化层218形成在基准电压线连接焊盘340和基准电压线341上。第二连接电极352将基准电压线连接焊盘340和基准电压线341经由第二钝化孔218b彼此电连接,如图7和图13所示。
为了防止基准电压线连接焊盘340与基准电压线341与在基准电压线连接焊盘340与基准电压线341之间的第一VDD电压线331之间的短路,需要用于将基准电压线连接焊盘340和基准电压线341彼此连接的电极的跳跃结构。
因此,根据本公开的实施方式,钝化层218形成在第一VDD电压线331上,并且第二钝化孔218b形成在基准电压线连接焊盘340和基准电压线341中的每一个上,如图6所示。
因此,可以使用形成在钝化层218上、并且其一部分通过一个第二钝化孔218b连接至基准电压线连接焊盘340、并且其相对部分通过相对第二钝化孔218b连接至基准电压线341的第二连接电极352来形成电极的跳跃连接结构。
第二连接电极352和第一连接电极351可以由相同的材料制成并且可以构成同一层,但是可以彼此间隔开。因此,第二连接电极352可以具有岛形状。
因此,第二连接电极352和作为构成像素的有机发光元件220的第一电极221的阳极电极可以由相同的材料制成并且可以构成同一层。
第二连接电极352将基准电压线连接焊盘340和基准电压线341彼此电连接,并且为此,优选地,第二连接电极352形成为具有尽可能大的面积,以使其电阻最小化并且使其电阻分布的均匀性最大化。此外,第二钝化孔218b形成为具有尽可能大的面积,以使其与基准电压线连接焊盘340和基准电压线341的接触面积最大化。
此外,如同在第一连接电极351中一样,可以在第二连接电极352的局部区域中形成至少一个排气孔355。
在一个示例中,第三钝化孔218c可以形成在第二VSS电压线322上,如图6所示。如图7所示,可以在第三钝化孔218c上形成第三连接电极353。
形成在第二VSS电压线322上的第三钝化孔218c旨在用于将第二VSS电压线322和第三连接电极353彼此连接。第三连接电极353经由第三钝化孔218c电连接至第二VSS电压线322。
为了通过最大化第二VSS电压线322与第三连接电极353之间的接触面积来减小电阻,第三钝化孔218c可以具有与第二VSS电压线322相对应的条形状。
此外,当在透明显示面板300的下端部处形成第三连接电极353时,会发生如下效应:可以去除其中形成有第一连接电极351和第二连接电极352的透明显示面板300的上端部与透明显示面板300的下端部的垂直高度之间的差异。
第三连接电极353、第一连接电极351和第二连接电极可以由相同的材料制成并且可以构成同一层,但是可以彼此间隔开。因此,第三连接电极353形成为具有岛形状。
因此,第三连接电极353和作为构成像素的有机发光元件220的第一电极221的阳极电极可以由相同的材料制成并且可以构成同一层。
可以在第一连接电极351、第二连接电极352和第三连接电极353上形成堤层231。如图8所示,堤层231可以形成设置在非显示区域NDA中以包围显示区域DA的坝380。坝380可包括至少一个图案化的坝380。当坝380形成在第一基板200上时,坝380可以用来防止用于形成封装层250的封装材料流到外部。
坝380可以设置在非显示区域NDA中,并且可以设置为包围设置在非显示区域NDA中的发光测试器375和第一VDD电压线331。
在一个示例中,第四连接电极354形成在堤层231上,并且被连接至作为像素的第二电极225的阴极电极。第四连接电极354电连接至VSS电压线以将VSS电压施加到像素的阴极电极。在这种情况下,阴极电极和第四连接电极354可以彼此一体地形成。
第四连接电极354的一端电连接至施加有VSS电压的第一连接电极351,而第四连接电极354的另一端电连接至第三连接电极353,由此向阴极电极施加VSS电压。
如图8、图9和图15所示,堤层231形成在第一连接电极351上。第一堤部孔231a形成在第一连接电极351上,并且通过去除堤层231的局部区域而形成,由此将第一连接电极351暴露到外部。因此,第一连接电极351可以经由第一堤部孔231a电连接至第四连接电极354的一端。
当向第四连接电极354施加VSS电压时,第四连接电极354不直接连接至第一VSS电压线321,而是第四连接电极354经由与阳极电极由相同的材料制成的第一连接电极351与其连接。由此减小电阻。
为了使第一连接电极351与第四连接电极354之间的接触面积最大化,第一连接电极351上的堤层231的第一堤部孔231a可以形成为与基准电压线341相同的条形状。
此外,可以以与基准电压线341或第一VSS电压线321相对应的方式形成第一堤部孔231a。
例如,当第一堤部孔231a形成在诸如ESD保护电路区域371之类的单独的电路区域上时,可能存在在平坦度差的区域中形成堤部孔的问题。
此外,当在诸如第一VDD电压线331之类的远离第一VSS电压线321的线上形成第一堤部孔231a时,经由第一堤部孔231a电连接至第一VSS电压线321的第四连接电极354的电流路径变长。因此,电阻相应地增加。
例如,当到作为高电阻的阴极电极而不是低电阻的阳极电极的第四连接电极354的连接长度越大时,总电阻可能越大。
因此,根据本公开的实施方式,优选在基准电压线341或第一VSS电压线321上形成第一堤部孔231a。
当在基准电压线341上形成第一堤部孔231a时,可以去除孔的倾斜面以获得高平坦度,由此与在堤层231的未形成线的部分中形成堤部孔时相比,能够减小电阻变化。
此外,当在第一VSS电压线321上形成第一堤部孔231a时,第四连接电极354与第一VSS电压线321之间的连接的长度变小,因此减小了电阻。
如图8和图9所示,通过去除堤层231的局部区域而形成的第二堤部孔231b形成在电连接至第二VSS电压线322的第三连接电极353上的堤层231的部分中,由此将第四连接电极354的相对部电连接至第三连接电极353。
在这种情况下,第二堤部孔231b形成为与第二VSS电压线322上的第三钝化孔218c相对应。因此,在第二VSS电压线322、第三连接电极353和第四连接电极354处于层叠状态时,它们在同一位置彼此电接触。
另外,第二VSS电压线322不直接连接至阴极电极,而是经由作为低电阻阳极电极的第三连接电极353与其连接,由此减小了电阻。
由于第四连接电极354的连接结构,VSS电压可以被施加到第四连接电极354。因此,VSS电压可以被施加到有机发光元件220的阴极电极。也就是说,从VSS电压线连接焊盘320施加的VSS电压可以经由第一VSS电压线321和第一连接电极351施加到第四连接电极354。
第四连接电极354可以跨过包括第一VDD电压线331、基准电压线341、第一VSS电压线321、第二VDD电压线332以及第二VSS电压线322的整个显示区域DA延伸。
例如,如图14所示,阴极电极可以跨过包括第二VDD电压线332和第二VSS电压线322的整个显示区域DA延伸,并且可以被坝380包围。
在一个示例中,如图16所示,GIP电路区域360包括GIP块361和时钟信号线区域363。
GIP块361包括将选通线GL划分为多个块并且在多个显示驱动时段的每一个中驱动多个块中的每一个的至少一个GIP块。时钟信号线区域363可以包括至少一条时钟信号线以控制GIP电路区域360的节点。
GIP块361和时钟信号线区域363可以在远离显示区域DA的方向上交替布置。
具体地,可以在显示区域DA左右的非显示区域NDA的左侧部和右侧部中省略不透明且较粗的VSS电压线。因此,GIP电路区域360可以占据通过省略的面积增加的区域。
因此,可以以非紧凑的方式布置构成GIP电路区域360的GIP块361和时钟信号线区域363。因此,即使在GIP电路区域360中也可以确保透明区域。
例如,在GIP电路区域360的空间狭窄的情况下,必须以非常密集的方式布置GIP块361和时钟信号线区域363以最大化空间利用率。因此,难以在GIP电路区域360中确保单独的透明区域。
相反,如在本公开的一个实施方式中,当GIP电路区域360的空间增加时,具有较大量的不透明区域的GIP块361和具有较大量的透明区域的时钟信号线区域363可以以区别开的方式在GIP电路区域360中交替地布置。因此,即使在GIP电路区域360中,也可以确保透明区域最大化。
换句话说,根据本公开的一个实施方式,在设置有GIP电路区域360的显示区域DA外部的非显示区域NDA的一侧区域中省略了VSS电压线,如图16和图17所示。因此,可以使由于不透明VSS电压线引起的透明区域的减小最小化。
因此,可以将发光测试器375设置在坝380与GIP电路区域360之间,但是可以将VSS电压线不设置在坝380与GIP电路区域360之间。
透明显示装置应该能够显示要显示的图像信息,同时具有与透明玻璃基板的特性相同的特性。具有这种特性的透明显示装置可以被配置为其中显示信息和透明显示装置后面的空间情景彼此交叠的复合透明显示装置。其代表性示例包括在飞机和汽车中使用的抬头显示器(HUD)。
如图18所示,在车辆中使用的抬头显示器被安装在车辆的挡风玻璃上,以在允许确保驾驶员的前视的同时向驾驶员显示各种驾驶信息。
因此,在抬头显示器中,要求显示信息的高可视性。当雾度值高时,显示信息的可视性不好。因此,重要的是使雾度值尽可能低。
雾度与通过透明显示装置看到的物体的清晰度有关。因此,在具有高透射率但高雾度值的透明显示装置中,存在驾驶员以模糊地方式看到物体的问题,因此显示信息的可视性劣化。透明显示装置中的雾度的发生可归因于以下的光特性。
图19的(a)示出了通过单个狭缝的长距离衍射图案。图19的(b)是在单个狭缝中的衍射效应的示例。
波的衍射是指当波遇到障碍物或狭缝时波前弯曲的现象。在使用单个狭缝的衍射中,离开狭缝的一定波长的表面波形成大量的球形波。
在这点上,可以将光视为波,因为在使用光的狭缝实验中发生衍射现象,如图19的(a)所示。当光穿过狭缝时,以与表面波相同的方式出现衍射。然而,大量的新的球面波彼此干涉,导致对比衍射图案的发生。
图19的(b)示出了其中在距衍射物体较远的距离处观察到衍射图案的弗劳恩霍夫(Fraunhoffer)衍射。当所有光线均视为平行光线时,发生弗劳恩霍夫衍射,并且衍射图案相同而与距离无关。
在单个狭缝中发生弗劳恩霍夫衍射的条件可以如下计算。
图20的(a)至图20的(d)分别示出了针对粒子、波、光和电子的双狭缝实验的结果。
当粒子通过双狭缝时,如图20的(a)所示,作为穿过单个狭缝的颗粒的单次分布的简单总和,出现击中屏幕的粒子分布。
也就是说,在这种情况下,亮带出现在屏幕的一部分上,该部分不对应于屏幕的中心而是对应于狭缝位置。当波穿过双狭缝时,最亮的带出现在屏幕的中心,如图20的(b)所示。这样可以知道是否发生干涉。由于颗粒彼此不干涉,因此在颗粒可以以最佳方式穿过狭缝的位置处的颗粒分布较强。
在一个示例中,如图20的(c)所示,当光穿过双狭缝时,出现由于其粒子特性消失并且波从其穿过的事实而导致的干涉图案。电子通常被认为是粒子。然而,如图20的(d)所示,当高速加速的电子穿过双狭缝时,会出现与波的双狭缝实验的结果相同的结果。
也就是说,可以看出,即使当粒子以足够高的速度穿过双狭缝时,也会发生与在波中发生的相同的干涉。结果,还可以看到光具有波粒二象性,因为光是由足够快的作为光子的粒子生成的波。
以此方式,光同时具有波和粒子的特性。因此,当光遇到具有周期性图案的狭缝时,发生交叠和偏移,从而导致周期性衍射。因此,由于光的波粒二象性而引起的衍射现象可以取决于在透明显示装置中用作狭缝的透射区域的形状而变化。
例如,图21示出了透明显示装置中具有典型的四边形形状的透射区域的布置。
以矩阵类型布置多个透射区域TAij,其中i是行号,j是列号(i和j是自然数)。因此,第一行中的透射区域包括TA11、TA12、TA13…,第二行中的透射区域包括TA21、TA22、TA23…,并且第三行中的透射区域包括TA31、TA32、TA33…。类似地,第一列中的透射区域是TA11、TA21、TA31…,第二列中的透射区域是TA12、TA22、TA32…,第三列中的透射区域是TA13、TA23、TA33…。
在这种情况下,每个透射区域具有所有内角均为90度的矩形形状。结果,与同一行的透射区域TA22相邻的透射区域TA21和TA23中的每一个具有与透射区域TA22的垂直侧边面对且平行的垂直侧边。
此外,与同一列的透射区域TA22相邻的透射区域TA12和TA32中的每一个具有与透射区域TA22的水平侧边面对且平行的水平侧边。也就是说,透射区域TA22的所有侧边中的每一个面对且平行于每个相邻透射区域的对应侧边。相同的原理可以等同地应用于其它透射区域。
由于光透过透射区域,因此它们可以起到与上述双狭缝实验中所示的狭缝相同的作用。因此,取决于透射区域的形状和布置结构,光的衍射的发生或不发生以及强度可能变化。
光的衍射是由构成狭缝的线的周期性重复引起的,并且当构成狭缝的相邻线具有彼此平行方式的周期性或当狭缝被周期性地布置时,可以更清楚地产生光的衍射。
因此,在透明显示装置中,如图21所示,当每个具有矩形形状的透射区域以具有规则性和周期性的矩阵类型以平行的方式布置时,可以清楚地观察到光的衍射现象。
图22示出了当光入射到具有如图21所示的透射区域形状和透射区域的布置结构的透明显示装置的中央区域时产生的光的衍射现象。
如在图22中可见,可以看出光的衍射现象在光入射的中央区域周围非常清楚地出现。随着光的衍射现象在透明显示装置中变得更加明显,雾度也增加。结果,透明显示装置的清晰度或可见度降低。
因此,需要具有透射区域的形状的新的像素结构,其可以最小化由透射区域中的线的周期性重复引起的光的衍射。因此,本公开提供了新的像素结构,其包括如下具有新的透射区域形状的透射区域。
根据本公开的另一实施方式的透明显示面板包括:基板,其具有包括多个发光区域和多个透射区域的显示区域;以及多个线区域,其设置在所述基板上方并跨过显示区域延伸,其中每个透射区域的外轮廓至少部分地弯曲。
例如,在图23所示的本公开的实施方式中,每个透射区域的外轮廓可以部分地弯曲。具体地,透射区域TA22具有四个向外凸出的侧边,其对应于在透射区域内部绘制的虚点状虚拟矩形的四个侧边。相同的特征可以应用于其它透射区域。
因此,透射区域TA22和与透射区域TA22相邻的透射区域TA21和透射区域TA23中的每一个的相互面对的侧边可以彼此不平行。此外,在同一列中的透射区域TA22和与透射区域TA22相邻的透射区域TA12和透射区域TA32中的每一个的相互面对的侧边可以彼此不平行。
在图24所示的根据本公开的另一个实施方式中,每个透射区域的外轮廓可以部分地弯曲。具体地,透射区域TA22具有六个向外凸出的侧边,其对应于在透射区域内部绘制的虚点状虚拟六边形的六个侧边。相同的特征可以应用于其它透射区域。
因此,透射区域TA22和与透射区域TA22相邻的透射区域TA21和透射区域TA23中的每一个的相互面对的侧边可以彼此不平行。此外,在同一列中的透射区域TA22和与透射区域TA22相邻的透射区域TA12和透射区域TA32中的每一个的相互面对的侧边可以彼此不平行。
在图25所示的根据本公开的又一实施方式中,每个透射区域的外轮廓具有圆形形状。具体地,透射区域TA22被形成为具有圆形形状。相同的特征可以应用于其它透射区域。
因此,透射区域TA22和与透射区域TA22相邻的透射区域TA21和透射区域TA23中的每一个的相互面对的侧边可以彼此不平行。此外,在同一列中的透射区域TA22和与透射区域TA22相邻的透射区域TA12和透射区域TA32中的每一个的相互面对的侧边可以彼此不平行。
换句话说,图23至图25中的透射区域TA22的所有侧边都可以不平行于与其相邻的每个透射区域的所有侧边。相同的特征可以应用于其它透射区域。
因此,即使当每个具有图23至图25所示形状的透射区域以矩阵类型布置时,也可以避免用作狭缝的透射区域的平行规则性和周期性,由此使光的衍射最小化。
此外,在根据本公开的另一实施方式中,每个透射区域可以形成为椭圆形形状。由于该椭圆形形状,可以避免如上所述的用作狭缝的透射区域的平行规则性和周期性,由此使光的衍射最小化。
尽管图23至图25以示例的方式示出了每个透射区域的整个外轮廓是弯曲的,但是本公开不限于此。即使当仅透射区域的轮廓的一部分弯曲时,也可以避免透射区域的平行规则性和周期性,由此使光的衍射最小化。
因此,在包括各自具有至少部分地弯曲的外轮廓的透射区域的透明显示面板中,可以使光的衍射最小化,由此降低雾度。结果,可以提高透明显示装置的清晰度或可见度。
图26示出了当光射到具有如图25所示的圆形形状透射区域和透射区域的布置结构的透明显示装置的中央区域时产生的光的衍射现象。如在图26中可见,在入射光的中央区域周围基本上不产生光的衍射。
因此,在具有如图25所示的圆形形状的透射区域和透射区域的布置结构的透明显示装置中,与示出了当光入射到具有常规四边形透射区域形状的透明显示装置的中央区域时的结果的图22相比,光的衍射的不发生更清楚。
光的衍射被最小化,尤其是当透射区域具有圆形形状时。因此,为了使光的衍射干涉最小化,期望使透射区域形成为具有尽可能接近圆形的形状。然而,当透射区域的外轮廓至少部分地弯曲时,如在圆形透射区域中一样,透射区域的面积可以减小。因此,可能难以设计包括发光区域和线区域的像素。
因此,在下文中,例示了根据本公开的另一实施方式,该实施方式能够在最小化光的衍射干涉的同时设计优化的透射区域和优化的发光区域。
根据本公开的另一实施方式的透明显示面板包括:基板,其包括:包括多个发光区域和多个透射区域的显示区域;以及多个线区域,其设置在基板上方并跨过显示区域延伸,其中每个透射区域具有多边形形状,并且该多边形的所有内角均为钝角。
例如,如图27所示,每个透射区域具有所有内角均为钝角的多边形形状。也就是说,具有所有内角为钝角的多边形包括具有至少5个边的所有多边形。多边形可包括所有长度彼此相等的边。
具体地,在图27中,透射区域具有六边形形状,更具体地,为正六边形形状。这是一个示例。如图27所示,透射区域TA22和与透射区域TA22相邻的透射区域TA21和透射区域TA23中的每一个的相互面对的侧边可以彼此不平行。然而,在同一列中的透射区域TA22和与透射区域TA22相邻的透射区域TA12和透射区域TA32中的每一个的相互面对的侧边可以彼此平行。
因此,如图27所示,当布置具有六边形形状的透射区域时,在同一行中彼此相邻的透射区域的相互面对的侧边可以彼此不平行。因此,避免了透射区域的平行规则性和周期性,使得光的衍射可以被尽可能最小化。
换句话说,当在相同的行和/或列中彼此相邻的透射区域的相互面对的侧边彼此不平行时,与在同一行和/或列中彼此相邻的透射区域的相互面对的侧边彼此平行时相比,光的衍射可以被最小化。
在如图27所示的六边形透射区域形状中,在同一列中彼此相邻的透射区域的相互面对的侧边的每一个的长度较小。因此,即使当在同一列中彼此相邻的透射区域的相互面对的侧边彼此平行时,也可以减少光的衍射现象。
因此,即使在透明显示装置中以矩阵类型布置各自具有如图27所示的形状的透射区域时,也避免了用作狭缝的透射区域的平行规则性和周期性,使得可以使光的衍射尽可能多地最小化。
在根据本发明的另一实施方式中,如图28所示,每个透射区域具有八边形形状,特别是具有所有内角均为钝角的正八边形形状。这是一个示例。如图28所示的八边形比六边形更接近于圆形,使得可以通过图28的形状获得类似于通过具有圆形的透射区域实现的使光的衍射最小化的效果。
在图28所示的八边形的透射区域中,在同一列中彼此相邻的透射区域的相互面对的侧边中的每一个的长度较小。因此,即使当同一列中彼此相邻的透射区域的相互面对的侧边彼此平行时,也可以减少光的衍射现象。
因此,即使当在透明显示装置中以矩阵类型布置各自具有图28所示的形状的透射区域时,也避免了作为狭缝的透射区域的平行规则性和周期性,使得可以使光的衍射尽可能最小化。
也就是说,所有内角均为钝角的多边形形状的透射区域,特别是所有内角均为钝角的正多边形的透射区域具有更近似于圆形的形状,由此使光的衍射最小化。
此外,所有内角均为钝角的多边形形状的透射区域的面积可以大于弯曲或圆形的透射区域的面积。因此,当使用所有内角均为钝角的多边形形状的透射区域时,与使用弯曲或圆形的透射区域时相比,像素设计和线区域设计可以更容易。
因此,包括具有所有内角均为钝角的多边形形状的透射区域的透明显示面板可以确保具有减小的雾度级的最大化的透射区域,并且可以促进像素和线区域的设计。
在下文中,将基于上述例示的透射区域形状的各种实施方式中的透射区域具有八边形的实施方式,更详细地描述根据本公开实施方式的发光区域和透射区域的布置形状。
如图29所示,根据本公开的实施方式的透明显示面板包括:基板,其具有包括多个发光区域和多个透射区域的显示区域;以及线区域,其设置在基板上且跨过显示区域延伸。在这种情况下,透射区域具有其所有内角均为钝角的多边形形状。
透明显示面板可以由包括通过其透射光的多个透射区域TA和不通过其透射光的非透射区域NTA组成。在透射区域中,多个透射区域以由多行透射区域和多列透射区域组成的矩阵布置。
在这种情况下,将布置在同一行中的多个透射区域称为一个透射区域行。布置在同一列中的多个透射区域被称为一个透射区域列。在这种情况下,行方向是指基板的水平方向并且与X轴方向一致。列方向被限定为与Y轴方向一致的基板的垂直方向。
非透射区域NTA可以包括其中发出光的发光区域和其中不发出光的非发光区域。发光区域是指其中设置有子像素的发光区域EA的区域。非发光区域可以包含多个线区域CLA,每个线区域在基板的垂直方向上延伸。
在这种情况下,多个线区域是每一个在列方向上延伸的列线区域CLA1、CLA2、CLA3、CLA4…。多个线区域包含沿列方向延伸的数据线和各种电压线。此外,连接至每个子像素的发光区域的像素电路区域PCA可以设置在非发光区域中。
像素电路区域PCA可以设置在发光区域EA下方并且可以与发光区域EA对准。PCA与发光区域EA部分地交叠,并且PCA区域的非交叠区域可以被包含在非发光区域中。
另外,线区域CLA被放置在非发光区域中。然而,当发光区域EA与线区域CLA部分地交叠时,区域CLA的与发光区域EA交叠的部分可以用作发光区域。多个透射区域(TAij,其中i是行号,j是列号,i和j是自然数)可以以矩阵类型布置。
图29的透明显示面板是具有RG-BG的子像素布置结构的一个示例,但是本公开不限于此。例如,第一颜色子像素可以是包括发出红光的第一颜色发光区域的红色子像素。第二颜色子像素可以是包括发出绿光的第二颜色发光区域的绿色子像素。第三颜色子像素可以是包括发出蓝光的第三颜色发光区域的蓝色子像素。然而,本公开不限于此。
第一颜色子像素Rij_SP包括第一颜色发光区域Rij和电连接至第一颜色发光区域Rij以控制来自第一颜色发光区域Rij的发光的第一颜色像素电路区域Rij_PCA。第一颜色像素电路区域Rij_PCA可以设置在第一颜色发光区域Rij下方,同时与其部分地交叠。因此,第一颜色像素电路区域Rij_PCA的至少局部区域不与第一颜色发光区域Rij交叠,因此可以暴露于外部。
在这种情况下,第一颜色像素电路区域Rij_PCA的暴露于外部的部分可以相对于第一颜色发光区域Rij在位置上偏置,例如,可以偏置在第一颜色发光区域Rij的右侧。因此,可以在整个像素布置结构中更高效地布置发光区域和像素电路区域。
在第一颜色像素电路区域Rij_PCA的暴露于外部的局部区域中,可以形成将第一颜色发光区域Rij和第一颜色像素电路区域Rij_PCA彼此电连接的第一颜色子像素接触孔Rij_H。
此外,第二颜色子像素Gij_SP和第三颜色子像素Bij_SP中的每一个可以以与上述在发光区域、像素电路区域、子像素接触孔等方面例示的第一颜色子像素Rij_SP相同的方式配置。因此,将省略其额外的重复描述。
第一颜色子像素被放置在透射区域的相邻行之间。例如,第一颜色子像素R11_SP、R12_SP和R13_SP分别被设置在第一行中的透射区域TA11、透射区域TA12和透射区域TA13与第二行中的透射区域TA21、透射区域TA22和透射区域TA23之间。因此,第一颜色发光区域R11、R12和R13可以分别被设置在第一行中的透射区域TA11、透射区域TA12和透射区域TA13与第二行中的透射区域TA21、透射区域TA22和透射区域TA23之间。
第一颜色子像素被设置在第二颜色子像素与第三颜色子像素之间。因此,第一颜色发光区域被设置在第二颜色发光区域与第三颜色发光区域之间。
此外,第一颜色子像素被设置在沿基板的垂直方向布置的多个线区域CLA当中的相邻的线区域CLA之间,并且不与线区域CLA交叠。第二颜色子像素和第三颜色子像素被设置在线区域CLA上并且与线区域CLA部分地交叠。
例如,第二颜色子像素当中与第一颜色子像素R11_SP、R12_SP和R13_SP在同一行的第二颜色子像素G12_SP和G14_SP分别与第二列线区域CLA2和第四列线区域CLA4至少部分地交叠。与第一颜色子像素R21_SP、R22_SP和R23_SP在同一行中的第二颜色子像素G21_SP和G23_SP分别与第一列线区域CLA1和第三列线区域CLA3至少部分地交叠。
第三颜色子像素当中与第一颜色子像素R11_SP、R12_SP和R13_SP在同一行的第三颜色子像素B11_SP和B13_SP分别与第一列线区域CLA1和第三列线区域CLA3至少部分地交叠。与第一颜色子像素R21_SP、R22_SP和R23_SP在同一行的第三颜色子像素B22_SP和B24_SP分别与第二列线区域CLA2和第四列线区域CLA4至少部分地交叠。
换句话说,如同在其中第三颜色子像素B11_SP和第二颜色子像素G21_SP在列方向上间隔开并且设置在第一列线区域CLA1的配置一样,第二颜色子像素和第三颜色子像素设置在一个列线区域,并且在列方向上交替布置。
此外,如同在其中同一行的第三颜色子像素B11_SP和第二颜色子像素G12_SP分别设置在与其相邻的第一列线区域CLA1和第二列线区域CLA2的配置一样,第二颜色子像素和第三颜色子像素在行方向上交替布置,并且分别设置在在行方向上彼此相邻的列线区域。
因此,第一颜色子像素R11_SP、第二颜色子像素G12_SP、第一颜色子像素R12_SP和第三颜色子像素B13_SP在第一行顺序地布置。在与第一行相邻的第二行,第一颜色子像素R21_SP、第三颜色子像素B22_SP、第一颜色子像素R22_SP和第二颜色子像素G23_SP被顺序地布置以与上述图案相对应。
因此,连续地布置在第一行的第二颜色子像素G12_SP、第一颜色子像素R12_SP和第三颜色子像素B13_SP以及布置在第二行的第三颜色子像素B22_SP、第一颜色子像素R22_SP和第二颜色子像素G23_SP包围透射区域TA22。当使用该布置形状作为基本单元时,多个单元以矩阵方式布置在显示区域中。
也就是说,在根据本公开的实施方式的透射区域中,当将上述基本单元限定为一个像素时,单个透射区域不在单个像素中被划分为两个以上,由此有效地抑制了雾度的增加。
在这方面,基于透射区域的形状以及基于透射区域的划分或不划分的雾度值的变化可以基于图30和图31来识别。具体地,图30的(a)示出了其中透射区域具有四边形形状并且三个透射区域对应于一个像素的配置。图30的(b)示出了其中透射区域具有四边形形状并且两个透射区域对应于一个像素的配置。图30的(c)示出了如本公开的一个实施方式中的其中一个透射区域对应于一个像素且透射区域具有圆形形状的配置。
图30的(a)至图30的(c)的全部是基于145ppi(每英寸像素)的实验结果。在图30的(a)中,测得雾度值为2.76%。在图30的(b)中,测得雾度值为2.03%。因此,可以看到随着对应于一个像素的透射区域的数量从三个减少到两个,雾度值降低了26.4%。
在图30的(c)中,测得雾度值为1.33%。因此,在图30的(c)中,与图30的(b)中的雾度值相比,雾度值降低了34.5%。因此,可以清楚地看到,随着透射区域的数量从2减少到1,并且透射区域具有圆形形状,雾度值进一步减小。
图31示出了当ppi分别为200ppi、100ppi和145ppi时,并且当透射区域具有四边形形状且对应于一个像素的透射区域的数量为3(A)时,当透射区域具有四边形形状且对应于一个像素的透射区域的数量为2(B)时,以及当设置圆形透射区域且对应于一个像素的透射区域的数量为1(C)时的雾度值的图。
从图31中的图表结果值可以看出,在设置有圆形透射区域但对应于一个像素的透射区域的数量为1的配置C中,针对全部ppi,雾度值被最小化。
第一颜色发光区域、第二颜色发光区域和第三颜色发光区域被布置为分别对应于第一颜色子像素、第二颜色子像素和第三颜色子像素。因此,以与如上所述的子像素的布置结构相同的方式布置发光区域。
如图29所示,透射区域具有八边形形状。第一颜色发光区域具有矩形形状。在这种情况下,第一颜色发光区域的形状被形成为被堤层231包围,如图33所示。具体地,在第一颜色发光区域中,堤层231可以被去除以敞开。
此外,第二颜色发光区域和第三颜色发光区域中的每一个可以具有多边形形状,例如六边形。第二颜色发光区域和第三颜色发光区域中的每一个的形状被形成为被堤层231包围。具体地,在第二颜色发光区域和第三颜色发光区域中的每一个中,堤层231可以被去除以敞开。
一个第一颜色发光区域的面积可以小于一个第二颜色发光区域和一个第三颜色发光区域中的每一个的面积。具体地,由于红色发光区域的寿命比绿色发光区域和蓝色发光区域中的每一个的寿命长,前者具有更好的寿命可靠性和发光效率。因此,期望形成具有比绿色发光区域和蓝色发光区域中的每一个的面积小的面积的红色发光区域。例如,第一颜色发光区域、第二颜色发光区域和第三颜色发光区域可以以大约1:1.8:1.8的面积比形成。
第二颜色发光区域和第三颜色发光区域中的每一个可以设置在相对应的线区域并且可以至少部分地与其交叠。在这种情况下,第二颜色发光区域和第三颜色发光区域中的每一个可以被布置为围绕每个相对应的线区域对称。由于这种布置结构,根据本公开的实施方式的透明显示面板可以具有可以高效地利用大部分发光区域的像素布置结构。
在本公开的另一实施方式中,如图32所示,第二颜色子像素和第三颜色子像素中的每一个可以包括发光区域,该发光区域在线区域的列方向上沿着线区域进一步延伸。
为了尽可能地确保发光区域,如图32所示,例如,在第一线区域CLA1的列方向上布置的第三颜色子像素B11_SP和第二颜色子像素G21_SP扩大,使得它们之间的间隔更大。
优选地,布置在第一线区域CLA1的列方向上的第三颜色子像素B11_SP和第二颜色子像素G21_SP还可以延伸至使得两个子像素的远端彼此邻接的程度。然而,考虑到工艺裕度,其远端可以在其间具有预定的分离空间。
特别地,当有机发光二极管的第二电极,例如,阴极电极由具有低表面电阻的诸如Ag之类的金属制成时,不需要单独的接触结构来降低阴极电极的电阻。因此,如图32所示,每个颜色子像素的面积可以在线区域尽可能多地扩大。
图33和图34分别示出了图29中的I-I'区域和J-J'区域的截面。图33是第一颜色子像素区域的截面图。
具体地,在第一颜色像素电路区域R_PCA上设置作为平坦化层的钝化层218。有机发光二极管220的第一电极221,例如,阳极电极,形成在钝化层218上。
堤层231形成在第一电极221上。为了将第一电极221与发光区域相对应的部分暴露于外部,去除堤层231的与发光区域相对应的部分,因此堤层被图案化。也就是说,堤层231可以用作限定发光区域的边界,由此确定发光区域的形状,并且还可以用作子像素与透射区域之间的边界。
基于堤层231被图案化的形状来确定第一电极221的形状。为了使透射率和发光区域最大化,期望形成堤层以具有在用于形成堤层231的掩模工艺期间允许的最小宽度。
在第一电极221上和上方,形成有机发光层223以覆盖堤层231。在有机发光层223上形成第二电极225,例如阴极电极。由于有机发光层223和第二电极225以交叠的方式层叠在第一电极221上以形成有机发光二极管220,第一电极221的通过堤层231中的开口区域暴露于外部的区域可以用作发光区域。
封装层250可以形成在第二电极225上。滤色器CF可以形成在封装层250上。滤色器CF可以具有与相对应的发光区域相同的颜色。与第一颜色子像素R_SP相对应的第一滤色器R_CF可以具有与第一颜色相同的颜色。
当使用滤色器CF时,可以降低反射率并提高RGB颜色的色纯度。滤色器CF可以延伸至透射区域TA和发光区域EA之间的边界,因此可以形成在非透射区域NTA中。因此,可以将形成滤色器CF的区域限定为发光区域。
可以将作为第二基板270的顶部基板粘附到滤色器CF上。此外,为了防止损坏易受高温影响的有机膜层,可以使用其中在基板上执行低温滤色器工艺而无需接合工艺的COE(封装上滤色器)方式将顶部基板设置在滤色器CF上。
在一个示例中,图34是第一颜色子像素R_SP和第二颜色子像素G_SP之间的边界区域的截面图。
在像素电路区域PCA上,具体地,在第一颜色像素电路区域R_PCA和第二颜色像素电路区域G_PCA上,设置有作为平坦化层的钝化层218。有机发光二极管220的第一电极221(例如,阳极电极)形成在钝化层218上。
彼此间隔开的第一电极221分别形成在第一颜色子像素区域和第二颜色子像素区域中。堤层231形成在第一电极221上。为了将第一电极221的与发光区域相对应的部分暴露于外部,去除堤层231的与发光区域相对应的部分。然后将堤层图案化。
也就是说,堤层231可以用作彼此相邻的子像素之间的边界。对应于堤层231的区域可以是非透射区域NTA。在第一电极221上和上方,形成有机发光层223以覆盖堤层231。第二电极225形成在有机发光层223上。
当有机发光层223和第二电极225以交叠的方式层叠在第一电极221上以形成有机发光二极管220时,通过堤层231的开口区域暴露于外部的第一电极221的区域。可以是发光区域。
封装层250可以形成在第二电极225上。滤色器CF可以形成在封装层250上。
与第一颜色子像素R_SP相对应的第一滤色器R_CF可以具有第一颜色。与第二颜色子像素G_SP相对应的第二滤色器G_CF可以具有第二颜色。也就是说,可以在每个颜色的发光区域上至与对应的发光区域的颜色相对应的滤色器。
第一滤色器R_CF和第二滤色器G_CF都可以形成为尽可能宽,使得其至少局部区域与堤层231交叠。
在一个示例中,第一颜色子像素R_SP和第二颜色子像素G_SP彼此相邻。因此,为了使彼此相邻的不同颜色的光束的混合最小化并且使不同颜色的发光区域之间的边界清晰,可以在第一滤色器R_CF与第二滤色器G_CF之间设置不透明的黑色矩阵。
类似地,不透明的黑色矩阵BM可以设置在垂直地布置在相同的线区域上的第二颜色子像素G_SP和第三颜色子像素B_SP之间,使得不同颜色的光束的混合最小化,并且每个发光区域的边界是清晰的。特别地,不透明的黑色矩阵BM可以设置在第二滤色器G_CF和第三滤色器B_CF之间。
例如,如图29所示,黑色矩阵可以设置在第二列线区域CLA2上的第二颜色子像素G12_SP和第三颜色子像素B22_SP之间。因而,黑色矩阵可以与第二列线区域CLA2部分地交叠。
另外,透射区域TA21和TA22分别设置在与黑色矩阵部分地交叠的第二列线区域CLA2的两侧。一个透射区域和与其相邻的另一透射区域之间的线区域可以与黑色矩阵部分地交叠。也就是说,黑色矩阵可以与设置在相邻透射区域之间的线区域部分地交叠。
黑色矩阵可以以与形成边界的堤层231相对应的图案形成,并且可以形成为比堤层231窄并且可以向内设置于堤层231的区域。
在一个示例中,如图35所示,基板具有包围显示区域的非显示区域。非显示区域可以包括被布置为包围显示区域的最外部的虚拟像素图案区域DPA。具体地,显示区域包括多个子像素SP。虚拟像素图案区域DPA可以包括多个虚拟像素或虚拟子像素DSP。
形成虚拟像素或虚拟子像素DSP以最小化在透明显示装置的制造过程期间可能发生的工艺偏差和副作用(例如,负载效应)。虚拟像素可以包围子像素以用作一种缓冲区。
虚拟像素可以具有像在子像素中那样的有机发光元件层和诸如驱动薄膜晶体管之类的电路区域。然而,没有将信号施加到虚拟像素的每个元件层和电路区域。因此,不需要将其组件彼此电连接的单独的像素接触孔SP_H。结果,虚拟像素图案区域中的有机发光元件层不发光。诸如虚拟像素的驱动薄膜晶体管之类的电路区域不工作。
包围显示区域的最外部的虚拟像素图案区域可以包括在显示区域之上和之下的顶部行方向区域和底部行方向区域,如图36所示,包围显示区域的最外部的虚拟像素图案区域可以包括在显示区域左右的左列方向区域和右列方向区域,如图36所示。静电可能通过选通线侵入显示区域左右的GIP区域。因此,虚拟像素图案区域的左列方向区域和右列方向区域可以比其顶部行方向区域和底部行方向区域厚。
在下文中,将描述根据本公开的另一实施方式,其中可以通过最小化显示区域中的线区域的面积来最大化透射区域的面积,同时可以通过最小化高电平电压下降(VDD下降)或低电平电压上升(VSS上升)的发生来最小化亮度不均匀的发生。
如图37和图38所示,透明显示面板包括:基板,其具有显示区域,显示区域具有包括多个发光区域和多个透射区域的显示区域;以及多个显示线区域,其设置在基板上方并跨过显示区域延伸。交替布置的相邻线区域分别包括交替布置的相邻VSS电压连接线323和VDD电压连接线333。每个线区域包括至少一条数据线313和至少一条基准电压连接线343。
在这种情况下,由VSS电压连接线323和VDD电压连接线333组成的层可以与由数据线313和基准电压连接线343组成的层不同。例如,线区域CLA在显示区域的垂直方向上延伸。交替布置的相邻线区域分别包括交替布置的相邻VSS电压连接线323和VDD电压连接线333。具体地,VSS电压连接线323和VDD电压连接线333彼此交替地布置,同时透射区域插置于其间。
包括VSS电压连接线323的线区域CLA可以包括以对称的方式围绕VSS电压连接线323布置的多条基准电压连接线343(Vref)以及以对称的方式围绕VSS电压连接线323布置的多条数据线313(Vdata)。
在这种情况下,VSS电压连接线323设置在至少一条数据线313之上和至少一条基准电压连接线343之上。也就是说,由VSS电压连接线323组成的层与由至少一条数据线313和至少一条基准电压连接线343组成的层不同。因此,在这种情况下,与当VSS电压连接线323、数据线313和基准电压连接线构成同一层时的情况相比,可以显著减小线区域的宽度。
特别地,VSS电压连接线323可以与至少一条数据线313和至少一条基准电压连接线343中的至少两条至少部分地交叠,并且可以不延伸超出最外的数据线313的边界。因此,整个线区域的宽度可以大大减小。
此外,包括VDD电压连接线333的线区域CLA包括围绕VDD电压连接线333对称地布置的多条基准电压连接线343(Vref)、以及围绕VDD电压连接线333对称地布置的多条数据线313(Vdata)。
在这种情况下,由VDD电压连接线333组成的层与由数据线313和基准电压连接线343组成的层不同。因此,在这种情况下,与当VDD电压连接线333、数据线313和基准电压连接线343构成同一层时的情况相比,线区域的宽度可以显著减小。
特别地,VDD电压连接线333可以与至少一条数据线313和至少一条基准电压连接线343中的至少两条至少部分地交叠,并且可以不延伸超出最外的数据线313的边界。因此,整个线区域的宽度可以大大减小。
因此,每个线区域的宽度可以是至少一条数据线313的宽度和至少一条基准电压连接线343的宽度以及这些线之间的间隔之和。例如,当包括VDD电压连接线333的线区域是第一列线区域CLA1时,第一列线区域CLA1可以包括VDD电压连接线333、围绕VDD电压连接线333对称地布置并且设置在VDD电压连接线333下方的两条基准电压连接线343、以及围绕VDD电压连接线333对称地布置并且设置在VDD电压连接线333下方的两条数据线313。
与第一列线区域CLA1直接相邻的第二列线区域CLA2包括VSS电压连接线323、围绕VSS电压连接线323对称地布置并设置在VSS电压连接线323下方的两条基准电压连接线343、以及围绕VSS电压连接线323对称地布置并设置在VSS电压连接线323下方的两条数据线313。以此方式,第三列线区域CLA3包括VDD电压连接线333。第四列线区域CLA4包括VSS电压连接线323。
此外,根据本公开,由于在同一线区域中跨过显示区域延伸的不透明线可以构成不同的层的配置,可以使整个线区域的宽度最小化。因此,可以减小显示区域中由线区域所占据的面积。
当线区域的面积减小时,与每个子像素相对应的像素电路区域的面积减小。因此,透射区域的面积增大,使得透明显示装置的整体透射率可以增大。
在一个示例中,根据本公开,VSS电压连接线323和VDD电压连接线333中的每一个可以具有比数据线313和基准电压连接线343中的每一个的宽度大的宽度。
当由VSS电压连接线323和VDD电压连接线333中的每一个组成的层与由数据线313和基准电压连接线343组成的层不同时,不必减小VSS电压连接线323的宽度和VDD电压连接线333的宽度以减小整个线区域的宽度。
也就是说,尽管VSS电压连接线323和VDD电压连接线333中的每一个的宽度大于数据线313和基准电压连接线343中的每一个的宽度,但是不透明线区域的总宽度不增大。
例如,如图37所示,VSS电压连接线323和VDD电压连接线333中的每一个与设置在VSS电压连接线323和VDD电压连接线333中的每一个下方的两条数据线313和两条基准电压连接线343至少部分地交叠。
在这种情况下,VSS电压连接线323和VDD电压连接线333中的每一个可以延伸至最外的数据线313的外边界,由此形成较粗的电力线。
当减小每条电力线(例如,VSS电压连接线和VDD电压连接线)的宽度以确保透射区域的最大面积时,高电平电压下降(VDD下降)或低电平电压上升(VSS上升)的发生可能会增加。
然而,如在本公开的一个实施方式中,当每条电力线(例如,VSS电压连接线和VDD电压连接线)的宽度较大时,高电平电压下降(VDD下降)或低电平电压上升(VSS上升)的发生可以最小化。因此,可以在不增加驱动电压和功耗的情况下使透明显示装置的亮度不均匀的发生最小化。
因此,根据本公开的一个实施方式,当线区域的线构成不同的层但是彼此至少部分地交叠时,可以使显示区域中的线区域的面积最小化,使得像素电路区域的面积可以最小化。因此,透射区域的面积增大,由此增大了透明显示装置的整体透射率。
此外,每条电力线(例如,VSS电压连接线和VDD电压连接线)的宽度可以较大,由此使高电平电压下降(VDD下降)或低电平电压上升(VSS上升)的发生最小化,由此使亮度不均匀的发生最小化。
换句话说,通常,显示区域内的线区域的宽度的增大,特别是电力线的宽度的增大,与透射率的增大具有折衷关系。然而,根据本公开的实施方式,具有在增大电力线区域的宽度的同时增大透明显示装置的透射率的优点。
多个发光区域可以包括第一颜色发光区域Rij、第二颜色发光区域Gij和第三颜色发光区域Bij。第二颜色发光区域和第三颜色发光区域中的每一个可以至少部分地与线区域交叠。因此,第一颜色发光区域可以被放置在彼此相邻的线区域之间。第二颜色发光区域和第三颜色发光区域中的每一个可以围绕对应的线区域对称地布置。
具体地,VSS电压连接线和VDD电压连接线中的每一个可以与第二颜色发光区域或第三颜色发光区域至少部分地交叠。布置在同一行中并且分别与VSS电压连接线和VDD电压连接线部分地交叠的发光区域的颜色可以彼此不同。
在一个示例中,第一颜色子像素Rij_SP可以包括第一颜色发光区域Rij和电连接至第一颜色发光区域Rij以驱动第一颜色发光区域Rij发光的第一颜色像素电路区域Rij_PCA。第一颜色发光区域Rij和第一颜色像素电路区域Rij_PCA可以经由第一颜色子像素接触孔Rij_H彼此电连接。
此外,在发光区域、像素电路区域、子像素接触孔等方面,第二颜色子像素Gij_SP和第三颜色子像素Bij_SP中的每一个可以以与第一颜色子像素Rij_SP相同的方式配置。
因此,多个像素电路区域布置在基板上方并且分别电连接至发光区域以驱动发光区域。像素电路区域可以包括电连接至第一颜色发光区域的第一颜色像素电路区域,电连接至第二颜色发光区域的第二颜色像素电路区域、以及电连接至第三颜色发光区域的第三颜色像素电路区域。
在这种情况下,多个像素电路区域中的每一个可以相对于每个线区域对称地布置。此外,随着像素电路区域延伸远离每个线区域的中心,每个像素电路区域可以具有更窄的形状。具体地,第一颜色像素电路区域围绕插置于其间的线区域与第二颜色像素电路区域或第三颜色像素电路区域对称地布置。
例如,第二颜色发光区域G12可以围绕第二列线区域CLA2对称地布置。此外,第一颜色像素电路区域R11_PCA和第二颜色像素电路区域G12_PCA可以围绕第二列线区域CLA2彼此对称地布置。
具体地,随着第一颜色像素电路区域R11_PCA在左方向上延伸远离第二列线区域CLA2的中心,第一颜色像素电路区域R11_PCA具有变窄的形状。随着第二颜色像素电路区域在右方向上延伸远离第二列线区域CLA2的中心,第二颜色像素电路区域G12_PCA可以具有变窄的形状。
以此方式,第一颜色像素电路区域R12_PCA和第三颜色像素电路区域B13_PCA可以围绕第三列线区域CLA3彼此对称地布置。
此外,第一颜色像素电路区域可以与第一颜色发光区域和第二颜色发光区域的至少局部区域交叠,并且可以与第一颜色发光区域和第三颜色发光区域的至少局部区域交叠。
第二颜色像素电路区域可以与第一颜色发光区域和第二颜色发光区域的至少局部区域交叠。第三颜色像素电路区域可以与第一颜色发光区域和第三颜色发光区域的至少局部区域交叠。
像素电路区域的布置形式归因于发光区域和透射区域的布置形式。随着发光区域延伸远离相对应的线区域的中心,发光区域变窄。因此,像素电路区域被设置在发光区域内,以不与透射区域交叠,由此不会降低显示区域的透射率。
因此,根据本公开,VSS电压连接线和VDD电压连接线在显示区域内的相邻线区域中交替布置。连接至与每种颜色相对应的每个发光区域的每个像素电路区域具有对称结构。因此,可以实现能够在不降低显示区域的透射率的情况下最大化边框的透明区域的面积并且最小化雾度值的新的像素布置结构。
在一个示例中,像素电路区域可以包括驱动薄膜晶体管、电容器和多个开关薄膜晶体管。也就是说,第一颜色像素电路区域、第二颜色像素电路区域和第三颜色像素电路区域中的每一个可以包括驱动薄膜晶体管、电容器和多个开关薄膜晶体管。
在一个示例中,包括在与第一颜色子像素连接的像素电路区域中的驱动薄膜晶体管DR可以与第二颜色子像素的第二颜色发光区域或第三颜色子像素的第三发光区域至少部分地交叠。
具体地,包括在第一颜色像素电路区域中的驱动薄膜晶体管DR可以与作为第二颜色发光区域的像素电极的第一电极或与作为第三颜色发光区域的像素电极的第一电极至少部分地交叠。
例如,如图37所示,连接至第一颜色子像素R11_SP的第一颜色像素电路区域R11_PCA可以与设置在第一颜色子像素R11_SP右侧的第二颜色子像素G12_SP的第二颜色发光区域G12至少部分地交叠。具体地,包括在第一颜色像素电路区域R11_PCA中的驱动薄膜晶体管DR可以与第二颜色发光区域G12的第一电极221至少部分地交叠。
类似地,连接至第一颜色子像素R12_SP的第一颜色像素电路区域R12_PCA可以与设置在第一颜色子像素R12_SP右侧的第三颜色子像素B13_SP的第三颜色发光区域B13至少部分地交叠。具体地,包括在第一颜色像素电路区域R12_PCA中的驱动薄膜晶体管DR可以与第三颜色发光区域B13的第一电极221至少部分地交叠。
此外,连接至第二颜色子像素的第二颜色像素电路区域可以与第二颜色发光区域至少部分地交叠。具体地,第二颜色像素电路区域的驱动薄膜晶体管DR可以与作为第二颜色发光区域的像素电极的第一电极221至少部分地交叠。
类似地,连接至第三颜色子像素的第三颜色像素电路区域可以与第三颜色发光区域至少部分地交叠。具体地,第三颜色像素电路区域的驱动薄膜晶体管DR可以与作为第三颜色发光区域的像素电极的第一电极221至少部分地交叠。
此外,像素电路区域可以围绕一个线区域彼此对称地布置。在这种情况下,可以在线区域的一侧设置包括驱动薄膜晶体管DR的一个像素电路区域,该驱动薄膜晶体管DR驱动与该线区域部分地交叠的发光区域。可以在线区域的另一侧上设置另一像素电路区域,该另一个像素电路区域与和该一个像素电路区域的颜色不同的颜色相关并且包括驱动相对应的线区域和与其相邻的线区域之间的发光区域的驱动薄膜晶体管DR。
也就是说,可以将驱动与线区域至少部分地交叠的发光区域的驱动薄膜晶体管设置在线区域的一侧,同时可以将驱动在线区域和与其相邻的线区域之间的发光区域的驱动薄膜晶体管设置在线区域的另一侧。
例如,线区域CLA2与第二颜色发光区域G12至少部分地交叠。第一颜色像素电路区域R11_PCA和第二颜色像素电路区域G12_PCA可以在线区域CLA2的一侧彼此对称地布置。
因此,可以将驱动与线区域CLA2至少部分地交叠的第二颜色发光区域G12的驱动薄膜晶体管设置在线区域CLA2的一侧。可以将驱动在线区域CLA2和与其相邻的线区域CLA1之间的发光区域R11的驱动薄膜晶体管设置在线区域CLA2的另一侧。
图38是图37中的O-O'和P-P'区域的截面图。
如图38所示,可以在第一基板200的整个面上形成缓冲层201。在缓冲层201上可以形成包括有源层212、源电极217a、漏电极217b和栅电极214的驱动薄膜晶体管210以及包括第一电容器电极204和第二电容器电极206的电容器Cst。
栅极绝缘层213可以形成在有源层212与栅电极214和第一电容器电极204之间。第一层间绝缘层215可以形成在栅电极214和第一电容器电极204上。第二电容器电极206可以形成在第一层间绝缘层215上。第二层间绝缘层216可以形成在第二电容器电极206上。源电极217a和漏电极217b可以形成在第二层间绝缘层216上。
此外,在第二层间绝缘层216上,数据线313和基准电压连接线343可以被形成为构成同一层。在这种情况下,数据线313和基准电压连接线343可以由与源电极217a和漏电极217b相同的材料制成。数据线313和基准电压连接线343可以彼此间隔开。
钝化层218和第一平坦化层219a可以形成在数据线313、基准电压连接线343、源电极217a和漏电极217b上。当形成第一平坦化层219a时,可以在第一平坦化层219a上形成VSS电压连接线323或VDD电压连接线333。
如图38所示,可以在第一平坦化层219a上形成VSS电压连接线323。具体地,VSS电压连接线323可以与多条数据线313和多条基准电压连接线343至少部分地交叠。
在这种情况下,VSS电压连接线323的宽度W1可以远大于数据线313的宽度W3和基准电压连接线343的宽度W2中的每一个,结果减少了低电平电压上升(VSS上升)的发生。此外,VDD电压连接线333的宽度(未示出)可以远大于数据线313的宽度W3和基准电压连接线343的宽度W2中的每一个,结果减少了高电平电压下降(VDD下降)的发生。在这种情况下,VSS电压连接线和VDD电压连接线中的每一个的宽度可以相同。
一个线区域的宽度的尺寸可以设置为使得VSS电压连接线和VDD电压连接线中的每一个可以延伸至设置在基准电压连接线343外部的数据线313的外边界。因此,当VSS电压连接线323与基准电压连接线343和数据线313构成同一层时,线区域的宽度可以是VSS电压连接线323、基准电压连接线343和数据线313的宽度之和。然而,根据本公开,可以将线区域的宽度减小了VSS电压连接线323的宽度,从而可以减小整个线区域的宽度。
另外,VSS电压连接线323的宽度的尺寸可以设置为使得VSS电压连接线323可以延伸至设置在基准电压连接线343外部的数据线313的外边界,由此在电力线的宽度增大的同时最小化由电力线的宽度的增大导致的透射率降低。
第二平坦化层219b可以形成在VSS电压连接线和VDD电压连接线上。包括第一电极221、有机发光层223和第二电极225的有机发光元件220可以设置在第二平坦化层219b上。
在这种情况下,在第一电极221与有机发光层223之间形成堤层231。堤层231可以用作限定发光区域的区域的边界,并且可以用作子像素与透射区域之间的边界。堤层231可以在其中限定有位置上与子像素区域相对应的堤部孔,由此部分地暴露第一电极221。
有机发光层223形成在堤层231的顶面和第一电极221的通过堤部孔暴露的部分上。有机发光层223接触第一电极221的区域可以对应于子像素区域,更具体地,对应于发光区域EA。
第二电极225形成在整个第一基板200上方并且形成在有机发光层223上。可以在第二电极225上形成封装层250、粘合层251、滤色器CF和第二基板270。
在下文中,将描述根据本公开的另一实施方式的透明显示面板以及包括其的透明显示装置,该透明显示面板可以使用GIP区域作为透射区域以最大化GIP区域中的透射区域。
如图39所示,透明显示面板包括:基板,其包括显示区域和包围显示区域的非显示区域;以及GIP电路区域,其设置在基板的非显示区域中,其中,GIP电路区域包括至少一个GIP(面板内选通)块、至少一个GIP输入信号线区域、至少一个GIP输出信号线区域以及将GIP块与GIP输入信号线区域彼此电连接的至少一条GIP输入信号连接线。
GIP块361将诸如扫描信号和发光EM信号之类的选通信号提供给显示区域的像素电路。
具体地,GIP块361可以包括至少一个GIP块以将选通线GL划分为多个块,并且分别在多个显示驱动时段驱动多个块。例如,GIP块可以包括诸如移位寄存器之类的GIP晶体管电路。
在一个示例中,定时控制器提供定时信号和控制信号,使得GIP块和数据驱动器可以在适当的定时生成控制信号。
定时控制器可以基于诸如垂直同步信号、水平同步信号、时钟信号和数据使能信号之类的定时信号来生成和提供用于控制GIP块和数据驱动器的操作定时的信号。
GIP输入信号线区域365可以包括将从定时控制器施加的选通控制信号经由选通焊盘发送至GIP块361的至少一条信号线。至少一条信号线可以包括在显示区域的垂直方向上延伸的至少一条GIP输入信号线365a。
在这种情况下,GIP输入信号线区域365可以被实施为控制GIP电路区域360的节点的时钟信号线区域。
GIP输入信号线区域365以及构成显示区域的驱动薄膜晶体管的源电极和漏电极可以由相同材料制成并且可以构成同一层。
GIP输出信号线区域367可以包括将GIP块361的选通信号传送至显示区域的信号线。这样的信号线可以包括在显示区域的水平方向(即,垂直于GIP输入信号线区域365的长度方向的方向)上延伸的至少一条GIP输出信号线367a、367b和367c。
GIP输出信号线区域367可以包括选通线GL。例如,GIP输出信号线区域367可以包括电连接至单独的选通线GL1、GL2和GL3的信号线,如图40所示。
首先,在本公开的一个实施方式中,如上所述,如在另一实施方式中一样,在显示区域中设置用于施加VSS电压的线。因此,不需要在GIP电路区域的上部设置用于施加VSS电压的不透明粗线。因此,可以实现其中将GIP区域用作透射区域的透明边框。
具体地,第一VSS电压线321和第二VSS电压线322可以设置在非显示区域中,同时显示区域插置于其间。VSS电压连接线323可以将第一VSS电压线321和第二VSS电压线322彼此电连接。
此外,第一VDD电压线331和第二VDD电压线332可以设置在非显示区域中,同时显示区域插置于其间。VDD电压连接线333可以将第一VDD电压线331和第二VDD电压线332彼此电连接。
也就是说,VSS电压连接线323和VDD电压连接线333中的每一个跨过显示区域延伸。因此,覆盖GIP电路区域的粗连接线,特别是VSS电压连接线,可以从边框上去除,使得GIP电路区域可以用作透射区域。
此外,由GIP电路区域360占据的区域可以进一步扩大至在边框中省略了VSS电压线的区域一样多。因此,构成GIP电路区域360的GIP块361和GIP输入信号线区域365可以不密集地布置。因此,可以尽可能多地确保GIP电路区域360中的透射区域。
在本公开的实施方式中,GIP输入信号线区域365和GIP输出信号线区域367可以构成不同的层,以便尽可能多地确保GIP电路区域360的透射区域。
为了尽可能多地确保GIP电路区域360中的透射区域,诸如GIP块361和GIP输入信号线区域365之类的部件可以不被尽可能紧密地布置。因此,当GIP输出信号线区域367和GIP输入信号线区域365构成不同的层时,可以进一步确保透射区域。
具体地,GIP输出信号线区域367形成在与GIP输入信号线区域365的层不同的层中。因此,GIP输出信号线区域367和GIP输入信号线区域365可以彼此至少部分地交叠。
以这种方式,可以存在其中GIP输出信号线区域367和GIP输入信号线区域365彼此至少部分地彼交叠的区域。因此,透射区域可以大于当GIP输出信号线区域367和GIP输入信号线区域365构成同一层时的透射区域。
在一个示例中,GIP块361和GIP输入信号线区域365可以彼此交替地布置。
多个GIP块361可以包括第一GIP块361a、第二GIP块361b和第三GIP块361c。第一GIP块361a、第二GIP块361b和第三GIP块361c彼此间隔开。GIP输入信号线区域365可以设置在第一GIP块361a与第二GIP块361b之间以及第二GIP块361b与第三GIP块361c之间。
第一GIP块361a可以是施加第一扫描信号的第一扫描信号电路。第二GIP块361b可以是施加发光EM信号的发光电路。第三GIP块361c可以是施加第二扫描信号的第二扫描信号电路。
在本公开的一个实施方式中,GIP输出信号线区域367和GIP块361可以分别构成不同的层并且可以彼此至少部分地交叠。
例如,GIP输出信号线区域367可以包括第一GIP输出信号线367a、第二GIP输出信号线367b和第三GIP输出信号线367c。
第一GIP输出信号线367a可以将第一GIP块361a和显示区域DA彼此连接。第二GIP输出信号线367b可以将第二GIP块361b和显示区域DA彼此连接。第三GIP输出信号线367c可以将第三GIP块361c和显示区域DA彼此连接。
此外,在本公开的另一实施方式中,如图40所示,第一GIP输出信号线367a和显示区域DA可以经由第一选通线GL1彼此电连接。第二GIP输出信号线367b和显示区域DA可以经由第二选通线GL2彼此电连接。第三GIP输出信号线367c和显示区域DA可以经由第三选通线GL3彼此电连接。
具体地,如图39所示,第一GIP输出信号线367a可以与第二GIP块361b和第三GIP块361c至少部分地交叠。
此外,第二GIP输出信号线367b可以与第三GIP块361c至少部分地交叠。
GIP输出信号线区域367设置在与GIP块361的层不同的层中,并且与GIP块361至少部分地交叠。因此,与GIP输出信号线区域367和GIP块361构成同一层(即,形成在同一层中)的情况相比,可以确保更大的透射区域。
在GIP输入信号线区域365与GIP块361之间,可以设置至少一条GIP输入信号连接线366以将GIP输入信号线区域365和GIP块361彼此电连接。
在这种情况下,GIP输入信号连接线366可以形成在与GIP输入信号线区域365的层和GIP输出信号线区域367的层不同的层中。
具体地,GIP输入信号连接线366可以由与构成显示区域DA的驱动薄膜晶体管的栅电极相同的材料制成。GIP输入信号连接线366可以形成在与构成显示区域DA的驱动薄膜晶体管的栅电极的层相同的层中。
GIP输入信号连接线366可以在显示区域DA的水平方向上延伸,并且平行于GIP输出信号线。
至少一条第一测试线375a可以设置在第一GIP块361a外部。至少一条第二测试线375b可以设置在第三GIP块361c与显示区域DA之间。
例如,第一测试线375a可以用作照明测试线,其通过在制造透明显示面板之后在模块工艺之前向多条数据线提供照明测试信号来检查透明显示面板中的缺陷。
第二测试线375b可以用作能够监视选通输出是否正确输出的选通输出测试线。
在第二测试线375b的至少部分区域上,可以形成堤层231。在GIP电路区域上可以不存在堤层231。
根据本公开,不需要在边框区域中放置用于施加VSS电压的不透明粗线,使得在GIP电路区域上不形成堤层231。
当堤层231未形成在GIP电路区域上时,可以提高GIP区域中的透射率。
此外,由于堤层231的材料特性,可以最小化其中显示黄色(yellowish)的黄色现象。
然而,堤层231可以覆盖第二测试线375b的部分区域。当堤层231形成在显示区域DA中时,这可能是由于工艺裕度而引起的。在这种情况下,堤层231可以形成为覆盖第二测试线375b的部分区域。
因此,堤层231可以覆盖第二测试线375b的至少部分区域。然而,堤层231可以不形成在GIP电路区域上。
如上所述,根据本公开的实施方式的透明显示面板的GIP块可以具有至少40%或更大的透射区域TA。GIP输入信号线区域可以具有至少50%或更大的透射区域TA。因此,边框可以具有一定百分比或更大百分比的透射区域。因此,可以实现透明边框。
在这种情况下,GIP块361中的透射区域TA可以是指其中未设置GIP块361a、361b和361c的区域。然而,本公开不限于此。透射区域TA可以存在于GIP块361a、361b和361c中。
然而,在本公开的实施方式中,可以经由布置GIP块361a、361b和361c来确保最大透射区域TA,使得GIP块361a、361b和361c中的每一个仅限定单个块。
在一个示例中,GIP输入信号线区域365中的透射区域TA可以是指其中未设置多条GIP输入信号线365a的区域。
图41至图43分别示出了图40中的R-R'区域、S-S'区域和T-T'区域的截面图。
具体地,图41示出了第一GIP块与第一GIP输出信号线之间的连接。图42示出了第二GIP块与第二GIP输出信号线之间的连接。图43示出了第三GIP块与第三GIP输出信号线之间的连接。
缓冲层201可以形成在第一基板200上。在缓冲层201上,第一GIP块361a、第二GIP块361b和第三GIP块361c可以被布置并且可以彼此间隔开并且可以形成在非显示区域中。
此外,栅极绝缘层213、第一层间绝缘层215和第二层间绝缘层216可以按其顺序顺序地层叠在缓冲层201上。栅极绝缘层213、第一层间绝缘层215和第二层间绝缘层216可以分别设置在包括在第一GIP块361a、第二GIP块361b和第三GIP块361c中的晶体管之间。
可以在第二层间绝缘层216上形成至少一条第一测试线375a、至少一条GIP输入信号线365a和至少一条第二测试线375b。
第一测试线375a、GIP输入信号线365a和第二测试线375b可以由与显示区域DA的源电极和漏电极相同的材料制成,并且可以形成在与显示区域DA的源电极和漏电极的层相同的层中。
包括一条或更多条GIP输入信号线365a的GIP输入信号线区域365可以设置在GIP块361a与GIP块361b之间、以及GIP块361b与GIP块361c之间。
构成一个GIP输入信号线区域365的GIP输入信号线365a当中的相邻GIP输入信号线365a之间的间隔d可以大于一条GIP输入信号线365a的宽度W4。
当相邻的GIP输入信号线之间的间隔d大于一条GIP输入信号线365a的宽度W4时,GIP输入信号线365a可以不彼此密集地布置。因此,可以进一步确保GIP输入信号线区域360中的透射区域。
第一平坦化层219a可以形成在第一测试线375a、GIP输入信号线365a、第二测试线375b以及GIP块361a、361b和361c上。因此,可以在第一平坦化层219a上形成GIP输出信号线367a、367b和367c。
第二平坦化层219b可以形成在GIP输出信号线367a、367b和367c上。也就是说,第一平坦化层219a可以设置在GIP输入信号线区域365与GIP输出信号线区域367之间。第二平坦化层219b可以设置在GIP输出信号线区域367上。因此,GIP输入信号线365a和GIP输出信号线367a、367b和367c可以构成不同的层。
在第二平坦化层219b上,可以设置包括第一电极221、有机发光层223和第二电极225的有机发光元件220。
在这种情况下,考虑到工艺裕度,在显示区域DA的边界区域中,堤层231、有机发光层223和第二电极225可以覆盖第二测试线375b的至少部分区域。
在第二电极225上,可以形成封装层250。诸如OCA(光学透明粘合剂)之类的粘合层251可以形成在封装层250上。作为顶部基板的第二基板270可以接合到粘合层251上。
本公开可以提供以下方面及其实现方式。
本公开的第一方面提供了透明显示面板,其包括:基板,其包括显示区域和包围显示区域的非显示区域;以及GIP(面板中选通)电路区域,其设置在基板上方并且设置在其非显示区域中,其中GIP电路区域包括:至少一个GIP块;至少一个GIP输入信号线区域;至少一个GIP输出信号线区域;以及至少一条GIP输入信号连接线,其用于将GIP输入信号线区域和GIP块彼此电连接,其中,GIP输入信号线区域和GIP输出信号线区域分别构成不同的层。
在第一方面的一个实现方式中,GIP输入信号线区域将选通控制信号发送至GIP块,其中,GIP输出信号线区域将选通信号从GIP块发送至显示区域。
在第一方面的一个实现方式中,GIP输入信号连接线的层不同于GIP输入信号线区域的层和GIP输出信号线区域的层。
在第一方面的一个实现方式中,第一平坦化层设置在GIP输入信号线区域与GIP输出信号线区域之间,其中,第二平坦化层设置在GIP输出信号线区域上。
在第一方面的一个实现方式中,GIP输入信号线区域包括在显示区域的垂直方向上延伸的至少一条GIP输入信号线,其中,GIP输出信号线区域包括在显示区域的水平方向上延伸的至少一条GIP输出信号线,其中,GIP输入信号连接线以与GIP输出信号线的长度方向平行的方式延伸。
在第一方面的一个实现方式中,GIP块和GIP输入信号线区域彼此交替地布置。
在第一方面的一个实现方式中,GIP块包括第一GIP块、第二GIP块和第三GIP块,其中,第一GIP块、第二GIP块和第三GIP块被布置并且彼此间隔开。其中,GIP输入信号线区域设置在第一GIP块与第二GIP块之间,以及第二GIP块与第三GIP块之间。
在第一方面的一个实现方式中,第一GIP块施加第一扫描信号,其中,第二GIP块施加发光信号,并且其中,第三GIP块施加第二扫描信号。
在第一方面的一个实现方式中,至少一条第一测试线设置在第一GIP块之外,其中,至少一条第二测试线设置在第三GIP块与显示区域之间。
在第一方面的一个实现方式中,第一测试线被实施为照明测试线,其中,第二测试线被实施为选通输出测试线。
在第一方面的一个实现方式中,在第二测试图案的至少部分区域上设置堤层,其中,在GIP电路区域上不存在堤层。
在第一方面的一个实现方式中,GIP输出信号线区域包括第一GIP输出信号线、第二GIP输出信号线和第三GIP输出信号线,其中,第一GIP输出信号线将第一GIP块和显示区域彼此连接,其中,第二GIP输出信号线将第二GIP块和显示区域彼此连接,其中,第三GIP输出信号线将第三GIP块与显示区域彼此连接。
在第一方面的一个实现方式中,第一GIP输出信号线和显示区域经由第一选通线彼此电连接,其中,第二GIP输出信号线和显示区域经由第二选通线彼此电连接,其中,第三GIP输出信号线和显示区域经由第三选通线彼此电连接。
在第一方面的一个实现方式中,相邻的GIP输入信号线之间的间隔大于一条GIP输入信号线的宽度。
在第一方面的一个实现方式中,GIP块的透射面积相对于其总面积的百分比为至少40%。
在第一方面的一个实现方式中,GIP输入信号线区域的透射面积相对于其总面积的百分比为至少50%。
在第一方面的一个实现方式中,显示区域包括多个发光区域和多个透射区域,其中,多个线区域设置在基板上方并跨过显示区域延伸,其中,至少一个线区域包括VSS电压连接线。
在第一方面的一个实现方式中,每个线区域包括至少一条数据线和至少一条基准电压连接线,其中,VSS电压连接线的层与数据线和基准电压连接线的层不同。
在第一方面的一个实现方式中,VSS电压连接线与至少一条数据线和至少一条基准电压连接线中的至少两条至少部分地交叠。
在第一方面的一个实现方式中,第一驱动薄膜晶体管设置在单个线区域的一侧,并且被配置为驱动设置在单个线区域的一侧并且与单个线区域至少部分地交叠的第一发光区域,其中,第二驱动薄膜晶体管设置在单个线区域的另一侧并且被配置为驱动设置在单个线区域和与其相邻的另一线区域之间的第二发光区域。
在第一方面的一个实现方式中,交替布置的相邻线区域分别包括交替布置的相邻的VSS电压连接线和VDD电压连接线,其中VSS电压连接线和VDD电压连接线在透射区域插置于其间的同时彼此交替地布置。
在第一方面的一个实现方式中,发光区域包括第一颜色发光区域、第二颜色发光区域和第三颜色发光区域,其中,第二颜色发光区域和第三颜色发光区域中的每一个设置在相对应的线区域上,其中,第一颜色发光区域设置在第二颜色发光区域与第三颜色发光区域之间,其中,VSS电压连接线与VDD电压连接线中的每一个与第二颜色发光区域或第三颜色发光区域至少部分地交叠,其中,布置在同一行中且分别与VSS电压连接线和VDD电压连接线至少部分地交叠的两个发光区域的颜色彼此不同。
在第一方面的一个实现方式中,多个像素电路区域设置在基板上方,并且分别电连接至发光区域以驱动发光区域,其中,像素电路区域包括电连接至第一颜色发光区域的第一颜色像素电路区域、电连接至第二颜色发光区域的第二颜色像素电路区域、以及电连接至第三颜色发光区域的第三颜色像素电路区域,其中,第一颜色像素电路区域与第二颜色像素电路区域或第三颜色像素电路区域围绕插置于其间的线区域对称地布置。
在第一方面的一个实现方式中,第一颜色像素电路区域的驱动薄膜晶体管与设置在第一颜色像素电路区域的右侧的第二颜色发光区域或第三颜色发光区域的像素电极至少部分地交叠,其中,第二颜色像素电路区域的驱动薄膜晶体管与第二颜色发光区域的像素电极至少部分地交叠,其中,第三颜色像素电路区域的驱动薄膜晶体管与第三颜色发光区域的像素电极至少部分地交叠。
在第一方面的一个实现方式中,发光区域包括第一颜色发光区域、第二颜色发光区域和第三颜色发光区域,其中,第二颜色发光区域和第三颜色发光区域中的每一个设置在相对应的线区域上,其中,第一颜色发光区域设置在第二颜色发光区域与第三颜色发光区域之间,其中,对应于各个发光区域颜色的颜色的各个滤色器设置在各个发光区域上方,其中,在相邻的滤色器之间放置黑色矩阵。
在第一方面的一个实现方式中,黑色矩阵与放置在彼此相邻的两个透射区域之间的线区域至少部分地交叠。
本公开的第二方面提供了一种透明显示装置,其包括:如上限定的透明显示面板;数据驱动器,其向透明显示面板提供数据电压;选通驱动器,其向透明显示面板提供扫描信号;以及定时控制器,其控制选通驱动器和数据驱动器。
如上所述,参照附图描述了本公开。然而,本公开不限于本说明书中公开的实施方式和附图。将显而易见的是,可以由本领域技术人员在本公开的范围内对其进行各种修改。此外,尽管在本公开的实施方式的描述中没有明确描述由本公开的特征引起的效果,但是显而易见的是,应当认识到由本公开的特征引起的可预测的效果。
Claims (24)
1.一种透明显示面板,该透明显示面板包括:
基板,所述基板包括显示区域和包围所述显示区域的非显示区域;以及
面板内选通GIP电路区域,所述GIP电路区域设置在所述基板上方并且设置在所述基板的所述非显示区域中,
其中,所述GIP电路区域包括:
至少一个GIP块;
至少一个GIP输入信号线区域;
至少一个GIP输出信号线区域;以及
至少一条GIP输入信号连接线,所述至少一条GIP输入信号连接线用于将所述GIP输入信号线区域和所述GIP块彼此电连接,并且
其中,所述GIP输入信号线区域和所述GIP输出信号线区域分别构成不同的层。
2.根据权利要求1所述的透明显示面板,其中,所述至少一个GIP输出信号线区域和所述至少一个GIP输入信号线区域彼此至少部分地交叠。
3.根据权利要求1所述的透明显示面板,其中,所述GIP输入信号线区域将选通控制信号发送至所述GIP块,并且
其中,所述GIP输出信号线区域将选通信号从所述GIP块发送至所述显示区域。
4.根据权利要求1所述的透明显示面板,其中,所述GIP输入信号连接线的层不同于所述GIP输入信号线区域的层和所述GIP输出信号线区域的层。
5.根据权利要求4所述的透明显示面板,其中,所述GIP输入信号连接线被设置在所述GIP输入信号线区域和所述GIP输出信号线区域的下方。
6.根据权利要求1所述的透明显示面板,其中,第一平坦化层被设置在所述GIP输入信号线区域与所述GIP输出信号线区域之间,并且
其中,第二平坦化层被设置在所述GIP输出信号线区域上。
7.根据权利要求1所述的透明显示面板,其中,所述GIP输入信号线区域包括在所述显示区域的垂直方向上延伸的至少一条GIP输入信号线,
其中,所述GIP输出信号线区域包括在所述显示区域的水平方向上延伸的至少一条GIP输出信号线,并且
其中,所述GIP输入信号连接线以与所述GIP输出信号线的长度方向平行的方式延伸。
8.根据权利要求1所述的透明显示面板,其中,所述GIP块和所述GIP输入信号线区域彼此交替地布置,
其中,所述GIP块包括第一GIP块、第二GIP块和第三GIP块,
其中,所述第一GIP块、所述第二GIP块和所述第三GIP块被布置并且彼此间隔开,
其中,所述GIP输入信号线区域被设置在所述第一GIP块与所述第二GIP块之间,以及所述第二GIP块与所述第三GIP块之间,并且
其中,第一GIP块施加第一扫描信号,其中,所述第二GIP块施加发光信号,并且其中,所述第三GIP块施加第二扫描信号。
9.根据权利要求8所述的透明显示面板,其中,至少一条第一测试线被设置在所述第一GIP块之外,其中,至少一条第二测试线被设置在所述第三GIP块与所述显示区域之间,并且
其中,所述第一测试线被实施为照明测试线,其中,所述第二测试线被实施为选通输出测试线。
10.根据权利要求9所述的透明显示面板,其中,所述至少一条第一测试线和所述至少一条第二测试线被形成在与所述GIP输入信号线区域相同的层上。
11.根据权利要求9所述的透明显示面板,其中,堤层被设置在所述第二测试线的至少部分区域上,并且
其中,在所述GIP电路区域上不存在所述堤层。
12.根据权利要求8所述的透明显示面板,其中,所述GIP输出信号线区域包括第一GIP输出信号线、第二GIP输出信号线和第三GIP输出信号线,
其中,所述第一GIP输出信号线将所述第一GIP块和所述显示区域彼此连接,
其中,所述第二GIP输出信号线将所述第二GIP块与所述显示区域彼此连接,并且
其中,所述第三GIP输出信号线将所述第三GIP块与所述显示区域彼此连接。
13.根据权利要求12所述的透明显示面板,其中,所述第一GIP输出信号线和所述显示区域经由第一选通线彼此电连接,
其中,所述第二GIP输出信号线和所述显示区域经由第二选通线彼此电连接,并且
其中,所述第三GIP输出信号线和所述显示区域经由第三选通线彼此电连接。
14.根据权利要求7所述的透明显示面板,其中,所述GIP输入信号线中的相邻GIP输入信号线之间的间隔大于所述GIP输入信号线中的一条GIP输入信号线的宽度。
15.根据权利要求1所述的透明显示面板,其中,所述GIP块的透射面积相对于所述GIP块的总面积的百分比为至少40%,并且
其中,所述GIP输入信号线区域的透射面积相对于所述GIP输入信号线区域的总面积的百分比为至少50%。
16.根据权利要求1所述的透明显示面板,其中,所述显示区域包括多个发光区域和多个透射区域,
其中,多个线区域被设置在所述基板上方并且跨过所述显示区域延伸,并且
其中,所述多个线区域中的至少一个包括VSS电压连接线。
17.根据权利要求16所述的透明显示面板,其中,所述多个线区域中的每一个包括至少一条数据线和至少一条基准电压连接线,
其中,所述VSS电压连接线的层不同于所述数据线和所述基准电压连接线的层,并且
其中,所述VSS电压连接线与所述至少一条数据线和所述至少一条基准电压连接线中的至少两条至少部分地交叠。
18.根据权利要求16所述的透明显示面板,其中,第一驱动薄膜晶体管被设置在单个线区域的一侧并且被配置为驱动设置在所述单个线区域的一侧并且与所述单个线区域至少部分地交叠的第一发光区域,并且
其中,第二驱动薄膜晶体管被设置在所述单个线区域的另一侧并且被配置为驱动设置在所述单个线区域和与所述单个线区域相邻的另一线区域之间的第二发光区域。
19.根据权利要求16所述的透明显示面板,其中,交替布置的相邻线区域分别包括交替布置的相邻的VSS电压连接线和VDD电压连接线,
其中,所述VSS电压连接线和所述VDD电压连接线彼此交替地布置,并且所述透射区域插置于所述VSS电压连接线与所述VDD电压连接线之间。
20.根据权利要求16所述的透明显示面板,其中,所述发光区域包括第一颜色发光区域、第二颜色发光区域和第三颜色发光区域,
其中,所述第二颜色发光区域和所述第三颜色发光区域中的每一个设置在相对应的线区域上,
其中,所述第一颜色发光区域设置在所述第二颜色发光区域与所述第三颜色发光区域之间,
其中,所述VSS电压连接线和VDD电压连接线中的每一个与所述第二颜色发光区域或所述第三颜色发光区域至少部分地交叠,并且
其中,布置在同一行中并且分别与所述VSS电压连接线和所述VDD电压连接线至少部分地交叠的两个发光区域的颜色彼此不同。
21.根据权利要求16所述的透明显示面板,其中,多个像素电路区域被设置在所述基板上方,并且分别电连接至所述发光区域以驱动所述发光区域,
其中,所述像素电路区域包括电连接至第一颜色发光区域的第一颜色像素电路区域、电连接至第二颜色发光区域的第二颜色像素电路区域、以及电连接至第三颜色发光区域的第三颜色像素电路区域,并且
其中,所述第一颜色像素电路区域与所述第二颜色像素电路区域围绕插置于所述第一颜色像素电路区域和所述第二颜色像素电路区域之间的所述线区域对称地布置,或者所述第一颜色像素电路区域与所述第三颜色像素电路区域围绕插置于所述第一颜色像素电路区域和所述第三颜色像素电路区域之间的所述线区域对称地布置。
22.根据权利要求21所述的透明显示面板,其中,所述第一颜色像素电路区域的驱动薄膜晶体管与设置在所述第一颜色像素电路区域的右侧的所述第二颜色发光区域或所述第三颜色发光区域的像素电极至少部分地交叠,
其中,所述第二颜色像素电路区域的驱动薄膜晶体管与所述第二颜色发光区域的所述像素电极至少部分地交叠,并且
其中,所述第三颜色像素电路区域的驱动薄膜晶体管与所述第三颜色发光区域的所述像素电极至少部分地交叠。
23.根据权利要求16所述的透明显示面板,其中,所述发光区域包括第一颜色发光区域、第二颜色发光区域和第三颜色发光区域,
其中,所述第二颜色发光区域和所述第三颜色发光区域中的每一个被设置在相对应的线区域上,
其中,所述第一颜色发光区域被设置在所述第二颜色发光区域与所述第三颜色发光区域之间,
其中,与各个发光区域的颜色相对应的各个滤色器被设置在各个发光区域上方,其中,黑色矩阵被放置在相邻的滤色器之间,并且
其中,所述黑色矩阵与放置在彼此相邻的两个透射区域之间的所述线区域至少部分地交叠。
24.根据权利要求16所述的透明显示面板,其中,所述多个透射区域中的每一个的外轮廓至少部分地弯曲。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410654014.9A CN118488738A (zh) | 2019-12-13 | 2020-12-08 | 透明显示面板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0166513 | 2019-12-13 | ||
KR1020190166513A KR20210075441A (ko) | 2019-12-13 | 2019-12-13 | 투명 표시 패널 및 이를 포함하는 투명 표시 장치 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410654014.9A Division CN118488738A (zh) | 2019-12-13 | 2020-12-08 | 透明显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112992925A true CN112992925A (zh) | 2021-06-18 |
CN112992925B CN112992925B (zh) | 2024-07-02 |
Family
ID=76318270
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011422091.XA Active CN112992925B (zh) | 2019-12-13 | 2020-12-08 | 透明显示面板 |
CN202410654014.9A Pending CN118488738A (zh) | 2019-12-13 | 2020-12-08 | 透明显示面板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410654014.9A Pending CN118488738A (zh) | 2019-12-13 | 2020-12-08 | 透明显示面板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11737324B2 (zh) |
KR (1) | KR20210075441A (zh) |
CN (2) | CN112992925B (zh) |
TW (1) | TWI758986B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116263547A (zh) * | 2021-12-13 | 2023-06-16 | 乐金显示有限公司 | 透明显示设备 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210156909A (ko) * | 2020-06-18 | 2021-12-28 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20230116914A (ko) | 2020-12-07 | 2023-08-04 | 오티아이 루미오닉스 인크. | 핵 생성 억제 코팅 및 하부 금속 코팅을 사용한 전도성 증착 층의 패턴화 |
KR20230032605A (ko) * | 2021-08-31 | 2023-03-07 | 엘지디스플레이 주식회사 | 투명 표시 장치 |
KR20230094563A (ko) * | 2021-12-21 | 2023-06-28 | 엘지디스플레이 주식회사 | 투명 표시 장치 |
TWI813359B (zh) * | 2022-06-29 | 2023-08-21 | 晶呈科技股份有限公司 | Led電路基板結構、led測試封裝方法及led畫素封裝體 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140375534A1 (en) * | 2013-06-25 | 2014-12-25 | Lg Display Co., Ltd. | Display device |
US20150179727A1 (en) * | 2013-12-20 | 2015-06-25 | Lg Display Co., Ltd. | Transparent display device and transparent organic light emitting display device |
US20150187862A1 (en) * | 2013-12-26 | 2015-07-02 | Lg Display Co., Ltd. | Top Emission Type Organic Light Emitting Display Device and Method of Manufacturing the Same |
US20190066604A1 (en) * | 2017-08-31 | 2019-02-28 | Lg Display Co., Ltd. | Gate driving circuit and electroluminescent display using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104221072B (zh) * | 2012-04-20 | 2016-09-07 | 夏普株式会社 | 显示装置 |
KR102468369B1 (ko) * | 2015-12-31 | 2022-11-18 | 엘지디스플레이 주식회사 | 유기발광 표시장치 및 그의 리페어 방법 |
KR20210053612A (ko) * | 2019-11-04 | 2021-05-12 | 엘지디스플레이 주식회사 | 투명 표시 패널 및 이를 포함하는 투명 표시 장치 |
KR20210057993A (ko) * | 2019-11-13 | 2021-05-24 | 엘지디스플레이 주식회사 | 투명 표시 패널 및 이를 포함하는 투명 표시 장치 |
KR20210074704A (ko) * | 2019-12-12 | 2021-06-22 | 엘지디스플레이 주식회사 | 투명 표시 패널 및 이를 포함하는 투명 표시 장치 |
-
2019
- 2019-12-13 KR KR1020190166513A patent/KR20210075441A/ko active Search and Examination
-
2020
- 2020-12-02 TW TW109142426A patent/TWI758986B/zh active
- 2020-12-02 US US17/109,967 patent/US11737324B2/en active Active
- 2020-12-08 CN CN202011422091.XA patent/CN112992925B/zh active Active
- 2020-12-08 CN CN202410654014.9A patent/CN118488738A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140375534A1 (en) * | 2013-06-25 | 2014-12-25 | Lg Display Co., Ltd. | Display device |
US20150179727A1 (en) * | 2013-12-20 | 2015-06-25 | Lg Display Co., Ltd. | Transparent display device and transparent organic light emitting display device |
US20150187862A1 (en) * | 2013-12-26 | 2015-07-02 | Lg Display Co., Ltd. | Top Emission Type Organic Light Emitting Display Device and Method of Manufacturing the Same |
US20190066604A1 (en) * | 2017-08-31 | 2019-02-28 | Lg Display Co., Ltd. | Gate driving circuit and electroluminescent display using the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116263547A (zh) * | 2021-12-13 | 2023-06-16 | 乐金显示有限公司 | 透明显示设备 |
Also Published As
Publication number | Publication date |
---|---|
CN118488738A (zh) | 2024-08-13 |
CN112992925B (zh) | 2024-07-02 |
US20210183986A1 (en) | 2021-06-17 |
US11737324B2 (en) | 2023-08-22 |
TW202123458A (zh) | 2021-06-16 |
TWI758986B (zh) | 2022-03-21 |
KR20210075441A (ko) | 2021-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112992925B (zh) | 透明显示面板 | |
CN112992924B (zh) | 透明显示面板 | |
CN112799256B (zh) | 透明显示面板以及包括透明显示面板的透明显示装置 | |
JP7422869B2 (ja) | アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法 | |
KR101033463B1 (ko) | 액정표시장치용 어레이 기판 | |
KR102381850B1 (ko) | 표시장치 | |
CN112820759A (zh) | 透明显示面板及包括其的透明显示装置 | |
US11980067B2 (en) | Transparent display panel and transparent display device including the same | |
US20080012808A1 (en) | Liquid crystal display device | |
CN112992986B (zh) | 发光显示装置 | |
CN112992982B (zh) | 发光显示装置 | |
US11557644B2 (en) | Transparent display panel and transparent display device including the same | |
TWI519854B (zh) | 顯示面板 | |
CN110058469A (zh) | 阵列基板、显示面板、显示装置及阵列基板的制造方法 | |
CN109256053B (zh) | 显示面板 | |
US10128276B2 (en) | Display panel | |
US20090231242A1 (en) | Electrode layout for a display | |
US12101980B2 (en) | Transparent display panel and transparent display device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |