CN112992239A - 管理用于回流工艺的存储器装置的预编程 - Google Patents

管理用于回流工艺的存储器装置的预编程 Download PDF

Info

Publication number
CN112992239A
CN112992239A CN202011471218.7A CN202011471218A CN112992239A CN 112992239 A CN112992239 A CN 112992239A CN 202011471218 A CN202011471218 A CN 202011471218A CN 112992239 A CN112992239 A CN 112992239A
Authority
CN
China
Prior art keywords
memory cell
memory
reference voltage
logic state
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011471218.7A
Other languages
English (en)
Inventor
J-H·申
F·S·库山
T·伊瓦萨基
J·纳亚尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112992239A publication Critical patent/CN112992239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及管理用于回流工艺的存储器装置的预编程。确定待存储在存储器装置的存储器单元处的逻辑状态，其中所述逻辑状态待由存储在所述存储器单元处的阈值电压表示。确定与所述逻辑状态相关联的验证参考电压。所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平。在将热量施加到所述存储器装置之后，使用针对所述存储器单元的所述阈值电压中的预期移位的补偿量来更新所述验证参考电压。在将所述热量施加到所述存储器装置之前，将多组多个编程脉冲施加到所述存储器单元直至符合阈值条件为止。所述阈值条件与所述存储器单元的所述阈值电压相对于经更新验证参考电压的相对量值相关联。

Description

管理用于回流工艺的存储器装置的预编程
技术领域
本公开的实施例大体上涉及存储器装置，且更具体地说，涉及管理用于回流工艺的存储器装置的预编程。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统将数据存储于存储器装置处并且从存储器装置检索数据。
发明内容
本申请的一方面涉及一种方法，其包括：确定待存储在存储器装置的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；在将热量施加到所述存储器装置之后，使用针对所述存储器单元的所述阈值电压中的预期移位的补偿量来更新所述验证参考电压；以及在将所述热量施加到所述存储器装置之前，将多组多个编程脉冲施加到所述存储器单元直至符合阈值条件为止，其中所述阈值条件与所述存储器单元的所述阈值电压相对于经更新验证参考电压的相对量值相关联。
本申请的另一方面涉及一种系统，其包括：存储器装置；以及处理装置，其与所述存储器装置以操作方式耦合，所述处理装置被配置成执行包括以下各项的操作：确定待存储在所述存储器装置的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；在将热量施加到所述存储器装置之后，使用针对所述存储器单元的所述阈值电压中的预期移位的补偿量来更新所述验证参考电压；以及在将所述热量施加到所述存储器装置之前，将多组多个编程脉冲施加到所述存储器单元直至符合阈值条件为止，其中所述阈值条件与所述存储器单元的所述阈值电压相对于经更新验证参考电压的相对量值相关联。
本申请的另一方面涉及一种方法，其包括：确定待存储在存储器装置的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；在将热量施加到所述存储器装置之后，至少基于与所述热量相关联使用的热分布，确定针对所述存储器单元的所述阈值电压中的预期移位的补偿量；使用所述补偿量更新所述验证参考电压；以及基于经更新验证参考电压确定是否继续将编程脉冲施加到所述存储器单元，其中在将所述热量施加到所述存储器装置之前，将所述编程脉冲施加到所述存储器单元。
本申请的另一方面涉及一种设备，其包括：多个存储器单元；以及处理装置，其被配置成执行包括以下各项的操作：确定待存储在所述多个存储器单元的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；在将热量施加到所述设备之后，使用针对所述存储器单元的所述阈值电压中的预期移位的补偿量来更新所述验证参考电压；以及在将所述热量施加到所述设备之前，将多组多个编程脉冲施加到所述存储器单元直至符合阈值条件为止，其中所述阈值条件与所述存储器单元的所述阈值电压相对于经更新验证参考电压的相对量值相关联。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应理解为将本公开限于特定实施例，而是仅用于解释和理解。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2为根据本公开的一些实施例的在回流工艺之后读取预编程数据的实例方法的框图。
图3为根据本公开的一些实施例的将编程脉冲施加到存储器单元的实例方法的流程图。
图4为根据本公开的一些其它实施例的在回流工艺之后读取预编程数据的实例方法的框图。
图5为根据本公开的一些实施例确定是否继续将编程脉冲施加到存储器单元的实例方法的流程图。
图6是可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及管理用于回流工艺的存储器装置的预编程。存储器子系统可为存储装置、存储器模块，或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个存储器组件的存储器子系统。主机系统可提供待存储在存储器子系统处的数据并且可请求待从存储器子系统检索的数据。
存储器组件可包含存储来自主机系统的数据的非易失性存储器装置。非易失性存储器装置为一或多个裸片的封装。封装中的裸片可分配给用于与存储器子系统控制器通信的一或多个通道。非易失性存储器装置包含被分组到页中以存储数据位的单元(即，存储信息的电子电路)。非易失性存储器装置可包含三维交叉点(“3D交叉点”)存储器装置，所述三维交叉点存储器装置为可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变而执行位存储的非易失性存储器的交叉点阵列。非易失性存储器装置的另一实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。
存储器装置中的每一个可包含一或多个存储器单元阵列。存储器单元(“单元”)为存储信息的电子电路。取决于单元类型，单元可存储一或多个位的二进制信息，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如，“0”和“1”)或此类值的组合表示。例如，单层单元(SLC)可存储一位信息且具有两个逻辑状态。作为另一实例，三层单元(TLC)可存储3位信息且具有八个逻辑状态(例如，000、001、010、011、100、101、110和111)。
存储器装置可在存储器装置焊接到印刷电路板上并分派到客户之前在工厂(例如，经由测试仪)中预编程。常规预编程操作涉及将一系列增量编程脉冲(即，每次单个脉冲)施加到存储器单元，直至用于指示对应逻辑状态的所要电压电平(即，阈值电压)存储于存储器单元中为止。
在预编程阶段之后，存储器装置经历回流工艺。回流工艺涉及通过将焊膏(例如，无铅焊膏)施加到存储器装置和印刷电路板两者以将其永久地连接在一起且在高温下烘烤存储器装置和印刷电路板而将存储器装置焊接到印刷电路板。随后，读取存储于存储器装置的存储器单元中的数据以便检查数据完整性。因为存储器装置在高温下加热，所以通过常规预编程操作编程到存储器单元的阈值电压可移位，从而引起数据保持问题。因此，经预编程以存储某一逻辑状态(例如，010)的存储器单元可改为在回流工艺之后被读取为存储不同逻辑状态(例如，011)。此阈值电压移位可归因于在常规预编程操作期间存储于存储器单元中的电荷的快速损耗或归因于回流工艺期间所施加的热量引起此类电荷的重新分布。
本公开的各方面通过提供存储器子系统来解决上述及其它缺陷，所述存储器子系统估计可由回流工艺期间所施加的热量引起的存储器单元的阈值电压中的移位量，且在预编程操作期间以此量预补偿存储器单元的逻辑状态的阈值电压。存储器子系统可至少基于回流工艺中使用的热分布来确定阈值电压移位的量。因此，在回流工艺之后，存储器单元的阈值电压将移位到既定电压电平，由此减少数据保持损耗问题。
本公开的其它方面进一步提供存储器子系统，除了上文所描述的预补偿技术之外，所述存储器子系统还在预编程操作期间将多组多个编程脉冲施加到存储器单元。在这些实施例中，可以相同电压电平连续地施加相同组的多个编程脉冲。结果，可抑制引起阈值电压中移位的快速电荷损耗。此外，在这些实施例中，还可以相同电压电平连续地施加下一组的多个编程脉冲，但以比先前组的多个编程脉冲更高的电平连续地施加。
本公开的优点包含但不限于通过减小读取错误率而确保回流工艺之后的数据完整性。结果，可改进存储器子系统的可靠性。还可最小化在回流工艺期间使存储器经历高温而产生的数据保持问题。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类装置的组合的媒体。
存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储器(UFS)驱动器、安全数字(SD)卡以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)和非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上计算机、网络服务器、移动装置、交通工具(例如，飞机、无人驾驶飞机、火车、汽车或其它运输工具)、启用物联网(IoT)的装置、嵌入式计算机(例如，包含于交通工具、工业设备或联网的商业装置中的一者)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无介入组件)，无论有线或无线，包含例如电、光学、磁性等的连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如，NVDIMM控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。主机系统120可进一步利用NVM高速(NVMe)接口以在存储器子系统110通过PCIe接口耦合到主机系统120时存取存储器组件,例如存储器装置130。物理主机接口可提供接口用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号。
存储器装置可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和位置写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变而执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，在所述操作中可在不事先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层单元(MLC)、三层单元(TLC)和四层单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为可指代用以存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如，NAND)的情况下，可将页分组以形成块。
尽管描述了例如3D交叉点类型和NAND类型存储器(例如2D NAND、3D NAND)的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它硫属化合物类存储器、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦可编程只读存储器(EEPROM)，以及非易失性存储器单元的交叉点阵列。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据的操作和其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬编码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(处理装置)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所获取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110可不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机提供，或由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置130以及将与存储器装置130相关联的响应转换成主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址并对所述地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含与存储器子系统控制器115一起操作以对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为与用于相同存储器装置封装内的媒体管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一些实施例中，存储器装置(例如，存储器装置130)包含管理在回流工艺之前执行的预编程操作的预编程管理组件113。在一些实施例中，预编程管理组件113为存储器装置的本地媒体控制器(例如，本地媒体控制器135)的部分。在一些实施例中，存储器子系统110包含管理在回流工艺之前执行的预编程操作的预编程管理组件113。在一些实施例中，存储器子系统控制器115包含预编程管理组件113的至少一部分。例如，存储器子系统控制器115可包含被配置成执行存储于本地存储器119中以用于执行本文中所描述的操作的指令的处理器117(处理装置)。在一些其它实施例中，预编程管理组件113可为主机系统110、应用程序或操作系统的部分。
预编程管理组件113可确定待存储于存储器装置130、140的存储器单元处的逻辑状态。此外，预编程管理组件113可确定与逻辑状态相关联的验证参考电压。在将热量施加(例如，在回流工艺期间)到存储器装置130、140之后，至少基于与所述热量相关联的热分布(例如，回流工艺中使用的热分布)，预编程管理组件113可进一步确定针对存储器单元的阈值电压中移位的补偿量。预编程管理组件113可使用所述补偿量进一步更新验证参考电压。预编程管理组件113可基于经更新验证参考电压确定是否继续将编程脉冲施加到存储器单元。在将热量施加到存储器装置130、140之前，将编程脉冲施加到存储器单元。
在一些其它实施方案中，预编程管理组件113可确定待存储于存储器装置130、140的存储器单元处的逻辑状态。逻辑状态可由存储于存储器单元处的阈值电压表示。预编程管理组件113还可确定与逻辑状态相关联的验证参考电压。所述验证参考电压可限定与所述逻辑状态相关联的阈值电压的目标电压电平。在确定验证参考电压之后，预编程管理组件113可使用预期在将热量施加到存储器装置130、140之后发生的针对存储器单元的阈值电压中移位的补偿量来更新验证参考电压。在将所述热量施加到存储器装置130、140之前，预编程管理组件113可将多组多个编程脉冲施加到存储器单元直至符合阈值条件为止。所述阈值条件与存储器单元的阈值电压相对于经更新验证参考电压的相对量值相关联。下文描述关于预编程管理组件113的操作的更多细节。
图2为根据本公开的一些实施例的在回流工艺之后读取预编程数据的实例方法200的框图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法200的部分由图1的预编程管理组件113执行。虽然所述方法以特定顺序或次序描述，但除非另外指定，否则可修改所述过程的次序。因此，实施例应仅作为实例理解，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流程是可能的。
在操作210处，处理装置预编程存储器单元以存储逻辑状态。预编程操作对应于在存储器装置焊接到印刷电路板上且分派给客户之前在工厂、车间或其它设施处执行的编程操作。可对数千存储器装置并行执行预编程操作。然而，处理装置可以与其它编程操作类似的方式编程存储器装置的存储器单元，其中编程脉冲施加到存储器单元直至所要电压存储在存储器单元处为止。
图式220说明根据本公开的一些实施例的在逻辑状态预编程到存储器单元期间的阈值电压分布的实例。如所说明，纵轴221表示存储器单元的数量，且横轴222表示阈值电压。
在阈值电压轴222上，标记了验证参考电压(VR)和经更新验证参考电压(VR*)。验证参考电压(有时也被称为编程验证电压)可限定与逻辑状态相关联的阈值电压的目标电压电平。处理装置可改为使用经更新验证参考电压(VR*)，以便补偿在回流操作240期间存储器装置外露于热量之后阈值电压中的预期移位。在一个实施方案中，处理装置可基于与热量相关联的热分布(例如，回流工艺中使用的热分布)确定经更新验证参考电压(VR*)。处理装置可在回流操作240之后使用活化能预测模型(例如，阿伦尼斯模型)计算阈值电压的预期移位量(如由箭头223所指示)。接着，处理装置可将预期的阈值电压移位量(箭头223)添加到验证参考电压(VR)以更新验证参考电压(VR*)。因此，处理装置可确保存储器单元的阈值电压在由回流工艺引起的移位之后保持在由原始验证参考电压(VR)限定的目标电压电平内。
在另一实施方案中，处理装置可进一步基于正编程的逻辑状态而确定移位223的预期量。例如，当与较高逻辑状态111相比较时，处理装置可确定逻辑状态010的较小预期移位量。然而，在另一实施方案中，与待经历单次回流操作240的存储器装置相比，处理装置可确定待经历多个回流操作240的存储器装置的更大预期移位量。
如所说明，在初始编程脉冲已施加到存储器单元以存储逻辑状态之后，阈值电压分布225A可由存储器单元形成。阈值电压分布225A表示具有一定范围的阈值电压的存储器单元的初始分布。如由分布225B到225D所指示，编程脉冲可连续地施加到存储器单元以沿朝向更新验证参考电压(VR*)的方向推动分布，如由箭头228所指示。一旦处理装置确定分布的下部末端(例如，分布225D)等于和/或大于经更新验证参考电压(VR*)，处理装置就可确定停止将编程脉冲施加到存储器单元。换句话说，如果用于存储逻辑状态的所有存储器单元具有等于或大于经更新验证参考电压(VR*)的阈值电压，那么预编程操作210结束。
图式230说明根据本公开的一些实施例的用于将逻辑状态预编程到存储器单元的预编程脉冲和验证脉冲的实例。如所说明，纵轴231表示电压电平，且横轴232表示时间。
如上文所提及，预编程操作涉及两个阶段，将编程脉冲施加到可适用的存储器单元的第一阶段，以及验证阈值电压是否已达到目标电压电平(即，经更新验证参考电压(VR*))的第二阶段。例如，处理装置可将处于15V的编程脉冲(PGM 235A)施加到存储器单元。随后，处理装置可将经更新验证参考电压(VR*237A)施加到存储器单元且确认存储器单元的阈值电压是否低于或高于验证参考电压237A。在确定存储器单元的并非所有阈值电压均等于或大于验证参考电压(VR*237A)的情况下，那么处理装置可确定下一编程脉冲的电压电平。在一个实施方案中，处理装置可确定将电压电平增加增量239(例如，0.4V)。有时，增量电压239被称作电压阶跃(VSTEP)。
因此，处理装置可以17V的电压电平施加编程脉冲235B。随后，处理装置可在与之前相同的电压电平下施加经更新验证参考电压(VR*237B)以检查存储器单元的阈值分布是否已达到经更新验证参考电压(VR*437B)。处理装置可执行编程和验证操作直至存储器单元的所有阈值电压等于或大于经更新验证参考电压为止。以此方式，处理装置可在预编程操作210期间过度补偿存储器单元，使得在回流工艺240之后，存储器单元的阈值分布将移位到原始验证参考电压，如同移位尚未发生一样。
在操作240处，存储器装置经历回流工艺。回流工艺涉及通过将焊膏(例如，无铅焊膏)施加到存储器装置和印刷电路板两者以将其永久地连接在一起且在高温下(例如，230℃至255℃)烘烤存储器装置和印刷电路板而将存储器装置焊接到印刷电路板。在烘烤过程中，热量可随着温度增加而逐渐地施加到存储器装置，并且在达到峰值温度之后，可减少热量使得存储器装置可冷却。存储器装置可经历多次(例如三次或三次以上)回流工艺。
在操作250处，处理装置可读取存储于存储器单元处的数据。如所描绘，图式260说明根据本公开的一些实施例的在进行回流工艺之后存储器单元的阈值电压分布的实例。纵轴261表示存储器单元的数量，且横轴262表示阈值电压。
分布265表示回流工艺之后存储器单元的阈值电压分布。因为存储器装置(因此，存储器单元)在此高温下加热，所以通过预编程操作210存储在存储器单元处的阈值电压开始移位。换句话说，存储在存储器单元处的电荷损耗或重新分布，由此更改阈值电压。因此，如所说明，在存储器单元已外露于热量之后，原始分布225D已经移位了移位量263。因为处理装置可在预编程操作210期间(通过更新验证参考电压(VR*))估计移位量且对所述量进行预补偿，所以所得阈值分布265已移位到原始验证参考电压(VR)的电压电平。结果，当施加读取电压(RV)时，处理装置可消除或减小读取错误，因为没有存储器单元具有移位到低于读取电压(RV)的阈值电压。
阈值分布267表示如果将在预编程操作210中使用原始验证参考电压(VR)，那么分布将是什么。如所说明，分布267将会移位与分布265相同或类似的量263。然而，可存在读取错误，因为一些存储器单元具有低于读取电压(RV)的阈值电压。还应注意，并非所有阈值电压都移位相同量，因此，分布265向右偏斜。
图3为根据本公开的一些实施例的将编程脉冲施加到存储器单元的实例方法300的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法300由图1的预编程管理组件113执行。虽然以特定顺序或次序展示，但除非另外指定，否则可修改所述过程的次序。因此，所说明的实施例应仅作为实例理解，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流程是可能的。
在操作310处，处理装置确定待存储在存储器装置的存储器单元处的逻辑状态。处理装置可从主机系统(例如，图1的主机系统120)接收数据以进行存储。因此，处理装置可从所述数据确定逻辑状态。逻辑状态(即，位信息)可由存储在存储器单元处的阈值电压(VTH)表示。例如，三层单元(TLC)可存储三位信息且因此具有八个逻辑状态(例如，000、001、010、011、100、101、110和111)。为简单起见，在此说明中，位数越高，逻辑状态越高。对于每一逻辑状态，存储器单元应具有相异阈值电压(VTH)。因此，逻辑状态越高，存储器单元的阈值电压(VTH)越高。
在操作320处，处理装置确定与逻辑状态相关联的验证参考电压(VR)。在一些实施方案中，验证参考电压(VR)(有时也被称为编程验证电压)可限定与逻辑状态相关联的阈值电压(VTH)的目标电压电平。对于每一逻辑状态，处理装置可分配对应验证参考电压(VR)。在一个实施方案中，逻辑状态的验证参考电压(VR)可对应于阈值电压(VTH)应处于的最小电压电平以便相应存储器单元被确定为存储逻辑状态。处理装置可从查找表选择对应于在操作510处所确定的逻辑状态的验证参考电压(VR)，所述查找表列出针对每一逻辑状态的验证参考电压。
在操作330处，在将热量施加到存储器装置之后，至少基于与热量相关联的热分布(例如，回流工艺中使用的热分布)，处理装置确定针对存储器单元的阈值电压(VTH)中移位的补偿量。在一些实施方案中，补偿量对应于在将热量施加到存储器装置之后存储器单元的阈值电压(VTH)中发生的移位量的近似值。补偿量可对应于正值(以补偿阈值电压(VTH)的向下移位)或负值(以补偿阈值电压(VTH)的向上移位)。
将在已编程存储器单元之后(例如，在操作540之后)将热量施加到存储器装置。热量将作为回流工艺的部分而施加。回流工艺涉及通过将焊膏(例如，无铅焊膏)施加到存储器装置和印刷电路板两者以将其永久地连接在一起且在高温下(例如，230℃至255℃)烘烤存储器装置和印刷电路板而将存储器装置焊接到印刷电路板。热量可随着温度增加而逐渐地施加到存储器装置，并且在到达峰值温度之后，存储器装置将冷却。因为存储器装置，因此存储器单元，在此高温下加热，所以存储在存储器单元处的阈值电压开始移位。换句话说，存储在存储器单元处的电荷损耗或重新分布，由此更改阈值电压。
与热量相关联的热分布(例如，回流工艺中使用的热分布)可包含与热量相关联的温度和将所述热量施加到所述存储器装置的时间段。在一个实施方案中，与热量相关联的温度对应于峰值温度(例如，255℃)，且时间段对应于热量在施加到存储器装置时达到峰值温度的持续时间(例如，60秒)。处理装置可基于热分布使用活化能预测模型(例如，阿伦尼斯模型)确定补偿量。
在其它实施方案中，处理装置可另外基于逻辑状态确定补偿量。因此，处理装置可确定不同逻辑状态的不同补偿量。在一个实施方案中，处理装置可基于与热量相关联的热分布(例如，回流工艺中使用的热分布)确定使用模型计算的默认补偿量。接着，处理装置可基于逻辑状态而调整补偿量。例如，处理装置可将与较高逻辑状态(例如，111)相关联的默认补偿量调整为相比于与较低逻辑状态(例如，010)相关联的补偿量处于较高电压电平。处理装置可基于线性或非线性关系调整默认补偿量。
在其它另外的实施方案中，处理装置还可基于将热量施加到存储器装置的次数而确定补偿量。处理装置可从预配置表确定待施加热量的次数。在处理装置确定将一次施加热量的情况下，处理装置可不调整从模型计算的默认补偿量。然而，在处理装置确定将多次施加热量的情况下，处理装置可将默认补偿量调整到较高电压电平。处理装置可基于线性或非线性关系调整默认补偿量。在基于不同因素确定补偿量时，处理装置可参考列出了用于各种情形的补偿量的查找表以确定适当的补偿量。
在操作340处，处理装置使用补偿量更新验证参考电压(VR)。处理装置可将验证参考电压(VR)与补偿量组合。例如，处理装置可将验证参考电压(VR)(例如，4V)增加2V，这是因为逻辑状态的阈值电压(VTH)大约将向下移位或变小2V。
在操作350处，处理装置可基于经更新验证参考电压(VR*)确定是否继续将编程脉冲(PGM)施加到存储器单元。将编程脉冲(PGM)施加到存储器单元以将逻辑状态或阈值电压(VTH)存储到存储器单元。例如，在将热量施加到存储器装置之前，将编程脉冲施加到存储器单元。
为了确定是否继续施加编程脉冲(PGM)，处理装置可将存储器单元的当前阈值电压(VTH)与经更新验证参考电压(VR*)进行比较。在一个实施方案中，当当前阈值电压(VTH)小于经更新验证参考电压(VR*)时，处理装置可确定存储器单元的当前阈值电压(VTH)尚未达到经更新验证参考电压(VR*)。在此情况下，处理装置可确定继续将编程脉冲(PGM)施加到存储器单元。因此，处理装置可将编程脉冲(PGM)(在较高电压电平下)施加到存储器单元。
另一方面，当当前阈值电压(VTH)等于或大于经更新验证参考电压(VR*)时，处理装置可确定存储器单元的阈值电压(VTH)已达到。响应于由此确定，处理装置可确定不继续将编程脉冲(PGM)施加到存储器单元。因此，处理装置可预补偿在发生移位之前阈值电压(VTH)中的预期移位。以此方式，即使在阈值电压(VTH)由于回流工艺而移位之后，阈值电压(VTH)也将在由原始验证参考电压(VR)设定的目标电压电平内。因此，通过将目标电压调整所估计的移位量，阈值电压(VTH)将保持在由原始验证参考电压(VR)限定的目标范围内，即使在移位之后也是如此。因此，可减小读取逻辑状态的错误率。
图4为根据本公开的一些其它实施例的在回流工艺之后读取预编程数据的实例方法400的框图。方法可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法的部分由图1的预编程管理组件113执行。虽然所述方法以特定顺序或次序描述，但除非另外指定，否则可修改所述过程的次序。因此，实施例应仅作为实例理解，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流程是可能的。
在操作410处，处理装置预编程存储器单元以存储逻辑状态，类似于操作210。图式420说明根据本公开的一些实施例的在逻辑状态预编程到存储器单元期间的阈值电压分布的实例。如所说明，纵轴421表示存储器单元的数量，且横轴422表示阈值电压。
如阈值电压轴422上标记，处理装置可确定待存储于存储器单元处的逻辑状态的对应验证参考电压(VR)。接着，处理装置可通过添加量423来更新验证参考电压(VR*)，以补偿在回流操作440期间存储器装置外露于热量之后预期发生的阈值电压中的移位。如上文关于量223所描述，处理装置可通过使用活化能预测模型且考虑与将在操作440和任何其它因素中使用的热量(例如，回流工艺中使用的热分布)相关联的热分布来类似地计算量423。
处理装置可在相同电压电平下将一组多个编程脉冲施加到指定存储逻辑状态的存储器单元。阈值电压分布425A表示在初始施加多个编程脉冲之后存储器单元的阈值电压的分布。如所说明，当分布425A与图2的分布225A(当仅一个编程脉冲已施加到存储器单元时的阈值电压分布)进行比较时，可观察到分布425A比分布225A更紧密。也就是说，分布425A具有比分布225A的范围427更窄的阈值电压范围426。通过一个接一个地施加多个编程脉冲，存储器单元处的电荷损耗被更好地保持或抑制。
预编程操作410的其余部分类似于上文所描述的操作210。例如，将多个编程脉冲施加到存储器单元以将阈值电压分布425B至425C朝方向428推动，直至分布425D的下部末端达到经更新验证参考电压(VR*)为止。
图式430说明根据本公开的一些实施例的将逻辑状态预编程到存储器单元的预编程脉冲和验证脉冲的实例。如所说明，纵轴431表示电压电平，且横轴432表示时间。类似于图式230，随时间推移将一系列编程脉冲和验证脉冲施加到存储器单元，直至存储器单元的阈值分布满足由经更新验证参考电压(VR*)设定的最小电压要求为止。
例如，处理装置可在15V下初始施加两个编程脉冲(435A)。当施加两个编程脉冲时，处理装置可连续地施加编程脉冲。在一个实施方案中，一旦移除用于施加第一编程脉冲的电场，处理装置就可施加第二编程脉冲。尽管图式430说明施加两个编程脉冲，但处理装置可在整个预编程操作410中施加不同数量的编程脉冲。
在一个实施方案中，处理装置可将编程脉冲的数量设定为固定数量(例如，两个)。然而，在另一实施方案中，处理装置可基于对存储器装置执行回流操作440的次数而确定编程脉冲的数量。如果存储器装置将经历多个回流操作440，那么处理装置可确定使用较高数量(例如，三个)编程脉冲。然而，在另一实施方案中，处理装置可基于编程到存储器单元的逻辑状态而确定编程脉冲的数量。与使用较小数量(例如，两个)编程脉冲用于较低逻辑状态(例如，逻辑状态010)相反，对于较高逻辑状态(例如，逻辑状态111)，处理装置可使用较高数量(例如，三个)编程脉冲。
随后，处理装置可将经更新验证参考电压(VR*437A)施加到存储器单元且确认存储器单元的阈值电压是否低于或高于验证参考电压437A。例如，响应于确定阈值电压低于验证参考电压437A，处理装置可施加下一组多个编程脉冲435B。处理装置可通过将增量电压(或电压阶跃(VSTEP))439(例如，0.4V)添加到前一组编程脉冲435A的电压电平来确定编程脉冲435B的电压电平。在一个实施方案中，处理装置可针对其余组的编程脉冲435B至435D施加相同的增量电压(VSTEP)439。在另一实施方案中，处理装置可针对稍后组编程脉冲(例如435C至435D)改变增量电压(VSTEP)439。例如，处理装置可针对编程脉冲435C至435D减少增量电压(VSTEP)439。然而，在另一实施方案中，处理装置可使用用于将经历更多次回流操作440的存储器装置的较小增量电压(VSTEP)439。
随后，处理装置可在与之前相同的电压电平下施加经更新验证参考电压(VR*437B)以检查存储器单元的阈值分布是否已达到经更新验证参考电压。处理装置可执行编程和验证操作直至存储器单元的所有阈值电压等于或大于经更新验证参考电压为止。
在操作440处，存储器装置经历类似于操作240的回流工艺的回流工艺。因此，存储器装置可经受高温(例如，255℃)加热持续一段时间(例如，60秒)。
在操作450处，处理装置可读取存储于存储器单元处的数据。如所描绘，图式460说明根据本公开的一些实施例的在进行回流工艺之后存储器单元的阈值电压分布的实例。纵轴461表示存储器单元的数量，且横轴462表示阈值电压。
分布465表示回流工艺之后存储器单元的阈值电压分布。由于在回流操作440期间施加的热量，当与回流操作440之前的存储器单元的阈值电压分布425D相比较时，存储在存储器单元处的电荷损耗或重新分布，由此引起阈值电压移位，如阈值电压分布465所说明。然而，因为处理装置可在预编程操作410期间(通过更新验证参考电压(VR*))估计移位量且对所述量进行预补偿，所以所得阈值分布465已移位到原始验证参考电压(VR)的电压电平。结果，当施加读取电压(RV)时，处理装置可消除或减小读取错误，因为没有存储器单元具有移位到低于读取电压(RV)的阈值电压。
阈值分布265表示使用单个编程脉冲预编程但具有相同电压电平范围的存储器单元的回流后阈值电压分布。如所说明，分布465具有比分布265更紧密的阈值电压分布。此外，分布465比分布265向右偏斜得更小。因此，施加多个编程脉冲可甚至在回流操作440之后抑制电荷损耗。
图5为根据本公开的一些实施例确定是否继续将编程脉冲(PGM)施加到存储器单元的实例方法500的流程图。方法500可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法500由图1的预编程管理组件113执行。虽然以特定顺序或次序展示，但除非另外指定，否则可修改所述过程的次序。因此，所说明的实施例应仅作为实例理解，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流程是可能的。
在操作510处，处理装置确定待存储在存储器装置的存储器单元处的逻辑状态，类似于操作310。逻辑状态(即，位信息)可由存储在存储器单元处的阈值电压(VTH)表示。例如，三层单元(TLC)可存储三位信息且因此具有八个逻辑状态(例如，000、001、010、011、100、101、110和111，依次递增)。
在操作520处，处理装置以如关于操作320所描述的类似方式确定与逻辑状态相关联的验证参考电压(VR)。验证参考电压(VR)(有时也被称为编程验证电压)可限定与逻辑状态相关联的阈值电压(VTH)的目标电压电平。在一个实施方案中，验证参考电压(VR)可对应于阈值电压(VTH)的下限。在另一实施方案中，验证参考电压(VR)可设定阈值电压(VTH)的上限。处理装置可确定不同逻辑状态的不同验证参考电压(VR)。
在操作530处，在将热量施加到存储器装置之后，处理装置使用针对存储器单元的阈值电压(VTH)中的预期移位的补偿量来更新验证参考电压(VR)。在一些实施方案中，补偿量对应于在将热量施加到存储器装置之后存储器单元的阈值电压(VTH)中发生的移位量的近似值。补偿量可对应于正值(以补偿阈值电压(VTH)的向下移位)或负值(以补偿阈值电压(VTH)的向上移位)。
在一个实施方案中，处理装置可基于逻辑状态和与热量相关联的热分布(例如，回流工艺中使用的热分布)确定补偿量。热量将作为回流工艺的部分施加到存储器装置以将存储器装置焊接到印刷电路板，如上文关于操作330所描述。例如，热分布可包含与热量相关联的温度和将热量施加到存储器装置的时间段。例如，如上文关于操作330所描述，处理装置可基于活化能预测模型(例如，阿伦尼斯模型)通过考虑逻辑状态和与热量相关联的热分布(例如，回流工艺中使用的热分布)来计算补偿量。因此，处理装置可基于逻辑状态和与热量相关联的热分布(例如，回流工艺中使用的热分布)估计阈值电压(VTH)将在回流工艺之后移位多少。
在一个实施方案中，处理装置可确定不同逻辑状态的不同补偿量。例如，处理装置可确定与较低逻辑状态(例如，010)相关联的补偿量小于与较高逻辑状态(例如，111)相关联的补偿量。此外，热量的温度越高或将热量施加到存储器装置越久，处理装置可确定补偿量越大。上文关于图3描述关于确定补偿量的更多细节。在另一实施方案中，处理装置可并入其它因素，例如在确定补偿量时将对存储器装置施加热量的次数，如将上文相对于图3所描述。一旦确定补偿量，处理装置就可通过将验证参考电压(VR)与补偿量组合来更新验证参考电压(VR)。
在操作540处，在将热量施加到存储器装置之前，处理装置将多组多个编程脉冲(PGM)施加到存储器单元直至符合阈值条件为止。例如，处理装置可施加或发送指令以将一组多个编程脉冲(PGM)施加到存储器单元以确定(或存储)阈值电压(VTH)到存储器单元。在一些实施方案中，处理装置可在多个循环或以阶跃为单位施加编程脉冲(PGM)。对于每一阶跃，处理装置可施加一组多个编程脉冲(PGM)。在一个实施方案中，处理装置可在相同电压电平下施加多个编程脉冲(PGM)。在另一实施方案中，处理装置可将每一编程脉冲(PGM)连续地施加到存储器单元。换句话说，当移除用于施加先前相同组编程脉冲的电场时，处理装置可施加下一相同组编程脉冲。接着，对于下一组多个编程脉冲(PGM)，处理装置可以递增地增加的电压电平施加编程脉冲(PGM)。
在另一实施方案中，处理装置可基于逻辑状态确定包含一组的编程脉冲(PGM)数量。代替施加相同数量(例如，两个)编程脉冲(PGM)，取决于存储在存储器单元处的逻辑状态，处理装置可改变编程脉冲(PGM)的数量。例如，对于较高逻辑状态(例如，大于010的逻辑状态)，处理装置可确定施加三个编程脉冲(PGM)。作为另一实例，处理装置可确定针对较高逻辑状态逐渐增加编程脉冲(PGM)的数量，例如针对逻辑状态010至100施加三个编程脉冲(PGM)以及针对逻辑状态101至111施加四个编程脉冲(PGM)。
处理装置可通过比较经更新验证参考电压(VR*)与存储器单元的当前阈值电压(VTH)来确定是否符合阈值条件；在一些实施方案中，阈值条件可与存储器单元的阈值电压(VTH)相对于经更新验证参考电压(VR*)的相对量值相关联。在一个实施方案中，当存储器单元的阈值电压(VTH)等于或大于经更新验证参考电压(VR*)时，处理装置可确定符合阈值条件。在另一实施方案中，当存储器单元的阈值电压(VTH)等于或小于经更新验证参考电压(VR*)时，处理装置可确定符合阈值条件。处理装置可针对不同逻辑状态使用不同阈值条件。例如，处理装置可确定经更新验证参考电压(VR*)为对应于逻辑状态000的阈值电压(VTH)的上限。作为另一实例，处理装置可确定经更新验证参考电压(VR*)为对应于逻辑状态111的阈值电压(VTH)的下限。响应于确定符合阈值条件，处理装置可停止或发送指令以停止将编程脉冲(PGM)施加到存储器单元。
另一方面，响应于确定不符合阈值条件，处理装置可将下一组多个编程脉冲(PGM)施加到存储器单元。处理装置可为此组编程脉冲(PGM)使用比先前组高的电压电平。两个电压电平之间的差有时被称作电压阶跃。在一个实施方案中，处理装置可基于一组多个编程脉冲(PGM)已施加到存储器单元的次数和/或热量待施加到存储器装置的次数，确定用于连续两组多个编程脉冲(PGM)的电压电平的差。例如，随着已施加的编程脉冲(PGM)的组的数量增加，处理装置可减少后续组的电压阶跃。作为另一实例，当将热量施加到存储器装置的次数为三(相对于一)时，处理装置可针对多个编程脉冲(PGM)组的全部或部分减小电压阶跃。
图6说明计算机系统600的实例机器，在所述计算机系统内可执行用于致使机器执行本文中所论述的方法中的任何一或多种的一组指令。在一些实施例中，计算机系统600可对应于主机系统(例如，图1的主机系统120)，所述系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的预编程管理组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、企业内部网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定由所述机器采取的动作的一组指令的任何机器。此外，尽管说明单个机器，但术语“机器”还应理解为包含机器的任何集合，所述机器单独地或联合地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多种。
实例计算机系统600包含处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或RDRAM等的动态随机存取存储器(DRAM))、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及经由总线630彼此通信的数据存储系统618。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602被配置成执行用于执行本文中所论述的操作和步骤的指令626。计算机系统600可进一步包含网络接口装置608以经由网络620进行通信。
数据存储系统618可包含机器可读存储媒体624(也被称作计算机可读媒体)，在所述机器可读存储媒体上存储一或多组指令626或体现本文中所描述的方法或功能中的任何一或多个的软件。指令626还可在由计算机系统600执行其指令期间完全或至少部分地驻留在主存储器604内和/或处理装置602内，主存储器604和处理装置602还构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包含用以实施对应于读取和写入电压管理组件(例如，图1的预编程管理组件113)的功能性的指令。尽管在实例实施例中将机器可读存储媒体624展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码用于由机器执行的一组指令并且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已关于对计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里并且通常被认为是产生期望结果的自洽的一系列操作。操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、项、编号等是方便的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅为应用于这些量的方便标记。本公开可指计算机系统或类似电子计算装置的动作和过程，其将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操控和变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可为所期望目的而专门构造，或其可包含由存储于计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的磁盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，所述媒体各自耦合到计算机系统总线。
本文中呈现的算法和显示器本质上不涉及任何特定计算机或其它设备。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法的更专用设备是方便的。将如下文描述中所阐述的那样来呈现用于多种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，多种编程语言可用于实施如本文中所描述的本公开的教示。
本公开可提供为可包含其上存储有指令的机器可读媒体的计算机程序产品或软件，所述指令可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，已参考其特定实例实施例描述了本公开的实施例。将显而易见，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开作出各种修改。因此，应在说明性意义上而非限制性意义上看待本说明书和图式。

Claims (20)

1.一种方法，其包括：
确定待存储在存储器装置的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；
确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；
在将热量施加到所述存储器装置之后，使用针对所述存储器单元的所述阈值电压中的预期移位的补偿量来更新所述验证参考电压；以及
在将所述热量施加到所述存储器装置之前，将多组多个编程脉冲施加到所述存储器单元直至符合阈值条件为止，其中所述阈值条件与所述存储器单元的所述阈值电压相对于经更新验证参考电压的相对量值相关联。
2.根据权利要求1所述的方法，其中更新所述验证参考电压包括：
至少基于所述逻辑状态和与所述热量相关联的热分布来确定所述补偿量，所述热分布包括与所述热量相关联的温度和将所述热量施加到所述存储器装置的时间段；以及
通过将所述验证参考电压与所述补偿量组合来更新所述验证参考电压。
3.根据权利要求2所述的方法，其中与较低逻辑状态相关联的所述补偿量小于与较高逻辑状态相关联的所述补偿量。
4.根据权利要求1所述的方法，其中施加所述多组多个编程脉冲包括：
将第一组多个编程脉冲施加到所述存储器单元以确定到所述存储器单元的所述阈值电压；
通过比较所述经更新验证参考电压与所述存储器单元的当前阈值电压来确定是否符合所述阈值条件；以及
响应于确定不符合所述阈值条件，将第二组多个编程脉冲施加到所述存储器单元，所述第二组多个编程脉冲以比所述第一组多个编程脉冲高的电压电平被施加。
5.根据权利要求1所述的方法，其中施加所述多组多个编程脉冲包括：
在相同电压电平下施加一组多个编程脉冲，所述多个编程脉冲中的每一者被连续地施加到所述存储器单元。
6.根据权利要求1所述的方法，其中施加所述多组多个编程脉冲包括：
基于所述逻辑状态确定一组编程脉冲的数量。
7.根据权利要求1所述的方法，其中施加所述多组多个编程脉冲包括：
基于一组多个编程脉冲已施加到所述存储器单元的次数或所述热量待施加到所述存储器装置的次数中的至少一个，确定用于连续两组多个编程脉冲的电压电平的差。
8.一种系统，其包括：
存储器装置；以及
处理装置，其与所述存储器装置以操作方式耦合，所述处理装置被配置成执行包括以下各项的操作：
确定待存储在所述存储器装置的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；
确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；
在将热量施加到所述存储器装置之后，使用针对所述存储器单元的所述阈值电压中的预期移位的补偿量来更新所述验证参考电压；以及
在将所述热量施加到所述存储器装置之前，将多组多个编程脉冲施加到所述存储器单元直至符合阈值条件为止，其中所述阈值条件与所述存储器单元的所述阈值电压相对于经更新验证参考电压的相对量值相关联。
9.根据权利要求8所述的系统，其中更新所述验证参考电压包括：
至少基于所述逻辑状态和与所述热量相关联的热分布来确定所述补偿量，所述热分布包括与所述热量相关联的温度和将所述热量施加到所述存储器装置的时间段；以及
通过将所述验证参考电压与所述补偿量组合来更新所述验证参考电压。
10.根据权利要求9所述的系统，其中与较低逻辑状态相关联的所述补偿量小于与较高逻辑状态相关联的所述补偿量。
11.根据权利要求8所述的系统，其中施加所述多组多个编程脉冲包括：
将第一组多个编程脉冲施加到所述存储器单元以确定到所述存储器单元的所述阈值电压；
通过比较所述经更新验证参考电压与所述存储器单元的当前阈值电压来确定是否符合所述阈值条件；
响应于确定不符合所述阈值条件，将第二组多个编程脉冲施加到所述存储器单元，所述第二组多个编程脉冲以比所述第一组多个编程脉冲高的电压电平被施加；以及
响应于确定符合所述阈值条件，停止将所述多组多个编程脉冲施加到所述存储器单元。
12.根据权利要求8所述的系统，其中施加所述多组多个编程脉冲包括：
在相同电压电平下施加一组多个编程脉冲，所述多个编程脉冲中的每一者被连续地施加到所述存储器单元。
13.根据权利要求8所述的系统，其中施加所述多组多个编程脉冲包括：
基于所述逻辑状态确定包括一组的编程脉冲数量。
14.根据权利要求8所述的系统，其中施加所述多组多个编程脉冲包括：
基于一组多个编程脉冲已施加到所述存储器单元的次数或所述热量待施加到所述存储器装置的次数中的至少一个，确定用于连续两组多个编程脉冲的电压电平的差。
15.一种方法，其包括：
确定待存储在存储器装置的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；
确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；
在将热量施加到所述存储器装置之后，至少基于与所述热量相关联使用的热分布，确定针对所述存储器单元的所述阈值电压中的预期移位的补偿量；
使用所述补偿量更新所述验证参考电压；以及
基于经更新验证参考电压确定是否继续将编程脉冲施加到所述存储器单元，其中在将所述热量施加到所述存储器装置之前，将所述编程脉冲施加到所述存储器单元。
16.根据权利要求15所述的方法，其中所述热分布包括与所述热量相关联的温度和将所述热量施加到所述存储器装置的时间段。
17.根据权利要求16所述的方法，其中与所述热量相关联的所述温度对应于峰值温度，且所述时间段对应于所述热量在施加到所述存储器装置时达到所述峰值温度的持续时间。
18.根据权利要求15所述的方法，其中确定是否继续将所述编程脉冲施加到所述存储器单元包括：
比较所述存储器单元的当前阈值电压与所述经更新验证参考电压；
响应于确定所述存储器单元的所述阈值电压尚未达到所述经更新验证参考电压，确定继续将所述编程脉冲施加到所述存储器单元；以及
响应于确定所述存储器单元的所述阈值电压已达到所述经更新验证参考电压，确定不继续将所述编程脉冲施加到所述存储器单元。
19.根据权利要求15所述的方法，其中确定所述补偿量进一步是基于所述逻辑状态或将所述热量施加到所述存储器装置的次数中的至少一个。
20.一种设备，其包括：
多个存储器单元；以及
处理装置，其被配置成执行包括以下各项的操作：
确定待存储在所述多个存储器单元的存储器单元处的逻辑状态，所述逻辑状态待由存储在所述存储器单元处的阈值电压表示；
确定与所述逻辑状态相关联的验证参考电压，所述验证参考电压限定与所述逻辑状态相关联的所述阈值电压的目标电压电平；
在将热量施加到所述设备之后，使用针对所述存储器单元的所述阈值电压中的预期移位的补偿量来更新所述验证参考电压；以及
在将所述热量施加到所述设备之前，将多组多个编程脉冲施加到所述存储器单元直至符合阈值条件为止，其中所述阈值条件与所述存储器单元的所述阈值电压相对于经更新验证参考电压的相对量值相关联。
CN202011471218.7A 2019-12-13 2020-12-14 管理用于回流工艺的存储器装置的预编程 Pending CN112992239A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/714,369 US11069412B2 (en) 2019-12-13 2019-12-13 Managing pre-programming of a memory device for a reflow process
US16/714,369 2019-12-13

Publications (1)

Publication Number Publication Date
CN112992239A true CN112992239A (zh) 2021-06-18

Family

ID=76317189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011471218.7A Pending CN112992239A (zh) 2019-12-13 2020-12-14 管理用于回流工艺的存储器装置的预编程

Country Status (2)

Country Link
US (2) US11069412B2 (zh)
CN (1) CN112992239A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211123B2 (en) * 2017-12-11 2021-12-28 Sony Semiconductor Solutions Corporation Semiconductor device
KR20200144000A (ko) * 2019-06-17 2020-12-28 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US11069412B2 (en) * 2019-12-13 2021-07-20 Micron Technology, Inc. Managing pre-programming of a memory device for a reflow process
US11461035B2 (en) * 2020-12-18 2022-10-04 Micron Technology, Inc. Adjusting a preprogram voltage based on use of a memory device
KR102508118B1 (ko) * 2021-11-15 2023-03-08 삼성전자주식회사 스토리지 장치 및 그 동작 방법
JP2023086292A (ja) * 2021-12-10 2023-06-22 キオクシア株式会社 半導体記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530513B1 (en) * 2015-11-25 2016-12-27 Intel Corporation Methods and apparatus to read memory cells based on clock pulse counts
US11069412B2 (en) * 2019-12-13 2021-07-20 Micron Technology, Inc. Managing pre-programming of a memory device for a reflow process

Also Published As

Publication number Publication date
US11069412B2 (en) 2021-07-20
US20210343346A1 (en) 2021-11-04
US11735267B2 (en) 2023-08-22
US20210183448A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
US11735267B2 (en) Managing pre-programming of a memory device for a reflow process
CN111954863B (zh) 基于可调整错误率提供存储器系统的数据
CN112447260B (zh) 使用阈值电压分布之间的间隔来调整读取和写入电压
CN112930566A (zh) 存储器组件中的动态温度补偿
CN114981892A (zh) 预读取及读取阈值电压优化
CN108701084A (zh) 部分写入块处理
CN114097033A (zh) 存储器子系统的被取消映射分配单元的管理
CN114175163A (zh) 基于存储器子系统的特性执行刷新操作
US20220076760A1 (en) Dynamic adjustment of offset voltages for reading memory cells in a memory device
CN112673429A (zh) 与写入操作相关联的预读取操作的调整
CN115668380A (zh) 存储器子系统中的编程验证期间的字线缺陷检测
CN115145755A (zh) 用于重新映射存储器子系统中的不良块的系统和方法
CN116230054A (zh) 验证存储器装置中的读取电平电压
CN112449693B (zh) 在存储系统的两遍编程之前执行读取操作
US11978514B2 (en) Erase cycle healing using a high voltage pulse
CN114649027A (zh) 基于存储器装置的使用调整预编程电压
CN113039515B (zh) 用于基于存储器组件耐久性估计执行耗损均衡调整的存储器子系统
CN113096712A (zh) 存储器子系统中的选择栅极维护
CN112435707A (zh) 自适应施加电压脉冲以稳定存储器单元电压电平
US20230069559A1 (en) Managing a hybrid error recovery process in a memory sub-system
CN105278866A (zh) 固态储存装置及其错误更正控制方法
CN113555058A (zh) 存储器装置中使用嵌入式伺服单元的读取电平校准
US20240185926A1 (en) Writing user data into storage memory
US20230195379A1 (en) Charge loss mitigation throughout memory device lifecycle by proactive window shift
CN118430621A (zh) 基于可调整错误率提供存储器系统的数据

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination