CN108701084A - 部分写入块处理 - Google Patents

部分写入块处理 Download PDF

Info

Publication number
CN108701084A
CN108701084A CN201780000590.XA CN201780000590A CN108701084A CN 108701084 A CN108701084 A CN 108701084A CN 201780000590 A CN201780000590 A CN 201780000590A CN 108701084 A CN108701084 A CN 108701084A
Authority
CN
China
Prior art keywords
page
memory device
partial write
block
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780000590.XA
Other languages
English (en)
Other versions
CN108701084B (zh
Inventor
西瓦格纳纳穆·帕塔萨拉蒂
特里·M·格伦济基
露西亚·波堤契欧
瓦特·迪·弗朗西斯可
维曼许·K·印达瓦拉普
吉安法兰可·法拉利
瑞那杜·C·帕迪拉
阿里·摩哈马萨德
辉俊胜
卢卡·德桑蒂斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108701084A publication Critical patent/CN108701084A/zh
Application granted granted Critical
Publication of CN108701084B publication Critical patent/CN108701084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本发明涉及部分写入块处理。一种实例性方法包括在存储器装置内部维持对应于部分写入块的最后写入页的状态。响应于从控制器接收到对所述部分写入块的页的读取请求，所述实例性方法可包含依据在所述存储器装置内部维持的页映射信息且依据所述最后写入页的所述状态确定将使用若干个不同读取修整集中的哪一者来读取对应于所述读取请求的所述部分写入块的所述页。

Description

部分写入块处理
技术领域
本发明一般来说涉及半导体存储器及方法，且更特定来说，涉及部分写入块处理。
背景技术
存储器装置通常作为计算机或其它电子装置中的内部半导体集成电路而提供。存在包含易失性存储器及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在不供电时存留所存储的数据而提供持续数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它存储器。
存储器装置可组合在一起以形成例如固态驱动器(SSD)的存储器系统的存储卷。固态驱动器可包含非易失性存储器(例如，NAND快闪存储器及NOR快闪存储器)及/或可包含易失性存储器(例如，DRAM及SRAM)，以及各种其它类型的非易失性存储器及易失性存储器。
可使用SSD来替换硬盘驱动器作为计算机的主存储卷，这是因为所述固态驱动器可在性能、大小、重量、耐用性、操作温度范围及电力消耗方面具有优于硬盘驱动器的优点。举例来说，SSD可在与磁盘驱动器相比时因其缺乏移动部件(此可避免与磁盘驱动器相关联的寻道时间、等待时间及其它机电延迟)而具有优越性能。
正被写入到存储器单元的数据可影响先前写入数据(例如，经由单元间干扰)。因此，对应于经编程单元的电荷可受邻近单元是否已被编程影响及/或受邻近单元的特定经编程状态影响。基于邻近单元的编程状态而调整读取参数可提供例如减小位错误速率及/或通过防止读取重新尝试(例如，校正读取)而减小等待时间等益处以及各种其它益处。
发明内容
附图说明
图1是根据本发明的若干个实施例的呈包含至少一个存储器系统的计算系统的形式的设备的框图。
图2是根据本发明的若干个实施例的呈经配置以执行部分写入块处理的存储器系统的形式的设备的框图。
图3图解说明根据本发明的若干个实施例的具有经组织为若干个物理块的存储器单元群组的存储器单元的实例。
图4图解说明根据本发明的若干个实施例的与编程存储器单元相关联的图式。
图5图解说明图解说明根据本发明的若干个实施例的对应于不同编程过程页映射类型的若干个不同可选择读取修整集的表格。
具体实施方式
本发明涉及部分写入块处理。一种实例性方法包括在存储器装置内部维持对应于部分写入块的最后写入页的状态。响应于从控制器接收到对所述部分写入块的页的读取请求，所述实例性方法可包含依据在所述存储器装置内部维持的页映射信息且依据所述最后写入页的所述状态确定将使用若干个不同读取修整集中的哪一者来读取对应于所述读取请求的所述部分写入块的所述页。
与先前方法相比，本发明的若干个实施例可提供例如改进部分写入块的读取性能的益处。举例来说，根据本文中所描述的实施例的部分写入块处理可减小不可校正的位错误速率(UBER)、减小校正读取的数目且还减小与系统控制器(例如，SSD控制器)相关联的复杂性，以及各种其它益处。如本文中进一步所描述，部分写入块是指经配置以存储数据的多个页(例如，逻辑页)且并未被完全写入的存储器物理块。在此些情形中，以不同于先前写入页的方式处理最后写入页(例如，最近写入页)可为有用的。举例来说，如与图3及4相关联地描述，最后写入页可不属于完全经编程单元(例如，存储最后写入页的单元可经配置以存储数据的三个逻辑页，其中所述最后写入页对应于第一逻辑页或第二逻辑页)。作为一个实例且如图4中所描述，可经由双遍次编程过程而编程单元，所述双遍次编程过程包括其中将下部页(LP)及中部页(MP)编程到存储器单元群组的第一编程遍次及其中将上部页(UP)编程到所述单元群组的第二编程遍次。另外，存储部分写入块的最后写入页的单元并不经历与存储先前写入页的单元一样多的单元间干扰(例如，由于邻近单元的编程)。因此，使用与用以执行对其它页的读取相同的读取修整集(例如，读取电压电平)来执行对部分写入块的最后写入页的读取可导致最后写入页的更多读取错误。
在本发明的以下详细说明中，参考形成本发明的一部分且其中以图解说明方式展示可如何实践本发明的若干个实施例的附图。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电及/或结构改变。
如本文中所使用，“若干个”某物可指一或多个此些事物。举例来说，若干个存储器装置可指代一或多个存储器装置。另外，如本文中所使用的标志符“N”、“B”、“R”及“S”(特定来说关于图式中的元件符号)指示本发明的若干个实施例可包含如此标志的若干个特定特征。
本文中的各图遵循其中第一个数字或前几个数字对应于图式的图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过类似数字的使用来识别。举例来说，104可指代图1中的元件“04”，且类似元件可在图2中指代为204。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，所述图中所提供的元件的比例及相对标度意欲图解说明本发明的实施例且不应以限制意义来理解。
图1是根据本发明的若干个实施例的呈包含至少一个存储器系统104的计算系统100的形式的设备的框图。如本文中所使用，存储器系统104、系统控制器(例如，215)、存储器装置(例如，210)或装置控制器(例如，225)也可单独地被视为“设备”。
计算系统100包含通过接口106而耦合到主机102的存储器系统104。如本文中所使用，“耦合到”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，不存在介入组件)(无论是有线还是无线的)，包含例如电连接、光学连接、磁性连接等连接。举例来说，存储器系统104可为使用若干个SSD实施的固态存储器具。如进一步与图2相关联地描述，系统104可包含经由适合存储器接口(例如，208)而耦合到存储器(例如，若干个存储器装置210-1、…、210-N)的系统控制器(例如，215)。
实例性主机102可包含膝上型计算机、个人计算机、数码相机、数字记录与回放装置、移动电话、PDA(个人数字助理)、存储卡读取器及接口集线器以及其它主机系统。接口106可包含串行高级技术附件(SATA)、高速外围组件互连(PCIe)或通用串行总线(USB)以及其它连接器及接口。然而，一般来说，主机接口106可提供用于在存储器系统104与主机102之间传递控制、地址、数据及其它信号的接口。
主机102可包含耦合到存储器与总线控制件107的若干个处理器105(例如，并行处理器、协同处理器等)。举例来说，处理器105可为若干个微处理器或某一其它类型的控制电路，例如若干个专用集成电路(ASIC)。计算系统100的其它组件也可具有处理器。存储器与总线控制件107可具有耦合到其的存储器及/或其它组件。在此实例中，存储器与总线控制件107耦合到动态随机存取存储器(DRAM)11、图形用户接口118及外围装置与总线控制件109。在此实例中，外围装置与总线控制件109经由通用串行总线(USB)接口、非易失性存储器主机控制接口(NVMHCI)快闪存储器117及存储器系统104而耦合到快闪驱动器119。除硬盘驱动器(HDD)以外或替代HDD，存储器系统104可用于若干个不同计算系统中。图1中所图解说明的计算系统100是此系统的一个实例；然而，本发明的实施例并不限于图1中所展示的配置。
图2是根据本发明的若干个实施例的呈经配置以执行部分写入块处理的存储器系统204的形式的设备的框图。作为一个实例，存储器系统204可为固态驱动器(SSD)。存储器系统204包含经由总线220耦合到存储器(例如，若干个存储器装置210-1、…、210-N)的存储器系统控制器215(例如，存储器控制电路、固件及/或软件)。存储器装置210-1、…、210-N可统称为存储器装置210或存储器210。
系统控制器215包含用于与图1中所描述的主机(例如，主机102)通信的主机接口206及用于经由总线220而与存储器装置210通信的装置接口208。总线220可在存储器装置210与系统控制器215之间发送/接收各种信号(例如，数据信号、控制信号及/或地址信号)。虽然图2中所图解说明的实例包含单个总线220，但存储器系统204可包含单独数据总线(DQ总线)、控制总线及地址总线。总线220可具有各种类型的总线结构，包含但不限于与以下各项相关的总线结构：开放式NAND快闪接口(ONFI)、紧凑型快闪接口、多媒体卡(MMC)、安全数字(SD)、CE-ATA、行业标准架构(ISA)、微信道架构(MSA)、扩展式ISA(EISA)、智能驱动器电子器件(IDE)、VESA区域总线(VLB)、外围组件互连件(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会总线(PCMCIA)、火线(IEEE 1394)及小型计算机系统接口(SCSI)。系统控制器215可经配置以支持与存储器装置210相关联的各种数据接口类型(例如，NV-DDR、NV-DDR2、NV-DDR3等)。
系统控制器215包含翻译组件216，所述翻译组件可为(举例来说)与主机与存储器210之间的逻辑到物理地址翻译相关联的快闪翻译层(FTL)。举例来说，翻译组件216可包含逻辑块地址(LBA)到物理块地址(PBA)的映射表格。虽然图2中并未展示，但系统控制器也可包含错误检测及/或校正组件、损耗均衡组件及/或无用信息收集组件以及实施于硬件、固件及/或软件中并与存储器210的管理相关联的各种其它组件。
如图2中所图解说明，存储器装置210可包含若干个存储器单元212-1、212-2、212-3及212-4，所述存储器单元可统称为存储器单元212且为存储器系统204提供存储卷。存储器单元212可为裸片或芯片，其可被称为逻辑单元(LUN)。举例来说，存储器装置210可为各自包含若干个裸片212的多芯片封装(MCP)。裸片212可为(举例来说)包括若干个NAND快闪存储器单元阵列及相关联外围电路(例如，写入电路、读取电路、I/O电路、缓冲器等)的NAND裸片。
如下文进一步与图3到5相关联地描述，所述阵列可为NAND快闪阵列，所述NAND快闪阵列包括经配置以存储单个数据单元(例如，一个位)的单电平单元(SLC)及/或经配置以存储多于一个数据单元的多电平单元(MLC)。另外，所述单元可经由各种不同编程过程而被编程，此可取决于每单元存储的数据单元的数量；然而，经配置以每单元存储特定数量的数据单元(例如，2个位、3个位、4个位等)的单元可经由不同编程过程而被编程。举例来说，一个3位MLC可经由双遍次编程过程(例如，4-8过程，其中第一编程遍次基于下部页及中部页数据状态而将单元的阈值电压从擦除状态置于四个分布中的一者中，且其中第二编程遍次基于上部页数据状态而将所述单元的阈值电压从四个分布中的一者置于八个分布中的一者中)或三遍次编程过程(例如，2-4-8过程)而被编程。
本发明的实施例并不限于图2中所展示的实例。举例来说，根据本发明的实施例的存储器系统可每存储器装置(例如，MCP)210包含多于或少于四个存储器单元(例如，裸片)212且并不限于特定存储器阵列架构(例如，NAND快闪、NOR快闪、DRAM、PCM等)。而且，虽然每装置210展示一个控制器225，但实施例可每存储器单元212包含控制器(例如，每NAND裸片包含一个控制器)。
系统204的存储器装置210包含内部装置控制器225，所述内部装置控制器经配置以控制对存储器单元212执行的操作(例如，读取、编程、擦除等)(例如，响应于来自系统控制器215及/或经由系统控制器215来自主机的命令)。控制器225是在存储器装置210本地且可经由总线220而与外部系统控制器215通信。如图2中所展示，内部装置控制器225可使用经内部存储的页映射信息231、修整信息233、最后写入页(LWP)信息235及部分写入块(PWB)信息237，其可与根据本文中所描述的实施例的部分写入页处理相关联地使用。作为实例，信息231、233、235及237可存储(例如，作为表格)于位于控制器225上及/或存储器单元212的阵列中的存储器中。在若干个实施例中，在存储器装置210本地维持信息231、233、235及/或237可提供例如与先前方法相比减小与有效读取部分写入块相关联的系统控制器215的参与等各种益处。举例来说，各种先前方法可使系统控制器参与：将读取请求发送到部分写入块；接收不可校正的错误；及然后以经调整修整集(例如，经由校正读取)重新读取对应于所述读取请求的页。此些校正读取可不利地影响等待时间。用以处理部分写入块的其它先前方法可使系统控制器215参与跟踪存储器212的哪些块被部分写入以及跟踪块的最后写入页及邻近页的状态，此可具有例如增加系统控制器的复杂性(例如，由于大的表格大小等)等缺点。
作为实例，页映射信息231可包括写入到块的页编程次序。所述编程次序可包含页编号且可用于确定对应于读取请求的特定页相对于最后写入到块的页的位置。最后写入页信息235可提供最后写入到部分写入块的页的状态，所述最后写入页信息可包含最后写入页的识别符(例如，页编号)且还可指示最后写入页的完成状态(例如，所述页是否属于经部分编程单元的群组或所述页是否被完全编程)。可在每块基础上维持最后写入页信息235(例如，使得其包含对应于所有个别部分写入块的最后写入页信息)。也可基于最后写入页的页编号及页映射信息231而确定(例如，通过控制器225)最后写入页的完成状态。部分写入块信息237可提供部分写入块(例如，并未完全地经编程的那些块)的识别符(例如，块编号)。修整信息233可包含用于响应于读取请求而读取数据页的不同修整集。作为实例，第一修整集可用于读取写入到并不邻近于最后写入页被写入到的单元的单元的页，第二修整集可用于读取写入到邻近于未被写入的单元的单元的页，且第三修整集可用于读取写入到邻近于部分写入单元的单元的页。
在操作中，存储器装置210可接收致使特定块被部分写入的写入命令(例如，来自系统控制器215)。存储器装置210可内部地存储所述特定块是部分写入块的指示以及到部分写入块的最后写入页的指示。在所述特定块的剩余部分被写入之前，存储器装置210可接收读取请求(例如，来自系统控制器215)，所述读取请求可包含块识别符(例如，特定物理块地址)及与所请求数据页相关联的页识别符(例如，物理页编号)。存储器装置210(例如，经由内部控制器225)可将所接收块识别符与部分写入块信息237进行比较以确定读取请求是否对应于部分写入块。响应于确定块识别符匹配(例如，读取请求对应于部分写入块)，可使用(例如，通过内部控制器225)内部存储的页映射信息231及内部存储的最后写入页信息235来确定将选择哪一特定修整集233以用于读取所请求的页(例如，对应于读取请求的页)。在若干个实施例中，存储器装置210可在不进一步与系统控制器215交互的情况下使用适当修整集来执行对应于部分写入块的读取请求。
在若干个实施例中，系统控制器215在将读取请求发送到存储器装置210时并不知晓对应于部分写入块的最后写入页的状态。举例来说，控制器215可不知晓所请求的页是部分写入块的最后写入页。从控制器215发送到存储器装置210的读取请求可对对应于特定LBA的主机起始的读取请求做出响应，且控制器215可在将所述读取请求发送到装置210之前将所述LBA翻译(例如，经由翻译组件216)为物理块地址。在若干个实施例中，控制器215可经配置以维持部分写入块的“阴影”副本及/或部分写入块内的最后写入页(例如，使得系统控制器215及内部控制器225维持此信息)。在若干个实施例中，系统控制器215可向存储器装置210发布命令以从装置210读取部分写入块及/或最后写入页信息，此可(举例来说)使得信息能够跨越电力循环而存留。
图3图解说明根据本发明的若干个实施例的具有组织为若干个物理块339-1(块1)、339-2(块2)、…、339-B(块B)的存储器单元群组的存储器单元312的实例。存储器单元312可为例如图2中所描述的存储器单元212的存储器单元。存储器单元312的存储器单元可为(举例来说)具有NAND架构的非易失性浮动栅极快闪存储器单元。然而，本发明的实施例并不限于特定存储器类型。
存储器块339-1、339-2、…、339-B可统称为块339且可(举例来说)包括SLC单元及/或MLC单元。作为实例，存储器单元312的阵列中的物理块的数目可为128个块、512个块或1024个块，但实施例并不限于特定数目个物理块。
在图3中所展示的实例中，每一物理块339包含可作为单元一起被擦除的存储器单元(例如，每一物理块中的单元可作为擦除单元以大体上同步的方式被擦除)。如图3中所展示，每一物理块339包括可各自耦合到相应存取线(例如，字线)的存储器单元的若干个物理行340-1、340-2、…、340-R。每一物理块中的行的数目可为32、64或128，但实施例并不限于每块339的特定数目个行(其可统称为行340)。
如所属领域的技术人员将了解，每一行340可包括单元的若干个物理页。单元的物理页可指一起被编程及/或被读取或者作为功能群组的若干个存储器单元。在图3中所展示的实施例中，每一行340可包括单元的一个物理页。然而，本发明的实施例并不受如此限制。举例来说，每一行340可包括单元的多个物理页(例如，与耦合到偶数编号的位线的单元相关联的偶数页及与耦合到奇数编号的位线的单元相关联的奇数页)。另外，如进一步与图4相关联地描述，对于包含多电平单元的实施例来说，物理页可存储数据的多个逻辑页，其中物理页中的每一单元有助于朝向逻辑下部页的位、朝向逻辑上部页的位及朝向相应数目个逻辑中间页的一或多个位。
在图3中所展示的实例中，对应于行340的物理页可存储数据的若干个扇区342-1、342-2、…、342-S(例如，对应于主机扇区的数据量，例如512字节)。扇区342可包括用户数据以及开销数据，例如错误校正码(ECC)数据及逻辑块地址(LBA)数据。注意，物理块339、行340及扇区342的其它配置是可能的。举例来说，行340可各自存储对应于单个扇区的数据，其可包含(举例来说)多于或少于512个数据字节。
图4图解说明根据本发明的若干个实施例的与编程存储器单元相关联的图式。在此实例中，存储器单元是3位MLC，其中每一者均可编程到八个数据状态(例如，LI到L8)中的一者，所述数据状态指派不同相应3位位型式(例如，111、011、001、101、100、000、010及110)。在若干个实施例中，3位所存储位型式中的位中的每一者对应于数据的不同逻辑页。举例来说，最低有效位(LSB)(图4中展示为方框的最右位)可对应于第一数据页(例如，下部页)，中间位可对应于第二数据页(例如，中部页)，且最高有效位(MSB)(如图3中由菱形符号指示的最左位)可对应于第三数据页(例如，上部页)。
然而，实施例并不限于存储三个数据位的多电平存储器单元。举例来说，若干个实施例可包含经配置以每单元存储多于三个或少于三个数据位及/或分数个数据位的存储器单元，且实施例并不限于指派给数据状态L1到L8的特定编码。
图4中所展示的图式根据双遍次编程过程(例如，4-8双遍次编程过程)图解说明与编程存储器单元(例如，NAND快闪单元)相关联的阈值电压(Vt)分布，所述双遍次编程过程包含借以将下部页及中部页(LP/MP)编程的第一编程遍次(PP_1)427及借以将上部页(UP)编程的第二编程遍次(PP_2)429。
阈值电压(Vt)分布421表示经擦除存储器单元。第一编程遍次427包含将存储器单元的Vt调整(例如，经由施加到选定字线的编程脉冲)到由Vt分布432-1、432-2、432-3及432-4表示的四个电平中的一者。电压电平由Vt分布表示，所述Vt分布可反映编程到特定电平的单元的统计平均Vt电平。在此实例中，其下部页用以存储“1”的位值(例如，LP＝1)且其中部页用以存储“1”的位值(例如，MP＝1)的单元在第一编程遍次427期间编程到分布432-1，其下部页用以存储“1”的位值(例如，LP＝1)且其中部页用以存储“0”的位值(例如，MP＝0)的单元在遍次427期间编程到分布432-2，其下部页用以存储“0”的位值(例如，LP＝0)且其中部页用以存储“0”的位值(例如，MP＝0)的单元在遍次427期间编程到分布432-3，且其下部页用以存储“0”的位值(例如，LP＝0)且其中部页用以存储“1”的位值(例如，MP＝1)的单元在遍次427期间编程到分布432-4。
第二编程遍次429包含将存储器单元的Vt调整(例如，经由施加到选定字线的编程脉冲)到由Vt分布434-1到434-8表示的八个电平中的一者，所述Vt分布分别对应于数据状态L1到L8，其中数据状态L1到L8中的每一者指示不同3位所存储位型式。在此实例中，编程到数据状态L1的单元存储数据“111”，编程到数据状态L2的单元存储数据“011”，编程到数据状态L3的单元存储数据“001”，编程到数据状态L4的单元存储数据“101”，编程到数据状态L5的单元存储数据“100”，编程到数据状态L6的单元存储数据“000”，编程到数据状态L7的单元存储数据“010”，且编程到数据状态L8的单元存储数据“110”。
图4中所图解说明的图式图解说明与读取三个相应所存储页的位相关联的若干个读取电压490-0、490-1、490-2、490-3、490-4、490-5及490-6(总称为读取电压490)。可需要与读取特定数据页相关联的若干个读取选通(例如，使用施加到选定字线的若干个读取电压490)。举例来说，在此实例中，编码使得可使用单个读取选通(例如，在读取电压490-3处)来确定单元的下部页是“0”还是“1”(例如，使用读取电压490-3的单个Vt检测操作)。而且，在此实例中，必须执行两个读取选通以便解码中部页(例如，读取电压490-1处的一个选通及读取电压490-5处的一个选通)。而且，在此实例中，编码使得必须执行四个读取选通以便解码上部页(例如，读取电压490-0、490-2、490-4及490-6处的选通)。然而，在其中已执行第一编程遍次427但并未执行第二编程遍次429的实例中，使用与用于在上部页也已被编程时读取下部页及中部页的那些读取电压(例如，490)不同的读取电压来读取下部页及中部页可为有益的。举例来说，如果确定并未执行第二编程遍次429，那么与使用读取电压490-3相比，使用读取电压422-2来读取下部页可导致较少位错误。
图5图解说明表格533，表格533图解说明根据本发明的若干个实施例的对应于不同编程过程页映射类型的若干个不同可选择读取修整集。表格533是可对应于图2中所展示的修整信息233的修整信息的实例。列551图解说明可各自具有不同对应页映射的四个不同编程过程类型。
举例来说，存储器单元(例如图2中所展示的存储器单元212)的存储器单元可经配置为SLC单元或MLC单元。举例来说，MLC配置可为2位配置、3位配置或4位配置。页映射(例如，页编程次序)可基于特定MLC配置而变化。另外，对应于特定MLC的编程过程可变化。举例来说，3位MLC配置可根据单遍次编程过程、双遍次编程过程或三遍次编程过程而编程。因此，用于读取特定页的读取修整集可取决于单元类型(例如，SLC或若干个不同MLC类型中的一者)以及取决于用于编程所述页的特定编程过程。
另外，如本文中所描述，取决于(举例来说)以下各项而调整用于读取特定页的特定修整集可为有益的：所述特定页是否是部分写入页；所述特定页是否是部分写入块中的最后写入页；及/或所述特定页是否邻近于部分写入块中的最后写入页。在本发明的若干个实施例中，存储器装置(例如，210)的内部控制器(例如，225)可经配置以从若干个不同读取修整集当中选择适当修整集以用于基于内部维持的页映射信息及内部维持的最后写入页状态信息而读取特定页。
在图5中所展示的实例中，列553指示对应于列551中所展示的相应编程过程页映射类型的若干个不同修整集。举例来说，T1可为用于读取部分写入块的最后写入页的SLC的第一修整集，且T2可为用于读取部分写入块内并非最后写入页或并不邻近于最后写入页的页的SLC的第二修整集。T3、T4及T5可为用于读取类型MLC1单元的修整集，其可对应于(举例来说)根据2-4双遍次编程过程而编程的2位MLC单元。T3可为用于读取写入到并不存储最后写入页且并不邻近于存储所述最后写入页的经部分编程单元的单元的页的第一修整集，T4可为用于读取写入到存储所述最后写入页且邻近于经部分编程单元(例如，使得正被读取的最后写入页由于邻近单元的编程而经历某些干扰)的单元的页的第二修整集，且T5可为用于读取写入到存储所述最后写入页且邻近于未经编程单元(例如，使得正被读取的最后写入页不会由于未经编程邻近单元的编程而经历干扰)的单元的页的第三修整集。
T6、T7及T8可为用于读取类型MLC2单元的修整集，其可对应于(举例来说)根据4-8双遍次编程过程而编程的3位MLC单元。T6可为用于读取写入到并不存储最后写入页且并不邻近于存储所述最后写入页的经部分编程单元的单元的页的第一修整集，T7可为用于读取写入到存储所述最后写入页且邻近于经部分编程单元的单元的页的第二修整集，且T8可为用于读取写入到存储所述最后写入页且邻近于未经编程单元的单元的页的第三修整集。T9、T10及T11可为用于读取类型MLC3单元的修整集，其可对应于(举例来说)根据2-8双遍次编程过程而编程的3位MLC单元。T9可为用于读取写入到并不存储最后写入页且并不邻近于存储所述最后写入页的经部分编程单元的单元的页的第一修整集，T10可为用于读取写入到存储所述最后写入页且邻近于经部分编程单元的单元的页的第二修整集，且T11可为用于写入到存储所述最后写入页且邻近于未经编程单元的单元的页的第三修整集。
本发明的若干个实施例包含在存储器装置(例如，210)内部维持页映射信息(例如，231)及修整信息(例如，233)，此可提供各种益处。举例来说，存储器装置的内部控制器(例如，225)可在不需要来自外部控制器(例如，系统控制器215或主机(例如主机102))的重新配置信息的情况下适于不同编程过程页映射类型。举例来说，由于内部控制器可存取页映射信息(例如图5中所展示的页映射信息)，因此内部控制器可针对多种不同单元类型及/或编程过程类型而选择用于读取部分写入块的适当修整，而无需从(举例来说)外部源获得额外修整设定。
虽然本文中已图解说明并描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的若干个实施例的变更或变化形式。应理解，以上说明是以说明性方式而非限定性方式做出的。在审阅以上说明后，所属领域的技术人员将明了以上实施例的组合及本文中并未具体描述的其它实施例。本发明的若干个实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效内容的全部范围来确定本发明的若干个实施例的范围。
在前述实施方式中，出于简化本发明的目的，将某些特征一起分群于单个实施例中。本发明的此方法不应被解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如所附权利要求书反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (22)

1.一种方法，其包括：
在存储器装置内部维持对应于部分写入块的最后写入页的状态；
响应于从控制器接收到对所述部分写入块的页的读取请求，依据在所述存储器装置内部维持的页映射信息且依据所述最后写入页的所述状态而确定将使用若干个不同读取修整集中的哪一者来读取对应于所述读取请求的所述部分写入块的所述页。
2.根据权利要求1所述的方法，其中所述控制器是外部控制器且在将所述读取请求提供到所述存储器装置时并不知晓对应于所述部分写入块的所述最后写入页的所述状态。
3.根据权利要求2所述的方法，其中将所述读取请求提供到所述存储器装置包括将块识别符及页识别符提供到所述存储器装置，且其中所述外部控制器并不知晓所述读取请求对应于部分写入块。
4.根据权利要求1所述的方法，其中所述控制器是经由主机接口而耦合到主机且经由装置接口而耦合到所述存储器装置的外部控制器，且其中所述方法包含：
响应于对应于特定逻辑块地址的主机起始的读取请求而将所述读取请求提供到所述存储器装置；
在将所述读取请求提供到所述存储器装置之前将所述特定逻辑块地址翻译为物理块地址。
5.根据权利要求1所述的方法，其中在所述存储器装置内部维持的所述最后写入页的所述状态包含对应于所述最后写入页的页编号，其中所述页映射信息包含写入到所述部分写入块的页编程次序，且其中确定将使用所述若干个不同读取修整集中的哪一者来读取所述部分写入块的所述页包含确定以下各项中的至少一者：
所述页被写入到的存储器单元是否被完全编程；及
耦合到邻近于所述页被写入到的存取线的存取线的存储器单元的编程状态。
6.根据权利要求1所述的方法，其中所述控制器是外部控制器且在将所述读取请求发送到所述存储器装置时并不知晓对应于所述部分写入块的所述最后写入页的所述状态，且其中所述方法包含经由所述存储器装置的内部控制器而执行所述读取请求。
7.根据权利要求1所述的方法，其中所述方法包含所述存储器装置在不进一步与所述控制器交互的情况下使用所述不同修整集中的选定修整集来执行对所述部分写入块的所述页的所述读取。
8.根据权利要求1所述的方法，其中在所述存储器装置内部维持所述页映射信息包含维持对应于若干个不同编程过程页映射的页映射信息，所述若干个不同编程过程页映射包含至少两个不同双遍次编程过程页映射。
9.根据权利要求1所述的方法，其中所述控制器是固态驱动器SSD系统控制器，其中所述存储器装置是包括内部控制器的NAND快闪存储器装置，且其中所述方法包含经由所述内部控制器而确定将使用所述若干个不同读取修整集中的哪一者来读取对应于所述读取请求的所述部分写入块的所述页。
10.一种设备，其包括：
控制器；及
存储器装置，其经配置以：
在所述存储器装置内部维持对应于部分写入块的最后写入页的状态；及
响应于从所述控制器接收到对所述部分写入块的页的读取请求，依据在所述存储器装置内部维持的页映射信息且依据所述最后写入页的所述所维持状态而确定将使用若干个不同读取修整集中的哪一者来读取对应于所述读取请求的所述部分写入块的所述页。
11.根据权利要求10所述的设备，其中所述控制器是固态驱动器的系统控制器且经由总线而耦合到所述存储器装置的内部控制器。
12.根据权利要求11所述的设备，其中所述总线与开放式NAND快闪接口ONFI结构相关联。
13.根据权利要求11所述的设备，其中所述系统控制器并不跟踪对应于所述存储器装置的页的最后写入页信息。
14.根据权利要求10所述的设备，其中在所述存储器装置内部维持的所述页映射信息包含页编程次序。
15.根据权利要求14所述的设备，其中所述最后写入页的所述状态包含页编号，且其中所述存储器装置的内部控制器经配置以基于所述内部维持的页编程次序而确定对应于所述读取请求的所述页相对于所述最后写入页的位置。
16.根据权利要求10所述的设备，其中对应于所述部分写入块的所述最后写入页的所述状态包含页识别符及关于所述最后写入页的编程量的指示。
17.一种设备，其包括：
控制器，其经由主机接口而耦合到主机且经由装置接口而耦合到存储器装置；
其中所述存储器装置包括经配置以存储数据页的多个块；且
其中所述存储器装置经配置以在所述存储器装置内部维持以下各项：
对应于部分写入块的最后写入页的状态；及
对应于部分写入块的页映射信息；且
其中所述存储器装置经配置以响应于对部分写入块的读取请求而选择适当读取修整集以基于所述最后写入页的所述内部维持的状态及对应于所述部分写入块的页映射信息而读取对应于所述读取请求的数据页。
18.根据权利要求17所述的设备，其中所述存储器装置包括经配置以执行所述读取请求的内部控制器。
19.根据权利要求18所述的设备，其中所述读取请求包含块识别符及页识别符，且其中所述控制器在发送所述读取请求时并不知晓所述块识别符是否对应于部分写入块。
20.根据权利要求17所述的设备，其中所述页映射信息包含对应于至少两个不同双遍次编程过程的页映射。
21.一种方法，其包括：
从外部控制器接收对包括存储器单元阵列的存储器装置的写入命令，其中执行所述写入命令导致块被部分写入；
在所述存储器装置内部维持以下各项：
所述块被部分写入的指示；
所述块中的最后写入页的指示；及
包括页编程次序的页映射信息；以及
在所述块的剩余部分被写入之前，从所述外部控制器接收读取请求，所述读取请求包含块识别符及页识别符；
将所述块识别符与所述块被部分写入的所述所维持指示进行比较；
响应于确定所述块识别符与所述块被部分写入的所述所维持指示匹配，依据在所述存储器装置内部维持的所述页映射信息及所述最后写入页的所述指示而确定将使用若干个不同读取修整集中的哪一者来读取对应于所述读取请求的页。
22.根据权利要求21所述的方法，其中在所述存储器装置内部维持所述块中的所述最后写入页的所述指示会防止所述存储器装置不得不与所述读取请求相关联地从所述外部控制器接收所述指示。
CN201780000590.XA 2017-01-23 2017-01-23 部分写入块处理 Active CN108701084B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/014535 WO2018136094A1 (en) 2017-01-23 2017-01-23 Partially written block treatment

Publications (2)

Publication Number Publication Date
CN108701084A true CN108701084A (zh) 2018-10-23
CN108701084B CN108701084B (zh) 2022-08-12

Family

ID=62189421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000590.XA Active CN108701084B (zh) 2017-01-23 2017-01-23 部分写入块处理

Country Status (7)

Country Link
US (3) US10423350B2 (zh)
EP (1) EP3394758A4 (zh)
JP (1) JP6590379B2 (zh)
KR (1) KR102066062B1 (zh)
CN (1) CN108701084B (zh)
TW (1) TWI619017B (zh)
WO (1) WO2018136094A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050885A (zh) * 2019-12-27 2021-06-29 美光科技公司 用于存储器子系统的异步功率损耗处置方法
US11914876B2 (en) 2019-12-27 2024-02-27 Micron Technology, Inc. Asynchronous power loss handling approach for a memory sub-system

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102371893B1 (ko) * 2017-05-18 2022-03-08 삼성전자주식회사 반도체 메모리 칩, 반도체 메모리 패키지, 및 이를 이용한 전자 시스템
US10431319B2 (en) * 2017-11-03 2019-10-01 Micron Technology, Inc. Selectable trim settings on a memory device
US10977186B2 (en) * 2017-11-21 2021-04-13 Micron Technology, Inc. Last written page searching
TWI721365B (zh) * 2018-09-17 2021-03-11 慧榮科技股份有限公司 高效能垃圾收集方法以及資料儲存裝置及其控制器
CN114528226A (zh) 2018-09-17 2022-05-24 慧荣科技股份有限公司 高效能垃圾收集方法以及数据存储装置及其控制器
US10884954B2 (en) * 2018-09-17 2021-01-05 Silicon Motion, Inc. Method for performing adaptive locking range management, associated data storage device and controller thereof
CN113220602B (zh) * 2018-10-09 2023-08-08 长江存储科技有限责任公司 一种闪存器的数据写入方法及闪存器
US10861508B1 (en) * 2019-11-11 2020-12-08 Sandisk Technologies Llc Transmitting DBI over strobe in nonvolatile memory
CN114287032A (zh) * 2021-01-26 2022-04-05 美光科技公司 基于字线启动电压的动态控制的存储器子系统管理
US11922011B2 (en) * 2021-09-01 2024-03-05 Micron Technology, Inc. Virtual management unit scheme for two-pass programming in a memory sub-system

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776590A (zh) * 2004-11-15 2006-05-24 国际商业机器公司 适配器读取和写入系统存储器的方法和系统
JP2008299455A (ja) * 2007-05-30 2008-12-11 Sony Corp データ記憶装置及びデータ管理方法
US20090113121A1 (en) * 2004-02-26 2009-04-30 Super Talent Electronics Inc. Swappable Sets of Partial-Mapping Tables in a Flash-Memory System With A Command Queue for Combining Flash Writes
CN101676882A (zh) * 2008-09-16 2010-03-24 美光科技公司 存储器装置的内嵌映射信息
CN102566939A (zh) * 2011-12-19 2012-07-11 记忆科技(深圳)有限公司 一种固态硬盘及其读-修改-写操作的数据管理方法
CN102662849A (zh) * 2012-03-07 2012-09-12 忆正科技（武汉）有限公司 多通道闪存的区块管理方法
CN102779096A (zh) * 2012-07-11 2012-11-14 山东华芯半导体有限公司 一种基于页块面三维的闪存地址映射方法
CN103814408A (zh) * 2011-08-22 2014-05-21 桑迪士克技术有限公司 用于非易失性存储器的部分编程块的读取补偿
US20150170751A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Adjusted read for partially programmed block
US20160141046A1 (en) * 2014-11-17 2016-05-19 SanDisk Technologies, Inc. Techniques for Reducing Read Disturb in Partially Written Blocks of Non-Volatile Memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324482C (zh) * 2003-01-31 2007-07-04 鑫创科技股份有限公司 窗口基底闪存储存系统的存取方法
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
JP5072723B2 (ja) 2008-06-11 2012-11-14 株式会社東芝 不揮発性半導体記憶装置
TWI381274B (zh) * 2008-07-10 2013-01-01 Phison Electronics Corp 用於快閃記憶體的區塊管理方法、儲存系統與控制器
JP4776666B2 (ja) * 2008-08-05 2011-09-21 株式会社東芝 不揮発性半導体記憶装置
EP2317442A1 (en) * 2009-10-29 2011-05-04 Thomson Licensing Solid state memory with reduced number of partially filled pages
JP2012069192A (ja) 2010-09-22 2012-04-05 Toshiba Corp メモリシステム
US8521948B2 (en) * 2011-01-03 2013-08-27 Apple Inc. Handling dynamic and static data for a system having non-volatile memory
US8631294B2 (en) 2011-02-02 2014-01-14 Seagate Technology Llc Methods and devices to increase memory device data reliability
US8954650B2 (en) * 2011-09-16 2015-02-10 Intel Corporation Apparatus, system, and method for improving read endurance for a non-volatile memory
US20140047210A1 (en) * 2012-08-08 2014-02-13 Lsi Corporation Trim mechanism using multi-level mapping in a solid-state media
US20130343125A1 (en) * 2012-06-22 2013-12-26 Mosaid Technologies Incorporated Apparatus and methods for carrying out operations in a non-volatile memory cell having multiple memory states
US20140359202A1 (en) * 2013-05-31 2014-12-04 Western Digital Technologies, Inc. Reading voltage calculation in solid-state storage devices
US9378810B2 (en) 2014-02-11 2016-06-28 Seagate Technology Llc Systems and methods for last written page handling in a memory device
US9910787B2 (en) * 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9208888B1 (en) * 2014-06-27 2015-12-08 Intel Corporation Techniques for improving reliability and performance of partially written memory blocks in modern flash memory systems
US9564233B1 (en) * 2016-03-04 2017-02-07 Sandisk Technologies Llc Open block source bias adjustment for an incompletely programmed block of a nonvolatile storage device
US10095417B1 (en) * 2016-12-13 2018-10-09 EMC IP Holding Company LLC Method and system for improving flash storage read performance in partially programmed blocks

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090113121A1 (en) * 2004-02-26 2009-04-30 Super Talent Electronics Inc. Swappable Sets of Partial-Mapping Tables in a Flash-Memory System With A Command Queue for Combining Flash Writes
CN1776590A (zh) * 2004-11-15 2006-05-24 国际商业机器公司 适配器读取和写入系统存储器的方法和系统
JP2008299455A (ja) * 2007-05-30 2008-12-11 Sony Corp データ記憶装置及びデータ管理方法
CN101676882A (zh) * 2008-09-16 2010-03-24 美光科技公司 存储器装置的内嵌映射信息
CN103814408A (zh) * 2011-08-22 2014-05-21 桑迪士克技术有限公司 用于非易失性存储器的部分编程块的读取补偿
CN102566939A (zh) * 2011-12-19 2012-07-11 记忆科技(深圳)有限公司 一种固态硬盘及其读-修改-写操作的数据管理方法
CN102662849A (zh) * 2012-03-07 2012-09-12 忆正科技（武汉）有限公司 多通道闪存的区块管理方法
CN102779096A (zh) * 2012-07-11 2012-11-14 山东华芯半导体有限公司 一种基于页块面三维的闪存地址映射方法
US20150170751A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Adjusted read for partially programmed block
US20160141046A1 (en) * 2014-11-17 2016-05-19 SanDisk Technologies, Inc. Techniques for Reducing Read Disturb in Partially Written Blocks of Non-Volatile Memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050885A (zh) * 2019-12-27 2021-06-29 美光科技公司 用于存储器子系统的异步功率损耗处置方法
US11914876B2 (en) 2019-12-27 2024-02-27 Micron Technology, Inc. Asynchronous power loss handling approach for a memory sub-system

Also Published As

Publication number Publication date
CN108701084B (zh) 2022-08-12
TW201828067A (zh) 2018-08-01
US20210103389A1 (en) 2021-04-08
US20190286328A1 (en) 2019-09-19
TWI619017B (zh) 2018-03-21
JP2019509581A (ja) 2019-04-04
US10423350B2 (en) 2019-09-24
WO2018136094A1 (en) 2018-07-26
US20180210653A1 (en) 2018-07-26
US10877679B2 (en) 2020-12-29
KR102066062B1 (ko) 2020-01-15
US11416154B2 (en) 2022-08-16
JP6590379B2 (ja) 2019-10-16
EP3394758A4 (en) 2019-02-20
EP3394758A1 (en) 2018-10-31
KR20180096490A (ko) 2018-08-29

Similar Documents

Publication Publication Date Title
CN108701084A (zh) 部分写入块处理
CN109815160B (zh) 最后写入页搜索
US11288019B2 (en) Memory management method and storage controller
US8296504B2 (en) Data management method and flash memory storage system and controller using the same
KR102299186B1 (ko) 자동화된 동적 워드 라인 시작 전압을 위한 장치 및 방법
US11640262B2 (en) Implementing variable number of bits per cell on storage devices
US20200167229A1 (en) Partially written superblock treatment
US11776615B2 (en) Sequential SLC read optimization
US10482978B2 (en) Read voltage optimization method, memory storage device and memory control circuit unit
US10748599B1 (en) Data reading method, storage controller and storage device background of the disclosure
CN110471612B (zh) 存储器管理方法以及存储控制器
US8832358B2 (en) Data writing method, memory controller and memory storage apparatus
US11586379B2 (en) Memory system and method of operating the same
CN110364197B (zh) 解码方法以及存储控制器
CN109273037B (zh) 数据读取方法以及存储控制器
US12027210B2 (en) Programming delay scheme for a memory sub-system based on memory reliability
US11823722B2 (en) Determining voltage offsets for memory read operations
US20230410914A1 (en) Programming delay scheme for in a memory sub-system based on memory reliability
US20220310158A1 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
CN118335170A (zh) 使用横向电荷迁移代理自优化校正读取偏移

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant