CN115668380A - 存储器子系统中的编程验证期间的字线缺陷检测 - Google Patents

Abstract

一种存储器装置包含：存储器阵列，其包括多个字线；以及选择性地耦合到所述多个字线的调节器电路，其中所述调节器电路经配置以执行检测例程以对来自所述多个字线中的所选择字线的负载电流进行取样并生成测得输出电压，其中所述测得输出电压相对于所述负载电流进行调制。所述存储器装置进一步包含：耦合到所述调节器电路的比较器电路，其中所述比较器电路经配置以基于所述测得输出电压与参考电压之间的差而生成比较结果；以及耦合到所述比较器电路的本地媒体控制器，其中所述本地媒体控制器经配置以响应于所述比较结果满足阈值条件而标识所述所选择字线上的缺陷的存在。

Description

存储器子系统中的编程验证期间的字线缺陷检测

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及存储器子系统中的编程验证期间的缺陷检测。

背景技术

存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以在存储器装置处存储数据并且从存储器装置检索数据。

附图说明

根据下文给出的具体实施方式和本公开的各个实施例的附图，将更充分地理解本公开。

图1示出了根据本公开的一些实施例的包含存储器子系统的示例计算系统。

图2是示出根据本公开的一些实施例的包含缺陷检测器组件的存储器装置的框图。

图3是示出根据本公开的一些实施例的具有每平面缺陷检测器组件的多平面存储器装置的框图。

图4是根据本公开的一些实施例的用于编程操作期间进行缺陷检测的存储器装置的操作的时序图。

图5是示出根据本公开的一些实施例的用于存储器装置中的缺陷检测的调节器电路的电路图。

图6A-6C是示出根据本公开的一些实施例的用于存储器装置中的缺陷检测的比较器电路的电路图。

图7是根据本公开的一些实施例的存储器子系统中的编程验证期间的缺陷检测的示例方法的流程图。

图8是本公开的实施例可在其中操作的示例计算机系统的框图。

具体实施方式

本公开的各方面涉及存储器子系统中的编程验证期间的缺陷检测。存储器子系统可以为存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供将要存储在存储器子系统处的数据并且可请求将要从存储器子系统检索的数据。

存储器子系统可包含高密度非易失性存储器装置，其中当没有电力供应到存储器装置时需要保留数据。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个存储器裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由物理块集合组成。每一块由页集合组成。每一页由存储器单元(“单元”)的集合组成。单元为存储信息的电子电路。取决于单元类型，单元可以存储二进制信息的一或多个位，并且具有与正存储的位数相关的各种逻辑状态。逻辑状态可以表示为二进制值，例如“0”和“1”，或此类值的组合。

存储器装置可以由布置在二维或三维网格中的位构成。存储器单元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一者的地址。位线和字线的相交点构成存储器单元的地址。下文中，块是指用于存储数据的存储器装置的单元，并且可以包含存储器单元群组、字线群组、字线或个别存储器单元。可将一或多个块分组在一起以形成存储器装置的平面，以便允许在每一平面上进行并发操作。存储器装置可以包含执行两个或更多个存储器平面的并发存储器页存取的电路系统。例如，存储器装置可以包含用于存储器装置的每一平面的相应存取线驱动器电路和电力电路以促进对包含不同页类型的两个或更多个存储器平面的页进行并发存取。

存储器子系统进一步包含存储器子系统控制器，其可与存储器装置通信以执行如在存储器装置处读取数据、写入数据或擦除数据等操作和其它此类操作。下文结合图1更详细地描述存储器子系统控制器。可响应于由主机系统发送到存储器子系统的存取请求(例如，写入命令、读取命令)而执行所述操作，以便将数据存储在存储器子系统的存储器装置上且从存储器子系统的存储器装置读取数据。如由主机请求指定的待读取或写入的数据在下文中被称为“主机数据”。主机请求可以包含主机数据的逻辑地址信息(例如，逻辑块地址(LBA)、命名空间)，其为主机系统与主机数据相关联的位置。逻辑地址信息(例如，LBA、命名空间)可以是主机数据的元数据的部分。元数据与主机数据一起在下文中被称为“有效负载”。所述操作可进一步由存储器子系统起始作为媒体管理操作，所述媒体管理操作可包含对存储于存储器装置上的主机数据执行例如写入操作或读取操作。例如，存储器子系统可将先前写入的主机数据从存储器装置上的位置重写到与写入刷新操作的部分相同的位置或新位置。在另一实例中，媒体管理操作可包含重读存储在存储器装置上的主机数据作为读取刷新操作的部分。

如上文所描述，非易失性存储器装置可包含数个个别块，所述个别块各自具有用于存取所述块的存储器单元的一或多个字线的集合。随时间推移，随着对存储器装置的块重复地执行存储器存取操作，包含编程操作、读取操作和擦除操作，可产生某些缺陷。例如，两个相邻字线之间可产生电短路。例如，当例如编程电压的某一电压施加到这些字线中的一者时，产生电流，至少一部分电流可流过电短路且流到相邻字线上。这一电流部分可被称为“泄漏电流”。此泄漏电流可影响编程到连接到相关联字线的存储器单元或从所述存储器单元读取的逻辑值，从而导致存储器装置上的错误。存储器子系统可采用能够检测并校正某一数目的错误的错误检测/校正引擎。此类检测/校正引擎可使用错误校正码(ECC)来检测和/或校正错误。当检测/校正引擎不能校正正被读取的数据内的错误时，产生ECC故障。这可被称为不可校正的ECC错误(UECC错误)。包含字线与字线短路的某些物理缺陷被视为UECC错误，并且响应于检测到此类错误，存储器子系统可停止使用对应块以使得其将来不用于存储数据。另外，在多平面装置中，一个平面的块中的缺陷还可能影响相邻平面中的块，即使相邻平面不具有此缺陷也如此。除字线与字线短路以外，存储器装置上的其它缺陷也是可能的。

当在编程操作期间将数据写入到存储器装置时发生此UECC错误时，全部或一部分数据可能会不当地存储在存储器装置上。另外，一旦正写入的数据从任何相关联缓冲器移除，数据就可能永久性丢失。某些常规存储器子系统尝试检测存储器装置上的缺陷，但成功率有限。例如，一些系统监测电荷泵的操作，所述电荷泵经配置以在存储器存取操作期间升高或降低施加到存储器装置的字线的电压。当存储器装置上存在字线与字线短路时，由于跨短路流动的泄漏电流，因此电荷泵达到所要电压电平(例如，编程电压)所需的工作量可能更多。系统可检测到这一过度工作情况，并得出存储器装置上存在字线与字线短路的结论。然而，在较低编程电压下，电荷泵通常强到足以轻松地克服不够明显的泄漏电流(即，在短路没有严重到足以导致电荷泵过度工作的情况下)，使得可能无法检测到存储器装置上的缺陷，从而导致正编程的数据可能丢失。此外，在多平面装置中，电荷泵通常由多个平面共享。因此，即使检测到电荷泵的任何过度工作，也无法立即知道导致电荷泵过度工作的具有缺陷的特定平面。因此，系统必须执行单独操作来测试存储器装置的每一单独平面，以标识具有缺陷的特定平面。这导致检测缺陷存在额外延迟和用于执行其它操作的带宽减小。

本公开的各方面通过在存储器子系统中的编程验证操作期间的存储器装置检测中检测存储器阵列中的缺陷来解决以上和其它缺陷。在一个实施例中，存储器子系统在存储器装置上起始编程操作，所述编程操作包含编程阶段和编程验证阶段。在编程阶段期间，将编程电压施加到存储器装置的数据块的所选择字线以将数据编程到对应于所选择字线的存储器单元。随后，在编程验证阶段期间，将验证电压施加到所选择字线以从存储器单元读取数据，以便确认此数据被恰当编程。并且，在编程验证阶段期间，存储器装置上的缺陷检测器可测量来自所选择字线的负载电流，其可指示所选择字线上是否存在缺陷。在一个实施例中，选择性地耦合到存储器阵列的字线的调节器电路执行检测例程以对来自所选择字线的负载电流进行取样并生成测得输出电压。调节器电路的设计可使得测得输出电压相对于负载电流进行调制。在一个实施例中，耦合到调节器电路的比较器电路经配置以基于测得输出电压与参考电压之间的差而生成比较结果。将此比较结果提供到本地媒体控制器，所述本地媒体控制器可响应于比较结果满足阈值条件而标识所选择字线上的缺陷的存在。在一个实施例中，如果存储器阵列中存在字线与字线短路，则流过电短路的泄漏电流可使得来自所选择字线的负载电流改变(例如，减小)，这可引起调节器电路的测得输出电压改变(例如，减小)。因此，如果测得输出电压比参考电压小至少阈值量，则可满足阈值条件，并且本地媒体控制器可标识缺陷的存在。作为响应，本地媒体控制器可采取对应的补救措施，例如停止使用对应块以防止其将来用于存储数据。在其它实施例中，本文中所描述的缺陷检测操作可作为在存储器装置上起始的读取操作的一部分而执行。

这种方法的优点包含但不限于，对存储器装置中缺陷(包含字线与字线短路)的检测的灵敏度得以提高。本文中所描述的调节器电路可检测到指示存在缺陷的小得多的泄漏电流，而之前使用与电荷泵相关联的常规解决方案可能无法检测到所述泄漏电流。另外，通过在编程验证阶段期间实施这些缺陷检测技术，可在编程操作的有效期限内更早地检测到某些缺陷，由此防止UECC错误和相关联的数据丢失。此外，单独缺陷检测器可与多平面存储器装置的每一平面一起使用。在这种布置中，存在缺陷的平面可由对应的缺陷检测器迅速标识出，而无需进行第二次操作来测试每一单独平面。这减少检测缺陷时的延迟，并保留了本地媒体控制器用于对存储器装置执行其它操作的带宽。

图1示出了根据本公开的一些实施例的包含存储器子系统110的示例计算系统100。存储器子系统110可以包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。

存储器子系统110可以为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、载具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，载具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。

计算系统100可以包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出了耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，所述连接可以是间接通信连接或直接通信连接(例如，不具有中间组件)，不管有线还是无线的，包含例如电气、光学、磁性等的连接。

主机系统120可以包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可以包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如以将数据写入存储器子系统110且从存储器子系统110读取数据。

主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤沟道、串行附接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1示出了存储器子系统110作为实例。一般来说，主机系统120可以经由相同通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器装置130、140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于闪存的存储器相比，交叉点非易失性存储器可以执行就地写入操作，其中可以在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。

存储器装置130中的每一者可以包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)每单元可以存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，每单元可以存储多个位。在一些实施例中，存储器装置130中的每一者可以包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或其任何组合。在一些实施例中，特定存储器装置可以包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可以分组为可指代用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可以分组以形成块。

尽管描述了例如非易失性存储器单元的3D交叉点阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)的非易失性存储器组件，但存储器装置130可以基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(或为简单起见，控制器115)可以与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据等操作以及其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器，或其组合。硬件可以包含具有用以执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。

存储器子系统控制器115可以是处理装置，其包含经配置以执行存储于本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所示的实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。

在一些实施例中，本地存储器119可以包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。尽管图1中的示例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，并且可以替代地依赖于(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。

一般来说，存储器子系统控制器115可以从主机系统120接收命令或操作，并且可以将所述命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作和与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、命名空间)和物理地址(例如，物理块地址)之间的地址翻译。存储器子系统控制器115可以进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成命令指令以存取存储器装置130，并且将与存储器装置130相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可以包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可以从存储器子系统控制器115接收地址且对所述地址进行解码以存取存储器装置130。

在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可以在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110是受管理存储器装置，其是具有裸片上的控制逻辑(例如，本地媒体控制器135)的原始存储器装置130和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)。受管理存储器装置的实例是受管理NAND(MNAND)装置。

在一个实施例中，存储器装置130包含缺陷检测器组件150，其可在编程操作的编程验证阶段期间测量来自存储器装置130的存储器阵列的所选择字线的负载电流以便检测所选择字线上是否存在缺陷，例如所选择字线与相邻字线之间的电短路。在一个实施例中，所选择字线是与存储器阵列的正对其执行编程操作的一或多个存储器单元相关联的字线。在一个实施例中，在编程操作的期间将编程电压施加到所选择字线以将数据编程到对应于所选择字线的存储器单元的编程阶段之后，将编程验证电压施加到所选择字线以从存储器单元读取数据，以便确认此数据被恰当地编程。并且，在编程验证阶段期间，缺陷检测器组件150可测量来自所选择字线的负载电流，其可指示所选择字线上是否存在缺陷。在一个实施例中，缺陷检测器组件150包含生成测得输出电压的调节器电路，所述测得输出电压相对于负载电流进行调制。缺陷检测器组件150可进一步将测得输出电压与参考电压进行比较，其中测得输出电压与参考电压之间的差指示所选择字线上是否存在缺陷。在另一实施例中，缺陷检测器组件150可将参考电压与共模电压进行比较以生成第一结果并且将调节器电路的测得输出电压与共模电压进行比较以生成第二结果，其中第一结果与第二结果之间的差指示所选择字线上是否存在缺陷。在又一实施例中，缺陷检测器组件可直接将负载电流与参考值进行比较，而非从负载电流生成测得输出电压，其中负载电流与参考值之间的差指示所选择字线上是否存在缺陷。在其它实施例中，本文中所描述的缺陷检测操作可作为在存储器装置上起始的读取操作的一部分而执行。下文描述关于缺陷检测器组件150的操作的其它细节。

在一些实施例中，存储器子系统控制器115包含缺陷检测器组件150的至少一部分。例如，存储器子系统控制器115可以包含处理器117(例如，处理装置)，其经配置以执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，缺陷检测器组件150是主机系统120、应用程序或操作系统的一部分。在其它实施例中，本地媒体控制器135包含缺陷检测器组件150的至少一部分，且经配置以执行本文中所描述的功能性。在此实施例中，检测器组件150可使用硬件或作为固件实施，存储于存储器装置130上，通过控制逻辑(例如，本地媒体控制器135)执行，以执行与本文中所描述的缺陷检测有关的操作。

图2是示出根据本公开的一些实施例的包含缺陷检测器组件150的存储器装置130的框图。在一个实施例中，存储器装置130包含存储器阵列230、缺陷检测器组件150和本地媒体控制器135。存储器阵列230可包含数个存储器单元层，每个存储器单元层以二维网格布置。每个层可包含列(也被称为位线)，以及行(也被称为字线(WL)232)。每个字线232可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一者的地址。位线和字线232的相交点构成存储器单元的地址。在一个实施例中，存储器阵列230可包含彼此上下竖直堆叠以形成三维存储器阵列的多个层。块是指存储器装置130的用于存储数据的单元，并且可以包含存储器单元群组、字线群组、字线或个别存储器单元。可将一或多个块分组在一起以形成存储器装置130的平面，以便允许在每个平面上进行并发操作。存储器装置130可以包含执行两个或更多个存储器平面的并发存储器页存取的电路系统。例如，存储器装置130可以包含用于存储器装置的每个平面的相应存取线驱动器电路和电力电路，以促进对两个或多个存储器平面的页(包含不同页类型)的并发存取，如下文关于图3更详细地描述。

在一个实施例中，缺陷检测器组件150选择性地耦合到存储器阵列230的字线232中的每一者。存储器装置130可以包含电路系统(例如，开关、多路复用器等)，以启用缺陷检测器组件150来在不同时间对来自存储器阵列230的字线232中的每一者的负载电流进行取样。在一个实施例中，缺陷检测器组件150可在对与所选择字线相关联的一或多个存储器单元执行的编程操作的编程验证阶段期间测量来自存储器阵列230的所选择字线的负载电流。此负载电流可指示所选择字线上是否存在缺陷，例如存储器阵列230的所选择字线与相邻字线之间的电短路。在另一实施例中，缺陷检测器组件150可在对与所选择字线相关联的一或多个存储器单元执行读取操作期间测量来自存储器阵列230的所选择字线的负载电流。

在一个实施例中，缺陷检测器组件150包含调节器电路240和比较器电路250。在一个实施例中，调节器电路240执行校准例程以建立参考电压。参考电压包含当负载电流未施加到调节器电路240时(即，当调节器电路240与存储器阵列230断开连接时)调节器电路240的参考输出电压。在一个实施例中，调节器电路240或比较器电路250中的至少一者包含存储组件(例如，电容器)以存储参考电压直到执行检测例程为止。在一个实施例中，调节器电路240在编程操作的编程阶段之后且在编程验证阶段起始之前执行校准例程。在编程验证阶段期间，调节器电路240执行检测例程以对来自存储器阵列230的所选择字线的负载电流进行取样并生成测得输出电压。在一个实施例中，调节器电路240包含具有输出级(例如，源极随耦器或共同源极)的推挽式驱动器。在一个实施例中，调节器电路240的测得输出电压表示输出级的栅极节点的操作点。调节器电路240的设计可使得测得输出电压相对于负载电流进行调制。因此，随着负载电流改变(例如，减小或增大)，测得输出电压也改变(例如，成比例地减小或增大)。在一个实施例中，调节器电路240将参考电压和测得输出电压提供到比较器电路250。

在一个实施例中，比较器电路250基于测得输出电压与参考电压之间的差而生成比较结果。在一个实施例中，比较器电路250直接将测得输出电压与参考电压进行比较，其中比较结果是测得输出电压与参考电压之间的差。在另一实施例中，比较器电路250将参考电压与共模电压进行比较以生成第一结果并且将调节器电路240的测得输出电压与共模电压进行比较以生成第二结果，其中比较结果基于第一结果与第二结果之间的差。在又一实施例中，比较器电路250可直接从存储器阵列230或从调节器电路240接收测得负载电流，并且可将负载电流与参考值进行比较，其中比较结果是负载电流与参考值之间的差。不管确定方式如何，比较器电路250都可将比较结果提供到本地媒体控制器135或存储器装置130的其它控制逻辑。

在一个实施例中，本地媒体控制器135可响应于比较结果满足阈值条件而标识存储器阵列230的所选择字线上的缺陷的存在，所述本地媒体控制器可使用硬件或作为固件实施、存储于存储器装置130上或通过控制逻辑执行。在一个实施例中，如果存储器阵列230中存在字线与字线短路，则流过电短路的泄漏电流可使得来自所选择字线的负载电流改变(例如，减小)，这可引起调节器电路240的测得输出电压改变(例如，减小)。因此，如果测得输出电压比参考电压小至少阈值量，则可满足阈值条件。因此，在一个实施例中，本地媒体控制器135可将比较结果与阈值进行比较，并且如果比较结果达到或超过阈值，则可标识缺陷的存在。作为响应，本地媒体控制器135可采取对应的补救措施，例如停止使用对应块以防止其将来用于存储数据。

图3是示出根据本公开的一些实施例的具有每平面缺陷检测器组件的多平面存储器装置300的框图。存储器装置300包含分成存储器平面372(0)-372(3)的存储器裸片370，所述存储器平面各自包含相应数目的存储器单元。在一个实施例中，存储器装置300表示上文关于图1和图2所描述的存储器装置130。多平面存储器装置300可以进一步包含本地媒体控制器135，包含用于针对不同的存储器平面372(0)-372(3)并发地执行存储器存取操作的电力控制电路和存取控制电路。存储器单元可以是非易失性存储器单元，例如NAND快闪单元，或可以通常是任何类型的存储器单元。

存储器平面372(0)-372(3)可以各自被分成数据块，其中在存储器存取操作期间可以并发地存取来自存储器平面372(0)-372(3)中的每一者的不同相对数据块。例如，在存储器存取操作期间，可以各自并发地存取存储器平面372(0)的数据块382、存储器平面372(1)的数据块383、存储器平面372(2)的数据块384和存储器平面372(3)的数据块385。

存储器平面372(0)-372(3)中的每一者可以耦合到相应的页缓冲器376(0)-376(3)。每个页缓冲器376(0)-376(3)可以经配置以将数据提供到相应存储器平面372(0)-372(3)或从所述相应存储器平面接收数据。页缓冲器376(0)-376(3)可以由本地媒体控制器135控制。从相应存储器平面372(0)-372(3)接收到的数据可分别锁存在页缓冲器376(0)-376(3)处，且由本地媒体控制器135检索，且经由NVMe接口提供到存储器子系统控制器115。

存储器平面372(0)-372(3)中的每一者可以进一步耦合到相应的存取线驱动器电路374(0)-374(3)，例如存取线驱动器电路。驱动器电路374(0)-374(3)可以经配置以调节相关联的存储器平面372(0)-372(3)的相应块的页以供进行存储器存取操作，例如对数据进行编程(即，写入数据)、读取数据或擦除数据。驱动器电路374(0)-374(3中的每一者可以耦合到与相应存储器平面372(0)-372(3)相关联的相应全局存取线。全局存取线中的每一者可以在与块内的页相关联的存储器存取操作期间选择性地耦合到平面的块内的相应本地存取线。可以基于来自本地媒体控制器135的信号来控制驱动器电路374(0)-374(3)。驱动器电路374(0)-374(3)中的每一者可以包含或耦合到相应电力电路，且可基于由相应电力电路提供的电压而将电压提供到相应存取线。由电力电路提供的电压可以基于从本地媒体控制器135接收到的信号。

本地媒体控制器135可以控制驱动器电路374(0)-374(3)和页缓冲器376(0)-376(3)以并发地执行与(例如，从存储器子系统控制器115接收到的)存储器命令和地址对的组中的每一者相关联的存储器存取操作。例如，本地媒体控制器135可以控制驱动器电路374(0)-374(3)和页缓冲器376(0)-376(3)以执行并发存储器存取操作。本地媒体控制器135可以包含：电力控制电路，其针对并发存储器存取操作而串行配置驱动器电路374(0)-374(3)中的两者或更多者；以及存取控制电路，其经配置以控制页缓冲器376(0)-376(3)中的两者或更多者以感测并锁存来自相应存储器平面372(0)-372(3)的数据，或将数据编程到相应存储器平面372(0)-372(3)以执行并发存储器存取操作。

在操作中，本地媒体控制器135可以经由NVMe总线接收存储器命令和地址对的组，其中每一对并行或串行地到达。在一些实例中，存储器命令和地址对的组可以各自与存储器裸片370的不同相应存储器平面372(0)-372(3)相关联。本地媒体控制器135可以经配置以响应于存储器命令和地址对的组而针对存储器裸片370的不同存储器平面372(0)-372(3)执行并发存储器存取操作(例如，读取操作或编程操作)。例如，对于基于相应页类型(例如，UP、MP、LP、XP、SLC/MLC/TLC/QLC页)的并发存储器存取操作，本地媒体控制器135的电力控制电路可以针对与存储器命令和地址对的组相关联的两个或更多个存储器平面372(0)-372(3)而串行地配置驱动器电路374(0)-374(3)。在已配置存取线驱动器电路374(0)-374(3)之后，本地媒体控制器135的存取控制电路可以并行地控制页缓冲器376(0)-376(3)，以在并发存储器存取操作期间存取与存储器命令和地址对的组相关联的两个或更多个存储器平面372(0)-372(3)中的每一者的相应页，例如检索数据或写入数据。例如，存取控制电路可以并发地(例如，并行地和/或同时)控制页缓冲器376(0)-376(3)以对位线进行充电/放电、感测来自两个或更多个存储器平面372(0)-372(3)的数据和/或锁存所述数据。

基于从本地媒体控制器135接收到的信号，耦合到与存储器命令和地址命令对的组相关联的存储器平面372(0)-372(3)的驱动器电路374(0)-374(3)可以从相关联的存储器平面372(0)-372(3)选择存储器块或存储器单元，用于存储器操作，例如读取、编程和/或擦除操作。驱动器电路374(0)-374(3)可以耦合到与相应存储器平面372(0)-372(3)相关联的不同相应全局存取线。例如，驱动器电路374(0)可以驱动与存储器平面372(0)相关联的第一全局存取线上的第一电压，驱动器电路374(1)可以驱动与存储器平面372(1)相关联的第三全局存取线上的第二电压，驱动器电路374(2)可以驱动与存储器平面372(2)相关联的第七全局存取线上的第三电压等，并且可以驱动其余全局存取线中的每一者上的其它电压。在一些实例中，除了与要存取的存储器平面372(0)-372(3)的页相关联的存取线之外，可以在所有存取线上提供导通电压。本地媒体控制器135、驱动器电路374(0)-374(3)可以允许并行地存取存储器单元的不同相应块内的不同相应页和页缓冲器376(0)-376(3)。例如，可以并发地存取第一存储器平面的第一块的第一页以及第二存储器平面的第二块的第二页，而不管页类型如何。

页缓冲器376(0)-376(3)可以响应于来自本地媒体控制器135和相应存储器平面372(0)-372(3)的信号而在存储器存取操作期间将数据提供到本地媒体控制器135或从所述本地媒体控制器接收数据。本地媒体控制器135可以将接收到的数据提供到存储器子系统控制器115。

应了解，存储器装置300可以包含多于或少于四个存储器平面、驱动器电路和页缓冲器。还应了解，相应全局存取线可以包含8个、16个、32个、64个、128个及其它数目个全局存取线。当不同相应页是不同页类型时，本地媒体控制器135和驱动器电路374(0)-374(3)可以并发地存取不同存储器平面的不同相应块内的不同相应页。

在一个实施例中，存储器装置可以包含用于存储器平面372(0)-372(3)中的每一者的单独缺陷检测器组件150(0)-150(3)。在一个实施例中，每个缺陷检测器组件150(0)-150(3)包含对应的调节器电路240和比较器电路250。在另一实施例中，每个缺陷检测器组件150(0)-150(3)包含对应的调节器电路240，并且存在由每个缺陷检测器组件150(0)-150(3)共享的共同比较器电路250。如上文所描述，每当在存储器平面372(0)-372(3)中的一者上起始编程操作时，驱动器电路374(0)-374(3)中的对应一者就可在编程阶段期间将编程电压施加到所选择字线。随后，在编程验证阶段期间，驱动器电路374(0)-374(3)中的对应一者可将编程验证电压施加到所选择字线。并且，在编程验证阶段期间，缺陷检测器组件150(0)-150(3)中的对应一者可以根据本文中所描述的技术测量来自存储器平面372(0)-372(3)中的对应一者上的所选择字线的负载电流，并且使用测得负载电流来确定对应存储器平面上是否存在缺陷，例如字线与字线短路。由于存储器平面372(0)-372(3)中的每一者包含单独的缺陷检测器组件150(0)-150(3)，因此可立即标识上面存在缺陷的平面，而不需要进行第二操作来测试每一个别存储器平面。

图4是根据本公开的一些实施例的用于编程操作期间进行缺陷检测的存储器装置的操作的时序图400。在对例如存储器装置130的非易失性存储器装置执行的编程操作期间，可能会遇到特定阶段，包含斜升阶段410、编程阶段420、恢复阶段430、校准阶段440、斜降阶段450以及编程验证和缺陷检测阶段460。时序图400示出根据一个实施例的编程操作的各种阶段。在此实施例中，在所示阶段中的每一者中将不同信号施加到存储器装置130中的各种字线。在斜升阶段410期间，将导通电压施加到存储器装置130的字线以便升高相关联沟道的沟道电压。在一个实施例中，将第一导通电压(例如，Vpass0)施加到所选择字线WLn(即，其上正编程对应存储器单元的字线)，并且将第二导通电压(例如，Vpass1)施加到与所选择字线WLn相邻的字线WLn+1和WLn-1。取决于实施例，第一导通电压和第二导通电压可为相同电压或不同电压。在编程阶段420期间，将编程电压(例如，Vpgm)施加到存储器装置130的所选择字线WLn，以便在字线上将表示期望值的某一电荷电平编程到所选择存储器单元。由于在编程阶段420期间施加相对较高的电压，因此恢复阶段430允许装置从高压模式恢复。在一个实施例中，相邻字线WLn+1和WLn-1在编程阶段420和恢复阶段430期间保持处于导通电压(例如，Vpass1)。

在校准阶段440期间，施加到所选择字线WLn的电压信号402保持处于所选择字线在恢复阶段430期间稳定到的电平(例如，Vpass0或某一其它电压电平)。在校准阶段440期间，包含调节器电路240的缺陷检测器组件150与存储器阵列230断开连接，且因此不受WLn上由于施加电压信号402而产生的任何电流的影响。在一个实施例中，调节器电路240在校准阶段440期间执行校准例程以建立参考电压。参考电压包含当负载电流未施加到调节器电路240时(即，当调节器电路240与存储器阵列230断开连接时)调节器电路240的参考输出电压。在一个实施例中，调节器电路240或比较器电路250中的至少一者包含存储组件(例如，电容器)以存储参考电压直到执行检测例程为止。在实施例中，一旦完成校准例程并且已确定和存储参考电压，电压信号402在斜降阶段450期间就可能减小到编程验证电压(例如，Vwlrv)。斜降阶段450可持续(例如，由本地媒体控制器135的计时器/计数器测得的)预定时间量以允许电压信号402稳定到编程验证电压。尽管图4将编程验证电压示出为低于编程电压或导通电压，但编程验证电压可具有任何可能值，具体取决于实施例。因此，斜降阶段450不一定需要转换到比校准阶段440中的经调节电压更低的经调节电压。

在预定时间量期满之后，编程操作可进入编程验证和缺陷检测阶段460。在编程验证和缺陷检测阶段460期间，电压信号402保持处于编程验证电压，并且调节器电路240执行检测例程以对来自存储器阵列230的所选择字线的负载电流进行取样并生成测得输出电压。调节器电路240的设计可使得测得输出电压相对于负载电流进行调制。因此，随着负载电流改变(例如，减小)，测得输出电压也成比例地改变(例如，减小)。在一个实施例中，调节器电路240将参考电压和测得输出电压提供到比较器电路250，所述比较器电路可执行比较以确定参考电压与测得输出电压之间的差。此差可表示为比较结果，所述比较结果可由本地媒体控制器135解释以标识所选择字线WLn上的缺陷的存在。在一个实施例中，在校准阶段440、斜降阶段450以及编程验证和缺陷检测阶段460期间，施加到相邻字线WLn+1和WLn-1的电压信号404保持处于导通电压。

在另一实施例中，本文中所描述的缺陷检测操作可作为在存储器装置上起始的读取操作的一部分而执行。例如，读取操作可包含校准阶段，在所述校准阶段期间，包含调节器电路240的缺陷检测器组件150与存储器阵列230断开连接，且因此不受所选择字线上由于施加读取电压信号而产生的任何电流的影响。在一个实施例中，调节器电路240在校准阶段440期间执行校准例程以建立参考电压。参考电压包含当负载电流未施加到调节器电路240时(即，当调节器电路240与存储器阵列230断开连接时)调节器电路240的参考输出电压。读取操作可进一步包含期间施加到所选择字线的电压达到预定读取电压电平的电压斜变阶段，以及读取和缺陷检测阶段。在读取和缺陷检测阶段期间，调节器电路240执行检测例程以对来自存储器阵列230的所选择字线的由于施加读取电压而生成的负载电流进行取样并生成测得输出电压。在一个实施例中，调节器电路240将参考电压和测得输出电压提供到比较器电路250，所述比较器电路可执行比较以确定参考电压与测得输出电压之间的差。此差可表示为比较结果，所述比较结果可由本地媒体控制器135解释以标识所选择字线上的缺陷的存在。

图5是示出根据本公开的一些实施例的用于存储器装置中的缺陷检测的调节器电路240的电路图。在一个实施例中，调节器电路240可选择性地耦合到存储器装置130的存储器阵列230的字线232中的任一者。在一个实施例中，存储器装置130包含电路系统，例如一个或开关、多路复用器等(未示出)，以启用调节器电路240来在不同时间对来自存储器阵列230的字线232中的任一者的负载电流进行取样。例如，当对与所选择字线(例如，WLn)对应的存储器单元执行编程操作时，调节器电路240可经配置以在编程操作的编程验证阶段期间从所选择字线接收负载电流542。负载电流可由于向所选择字线施加编程验证电压(例如，Vwlrv)而产生，但可能会受由于存储器阵列230中的缺陷而产生的泄漏电流的影响。因此，负载电流542的值可指示所选择字线上是否存在缺陷，例如存储器阵列230的所选择字线(例如，WLn)与相邻字线(例如，WLn+1或WLn-1)之间的电短路。

在一个实施例中，调节器电路240包含由一对有源装置形成的推挽式驱动器，所述一对有源装置交替地向所连接负载(例如，WLn)供应电流或从所连接负载吸收电流。例如，推挽式驱动器可使用互补对晶体管来实施，所述互补对晶体管包含将电流从负载灌入负电源(例如，Vneg)的一个晶体管和从正电源(例如，Vpos)向负载供应电流的另一源极随耦器组件544。在一个实施例中，调节器电路240的测得输出电压(例如，Vpreout 546)表示输出级组件544的栅极节点的操作点。调节器电路240的设计使得Vpreout 546相对于负载电流542进行调制。因此，随着负载电流542改变，Vpreout 546也成比例地改变。当调节器电路240不与负载连接时(即，当负载电流542为零时)，Vpreout 546表示参考电压。当与所选择字线连接时(即，当负载电流542具有某一非零值时)，Vpreout 546表示调节器电路240的测得输出电压。如本文中所描述，可将参考电压和测得输出电压提供到比较器电路250，所述比较器电路可执行比较以确定参考电压与测得输出电压之间的指示所选择字线WLn上的缺陷的存在的差。在其它实施例中，可使用调节器电路240的某一其它设计。

图6A-6C是示出根据本公开的一些实施例的用于存储器装置中的缺陷检测的比较器电路的电路图。图6A-6C所示的比较器电路中的每一者可表示如图2所示的比较器电路250。

在图6A中，比较器电路包含缓冲器602以接收来自调节器电路240的电压Vpreout。如上文所描述，在校准例程期间，Vpreout可表示参考电压。当在缓冲器602中进行缓冲之后，开关604可被启用，从而允许将参考电压存储在存储组件606(例如，电容器)中。接着将来自存储组件606的参考电压提供作为到比较器608的一个输入。到比较器608的另一输入是共模电压VCM，并且比较器608的输出是参考电压与共模电压VCM之间的差。将此第一结果提供到本地媒体控制器135。在检测例程期间，来自调节器电路240的Vpreout可表示调节器电路240的测得输出电压。当在缓冲器602中进行缓冲之后，开关604可被启用，从而允许将测得输出电压存储在存储组件606中。接着通过比较器608将来自存储组件606的测得输出电压与共模电压进行比较。将此第二结果提供到本地媒体控制器135。本地媒体控制器135可使用基于第一结果与第二结果之间的差的比较结果来标识所选择字线WLn上是否存在缺陷。

在图6B中，比较器电路包含缓冲器602以接收来自调节器电路240的电压Vpreout。如上文所描述，在校准例程期间，Vpreout可表示参考电压。当在缓冲器602中进行缓冲之后，开关610可被启用，从而允许将参考电压存储在存储组件606中。接着将来自存储组件606的参考电压提供作为到比较器608的一个输入。在检测例程期间，来自调节器电路240的Vpreout可表示调节器电路240的测得输出电压。当在缓冲器602中进行缓冲后，开关610可被启用，从而允许将测得输出电压(例如，Vmeasured)提供作为到比较器608的第二输入。比较器608的输出是基于参考电压(例如，Vref)与测得输出电压之间的差的比较结果。本地媒体控制器135可使用比较结果来标识所选择字线WLn上是否存在缺陷。

在图6C中，比较器电路直接连接到存储器阵列230并且从所选择字线WLn接收负载电流(例如，I_load)。电流传感器612测量负载电流以确定测得值(例如，I_sense)。将此测得值提供作为到比较器608的一个输入。到比较器608的另一输入是参考值(例如，I_ref)，并且比较器608的输出是基于测得值与参考值之间的差的比较结果。在一个实施例中，参考值表示默认值，例如当施加编程验证电压时来自所选择字线WLn的负载电流的期望值。本地媒体控制器135可使用比较结果来标识所选择字线WLn上是否存在缺陷。

图7是根据本公开的一些实施例的存储器子系统中的编程验证期间的缺陷检测的示例方法的流程图。可通过处理逻辑执行方法700，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，由图1的本地媒体控制器135和缺陷检测器组件150执行方法700。尽管以特定顺序或次序示出，但除非另外规定，否则可以修改过程的次序。因此，所示实施例应仅作为实例理解，并且所示过程可以不同次序执行，且一些过程可以并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中都需要所有过程。其它过程流程也是可能的。

在操作705处，起始编程操作。例如，处理逻辑(例如，本地媒体控制器135)可在存储器装置130上起始编程操作。在一个实施例中，编程操作包含编程阶段和编程验证阶段，以及其它可能的阶段。在某些实施例中，这些阶段中的每一者可在单个编程操作期间在周期中重复多次。在一个实施例中，响应于从存储器子系统控制器115接收到的指示响应于来自主机系统120的请求将数据编程到存储器装置130的命令而起始编程操作，或作为存储器管理操作(例如，垃圾收集)的一部分而起始编程操作。

在操作710处，将编程电压施加到所选择字线WLn。例如，在编程阶段期间，处理逻辑使得字线驱动器将编程电压施加到存储器装置130的所选择字线，以便在字线上将表示期望值的某一电荷电平编程到所选择存储器单元。

在操作715处，将验证电压施加到所选择字线WLn。例如，在编程验证阶段期间，处理逻辑使得字线驱动器将编程验证电压施加到所选择字线以读取存储于所选择存储器单元处的电荷电平，从而确认期望值被恰当编程。

在操作720处，接收比较结果。例如，在编程验证阶段期间，处理逻辑使得调节器电路240对来自所选择字线WLn的负载电流进行取样并生成测得输出电压。在一个实施例中，测得输出电压相对于负载电流进行调制。比较器电路250基于测得输出电压与参考电压之间的差而生成比较结果。在一个实施例中，本地媒体控制器135从比较器电路250接收比较结果。

在操作725处，确定比较结果是否满足阈值条件。例如，处理逻辑可将比较结果与阈值进行比较。阈值可以是为防止错误检测到存储器阵列中的缺陷而设定的某一标称量。在一个实施例中，如果比较结果达到或超过阈值，则本地媒体控制器135可确定满足阈值条件。相反，如果比较结果小于阈值，则本地媒体控制器135可确定不满足阈值条件。如果不满足阈值条件，则未检测到缺陷，且处理逻辑可返回到操作710以继续编程操作。

然而，如果满足阈值条件，则在操作730处，检测到缺陷的存在。例如，处理逻辑可确定所选择WLn上存在例如字线与字线短路等缺陷。在一个实施例中，如果存储器阵列230中存在字线与字线短路，则流过电短路的泄漏电流可使得来自所选择字线的负载电流减小，这可导致调节器电路240的测得输出电压减小。因此，测得输出电压相对于参考电压的比较结果将增大。此增大可使得比较结果超出阈值且因此满足阈值条件，从而指示缺陷的存在。作为响应，本地媒体控制器135可采取对应的补救措施，例如停止使用对应块以防止其将来用于存储数据。

图8示出了计算机系统800的示例机器，所述示例机器内可执行用于使得所述机器执行本文所论述的方法中的任何一或多种方法的指令集。在一些实施例中，计算机系统800可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或者可用于执行控制器的操作(例如，用于执行操作系统以执行对应于图1的本地媒体控制器135的操作)。在替代实施例中，所述机器可以连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可以作为点对点(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器操作。

所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管示出了单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令集(或多个指令集)以执行本文中所论述的任何一或多种方法。

示例计算机系统800包含处理装置802、主存储器804(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器806(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统818，其经由总线830彼此通信。

处理装置802表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置802也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置802经配置以执行指令826，以用于执行本文中所论述的操作和步骤。计算机系统800可以进一步包含通过网络820通信的网络接口装置808。

数据存储系统818可包含机器可读存储媒体824(也被称为计算机可读媒体，例如非暂时性计算机可读媒体)，其上存储有指令826的一或多个集或体现本文中所描述的任何一或多种方法或功能的软件。指令826还可在其由计算机系统800执行期间完全或至少部分地驻存在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。机器可读存储媒体824、数据存储系统818，和/或主存储器804可以对应于图1的存储器子系统110。

在一个实施例中，指令826包含实施对应于图1的本地媒体控制器135的功能性的指令。尽管机器可读存储媒体824在示例实施例中示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储供机器执行的指令集或对所述指令集进行编码以及使机器执行本公开的任何一或多种方法的任何媒体。因此应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。

已根据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给本领域的其他技术人员的方式。算法在这里并且通常被认为是引起期望结果的操作的自洽序列。操作是要求对物理数量进行物理操控的操作。这些量通常但不一定呈能够被存储、组合、比较和以其它方式操控的电信号或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元素、符号、字符、术语、数量等是方便的。

然而，应牢记，所有这些和类似术语应与恰当的物理量相关联，并且仅是应用于这些量的方便标记。本公开可指计算机系统或类似电子计算装置的操控计算机系统的寄存器和存储器内的表示为物理(电子)量的数据并将所述数据变换为计算机系统的存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的动作和过程。

本公开还涉及一种用于执行本文中的操作的设备。可以出于预期目的而专门构造此设备，或所述设备可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或者适于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。

本文中所呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或其可以证明构造用以执行所述方法的更加专用的设备是方便的。将如下文描述中所阐述的那样呈现各种这些系统的结构。另外，没有参考任何特定编程语言来描述本公开。应了解，可以使用各种编程语言来实施如本文所描述的本公开的教示。

本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于存储呈可由机器(例如，计算机)读取的形式的信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。

在前述说明书中，已参考其具体示例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，说明书和附图应被视为说明性的而非限制性的。

Claims (20)

1.一种存储器装置，其包括：

存储器阵列，其包括多个字线；

选择性地耦合到所述多个字线的调节器电路，其中所述调节器电路经配置以执行检测例程以对来自所述多个字线中的所选择字线的负载电流进行取样并生成测得输出电压，其中所述测得输出电压相对于所述负载电流进行调制；

耦合到所述调节器电路的比较器电路，其中所述比较器电路经配置以基于所述测得输出电压与参考电压之间的差而生成比较结果；以及

耦合到所述比较器电路的本地媒体控制器，其中所述本地媒体控制器经配置以响应于所述比较结果满足阈值条件而标识所述所选择字线上的缺陷的存在。

2.根据权利要求1所述的存储器装置，其中所述调节器电路经配置以在与所述所选择字线相关联的编程操作的编程验证阶段期间对所述负载电流进行取样。

3.根据权利要求2所述的存储器装置，其中所述所选择字线上的所述负载电流通过施加到所述所选择字线的编程验证电压生成。

4.根据权利要求1所述的存储器装置，其中所述调节器电路经配置以执行校准例程以建立所述参考电压，其中所述参考电压包括当所述负载电流未施加到所述调节器电路时所述调节器电路的参考输出电压，并且其中所述比较器电路包括存储组件以存储所述参考电压直到执行所述检测例程为止。

5.根据权利要求1所述的存储器装置，其中所述调节器电路包括推挽式驱动器，所述推挽式驱动器包括输出级组件，并且其中所述测得输出电压表示所述输出级组件的栅极节点的操作点。

6.根据权利要求1所述的存储器装置，其中所述比较器电路经配置以将所述调节器电路的所述测得输出电压与所述参考电压进行比较以生成所述比较结果。

7.根据权利要求1所述的存储器装置，其中所述比较器电路经配置以将所述参考电压与共模电压进行比较以生成第一结果，并将所述调节器电路的所述测得输出电压与所述共模电压进行比较以生成第二结果，其中所述比较结果基于所述第一结果与所述第二结果之间的差。

8.根据权利要求1所述的存储器装置，其中所述本地媒体控制器经配置以在所述比较结果指示所述测得输出电压比所述参考电压小至少阈值量时标识所述所选择字线上的缺陷的所述存在。

9.根据权利要求1所述的存储器装置，其中所述所选择字线上的所述缺陷包括所述存储器阵列中的所述多个字线中的所述所选择字线与相邻字线之间的电短路。

10.一种方法，其包括：

在存储器装置上起始编程操作，所述编程操作包括编程阶段和编程验证阶段；

在所述编程阶段期间将编程电压施加到所述存储器装置的数据块的多个字线中的所选择字线，以将数据编程到对应于所述所选择字线的存储器单元；

在所述编程验证阶段期间将验证电压施加到所述所选择字线以从所述存储器单元读取所述数据；以及

在所述编程验证阶段期间测量来自所述所选择字线的负载电流，其中所述负载电流指示所述所选择字线上是否存在缺陷。

11.根据权利要求10所述的方法，其进一步包括：

将所述负载电流与参考值进行比较，其中所述负载电流与所述参考值之间的差指示所述所选择字线上是否存在所述缺陷。

12.根据权利要求10所述的方法，其进一步包括：

基于所述负载电流生成测得电压，其中所述测得电压相对于所述负载电流进行调制；以及

将所述测得电压与参考电压进行比较，其中所述测得电压与所述参考电压之间的差指示所述所选择字线上是否存在所述缺陷。

13.根据权利要求12所述的方法，其中生成所述测得电压包括将所述负载电流施加到所述存储器装置的调节器电路，并且其中所述测得电压包括所述调节器电路的输出。

14.根据权利要求13所述的方法，其中所述参考电压包括当所述负载电流具有默认值时所述调节器电路的所述输出。

15.根据权利要求10所述的方法，其中所述所选择字线上的所述缺陷包括所述数据块的所述多个字线中的所述所选择字线与相邻字线之间的电短路。

16.一种存储器装置，其包括：

存储器阵列，其包括多个字线；

缺陷检测器组件，其以操作方式与所述存储器阵列耦合；以及

处理装置，其以操作方式与所述存储器阵列和所述缺陷检测器组件耦合以执行包括以下各项的操作：

在所述存储器阵列上起始编程操作，所述编程操作包括编程阶段和编程验证阶段；

使得在所述编程阶段期间将编程电压施加到所述多个字线中的所选择字线以将数据编程到对应于所述所选择字线的存储器单元；

使得在所述编程验证阶段期间将验证电压施加到所述所选择字线以从所述存储器单元读取所述数据；以及

基于从所述缺陷检测器组件接收到的比较结果而确定所述所选择字线上是否存在缺陷，其中所述比较结果基于在所述编程验证阶段期间测得的来自所述所选择字线的负载电流。

17.根据权利要求16所述的存储器装置，其中所述缺陷检测器包括：

调节器电路，其选择性地耦合到所述存储器阵列的所述多个字线；以及

比较器电路，其耦合到所述调节器电路并且经配置以生成所述比较结果。

18.根据权利要求17所述的存储器装置，其中所述比较结果基于所述调节器电路的测得输出电压与参考电压之间的差。

19.根据权利要求16所述的存储器装置，其中确定所述所选择字线上是否存在缺陷包括确定所述比较结果是否满足阈值条件。

20.根据权利要求16所述的存储器装置，其中存储器阵列包括多个存储器平面，并且所述存储器装置进一步包括多个缺陷检测器组件，其中所述多个缺陷检测器组件中的每一者对应于所述多个存储器平面中的一者。

Images