CN112988659B - Pcie桥片冗余主板、设计方法以及计算机存储介质 - Google Patents

Pcie桥片冗余主板、设计方法以及计算机存储介质 Download PDF

Info

Publication number
CN112988659B
CN112988659B CN202110496094.6A CN202110496094A CN112988659B CN 112988659 B CN112988659 B CN 112988659B CN 202110496094 A CN202110496094 A CN 202110496094A CN 112988659 B CN112988659 B CN 112988659B
Authority
CN
China
Prior art keywords
pcie
bridge piece
pcie bridge
feiteng processor
digital logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110496094.6A
Other languages
English (en)
Other versions
CN112988659A (zh
Inventor
熊涛
兰球
冯涛
彭国辉
伍嵘
曾庆龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Huazi Information Technology Co ltd
Original Assignee
Hunan Huazi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Huazi Information Technology Co ltd filed Critical Hunan Huazi Information Technology Co ltd
Priority to CN202110496094.6A priority Critical patent/CN112988659B/zh
Publication of CN112988659A publication Critical patent/CN112988659A/zh
Application granted granted Critical
Publication of CN112988659B publication Critical patent/CN112988659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本申请公开了PCIE桥片冗余主板，包括：飞腾处理器、BIOS模块、数字逻辑模块、PCIE链路切换开关、第一PCIE桥片、第二PCIE桥片和PCIE设备，飞腾处理器与BIOS模块进行交互获取通讯信息，对设备进行自检，设计2套PCIE桥片互为冗余，在其中一个PCIE桥片出现故障问题时，通过PCIE链路切换开关立即切换另一个进行运行工作。解决了基于飞腾处理器的单一桥片的主板出现故障不能工作的问题，并防止出现因该故障桥片而引发主板短路或出现烧板等问题，且能快速检索定位故障信号并生成故障记录，方便人员维修，减少维修工作量。本发明公开的PCIE桥片冗余设计方法及计算机存储介质也解决了相应的技术问题。

Description

PCIE桥片冗余主板、设计方法以及计算机存储介质
技术领域
本申请涉及计算机技术领域，特别是涉及PCIE桥片冗余主板、设计方法以及计算机存储介质。
背景技术
随着国家信息安全推进的大背景下，对信息安全问题日益重视，加强信息安全建设尤为重要，在国家政策支持和市场需求共同作用下，国产处理器也大量涌现，例如龙芯处理器、海光处理器、华为海思处理器等。飞腾处理器产品具有谱系全、性能高、生态完善、自主化程度高等特点，但目前现有的基于飞腾处理器的主板产品，大多数还是通过单一桥片的设计方式实现数据通信和业务运行，一旦出现故障将导致主板不能工作。
因此如何解决基于飞腾处理器的单一桥片的主板出现故障不能工作的问题，实现基于飞腾处理器的主板可靠稳定运行，保证可靠数据和业务在遭受意外情况下仍能正常运行是本领域技术人员亟待解决的技术问题。
发明内容
为解决上述技术问题，本发明的目的为提供PCIE桥片冗余主板；本发明还提供PCIE桥片冗余设计方法以及计算机存储介质；
本发明提供的技术方案如下：
PCIE桥片冗余主板，包括：
飞腾处理器、BIOS模块、数字逻辑模块、PCIE链路切换开关、第一PCIE桥片、第二PCIE桥片和PCIE设备，飞腾处理器与BIOS模块和数字逻辑模块连接，PCIE链路切换开关分别与飞腾处理器、第一PCIE桥片、第二PCIE桥片连接，PCIE链路切换开关的SEL选择端口还与数字逻辑模块连接，第一PCIE桥片、第二PCIE桥片分别与PCIE设备连接；
飞腾处理器，用于与BIOS模块进行交互获取通讯信息，并读取BIOS模块PCIE桥片驱动程序；
飞腾处理器，还用于当BIOS模块通过飞腾处理器进行设备自检时，自检判断是否识别到第一PCIE桥片；
飞腾处理器，还用于若识别到第一PCIE桥片并正常通讯，则引导启动PCIE设备；
飞腾处理器，还用于若无法识别到第一PCIE桥片，则飞腾处理器向数字逻辑模块发送故障信号检索指令，收到故障信号检索指令后，数字逻辑模块开始检索第一PCIE桥片的故障信号、读取系统的时序故障日志并反馈至飞腾处理器，飞腾处理器根据故障信号、时序故障日志生成故障记录保存至BIOS模块，并向数字逻辑模块发送切换指令，数字逻辑模块关闭第一PCIE桥片的工作信号，启动第二PCIE桥片，并通过PCIE链路切换开关切换PCIE链路，引导启动PCIE设备。
优选地，飞腾处理器与BIOS模块通过SPI总线连接。
优选地，飞腾处理器与数字逻辑模块通过GPIO端口和/或UART总线和/或LPC总线连接。
优选地，PCIE链路切换开关分别与飞腾处理器、第一PCIE桥片、第二PCIE桥片通过PCIE链路连接。
优选地，第一PCIE桥片、第二PCIE桥片分别与PCIE设备通过PCIE链路连接。
优选地，数字逻辑模块包括CPLD单元和FPGA单元。
优选地，PCIE链路切换开关集成Retimer。
PCIE桥片冗余设计方法，应用于如上任一项的主板中，包括：
飞腾处理器与BIOS模块进行交互获取通讯信息，并读取BIOS模块PCIE桥片驱动程序；
当BIOS模块通过飞腾处理器进行设备自检时，自检判断是否识别到第一PCIE桥片；
若识别到第一PCIE桥片并正常通讯，则引导启动PCIE设备；
若无法识别到第一PCIE桥片，则飞腾处理器向数字逻辑模块发送故障信号检索指令，收到故障信号检索指令后，数字逻辑模块开始检索第一PCIE桥片的故障信号、读取系统的时序故障日志并反馈至飞腾处理器，飞腾处理器根据故障信号、时序故障日志生成故障记录保存至BIOS模块，并向数字逻辑模块发送切换指令，数字逻辑模块关闭第一PCIE桥片的工作信号，启动第二PCIE桥片，并通过PCIE链路切换开关切换PCIE链路，引导启动PCIE设备。
优选地，飞腾处理器与BIOS模块进行交互获取通讯信息，还包括：需要进行TCM密码授权认证。
计算机存储介质，计算机存储介质上存储有计算机程序，计算机程序被处理执行实现如上任一项的PCIE桥片冗余设计方法的步骤。
本发明提供的PCIE桥片冗余主板，包括：飞腾处理器、BIOS模块、数字逻辑模块、PCIE链路切换开关、第一PCIE桥片、第二PCIE桥片和PCIE设备，飞腾处理器通过SPI总线与BIOS模块交互通信，并读取BIOS模块PCIE桥片驱动程序，使得飞腾处理器能识别第一PCIE桥片并能正常通讯，当第一PCIE桥片出现故障失效时，飞腾处理器向数字逻辑模块发送故障信号检索指令，数字逻辑模块开始检索第一PCIE桥片的故障信号、读取系统时序故障日志并反馈至飞腾处理器，飞腾处理器根据故障信号、时序故障日志生成故障记录保存至BIOS模块，并向数字逻辑模块发送切换指令，数字逻辑模块关闭第一PCIE桥片工作信号，启动第二PCIE桥片，并通过切换开关切换PCIE链路，引导启动PCIE设备。设计2套PCIE桥片互为冗余、备份，解决基于飞腾处理器的单一桥片的主板出现故障不能工作的问题，并及时关闭故障源，保护其它正常元器件不被损害，同时能够识别并保存故障信号以及加电时序故障记录，既保证可靠数据和业务在遭受意外情况下仍能正常运行，又减少了出现故障时维修工作量。本发明提供的PCIE桥片冗余设计方法及计算机存储介质也解决了相应的技术问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1 为本发明实施例提供的PCIE桥片冗余主板的结构示意图；
图2 为本发明实施例提供的PCIE桥片冗余主板的另一结构示意图；
图3 为本发明实施例提供的PCIE桥片冗余设计方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上，它可以直接在另一个元件上或者间接设置在另一个元件上；当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”、“若干个”的含义是两个或两个以上，除非另有明确具体的限定。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本申请实施例采用递进的方式撰写。
请参阅图1至图2，本发明实施例提供PCIE桥片冗余主板，包括：飞腾处理器、BIOS模块、数字逻辑模块、PCIE链路切换开关、第一PCIE桥片、第二PCIE桥片和PCIE设备；飞腾处理器与BIOS模块和数字逻辑模块连接；PCIE链路切换开关分别与飞腾处理器、第一PCIE桥片、第二PCIE桥片连接；PCIE链路切换开关的SEL选择端口还与数字逻辑模块连接；第一PCIE桥片、第二PCIE桥片分别与PCIE设备连接。
本发明提供的PCIE桥片冗余主板，飞腾处理器与BIOS（Basic Input OutputSystem，基本输入输出系统）模块进行交互获取通讯信息，对设备进行自检，设计2套PCIE（Peripheral Component Interconnect Express，高速串行计算机扩展总线标准）桥片互为冗余、备份，在其中一个PCIE桥片出现故障问题时，飞腾处理器通过PCIE链路切换开关立即切换另一个PCIE桥片运行工作，解决基于飞腾处理器的单一桥片的主板出现故障不能工作的问题，并及时关闭故障源，保护其它正常元器件不被损害，同时能够识别并保存故障信号以及加电时序故障记录，既保证可靠数据和业务在遭受意外情况下仍能正常运行，又减少了出现故障时维修工作量。优选地，飞腾处理器包括飞腾高性能处理器、飞腾高效能桌面芯片、以及高端嵌入式芯片。
本发明实施例提供的PCIE桥片冗余主板，优选地，飞腾处理器与BIOS模块通过SPI（Serial Peripheral Interface，串行同步通讯协议）总线连接。
本发明实施例提供的PCIE桥片冗余主板，优选地，飞腾处理器与数字逻辑模块通过GPIO端口和/或UART总线和/或LPC总线连接。
本发明实施例提供的PCIE桥片冗余主板，本发明实施例提供的PCIE桥片冗余主板，优选地，PCIE链路切换开关分别与飞腾处理器、第一PCIE桥片、第二PCIE桥片通过PCIE链路连接，第一PCIE桥片、第二PCIE桥片分别与PCIE设备通过PCIE链路连接。其中，PCIE链路包括PCIE X1、PCIE X2、PCIE X4、PCIE X8、PCIE X16等，可根据实际需求进行相关链路选择。而PCIE设备包括板载PCIE功能扩展设备以及PCIE Slot板卡设备。
本发明实施例提供的PCIE桥片冗余主板，优选地，数字逻辑模块包括CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）单元和FPGA（FieldProgrammable Gate Array，现场可编程逻辑门阵列）单元。数字逻辑模块与各路电源、总线、元件的使能、复位等引脚连接，不仅能用于上电时序控制、电平转换，还能用于检索定位上电时序故障、故障源信号以及快速关闭故障源，故障源包括电源故障信号、总线故障信号、元件故障信号等。
本发明实施例提供的PCIE桥片冗余主板，优选地，PCIE链路切换开关集成Retimer功能，增强PCIE讯号质量，矫正PCIE链路PCIE链路切换开关传输上的损失，PCIE链路切换开关还具有PCIE链路故障时指示灯警报功能。
本发明还提供PCIE桥片冗余设计方法，其具有本发明实施例提供的PCIE桥片冗余主板具有的对应效果。请参阅图3，图3为本发明实施例提供的PCIE桥片冗余设计方法的流程示意图。
本发明实施例提供的PCIE桥片冗余设计方法，应用于如上任一实施例所描述的的主板中，可以包括以下步骤：
步骤S301：飞腾处理器与BIOS模块进行交互获取通讯信息，并读取BIOS模块PCIE桥片驱动程序；
步骤S302：当BIOS模块通过飞腾处理器进行设备自检时，自检判断是否识别到第一PCIE桥片；
步骤S303：若识别到第一PCIE桥片并正常通讯，则引导启动PCIE设备；
步骤S304：若无法识别到第一PCIE桥片，则飞腾处理器向数字逻辑模块发送故障信号检索指令，收到故障信号检索指令后，数字逻辑模块开始检索第一PCIE桥片的故障信号、读取系统的时序故障日志并反馈至飞腾处理器，飞腾处理器根据故障信号、时序故障日志生成故障记录保存至BIOS模块，并向数字逻辑模块发送切换指令，数字逻辑模块关闭第一PCIE桥片的工作信号，启动第二PCIE桥片，并通过PCIE链路切换开关切换PCIE链路，引导启动PCIE设备。
本发明实施例提供的PCIE桥片冗余设计方法，在飞腾处理器与BIOS模块进行交互获取通讯信息时，还包括：需要进行TCM（Trusted Cryptography Module，可信密码模块）密码授权认证。TCM密码授权认证提供了密码运算功能，确保了系统的可信性。
计算机存储介质，计算机存储介质上存储有计算机程序，计算机程序被处理执行实现如上任一实施例所描述的PCIE桥片冗余设计方法的步骤。
本发明实施例提供的PCIE桥片冗余设计方法及计算机存储介质中相关部分的说明请参见本发明实施例提供的PCIE桥片冗余主板中对应部分的详细说明，在此不再赘述。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.PCIE桥片冗余主板，所述主板基于飞腾处理器，其特征在于，包括：
飞腾处理器、BIOS模块、数字逻辑模块、PCIE链路切换开关、第一PCIE桥片、第二PCIE桥片和PCIE设备，所述飞腾处理器与所述BIOS模块和所述数字逻辑模块连接，所述PCIE链路切换开关分别与所述飞腾处理器、所述第一PCIE桥片、所述第二PCIE桥片连接，所述PCIE链路切换开关的SEL选择端口还与所述数字逻辑模块的IO端口连接，所述第一PCIE桥片、所述第二PCIE桥片分别与所述PCIE设备连接；
所述飞腾处理器，用于与所述BIOS模块进行交互获取通讯信息，并读取BIOS模块PCIE桥片驱动程序；
所述飞腾处理器，还用于当所述BIOS模块通过所述飞腾处理器进行设备自检时，自检判断是否识别到所述第一PCIE桥片；
所述飞腾处理器，还用于若识别到所述第一PCIE桥片并正常通讯，则引导启动所述PCIE设备；
所述飞腾处理器，还用于若无法识别到所述第一PCIE桥片，则所述飞腾处理器向所述数字逻辑模块发送故障信号检索指令，收到所述故障信号检索指令后，所述数字逻辑模块开始检索所述第一PCIE桥片的故障信号、读取系统的时序故障日志并反馈至所述飞腾处理器，所述飞腾处理器根据所述故障信号、所述时序故障日志生成故障记录保存至所述BIOS模块，并向所述数字逻辑模块发送切换指令，所述数字逻辑模块关闭所述第一PCIE桥片的工作信号，启动所述第二PCIE桥片，并通过所述PCIE链路切换开关切换PCIE链路，引导启动所述PCIE设备。
2.根据权利要求1所述的主板，其特征在于，
所述飞腾处理器与所述BIOS模块通过SPI总线连接。
3.根据权利要求1所述的主板，其特征在于，
所述飞腾处理器与所述数字逻辑模块通过GPIO端口和/或UART总线和/或LPC总线连接。
4.根据权利要求1所述的主板，其特征在于，
所述PCIE链路切换开关分别与所述飞腾处理器、所述第一PCIE桥片、所述第二PCIE桥片通过PCIE链路连接。
5.根据权利要求1所述的主板，其特征在于，
所述第一PCIE桥片、所述第二PCIE桥片分别与所述PCIE设备通过PCIE链路连接。
6.根据权利要求1所述的主板，其特征在于，
所述数字逻辑模块包括CPLD单元和FPGA单元。
7.根据权利要求1所述的主板，其特征在于，
所述PCIE链路切换开关集成Retimer。
8.PCIE桥片冗余设计方法，其特征在于，应用于如权利要求1-7任一项所述的主板中，包括：
所述飞腾处理器与所述BIOS模块进行交互获取通讯信息，并读取BIOS模块PCIE桥片驱动程序；
当所述BIOS模块通过所述飞腾处理器进行设备自检时，自检判断是否识别到所述第一PCIE桥片；
若识别到所述第一PCIE桥片并正常通讯，则引导启动所述PCIE设备；
若无法识别到所述第一PCIE桥片，则所述飞腾处理器向所述数字逻辑模块发送故障信号检索指令，收到所述故障信号检索指令后，所述数字逻辑模块开始检索所述第一PCIE桥片的故障信号、读取系统的时序故障日志并反馈至所述飞腾处理器，所述飞腾处理器根据所述故障信号、所述时序故障日志生成故障记录保存至所述BIOS模块，并向所述数字逻辑模块发送切换指令，所述数字逻辑模块关闭所述第一PCIE桥片的工作信号，启动所述第二PCIE桥片，并通过所述PCIE链路切换开关切换PCIE链路，引导启动所述PCIE设备。
9.根据权利要求8所述的方法，其特征在于，所述飞腾处理器与所述BIOS模块进行交互获取通讯信息，还包括：需要进行TCM密码授权认证。
10.计算机存储介质，其特征在于，所述计算机存储介质上存储有计算机程序，所述计算机程序被处理执行实现如权利要求8至9中任一项所述的PCIE桥片冗余设计方法的步骤。
CN202110496094.6A 2021-05-07 2021-05-07 Pcie桥片冗余主板、设计方法以及计算机存储介质 Active CN112988659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110496094.6A CN112988659B (zh) 2021-05-07 2021-05-07 Pcie桥片冗余主板、设计方法以及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110496094.6A CN112988659B (zh) 2021-05-07 2021-05-07 Pcie桥片冗余主板、设计方法以及计算机存储介质

Publications (2)

Publication Number Publication Date
CN112988659A CN112988659A (zh) 2021-06-18
CN112988659B true CN112988659B (zh) 2021-07-20

Family

ID=76337183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110496094.6A Active CN112988659B (zh) 2021-05-07 2021-05-07 Pcie桥片冗余主板、设计方法以及计算机存储介质

Country Status (1)

Country Link
CN (1) CN112988659B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117591457B (zh) * 2024-01-17 2024-04-19 苏州元脑智能科技有限公司 Pcie扩展盒、服务器、控制数据传输的方法、装置及产品

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214132A (zh) * 2011-05-16 2011-10-12 曙光信息产业股份有限公司 一种调试龙芯cpu和南北桥芯片的方法和装置
CN102521200A (zh) * 2011-12-13 2012-06-27 四川赛狄信息技术有限公司 单Flash嵌入式配置多处理器的系统
CN102768561A (zh) * 2012-05-30 2012-11-07 曙光信息产业股份有限公司 一种双桥片主板冗余的设计方法
CN105607709A (zh) * 2015-07-22 2016-05-25 加弘科技咨询(上海)有限公司 电子装置
CN107889281A (zh) * 2014-08-22 2018-04-06 福建三元达网络技术有限公司 基于lte网络的wlan室外无线接入点实现方法
CN108153686A (zh) * 2018-02-05 2018-06-12 中国铁道科学研究院 多接口cpu模块
US10061731B1 (en) * 2017-05-15 2018-08-28 International Business Machines Corporation Selectable peripheral logic in programmable apparatus
CN210442800U (zh) * 2019-09-11 2020-05-01 北京华电众信技术股份有限公司 端口扩展装置
CN211205019U (zh) * 2019-12-02 2020-08-07 黄山三佳谊华精密机械有限公司 一种双桥翅片结构及双桥翅片加工模具

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214132A (zh) * 2011-05-16 2011-10-12 曙光信息产业股份有限公司 一种调试龙芯cpu和南北桥芯片的方法和装置
CN102521200A (zh) * 2011-12-13 2012-06-27 四川赛狄信息技术有限公司 单Flash嵌入式配置多处理器的系统
CN102768561A (zh) * 2012-05-30 2012-11-07 曙光信息产业股份有限公司 一种双桥片主板冗余的设计方法
CN107889281A (zh) * 2014-08-22 2018-04-06 福建三元达网络技术有限公司 基于lte网络的wlan室外无线接入点实现方法
CN107889279A (zh) * 2014-08-22 2018-04-06 福建三元达网络技术有限公司 基于lte网络的wlan组网覆盖装置
CN105607709A (zh) * 2015-07-22 2016-05-25 加弘科技咨询(上海)有限公司 电子装置
US10061731B1 (en) * 2017-05-15 2018-08-28 International Business Machines Corporation Selectable peripheral logic in programmable apparatus
CN108153686A (zh) * 2018-02-05 2018-06-12 中国铁道科学研究院 多接口cpu模块
CN210442800U (zh) * 2019-09-11 2020-05-01 北京华电众信技术股份有限公司 端口扩展装置
CN211205019U (zh) * 2019-12-02 2020-08-07 黄山三佳谊华精密机械有限公司 一种双桥翅片结构及双桥翅片加工模具

Also Published As

Publication number Publication date
CN112988659A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
US8566644B1 (en) System and method for debugging a target computer using SMBus
US8892944B2 (en) Handling a failed processor of multiprocessor information handling system
EP1204924B1 (en) Diagnostic caged mode for testing redundant system controllers
CN101364212A (zh) 访问存储器单元的方法及装置
CN112988659B (zh) Pcie桥片冗余主板、设计方法以及计算机存储介质
EP4307132A1 (en) Multi-chip interconnection system and method thereof
CN109800032A (zh) Bootrom多核加载方法及装置
CN109656766A (zh) 一种服务器接口复用的方法及装置
CN102043636B (zh) 现场可编程门阵列位文件下载的方法及装置
CN103530215A (zh) 一种内部集成电路主机的自检方法、装置及主机
CN102724013B (zh) 一种光传输设备主控系统主备冗余保护的倒换方法
CN113434442A (zh) 一种交换机及数据访问方法
CN201984469U (zh) 主板bios故障调试卡
CN111124780B (zh) 一种UPI Link降速测试方法、系统、终端及存储介质
KR100605031B1 (ko) Ｕｓｂ 메모리 장치를 이용한 임베디드 시스템의 장애복구 및 업그레이드 방법
CN101526929B (zh) 一种集成设备驱动的系统及其应用方法
CN111475356A (zh) 一种系统开机测试信息显示方法及相关装置
EP3223133A1 (en) Method for setting redundant array of independent disks
CN113608934A (zh) 基于飞腾处理器的双冗余服务器
JP4585249B2 (ja) 情報処理装置
US20080127229A1 (en) Multiple interface standard support for redundant array of independent disks
CN112015579A (zh) 计算机装置与基本输入输出系统的检测方法
CN114461142B (zh) 一种读写Flash数据的方法、系统、装置及介质
CN217883474U (zh) 一种主板及交换机
CN117992311B (zh) 一种服务器及其硬盘监控方法、装置、设备和介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant