CN112967744A - 调整电压摆幅的电路、电路板、调整装置及闪存存储器 - Google Patents

调整电压摆幅的电路、电路板、调整装置及闪存存储器 Download PDF

Info

Publication number
CN112967744A
CN112967744A CN202110537894.8A CN202110537894A CN112967744A CN 112967744 A CN112967744 A CN 112967744A CN 202110537894 A CN202110537894 A CN 202110537894A CN 112967744 A CN112967744 A CN 112967744A
Authority
CN
China
Prior art keywords
voltage
mos transistor
resistor
adjusting
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110537894.8A
Other languages
English (en)
Inventor
马亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Boya Technology Co ltd
Original Assignee
Zhuhai Boya Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Boya Technology Co ltd filed Critical Zhuhai Boya Technology Co ltd
Priority to CN202110537894.8A priority Critical patent/CN112967744A/zh
Publication of CN112967744A publication Critical patent/CN112967744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开一种调整电压摆幅的电路、电路板、调整装置及闪存存储器，其中调整电压摆幅的电路包括电压调整模块和负反馈模块，电压调整模块包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出第二电压的第一电压输出端，第二电压的电压值比第一电压的电压值低；负反馈模块包括与第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据采样信号以及第二电压得到电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端，能够使生成时钟电源电压的电压值小于第一电压，能够有效抑制电荷泵的纹波和过冲。

Description

调整电压摆幅的电路、电路板、调整装置及闪存存储器
技术领域
本发明实施例涉及但不限于半导体领域，尤其涉及一种调整电压摆幅的电路、电路板、调整装置及闪存存储器。
背景技术
闪存存储器中有数电荷，传统的电荷泵纹波较大，启动时会产生过冲现象，而且电源的电压值越高，电荷泵出现的纹波和过冲现象越是显著。
发明内容
本发明实施例的主要目的在于提出一种调整电压摆幅的电路、电路板、调整装置及闪存存储器，该调整电压摆幅的电路具有结构简单、成本低的优点，并能够降低出现电源二次上电时的上电复位失效的问题。
第一方面，本发明实施例提供了一种调整电压摆幅的电路，包括：
电压调整模块，包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出所述第二电压的第一电压输出端，所述第二电压的电压值比所述第一电压的电压值低；
负反馈模块，包括与所述第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据所述采样信号以及所述第二电压得到所述电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端。
可选地，所述第一信号处理单元包括第一运放、第一电阻和第二电阻，所述第一电阻的一端与所述第一运放的负输入端连接，另一端与所述第一运放的第一输出端连接，所述第二电阻的一端与所述第一运放的负输入端连接，另一端接地，所述第一运放的正输入端用于接收基准电压；所述第一信号处理单元还包括第一MOS管，所述第一MOS管设置在所述第一电阻和所述第一运放的第一输出端之间，所述第一MOS管的漏极为第一电压输入端，所述第一MOS管的栅极与所述第一运放的第一输出端连接，所述第一MOS管的源极与所述第一电阻连接，所述第一MOS管的源极为第一电压输出端，第一MOS管的基极接地。
可选地，所述第一电阻的电阻值与第二电阻的电阻值相等。
可选地，所述第一MOS管为ZMOS管。
可选地，所述第一信号处理单元还包括第二MOS管，所述第二MOS管设置在所述第二电阻和地之间，所述第二MOS管的漏极与所述第二电阻连接，所述第二MOS管的源极接地，所述第二MOS管的栅极与所述第一运放的工作电源引脚连接，第一MOS管的基极接地。
可选地，所述第二信号处理单元包括第二运放和第三MOS管，所述第三MOS管的源极与所述第一MOS管的源极连接，所述第三MOS管的栅极与所述第二运放的第二输出端连接，所述第二运放的负输入端用于接收基准电压，所述第二运放的正输入端用于接收电荷泵采样电压，所述第三MOS管的漏极为第二电压输出端，所述第三MOS管的基极与所述第三MOS管的源极连接。
可选地，所述第三MOS管为PMOS管。
第二方面，一种电路板，包括第一方面的所述的调整电压摆幅的电路。
第三方面，本发明实施例还提供了一种调整装置，包括第二方面的电路板。
第四方面，本发明实施例还提供了一种闪存存储器，包括第二方面的电路板，或者第三方面的调整装置。
本发明实施例提出的一种调整电压摆幅的电路、电路板、调整装置及闪存存储器，其中调整电压摆幅的电路包括电压调整模块和负反馈模块，其中，电压调整模块包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出所述第二电压的第一电压输出端，所述第二电压的电压值比所述第一电压的电压值低；负反馈模块包括与所述第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据所述采样信号以及所述第二电压得到所述电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端。通过电压调整模块生成比电源的第一电压的电压值小的第二电压，负反馈模块根据采样信号以及比电源的第一电压的电压值小的第二电压的情况生成时钟电源电压，能够使生成时钟电源电压的电压值小于第一电压，能够有效抑制电荷泵的纹波和过冲。
附图说明
图1是本发明一个实施例提供的一种调整电压摆幅的电路的示意图；
图2是本发明另一个实施例提供的一种调整电压摆幅的电路的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本实施例提供了一种调整电压摆幅的电路、电路板、调整装置及闪存存储器，其中调整电压摆幅的电路包括电压调整模块和负反馈模块，其中，电压调整模块包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出第二电压的第一电压输出端，第二电压的电压值比第一电压值低；负反馈模块包括与第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据采样信号以及第二电压得到电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端。通过电压调整模块生成比电源的第一电压的电压值小的第二电压，负反馈模块根据采样信号以及比电源的第一电压的电压值小的第二电压的情况生成时钟电源电压，能够使生成时钟电源电压的电压值小于第一电压，能够有效抑制电荷泵的纹波和过冲。
下面结合附图，对本发明实施例作进一步阐述。
如图1所示，图1是一个实施例中调整电压摆幅的电路的示意图，调整电压摆幅的电路包括电压调整模块110和负反馈模块120，其中，电压调整模块110包括与电源连接的第一电压输入端VI1、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元111和用于输出第二电压的第一电压输出端VO1，第二电压的电压值比第一电压值低；负反馈模块120包括与第一电压输出端VO1连接的第二电压输入端VI2、用于接收来自电荷泵的采样信号的采样输入端S1、根据采样信号以及第二电压得到电荷泵的时钟电源电压的第二信号处理单元121以及用于输出时钟电源电压的第二电压输出端VO2。通过电压调整模块110生成比电源的第一电压的电压值小的第二电压，负反馈模块120根据采样信号以及比电源的第一电压的电压值小的第二电压的情况生成时钟电源电压，以使电荷泵在工作过程中的时钟电压在0至第二电压的范围中摆动，而不是传统电路中在0至第一电压的范围中摆动，由于用于生成时钟电源电压的第二电压的电压值小于第一电压的电压值，所以能够有效抑制电荷泵的纹波和过冲。
参照图2，可以理解的是，第一信号处理单元可以包括第一运放P1、第一电阻R1和第二电阻R2，第一电阻R1的一端与第一运放P1的负输入端连接，另一端与第一运放P1的第一输出端连接，第二电阻R2的一端与第一运放P1的负输入端连接，另一端接地，第一运放P1的正输入端用于接收基准电压VREF；第一信号处理单元还包括第一MOS管M1，第一MOS管M1设置在第一电阻R1和第一运放P1的第一输出端之间，第一MOS管M1的漏极为第一电压输入端，第一MOS管M1的栅极与第一运放P1的第一输出端连接，第一MOS管M1的源极与第一电阻R1连接，第一MOS管M1的源极为第一电压输出端，第一MOS管M1的基极接地。从连接关系可以看出第一运放P1、第一MOS管M1、第一电阻R1和第二电阻R2可以构成对电源VCC的电压调整电路，在工作时，第一运放P1的负输入端和正输入端处于虚短状态，那么可以得到第一运放P1的第一输出端输出的电压能够对第一MOS管M1进行控制，能够使第一MOS管M1的源极输出第二电压，第二电压的电压值等于基准电压VREF值乘以总电阻值除以第二电阻R2的阻值，其中总电阻值等于第一电阻R1的阻值加上第二电阻R2的阻值，从而可以输出一个比第一电压的电压值小的第二电压，并且由于受到第一MOS管M1的作用，能够进一步使第一信号处理单元所输出的第二电压的电压值基本上不受其他电路的影响，使得第一信号处理单元所输出的第二电压的电压值稳定而且相比于第一电压的电压值小。
需要说明的是，第一电阻R1的电阻值可以与第二电阻R2的电阻值相等，也可以与第二电阻R2的电阻值不相等，本实施例对其不作具体限定，可以根据具体的电路要求进行设置和调整。
需要说明的是，基准电压VREF的电压值根据实际电路元件的情况进行配置，本实施例对其不作具体限定。其中基准电压VREF是指电路中一个与负载、功率供给、温度漂移、时间等无关，能保持始终恒定的电压。基准电压VREF是在测量电压值时，用作参考点的电压值。
需要说明的是，第一MOS管M1可以是ZMOS管，可以是NMOS管，本实施例对其不作具体限定。
可以理解的是，第一信号处理单元可以还包括第二MOS管M2，第二MOS管M2设置在第二电阻R2和地之间，第二MOS管M2的漏极与第二电阻R2连接，第二MOS管M2的源极接地，第二MOS管M2的栅极与第一运放P1的工作电源VCC引脚连接，第一MOS管M1的基极接地。通过对第二MOS管M2和第一运放P1的工作状态进行统一控制，能够使在非工作状态下时，第二MOS管M2截止，第一电阻R1和第二电阻R2没有电流通过，能够降低非工作状态下的电能消耗。
需要说明的是，第二MOS管M2可以是PMOS管，也可以是NMOS管，本实施例对其不作具体限定。
可以理解的是，第二信号处理单元包括第二运放P2和第三MOS管M3，第三MOS管M3的源极与第一MOS管M1的源极连接，第三MOS管M3的栅极与第二运放P2的第二输出端连接，第二运放P2的负输入端用于接收基准电压VREF，第二运放P2的正输入端用于接收电荷泵的采样信号SV，第三MOS管M3的漏极为第二电压输出端，第三MOS管M3的基极与第三MOS管M3的源极连接。通过第二运放P2和第三MOS管M3可以构成负反馈回路，当电荷泵的采样信号SV偏高时，经过第二运放P2所输出的第三电压升高，使得第三MOS管M3的漏极所输出的电荷泵的时钟电源VCC电压下降，那么电荷泵的时钟电源VCC电压的电压值小于电源VCC的第一电压的电压值，能够有效抑制电荷泵的纹波和过冲。
需要说明的是，第三MOS管M3可以PMOS管，也可以是NMOS管，本实施例对其不作具体限定。
本发明还提供的一个实施例中的电路板，该电路板包括调整电压摆幅的电路，调整电压摆幅的电路包括电压调整模块和负反馈模块，其中，电压调整模块包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出第二电压的第一电压输出端，第二电压的电压值比第一电压值低；负反馈模块包括与第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据采样信号以及第二电压得到电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端。通过电压调整模块生成比电源的第一电压的电压值小的第二电压，负反馈模块根据采样信号以及比电源的第一电压的电压值小的第二电压的情况生成时钟电源电压，以使电荷泵在工作过程中的时钟电压在0至第二电压的范围中摆动，而不是传统电路中在0至第一电压的范围中摆动，由于用于生成时钟电源电压的第二电压的电压值小于第一电压的电压值，所以能够有效抑制电荷泵的纹波和过冲。
此外，本发明提供的一个实施例中的调整装置，该调整装置包括上述实施例的电路板，电路板包括调整电压摆幅的电路，调整电压摆幅的电路包括电压调整模块和负反馈模块，其中，电压调整模块包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出第二电压的第一电压输出端，第二电压的电压值比第一电压值低；负反馈模块包括与第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据采样信号以及第二电压得到电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端。通过电压调整模块生成比电源的第一电压的电压值小的第二电压，负反馈模块根据采样信号以及比电源的第一电压的电压值小的第二电压的情况生成时钟电源电压，以使电荷泵在工作过程中的时钟电压在0至第二电压的范围中摆动，而不是传统电路中在0至第一电压的范围中摆动，由于用于生成时钟电源电压的第二电压的电压值小于第一电压的电压值，所以能够有效抑制电荷泵的纹波和过冲。
另外，本发明提供的一个实施例中的闪存存储器，该闪存存储器可以包括上述实施例的调整装置，调整装置包括电路板，电路板包括调整电压摆幅的电路，调整电压摆幅的电路包括电压调整模块和负反馈模块，其中，电压调整模块包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出第二电压的第一电压输出端，第二电压的电压值比第一电压值低；负反馈模块包括与第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据采样信号以及第二电压得到电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端。通过电压调整模块生成比电源的第一电压的电压值小的第二电压，负反馈模块根据采样信号以及比电源的第一电压的电压值小的第二电压的情况生成时钟电源电压，以使电荷泵在工作过程中的时钟电压在0至第二电压的范围中摆动，而不是传统电路中在0至第一电压的范围中摆动，由于用于生成时钟电源电压的第二电压的电压值小于第一电压的电压值，所以能够有效抑制电荷泵的纹波和过冲。
需要说明的是，闪存存储器也可以是包括上述实施例的电路板或者上述实施例的电路，本实施例对其不作具体限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明权利要求所限定的范围内。

Claims (10)

1.调整电压摆幅的电路，其特征在于，包括：
电压调整模块，包括与电源连接的第一电压输入端、用于根据电源的第一电压生成稳定的第二电压的第一信号处理单元和用于输出所述第二电压的第一电压输出端，所述第二电压的电压值比所述第一电压的电压值低；
负反馈模块，包括与所述第一电压输出端连接的第二电压输入端、用于接收来自电荷泵的采样信号的采样输入端、根据所述采样信号以及所述第二电压得到所述电荷泵的时钟电源电压的第二信号处理单元以及用于输出时钟电源电压的第二电压输出端。
2.根据权利要求1所述的调整电压摆幅的电路，其特征在于，所述第一信号处理单元包括第一运放、第一电阻和第二电阻，所述第一电阻的一端与所述第一运放的负输入端连接，另一端与所述第一运放的第一输出端连接，所述第二电阻的一端与所述第一运放的负输入端连接，另一端接地，所述第一运放的正输入端用于接收基准电压；
所述第一信号处理单元还包括第一MOS管，所述第一MOS管设置在所述第一电阻和所述第一运放的第一输出端之间，所述第一MOS管的漏极为第一电压输入端，所述第一MOS管的栅极与所述第一运放的第一输出端连接，所述第一MOS管的源极与所述第一电阻连接，所述第一MOS管的源极为第一电压输出端，所述第一MOS管的基极接地。
3.根据权利要求2所述的调整电压摆幅的电路，其特征在于，所述第一电阻的电阻值与第二电阻的电阻值相等。
4.根据权利要求2所述的调整电压摆幅的电路，其特征在于，所述第一MOS管为ZMOS管。
5.根据权利要求2所述的调整电压摆幅的电路，其特征在于，所述第一信号处理单元还包括第二MOS管，所述第二MOS管设置在所述第二电阻和地之间，所述第二MOS管的漏极与所述第二电阻连接，所述第二MOS管的源极接地，所述第二MOS管的栅极与所述第一运放的工作电源引脚连接，所述第一MOS管的基极接地。
6.根据权利要求2所述的调整电压摆幅的电路，其特征在于，所述第二信号处理单元包括第二运放和第三MOS管，所述第三MOS管的源极与所述第一MOS管的源极连接，所述第三MOS管的栅极与所述第二运放的第二输出端连接，所述第二运放的负输入端用于接收基准电压，所述第二运放的正输入端用于接收电荷泵采样电压，所述第三MOS管的漏极为第二电压输出端，所述第三MOS管的基极与所述第三MOS管的源极连接。
7.根据权利要求6所述的调整电压摆幅的电路，其特征在于，所述第三MOS管为PMOS管。
8.一种电路板，其特征在于，包括权利要求1至7任意一项所述的调整电压摆幅的电路。
9.一种调整装置，其特征在于，包括权利要求8所述的电路板。
10.一种闪存存储器，其特征在于，包括权利要求8所述的电路板，或者包括权利要求9所述的调整装置。
CN202110537894.8A 2021-05-18 2021-05-18 调整电压摆幅的电路、电路板、调整装置及闪存存储器 Pending CN112967744A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110537894.8A CN112967744A (zh) 2021-05-18 2021-05-18 调整电压摆幅的电路、电路板、调整装置及闪存存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110537894.8A CN112967744A (zh) 2021-05-18 2021-05-18 调整电压摆幅的电路、电路板、调整装置及闪存存储器

Publications (1)

Publication Number Publication Date
CN112967744A true CN112967744A (zh) 2021-06-15

Family

ID=76279807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110537894.8A Pending CN112967744A (zh) 2021-05-18 2021-05-18 调整电压摆幅的电路、电路板、调整装置及闪存存储器

Country Status (1)

Country Link
CN (1) CN112967744A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106295073A (zh) * 2016-08-29 2017-01-04 北京中电华大电子设计有限责任公司 一种基于电荷泵的抗电源干扰vr设计方法和电路
JP2017111848A (ja) * 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体集積回路
CN109842290A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种高压分压电路、电荷泵电路及nor flash
CN111292788A (zh) * 2018-12-07 2020-06-16 美光科技公司 具有受控字线斜坡率的存储器装置以及相关联系统及方法
CN112054671A (zh) * 2020-08-27 2020-12-08 珠海博雅科技有限公司 电荷泵稳压器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111848A (ja) * 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体集積回路
CN106295073A (zh) * 2016-08-29 2017-01-04 北京中电华大电子设计有限责任公司 一种基于电荷泵的抗电源干扰vr设计方法和电路
CN109842290A (zh) * 2017-11-24 2019-06-04 北京兆易创新科技股份有限公司 一种高压分压电路、电荷泵电路及nor flash
CN111292788A (zh) * 2018-12-07 2020-06-16 美光科技公司 具有受控字线斜坡率的存储器装置以及相关联系统及方法
CN112054671A (zh) * 2020-08-27 2020-12-08 珠海博雅科技有限公司 电荷泵稳压器

Similar Documents

Publication Publication Date Title
US7208996B2 (en) Charge pump circuit
CN107305400B (zh) 基准电压产生电路以及具有该电路的dcdc转换器
US20050168263A1 (en) Semiconductor device and driving method of semiconductor device
US8351265B2 (en) Power supplies in flash memory devices and systems
US20070211502A1 (en) Voltage step-up circuit and electric appliance therewith
TWI672572B (zh) 電壓調節器
US20160203846A1 (en) Power source for memory circuitry
US6847198B2 (en) Frequency sensing voltage regulator
JPWO2005001938A1 (ja) 半導体集積回路
JP5045294B2 (ja) カスコードカレントミラー回路を有する内部電源回路
US6512698B2 (en) Semiconductor device
CN112667019A (zh) 一种运用于ldo的省电省面积的软启动电路
CN108829174B (zh) 线性稳压器电路
US20100301819A1 (en) High voltage generating apparatus
CN112967744A (zh) 调整电压摆幅的电路、电路板、调整装置及闪存存储器
JP2001216793A (ja) フラッシュメモリ素子のバイアスレベル生成回路
CN112214092B (zh) 一种ssd硬盘电源时序控制电路及方法
CN108776501B (zh) Ldo和por的复用电路
JP2008072113A (ja) 半導体集積回路
US10008923B2 (en) Soft start circuit and power supply device equipped therewith
CN113946176B (zh) 存储器及其电源电压产生电路
US20240364217A1 (en) Low-Power Continuous-Rail Switching Regulator Architecture
CN113448420A (zh) 一种服务器供电电源切换电路和服务器
CN108346440B (zh) 偏压产生电路以及存储器的控制电路
US20210109559A1 (en) Bandgap voltage generating apparatus and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210615

RJ01 Rejection of invention patent application after publication