CN112966391A - 一种基于傅里叶解析扩散角的功率模块热阻抗建模方法 - Google Patents

Abstract

本发明公开了一种基于傅里叶解析扩散角的功率模块热阻抗建模方法，具体包括以下步骤：S1、列写功率模块内各层竖轴热流密度的含待定系数的傅里叶级数表达式；S2、求解待定系数；S3、确定各芯片在功率模块各层的热扩散角；S4、确定各芯片在功率模块各层的自热阻与自热容；S5、求解芯片间在功率模块各层的耦合热阻与耦合热容；S6、构成七阶Cauer热网络，计算各芯片自热阻抗与耦合热阻抗的频域表达式；S7、矩阵求和与拉式反变换，获得不同工况条件下各芯片结温随时间变化的时域表达式。本发明引入傅里叶级数准确描述了横向热扩散效应，基于扩散角建立多芯片的热耦合模型，提高了现阶段热模型的准确性与通用性，特别适合功率半导体芯片温度的在线预测。

Description

一种基于傅里叶解析扩散角的功率模块热阻抗建模方法

技术领域

本发明属于电力电子器件领域，具体涉及一种基于傅里叶解析扩散角的功率模块热阻抗建模方法。

背景技术

功率模块作为新能源汽车动力总成系统中的核心部件，承担电机驱动与电池充放电功能。高功率密度和高电流密度趋势增加了芯片热通量，而横向热扩散效应引起的多芯片热耦合，造成功率模块承受更大的温度波动。因汽车起步加速、变速动载、减速制动等非平稳行驶状态下芯片工况频繁切换，芯片间热耦合更加严重，加剧功率模块局部过热和热应力，威胁变流器安全运行。因此，计及芯片热耦合的功率模块动态热特性建模与分析是提升新能源动力系统可靠性的关键所在。

在动态热特性建模方面，热网络模型法通过将功率模块等效为一维传热路径，使用热阻和热容构成RC热等效电路建立热阻抗方程，具有表达式简洁、计算速度快的显著特点。其中，Foster型热网络由瞬态热阻抗曲线拟合而得，与物理层没有映射关系。Cauer型热网络根据实际物理层建立，模型参数由物理性质和封装结构决定。然而，传统的一维热网络不能反映三维热扩散，无法计及芯片热耦合效应，导致结温被低估，因此有必要对热网络模型进行改进。

近年来，国内外学者引入3D热网络模型实现了不同工况下热扩散耦合的准确描述。3D热网络模型将每个芯片作为热网络中的节点，通过功率交错注入或构造横向热阻的方式建立耦合关系。然而，3D热网络参数提取所需的有限元仿真计算量大，求解时间长。加之3D热网络所具有的RC参数数量庞大，辨识复杂度极高，进一步影响了计算效率。

在功率模块热的快速高效建模研究中，热扩散角的概念被引入用于刻画横向热扩散规律。通过输入封装厚度与材料参数，物理解析有效传热面积，提取热扩散角，从而计算热阻热容。然而，现阶段热扩散角的计算主要基于单层或双层结构特性，仍未面向功率模块的完整复杂结构；并且上述方法均未计及热耦合效应，进而在预测多芯片温度的精准性上存在局限性。

针对热扩散角模型精度不足与尚未计及热耦合的劣势，本发明引入傅里叶级数准确描述热扩散物理过程，通过提取热流密度确定有效传热路径，构建基于傅里叶解析的扩散角模型；在此基础上计及芯片间热耦合效应，计算热路交叠单元，求解芯片间耦合热阻抗；最终形成RC热网络物理模型，反映功率模块动态热特性。本发明所提的方法适用功率模块完整复杂结构，考虑了芯片热耦合效应，有助于提高现阶段热扩散角模型法的准确性与通用性，特别适合功率半导体芯片温度的在线预测。

发明内容

本发明的目的是克服现有技术的不足，提供一种基于傅里叶解析扩散角的功率模块热阻抗建模方法。本发明功率模块热阻抗建模方法具体为获得功率模块各层竖轴热流密度的傅里叶级数表达式，确定各芯片在功率模块各层的热扩散角，并求得各芯片在功率模块各层的自热阻与自热容以及芯片间的耦合热阻与耦合热容，最后得到不同工况条件下各芯片结温随时间变化的时域表达式。具体包括以下步骤：

S1、列写功率模块内各层竖轴热流密度的含待定系数的傅里叶级数表达式；

S2、由材料参数与边界条件，结合功率模块内层间的热扩散函数，递归求解各层竖轴热流密度的傅里叶级数表达式的待定系数；

S3、由尺寸参数与芯片位置坐标，基于各层竖轴热流密度的傅里叶级数表达式，确定各芯片在功率模块各层的热扩散角；

S4、由各芯片在功率模块各层的热扩散角计算有效传热面积，确定各芯片在功率模块各层产生的自热阻与自热容；

S5、计及芯片间热耦合效应，由各芯片在功率模块各层的热扩散角计算热路交叠单元，求解芯片间在功率模块各层形成的耦合热阻与耦合热容；

S6、将S4-S5计算的自热阻抗与耦合热阻抗参数构成七阶Cauer热网络，计算各芯片自热阻抗与耦合热阻抗的频域表达式；

S7、将各芯片自热阻抗与耦合热阻抗的频域表达式进行矩阵求和与拉式反变换，获得不同工况条件下各芯片结温随时间变化的时域表达式。

本发明根据热扩散角取决于热流密度的物理内涵，结合多层封装结构下的傅里叶级数解析热流模型，通过建立计及多芯片热路耦合的扩散角热网络，实现了多芯片动态热过程的准确描述，揭示了热扩散与热耦合效应对芯片温度场形成的规律。

基于上述技术方案，本发明具有以下有益技术效果：

(1)本发明利用傅里叶级数解析多层封装结构之间的热扩散关系，解决了当前热扩散角计算仅基于单层或双层结构而无法面向类似于功率模块这种复杂结构的问题，大大提高了现阶段热扩散角模型法的准确性与通用性。

(2)本发明计及了多芯片之间的热耦合关系，结合多层封装结构下的傅里叶级数解析热流模型，通过建立计及多芯片热路耦合的扩散角热网络，计算芯片间的耦合热阻抗，实现了多芯片动态热过程的准确描述。

(3)通过实验手段进一步验证发现，本发明所提模型得出的测温点温度与采用热成像仪观察的测温点温度误差结果不超过4.0％。

(4)本发明所提方法考虑多芯片热耦合效应，较不计及热耦合模型精度提高了16.72％。

(5)与传统方法相比，本发明所提方法可有效控制节点数量，无需进行大量RC参数辨识，无需离散化，提高计算效率，较基于有限元进行RC参数辨识的方法具有优势。

附图说明

图1为功率模块SEMiX603GB12E4p封装结构图；

图2为多层结构功率器件几何结构与边界条件；

图3为基于热扩散角的一维RC热网络模型；

图4为傅里叶级数法计算的热流密度矢量分布结果(h＝inf)；

图5为所提方法的热流密度结果与有限元的对比(h＝inf)；

图6为两芯片所形成热扩散通路耦合示意图；

图7为两芯片热路相交截面示意图；

图8为芯片1热路中各层结构的自发与耦合热阻抗网络；

图9为所提方法计算的芯片1温度与有限元结果的对比；

图10为基于傅里叶解析热扩散角的多芯片动态热特性计算流程；

图11为温度测量位置示意图；

图12为用于验证热扩散的红外测温实验结果(单芯片300W)；

图13为用于验证热耦合的红外测温实验结果(三芯片450W)；

图14为光纤测温所得的结-壳瞬态热阻抗结果对比(IGBT1)。

具体实施方式

为了更详细地解释本发明，下面将结合附图，以赛米控功率半导体模块SEMiX603GB12E4p为例对本发明做进一步详细说明。

本发明提出一种基于傅里叶解析扩散角的功率模块热阻抗建模方法，具体包括以下步骤：

S1、列写功率模块内各层竖轴热流密度的含待定系数的傅里叶级数表达式；

S2、由材料参数与边界条件，结合功率模块内层间的热扩散函数，递归求解各层竖轴热流密度的傅里叶级数表达式的待定系数；

S3、由尺寸参数与芯片位置坐标，基于各层竖轴热流密度的傅里叶级数表达式，确定各芯片在功率模块各层的热扩散角；

S4、由各芯片在功率模块各层的热扩散角计算有效传热面积，确定各芯片在功率模块各层产生的自热阻与自热容；

S5、计及芯片间热耦合效应，由各芯片在功率模块各层的热扩散角计算热路交叠单元，求解芯片间在功率模块各层形成的耦合热阻与耦合热容；

S6、将S4-S5计算的自热阻抗与耦合热阻抗参数构成七阶Cauer热网络，计算各芯片自热阻抗与耦合热阻抗的频域表达式；

S7、将各芯片自热阻抗与耦合热阻抗的频域表达式进行矩阵求和与拉式反变换，获得不同工况条件下各芯片结温随时间变化的时域表达式。

步骤S1中，赛米控型号为SEMiX603GB12E4p的功率模块的结构如图1所示。该功率模块为单相上下桥臂结构，一个桥臂由三个IGBT芯片并联组成，每个芯片有源区尺寸(长*宽*高)为9.7mm*14.5mm*120μm，由四块分立的金属层覆盖，门极区位于芯片一侧，有源区以外为绝缘终端结构。一个桥臂的DBC(Direct Bond Copper，直接覆铜陶瓷衬底)表面尺寸为48.8mm*47mm，基板底面用于散热，环境/流体温度22℃。损耗功率由开关损耗与导通损耗组成，总和为1500W，施加于三个芯片上。对流换热系数h＝inf(无穷大)描述间接水冷散热时基板底面保持恒温工况，h＝0.00079W/(mm²·K)描述直接强迫风冷散热工况，h＝0.0079W/(mm²·K)描述直接强迫水冷散热工况。材料特性、厚度参数、芯片坐标如表1所示。

如图2所示，确立功率模块的多层封装结构自上至下结构依次为芯片、芯片焊料、上铜层、陶瓷层、下铜层、DBC焊料及基板，以j＝1,2…7表示至上而下各层的序号，k_j、c_j、ρ_j分别为第j层结构材料的热导率、比热、密度参数，t_j为第j层结构的厚度，例如t₇为铜基板结构的厚度。其中上铜层、陶瓷层、下铜层构成DBC层。

表1功率模块尺寸参数、材料参数及芯片位置

根据传热学理论，对于各向同性、有内热源且与周围介质有热交换物体，稳态下满足拉普拉斯导热偏微分方程：三维温度梯度的一阶算子等于0。数学表达式为：

其中，T为功率模块中任一坐标点(x,y,z)的温度。

多层结构功率器件几何结构与边界条件如图2所示。散热器表面与流体发生对流换热时，单位时间内流体介质与散热器的换热量等于散热器内部向其表面传导的热量；DBC上铜层表面在芯片范围内有功率P_chip注入；功率模块四个侧壁均为绝热，x方向与y方向温度梯度为0。上述边界条件可列写数学表达式为：

采用变量分离法，将拉普拉斯导热偏微分方程转化为常微分方程。利用绝热边界条件，可确定第j层结构的z方向热流密度q_z的含待定系数的通用表达式为：

其中，特征值λ_m＝mπ/L_D，特征值δ_n＝nπ/W_D，B_0j、A_1j、A_2j、A_3j均为关于特征值的待定系数，

为描述第j层与第(j+1)层间热扩散关系的函数，ζ分别为λ_m、δ_n、sqrt(λ_m ²+δ_n ²)。可以解出，特征值λ_m＝mπ/L_D，特征值δ_n＝nπ/W_D。

步骤S2中，忽略功率模块层间接触热阻影响，结合功率模块内层间的热扩散函数，两层间热流密度与温度均具有连续性，因此第j层与第(j+1)层间热扩散关系为：

T_j(x,y,t_j)＝T_j+1(x,y,0)

其中，t_j为第j层结构厚度。

结合步骤S1中的竖轴热流密度的含待定系数的傅里叶级数表达式可得，第j层与第(j+1)层间热扩散关系函数

及待定系数A_ij存在如下递归关系：

其中，i＝1,2,3。

递归的具体过程为A_i3依次递归至A_i7，

依次递归至

由此获得各层竖轴热流密度的傅里叶级数表达式的各待定系数。

步骤S3中，z方向的功率模块热扩散特性可用各层热阻抗参数组成的Cauer型RC热网络模型描述，如图3所示。其中A₁、A₂、....、A₇依次表示各层有效导热面积，θ₃、θ₄、....、θ₇依次表示芯片及焊料以下结构的热扩散角，T₁、T₂、....、T₇依次表示自上至下各层的上表面温度；对于芯片与芯片焊料，由于热损耗平均分布在芯片内部，热源面积与几何尺寸一致，热扩散角为0°，有效导热面积等于芯片面积；T_c表示壳温，T_a表示环境温度，T_f表示流体温度，P_chip表示功率芯片产生的热损耗功率，R_conv表示对流换热热阻。第j层的厚度为t_j，其起始有效热传导面A_j-1的长、宽度分别为l_j-1、w_j-1，截止有效热传导面A_j的长、宽度分别为l_j、w_j，第j层热扩散区域由扩散角θ_j界定。

第j层有效热传导面A_j计算公式为：

A_j(z)＝(l_j-1+2ztanθ_j)(w_j-1+2ztanθ_j)

l_j＝l_j-1+2t_jtanθ_j,w_j＝w_j-1+2t_jtanθ_j

l₂＝L_c,w₂＝W_c

其中，t_j为第j层结构的厚度，t₇为铜基板结构的厚度，h为对流换热系数。

同时，功率模块第j层的有效热传导面积A_j(z)可表示为：

其中，P_chip为功率芯片产生的损耗功率，由导通损耗与开关损耗组成；q_z为z轴热流密度标量。

联立后得热扩散角θ_j关于z轴坐标的表达式为：

依据提出的傅里叶解析热流密度和热扩散角的计算流程，对其进行求解。所得功率模块芯片1热通路内温度与热流密度如图4所示。热流密度矢量由中心向边缘辐射，距离芯片越远，热流密度矢量越小，代表发生了横向扩散。在同一xoy平面上，越靠近芯片中心点的热流矢量的z轴分量占比越大。在z轴方向上，越远离芯片平面的热流矢量的z轴分量占比越大。中心垂直线上热流矢量以z轴分量q_z为主，宜用于描述热扩散。等温线与热流密度矢量相垂直，最热点位于芯片中心。由图4三维热流密度矢量提取的各芯片中心垂直线上的z方向热流标量q_z变化曲线如图5所示。随着垂直路径距离增加，热流密度呈下降趋势。DBC上、下铜层和基板三层结构的热流密度下降速率较高，有效传热面积增长速率较快，热扩散程度较高，热扩散角也将较大。傅里叶级数所计算的热流密度结果与有限元仿真结果一致性高，主要误差发生位置标示如图，最大误差位于DBC焊料层与铜基板层界面处，为3.0％，满足求解热扩散角精度需要。

由图5所得热流密度计算的不同散热方式下各芯片热扩散角正切值如表2所示。可见DBC上、下铜层和基板三层结构的热扩散角最大，与图5结论一致。DBC铜层热扩散角高的物理意义也可以表述为：其下一层低热导率的陶瓷或焊料结构起到绝热效果，不利于热量进一步向下传递，导致热流在该层横向扩散效应严重。

表2各芯片各层热扩散角正切值结果

随着对流换热h降低，不同芯片热路间热扩散角差异逐渐增加，最大差异由0.03％(DBC上铜层,h＝inf)增加至9.67％(基板,h＝0.00079W/(mm²·K))。说明芯片位置分布对热扩散，进而对热耦合有一定影响。功率模块非边缘芯片(芯片1)热路中结构热扩散角相较功率模块边缘芯片(芯片3)热路中结构热扩散角普遍偏大，意味着非边缘芯片自发热相较边缘芯片更小，但是耦合发热更严重。基于傅里叶级数的热模型可计及芯片位置热扩散差异的特性，相较传统不考虑芯片坐标的热扩散角模型更具有先进性。

步骤S4中由各芯片在功率模块各层的热扩散角计算有效传热面积，确定各芯片在功率模块各层产生的自热阻与自热容。第j层结构热阻R_thj、热容C_thj、对流换热热阻R_{th_conv}的计算公式为：

其中，k_j、c_j、ρ_j分别为第j层结构材料的热导率、比热、密度参数

步骤S5中，方形芯片在xoy平面形成的等温线形状为圆形。为计算相交面积简便，将芯片有效热传导面积A_j(z)等效为圆形处理。两芯片形成的热流扩散通路发生耦合示意如图6所示。两芯片热路在第j层相交截面如图7所示。图中A、B点为两芯片热扩散角模型形成的有效热传导面积A_j(z)的交点，r₁(z)、r₂(z)分别为A_j(z)的半径，定义∠AO₁O₂、∠AO₂O₁分别为α₁、α₂。

芯片1在第j层热扩散形成的圆台表达式为：

芯片2在第j层热扩散形成的圆台表达式为：

其中，D₁₂为芯片1中心与芯片2中心的距离，r_1,j-1、r_2,j-1分别为芯片1与芯片2的热通路在第j层起始有效热传导面的半径，r_1j、r_2j分别为芯片1与芯片2的热通路在第j层截止有效热传导面的半径。

当r_1j+r_2j>D₁₂时，芯片1与芯片2在第j层形成的热扩散圆台在侧面相交，即z_1j＝z_2j时：

其中，x_cj、z_cj为第j层侧面相交处的x轴、z轴坐标。

可以解出起始相交z坐标为：

当r_1,j-1+r_2,j-1<D₁₂时，z_cj>0，则两圆台从第j层开始相交；当在r_1,j-1+r_2,j-1>D₁₂时，z_cj<0，则说明两圆台至少从第(j-1)层开始相交，此时令z_cj＝0。

第j层热扩散相交部分两圆的半径r₁、r₂分别为：

两圆相交面积A₁₂计算思路为A₁₂＝A_O1AB-A_△O1AB+A_O2AB-A_△O2AB，具体表达式为：

因此，第j层芯片2对芯片1的耦合热阻抗为：

其中，R_{thj_2}为芯片2在第j层的热阻，C_{thj_2}为芯片2在第j层的热容，A_j2(z)为芯片2在第j层z坐标时的有效热传导面积。同理计算第j层芯片1对芯片2的耦合热阻抗。

步骤S6基于傅里叶级数的热流密度计算提取芯片的自热阻抗值，计及多芯片热耦合的扩散角模型用于提取芯片间的耦合热阻抗值，共同构成多芯片功率模块的热网络。将各相关热阻抗参数构成七阶Cauer热网络，求解各芯片自热阻抗与耦合热阻抗的s域表达式，其中芯片1的自热阻抗Z_{s_1}(s)、芯片N的自热阻抗Z_{s_N}(s)、芯片N对芯片1的耦合热阻抗Z_{m_1N}(s)、芯片1对芯片N的耦合热阻抗Z_{m_N1}(s)可表达如下：

其中，Z_{s_1_j}(s)、R_{s_1_j}、C_{s_1_j}分别为芯片1热路下第j层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_1_j+1}(s)为芯片1热路下第j+1层的自发热阻抗频域表达式，Z_{s_1}(s)、R_{s_1_1}、C_{s_1_1}分别为芯片1热路下第1层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_1_2}(s)为芯片1热路下第2层的自发热阻抗频域表达式；Z_{s_N_j}(s)、R_{s_N_j}、C_{s_N_j}分别为芯片N热路下第j层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_N_j+1}(s)为芯片N热路下第j+1层的自发热阻抗频域表达式，Z_{s_N}(s)、R_{s_N_1}、C_{s_N_1}分别为芯片N热路下第1层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_N_2}(s)为芯片N热路下第2层的自发热阻抗频域表达式；Z_{m_1N_j}(s)、R_{m_1N_j}、C_{m_1N_j}分别为芯片N热路对芯片1热路第j层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_1N_j+1}(s)为芯片N热路对芯片1热路第j+1层的耦合热阻抗频域表达式，Z_{m_1N}(s)、R_{m_1N_1}、C_{m_1N_1}分别为芯片N热路对芯片1热路的第1层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_1N_2}(s)为芯片N热路对芯片1热路的第2层的耦合热阻抗频域表达式；Z_{m_N1_j}(s)、R_{m_N1_j}、C_{m_N1_j}分别为芯片1热路对芯片N热路第j层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_N1_j+1}(s)为芯片1热路对芯片N热路第j+1层的耦合热阻抗频域表达式，Z_{m_N1}(s)、R_{m_N1_1}、C_{m_N1_1}分别为芯片1热路对芯片N热路的第1层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_N1_2}(s)为芯片1热路对芯片N热路的第2层的耦合热阻抗频域表达式。

由表2所得各热扩散角计算的芯片1各层结构的自发与耦合热阻抗结果如图8所示，R_{thj_i}、C_{thj_i}分别表示芯片1第j层受芯片i影响的热阻与热容，热阻单位K/W，热容单位J/K。芯片1的自热热阻之和为0.3117K/W，对流换热层热阻占比达45.5％，陶瓷、焊料及基板层热阻之和占比48.5％。由计算结果可知，芯片热路间耦合主要发生在铜基板层，芯片相距越近，耦合热阻越大，耦合热容越小。计算可得芯片1铜基板层的热时间常数为0.1002s，说明芯片2、3的热耦合主要影响芯片1在约0.1s后的动态热特性。

步骤S7通过拉式反变换获得各芯片结温随时间变化的时域表达式。芯片数为N个的功率模块各芯片结温T_j随时间t的时域表达式为：

其中，P_chip1、P_chipN分别为功率芯片1、功率芯片N所产生的热损耗功率，Z_{s_1}(s)、Z_{s_N}(s)分别为功率芯片1、功率芯片N自热阻抗的s域表达式，Z_{m_1N}(s)、Z_{m_N1}(s)分别为芯片N对芯片1、芯片1对芯片N耦合热阻抗的s域表达式，1/s为阶跃响应函数，

为拉式反变换算子，T_a(f)为环境/流体温度。

由图8计算的芯片1温度随时间变化曲线如图9所示。由图可见，不考虑扩散角模型温度远高于考虑扩散角模型温度，说明了考虑横向热扩散效应的必要性。不计及热耦合模型温度低于所提出的计及热耦合模型温度，最大误差达-15.41％，两者温度曲线从约0.1s开始出现分岔，与图8所表述结论一致。所提方法在约0.1s之前时段误差不超过2％，在0.1s之后时段内最大误差为3.21％。说明所提方法计算的温度值结果与有限元仿真结果重合度高，验证了本发明方法的有效性与准确性。

基于傅里叶解析热扩散角的多芯片动态热特性计算流程框图如图10所示。

为进一步验证本发明所述方法的有效性，进行了实验验证。将功率模块SEMiX603GB12E4p安装在散热冷板上，散热冷板内液油通过Julabo PRESTO A80控制稳定，制冷功率最高达1.2kW，冷却液油控制在20℃。采用型号为Fluke Ti450热成像仪对功率模块上表面进行测量，测温误差最高为±2℃，最高可设置每隔3s自动捕获一次图像。采用光纤测温仪Opsens 15S0208和光纤探头OTG-F-10分别测量功率模块芯片结温和壳温，光纤测温仪最小采样周期为1ms，光纤探头响应时间为5ms，测温误差最高为±0.8℃，分辨率为0.05℃。IGBT测温点依次选择T₁、T₂、T₃，壳温测温点选择T_c，如图11所示。

选取IGBT1所在支路验证横向热扩散效应，将IGBT2和IGBT3所在支路上的绑定线剪除。调整电流值使IGBT1功耗为300W。功率电流源开启电流后，热成像仪开启自动捕获，前10s内上桥臂的热成像图谱结果汇总于图12。可见芯片1热量最为集中，功率模块表面形成了明显的等温分界线，呈现由IGBT1中心向边缘辐射的规律，各芯片温度关系为T1＞＞T2>T3。

图12中各芯片测温结果与所提出方法计算结果对比如表3所示。所有测温点的结果误差不超过3.0％，红外测温实验验证了所提方法在描述热扩散问题上的有效性与准确性。

为验证多芯片热耦合效应，对三个芯片IGBT1、IGBT2、IGBT3同时加热，调整电流值使三芯片总功耗为450W。前10s内上桥臂的热成像图谱结果汇总于图13。各芯片温度关系为T2>T3>T1。IGBT2处于中间位置，热耦合影响最为显著，芯片间距D12＝17.04mm>D23＝13.00mm，因此IGBT3受热耦合影响大于IGBT2受热耦合影响，温度亦然。

图13中各芯片测温结果与所提出方法计算结果对比如表4所示。所有测温点的结果误差不超过4.0％，红外测温实验验证了所提方法在描述热耦合问题上的有效性与准确性。

表3实验与模型的热扩散结果对比表(上桥臂IGBT1)

表4实验与模型的热耦合结果对比表(上桥臂三芯片)

在图12和图13工况下由光纤探头测算的IGBT1的瞬态热阻抗变化曲线如图14所示。由图可见，不计及热耦合的单芯片模型热阻抗低于计及热耦合的三芯片模型热阻抗，最高差异达16.72％。由于光纤测温探头最短响应时间为5ms，存在测量带宽限制，导致热阻抗曲线10ms前存在差异。但所提方法在10ms之后时段误差均不超过5.0％，可见所提方法与实验结果一致性高。因此，光纤测温实验进一步验证了本发明所提热模型的有效性与准确性。

为验证本发明所提方法在面向功率模块完整复杂结构的适应性，选取现有不同热扩散角计算方法进行对比，如表5所示。不考虑扩散角模型温度远高于考虑扩散角模型温度，说明了考虑横向热扩散效应的必要性。对于定热扩散角模型，对比表2可知，陶瓷、基板等结构的实际热扩散角与定扩散角差异较大，导致误差达26.71％。对于基于双层结构的热导率解析扩散角模型，由步骤S2中的递归关系公式可知，实际热扩散角由功率模块所有层的热导率共同确定，误差最低仍为14.91％。本发明所提方法基于多层结构与芯片坐标进行解析建模，稳态温升误差仅为1.20％，适用于功率模块完整复杂结构。

表5不同热扩散角模型结果对比

为验证所提出的基于傅里叶解析的热网络模型法的计算效率，与ANSYSWorkbench 18.0软件内置Transient-Thermal模块的计算用时进行对比。软件在同一计算机上运行，CPU型号为Intel Xeon E5-1630 v3，运行内存32GB。温度节点和计算用时对比见表6。有限元仿真建立了近200万网格节点，存在离散耗时，求解花费达4小时；本发明所提方法建立27个关键温度节点，无需进行大量RC参数辨识，无需离散化，计算速度提高了约99％，仅造成误差1.20％。结果表明本发明方法在分析功率模块热耦合时可有效控制节点数量，提高计算效率，较基于有限元进行RC参数辨识的方法具有优势。

表6有限元仿真与本发明所提方法的节点数量、计算用时对比

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于，包括以下步骤：

S1、列写功率模块内各层竖轴热流密度的含待定系数的傅里叶级数表达式；

S2、由材料参数与边界条件，结合功率模块内层间的热扩散函数，递归求解各层竖轴热流密度的傅里叶级数表达式的待定系数；

S3、由尺寸参数与芯片位置坐标，基于各层竖轴热流密度的傅里叶级数表达式，确定各芯片在功率模块各层的热扩散角；

S4、由各芯片在功率模块各层的热扩散角计算有效传热面积，确定各芯片在功率模块各层产生的自热阻与自热容；

S5、计及芯片间热耦合效应，由各芯片在功率模块各层的热扩散角计算热路交叠单元，求解芯片间在功率模块各层形成的耦合热阻与耦合热容；

S6、将S4-S5计算的自热阻抗与耦合热阻抗参数构成七阶Cauer热网络，计算各芯片自热阻抗与耦合热阻抗的频域表达式；

S7、将各芯片自热阻抗与耦合热阻抗的频域表达式进行矩阵求和与拉式反变换，获得不同工况条件下各芯片结温随时间变化的时域表达式。

2.根据权利要求1所述的基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于：所述步骤S1中的列写功率模块内各层竖轴热流密度的含待定系数的傅里叶级数表达式，具体为：确立功率模块的多层封装结构自上至下结构依次为芯片、芯片焊料、DBC上铜层、DBC陶瓷层、DBC下铜层、DBC焊料及基板，对功率模块建立三维直角坐标系，以DBC左下角为坐标系原点，DBC长度方向为x轴正方向，宽度方向为y轴正方向，厚度方向为z轴正方向，DBC长、宽度为L_D、W_D，芯片长、宽度为L_c、W_c，芯片中心O_c位于(X_c,Y_c)坐标；芯片的损耗功率为P_chip，单位为W，基板底面的边界条件为对流散热，流体介质温度为T_f，对流换热系数为h，单位为W/(mm²·℃)，功率器件的四个侧壁及上表面非芯片范围内均为绝热条件；根据传热学理论，对于各向同性、有内热源且与周围介质有热交换物体，稳态下满足拉普拉斯导热偏微分方程：三维温度梯度的一阶算子等于0；数学表达式为：

其中，T为功率模块中任一坐标点(x,y,z)的温度；

散热器表面与流体发生对流换热时，单位时间内流体介质与散热器的换热量等于散热器内部向其表面传导的热量；DBC上铜层表面在芯片范围内有功率P_chip注入；功率模块四个侧壁均为绝热，x方向与y方向温度梯度为0；上述边界条件可列写数学表达式为：

其中，k_j、c_j、ρ_j分别为功率模块至上自下第j层结构材料的热导率、比热、密度参数，t_j为第j层结构的厚度；

采用变量分离法，将拉普拉斯导热偏微分方程转化为常微分方程；利用绝热边界条件，可确定第j层结构的竖轴方向热流密度q_z的含待定系数的通用表达式为：

其中，特征值λ_m＝mπ/L_D，特征值δ_n＝nπ/W_D，B_0j、A_1j、A_2j、A_3j均为关于特征值的待定系数，

为描述第j层与第(j+1)层间热扩散关系的函数，ζ分别为λ_m、δ_n、sqrt(λ_m ²+δ_n ²)。

3.根据权利要求2所述的基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于：所述步骤S2中的递归求解各层竖轴热流密度的傅里叶级数表达式的待定系数，具体为：结合功率模块内层间的热扩散函数，两层间热流密度与温度均具有连续性，因此第j层与第(j+1)层间热扩散关系为：

T_j(x,y,t_j)＝T_j+1(x,y,0)

其中，t_j为第j层结构厚度；

结合步骤S1中的竖轴热流密度的含待定系数的傅里叶级数表达式可得，第j层与第(j+1)层间热扩散关系函数

及待定系数A_ij存在如下递归关系：

其中，i＝1,2,3；

递归的具体过程为A_i3依次递归至A_i7，

依次递归至

由此获得各层竖轴热流密度的傅里叶级数表达式的各待定系数。

4.根据权利要求1所述的基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于：所述步骤S3中的各芯片在功率模块各层的热扩散角，由尺寸参数与芯片位置坐标，基于各层竖轴热流密度的傅里叶级数表达式所得，具体为：

竖轴方向的功率模块热扩散特性用各层热阻抗参数组成的Cauer型RC热网络模型描述；用A₁、A₂、....、A₇依次表示功率模块各层有效导热面积，用θ₃、θ₄、....、θ₇依次表示DBC上铜层、DBC陶瓷层、DBC下铜层、DBC焊料及基板结构的热扩散角；对于芯片与芯片焊料，由于热损耗平均分布在芯片内部，热源面积与几何尺寸一致，热扩散角为0°，有效导热面积等于芯片面积；T₁、T₂、....、T₇依次表示各层结构上表面温度，T_c表示壳温，T_a表示环境温度，T_f表示流体温度，P_chip表示功率芯片产生的热损耗功率，R_conv表示对流换热热阻；第j层的厚度为t_j，其起始有效热传导面A_j-1的长、宽度分别为l_j-1、w_j-1，截止有效热传导面A_j的长、宽度分别为l_j、w_j，第j层热扩散区域由扩散角θ_j界定；

第j层有效热传导面A_j计算公式为：

A_j(z)＝(l_j-1+2ztanθ_j)(w_j-1+2ztanθ_j)

l_j＝l_j-1+2t_jtanθ_j,w_j＝w_j-1+2t_jtanθ_j

l₂＝L_c,w₂＝W_c

其中，t_j为第j层结构的厚度，t₇为铜基板结构的厚度，h为对流换热系数；

同时，功率模块第j层的有效热传导面积A_j(z)可表示为：

其中，P_chip为功率芯片产生的损耗功率，由导通损耗与开关损耗组成；q_z为竖轴热流密度标量；

联立上述两式后可得热扩散角θ_j关于z轴坐标的表达式为：

5.根据权利要求1所述的基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于：所述步骤S4中的各芯片在功率模块各层产生的自热阻与自热容，由各芯片在功率模块各层的热扩散角计算有效传热面积而得，具体为：第j层结构热阻R_thj、热容C_thj、对流换热热阻R_{th_conv}的计算公式为：

其中，k_j、c_j、ρ_j分别为第j层结构材料的热导率、比热、密度参数。

6.根据权利要求1所述的基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于：所述步骤S5中的芯片间在功率模块各层形成的耦合热阻与耦合热容，由各芯片在功率模块各层的热扩散角计算热路交叠单元所得，具体为：

令两芯片中心点分别为O₁、O₂，中心点间距离为D₁₂，热扩散通路自下铜层开始相交，相交面以下部分发生热耦合；假设两芯片热路在第j层相交，令A、B点为两芯片热扩散角模型形成的有效热传导面积A_j(z)的交点，r₁(z)、r₂(z)分别为A_j(z)的半径，定义∠AO₁O₂、∠AO₂O₁分别为α₁、α₂；

芯片1在第j层热扩散形成的圆台表达式为：

芯片2在第j层热扩散形成的圆台表达式为：

其中，D₁₂为芯片1中心与芯片2中心的距离，r_1,j-1、r_2,j-1分别为芯片1与芯片2的热通路在第j层起始有效热传导面的半径，r_1j、r_2j分别为芯片1与芯片2的热通路在第j层截止有效热传导面的半径；

当r_1j+r_2j>D₁₂时，芯片1与芯片2在第j层形成的热扩散圆台在侧面相交，即z_1j＝z_2j时：

其中，x_cj、z_cj为第j层侧面相交处的x轴、z轴坐标；

可以解出起始相交z坐标为：

当r_1,j-1+r_2,j-1<D₁₂时，z_cj>0，则两圆台从第j层开始相交；当在r_1,j-1+r_2,j-1>D₁₂时，z_cj<0，则说明两圆台至少从第(j-1)层开始相交，此时令z_cj＝0；

第j层热扩散相交部分两圆的半径r₁、r₂分别为：

两圆相交面积A₁₂＝A_O1AB-A_△O1AB+A_O2AB-A_△O2AB，具体表达式为：

因此，第j层芯片2对芯片1的耦合热阻抗为：

其中，R_{thj_2}为芯片2在第j层的热阻，C_{thj_2}为芯片2在第j层的热容，A_j2(z)为芯片2在第j层z坐标时的有效热传导面积。同理计算第j层芯片1对芯片2的耦合热阻抗。

7.根据权利要求1中所述的基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于：所述步骤S6中的各芯片自热阻抗与耦合热阻抗的频域表达式，由S4-S5计算的自热阻抗与耦合热阻抗参数构成的七阶Cauer热网络建模而得，具体为：

基于傅里叶级数的热流密度计算被用于提取芯片的自热阻抗值，计及多芯片热耦合的扩散角模型用于提取芯片间的耦合热阻抗值，共同构成多芯片功率模块的热网络；将各相关热阻抗参数构成七阶Cauer热网络，求解各芯片自热阻抗与耦合热阻抗的s域表达式，其中芯片1的自热阻抗Z_{s_1}(s)、芯片N的自热阻抗Z_{s_N}(s)、芯片N对芯片1的耦合热阻抗Z_{m_1N}(s)、芯片1对芯片N的耦合热阻抗Z_{m_N1}(s)可表达如下：

其中，Z_{s_1_j}(s)、R_{s_1_j}、C_{s_1_j}分别为芯片1热路下第j层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_1_j+1}(s)为芯片1热路下第j+1层的自发热阻抗频域表达式，Z_{s_1}(s)、R_{s_1_1}、C_{s_1_1}分别为芯片1热路下第1层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_1_2}(s)为芯片1热路下第2层的自发热阻抗频域表达式；Z_{s_N_j}(s)、R_{s_N_j}、C_{s_N_j}分别为芯片N热路下第j层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_N_j+1}(s)为芯片N热路下第j+1层的自发热阻抗频域表达式，Z_{s_N}(s)、R_{s_N_1}、C_{s_N_1}分别为芯片N热路下第1层的自发热阻抗频域表达式、自发热阻、自发热容，Z_{s_N_2}(s)为芯片N热路下第2层的自发热阻抗频域表达式；Z_{m_1N_j}(s)、R_{m_1N_j}、C_{m_1N_j}分别为芯片N热路对芯片1热路第j层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_1N_j+1}(s)为芯片N热路对芯片1热路第j+1层的耦合热阻抗频域表达式，Z_{m_1N}(s)、R_{m_1N_1}、C_{m_1N_1}分别为芯片N热路对芯片1热路的第1层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_1N_2}(s)为芯片N热路对芯片1热路的第2层的耦合热阻抗频域表达式；Z_{m_N1_j}(s)、R_{m_N1_j}、C_{m_N1_j}分别为芯片1热路对芯片N热路第j层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_N1_j+1}(s)为芯片1热路对芯片N热路第j+1层的耦合热阻抗频域表达式，Z_{m_N1}(s)、R_{m_N1_1}、C_{m_N1_1}分别为芯片1热路对芯片N热路的第1层的耦合热阻抗频域表达式、耦合热阻、耦合热容，Z_{m_N1_2}(s)为芯片1热路对芯片N热路的第2层的耦合热阻抗频域表达式。

8.根据权利要求1中所述的基于傅里叶解析扩散角的功率模块热阻抗建模方法，其特征在于：所述步骤S7的不同工况条件下各芯片结温随时间变化的时域表达式，由各芯片自热阻抗与耦合热阻抗的频域表达式进行矩阵求和与拉式反变换所得，具体为：

芯片数为N个的功率模块各芯片结温T_chip随时间t的时域表达式为：

其中，P_chip1、P_chipN分别为功率芯片1、功率芯片N所产生的热损耗功率，Z_{s_1}(s)、Z_{s_N}(s)分别为功率芯片1、功率芯片N自热阻抗的s域表达式，Z_{m_1N}(s)、Z_{m_N1}(s)分别为芯片N对芯片1、芯片1对芯片N耦合热阻抗的s域表达式，1/s为阶跃响应函数，

为拉式反变换算子，T_a(f)为环境/流体温度。

Images