CN117709282A - 一种功率半导体模块的最小结温布局方法 - Google Patents

一种功率半导体模块的最小结温布局方法 Download PDF

Info

Publication number
CN117709282A
CN117709282A CN202311742144.XA CN202311742144A CN117709282A CN 117709282 A CN117709282 A CN 117709282A CN 202311742144 A CN202311742144 A CN 202311742144A CN 117709282 A CN117709282 A CN 117709282A
Authority
CN
China
Prior art keywords
power semiconductor
thermal resistance
power
semiconductors
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311742144.XA
Other languages
English (en)
Other versions
CN117709282B (zh
Inventor
王来利
孔航
姚乙龙
崔洪昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Tongyue Wideband Gap Semiconductor Research Institute
Xian Jiaotong University
Original Assignee
Shaoxing Tongyue Wideband Gap Semiconductor Research Institute
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Tongyue Wideband Gap Semiconductor Research Institute, Xian Jiaotong University filed Critical Shaoxing Tongyue Wideband Gap Semiconductor Research Institute
Priority to CN202311742144.XA priority Critical patent/CN117709282B/zh
Publication of CN117709282A publication Critical patent/CN117709282A/zh
Application granted granted Critical
Publication of CN117709282B publication Critical patent/CN117709282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/11Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G06F17/13Differential equations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Operations Research (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Architecture (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种功率半导体模块的最小结温布局方法,涉及功率半导体技术领域,包括以下步骤:分别构建两个功率半导体绝对温度的拉普拉斯三维导热偏微分方程;将两个功率半导体的相对温度的偏微分方程展开为傅里叶级数,得到两个功率半导体的相对温度;根据两个功率半导体的相对温度得到两个功率半导体的自热阻和耦合热阻;对第一功率半导体的自热阻和耦合热阻进行求和;求解第一功率半导体的总热阻的偏导数,根据偏导数结果对第一功率半导体和第二功率半导体的位置进行布局。本发明不增加设计的复杂度,仅通过优化功率半导体的位置和功率半导体之间的相对位置,降低功率半导体的工作结温,可以减小连接层承受的应力,增强整体的可靠性。

Description

一种功率半导体模块的最小结温布局方法
技术领域
本发明涉及功率半导体技术领域,特别是涉及一种功率半导体模块的最小结温布局方法。
背景技术
以氮化镓和碳化硅为代表的宽禁带功率半导体相比于硅功率半导体,具有高耐温、高耐压和高电子迁移率的优势,正在逐步取代硅功率半导体。由于相同电压电流等级的宽禁带功率半导体芯片面积比硅功率半导体的面积更小,因此其在工作时会承受更大的热流密度(芯片损耗除以芯片面积),导致芯片工作时的结温升高,热流密度的增加是目前限制宽禁带电力电子变换器工作频率和功率密度提高的主要因素之一,需要先进的散热方式来降低宽禁带功率半导体工作时的结温。
目前研究最多的方法之一是将功率半导体夹在由氮化铝、氮化硅和氧化铝陶瓷基板等高导热材料制成的双面散热结构之间,这大大降低了从功率半导体结到模块外壳的热阻。此外嵌入式微流道、空气射流冷却和集成相变散热器等先进散热方式与传统的冷却方法相比,这些先进的散热方法能够在同一时间范围内带走更多的热量,从而降低功率半导体的结温。它们在宽禁带电力电子的应用中具有广阔的前景。然而上述的散热方式工艺复杂,制作成本高,其可靠性也没有得到验证,并且与现有的封装工艺不兼容,目前难以形成大规模的应用。
发明内容
本发明实施例提供了一种功率半导体模块的最小结温布局方法,解决了先进的散热方式存在的工艺复杂、可靠性低以及的与现有的封装工艺不兼容问题。
本发明提供一种功率半导体模块的最小结温布局方法,所述功率半导体模块包括中心对称设置在金属陶瓷绝缘导电基板上的第一功率半导体和第二功率半导体,该方法包括以下步骤:
建立三维直角坐标系,分别构建两个功率半导体绝对温度的拉普拉斯三维导热偏微分方程;
基于所述偏微分方程,将两个功率半导体的相对温度的偏微分方程展开为傅里叶级数,得到两个功率半导体的相对温度;
根据两个功率半导体的相对温度得到两个功率半导体的自热阻;
根据第二功率半导体的相对温度求解得到第一功率半导体的耦合热阻;
对第一功率半导体的自热阻和耦合热阻进行求和,得到第一功率半导体的总热阻;
求解第一功率半导体的总热阻的偏导数,根据偏导数结果对第一功率半导体和第二功率半导体的位置进行布局。
优选的,所述功率半导体绝对温度的拉普拉斯三维导热偏微分方程如下式所示:
θ=T-Th
式中,T是功率半导体的实际温度,Th是散热器的温度,θ是相对温度,(x,y,z)是功率半导体的中心点的坐标。
优选的,通过下式将两个功率半导体的相对温度的偏微分方程展开为傅里叶级数:
其中,
λm=mπ/a
δn=nπ/b
式中,a为陶瓷基板的长度,b为陶瓷基板的宽度,A0,B0,Am,Bm,An,Bn,Amn,Bmn是傅里叶级数多项式的待定系数,λm为傅里叶展开在x方向上的特征值,δn为傅里叶展开在y方向上的特征值,βmn为交叉耦合傅里叶展开的特征值,m为x方向傅里叶展开特征值求和的索引,n为y方向傅里叶展开特征值求和的索引。
优选的,由功率半导体和金属陶瓷绝缘导电基板的各项尺寸以及热导率信息确定傅里叶级数的系数。
优选的,功率半导体的自热阻等于其相对温度除以自身的损耗,具体如下式所示:
式中,Rths是功率半导体的自热阻,(x1,y1,0)是第一功率半导体中心点的坐标,θ(x1,y1,0)是由第一功率半导体自身功率耗散产生的温升,Q是功率半导体的自身损耗。
优选的,第一功率半导体的耦合热阻如下式所示:
式中,Rthc是功率半导体的耦合热阻,θ′(x1,y1,0)是第二功率半导体在第一功率半导体处产生的温升。
优选的,第一功率半导体的总热阻如下式所示:
Rth1=Rths+Rthc
式中,Rth1是第一功率半导体的总热阻。
优选的,求解第一功率半导体的总热阻的偏导数,根据偏导数结果对第一功率半导体和第二功率半导体的位置进行布局,包括以下步骤:
将第一功率半导体的总热阻对y求偏导数,具体如下所示:
式中,Rth是功率半导体的总热阻,X1为0到a之间的任意常数;
当y1等于b/4或3b/4时,其中,b为金属陶瓷绝缘导电基板的宽
度,上式恒等于0;
其次取y1=b/4或3b/4,再对x求偏导数,具体如下所示:
当x1=a/2时,a为金属陶瓷绝缘导电基板的长度,上式恒等于0;
因此当第一功率半导体的中心点位于(a/2,b/4),第二功率半导体的中心点位于(a/2,3b/4)时,各自的总热阻最小,实现了最小热阻化布局。
优选的,第一功率半导体与第二功率半导体始终关于金属陶瓷绝缘导电基板的中心点中心对称,第一功率半导体与第二功率半导体的总热阻始终相等。
与现有技术相比,本发明的有益效果是:
本发明功率半导体模块包括设置在金属陶瓷绝缘导电基板上表面的第一功率半导体和第二功率半导体,该结构可以与传统制造技术兼容,不需要额外开发新的设备和技术。本发明的最小结温布局方法首先分别构建两个功率半导体绝对温度的拉普拉斯三维导热偏微分方程,并将相对温度的偏微分方程展开为傅里叶级数,然后得到两个功率半导体的总热阻,求解第一功率半导体的总热阻的偏导数,根据偏导数结果对第一功率半导体和第二功率半导体的位置进行布局。本发明不增加设计的复杂度,仅通过优化功率半导体的位置和功率半导体之间的相对位置,可以调整功率半导体的自热阻和功率半导体之间的耦合热阻,使得每个功率半导体的自热阻与耦合热阻之和达到最小,使其工作时结温降低,可以减小功率半导体和连接层承受的应力,增强整体的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的功率半导体模块的整体结构示意图;
图2为本发明的功率半导体模块的俯视结构示意图;
图3为本发明的功率半导体总热阻随其位置变化图;
图4为本发明的一种功率半导体模块的最小结温布局方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种功率半导体模块的最小结温布局方法,基于所建立的傅里叶级数自热阻和耦合热阻来优化功率半导体的位置和功率半导体之间的相对位置,使得功率半导体各自的自热阻和耦合热阻之和达到最小值。参照图4,具体的,包括以下步骤:
第一步:建立三维直角坐标系,分别构建两个功率半导体绝对温度的拉普拉斯三维导热偏微分方程。
参照图1和图2,本发明的功率半导体模块包括设置在金属陶瓷绝缘导电基板106上表面的第一功率半导体100和第二功率半导体101,金属陶瓷绝缘导电基板106可以包含有N层,102是第一层,103是第二层,104是第i层,105是第N层。图1所示的结构可以与传统制造技术兼容,不需要额外开发新的设备和技术。
第一功率半导体100和第二功率半导体101始终关于金属陶瓷绝缘导电基板106上表面的中心点205中心对称。
第一功率半导体100和第二功率半导体101可以是硅基功率半导体,也可以是碳化硅、氮化镓功率半导体。可以封装多种功率半导体,可以是IGBT、MOSFET和二极管等。
以金属陶瓷绝缘导电基板106上表面的一个顶点为坐标原点,图1中左下角的顶点为坐标原点,长度方向为x轴,宽度方向为y轴,竖直方向为z轴建立三维直角坐标系。根据传热学理论,对于各向同性、有内热源且与周围介质有热交换的物体,稳态下满足拉普拉斯方程导热微分方程,因此功率半导体绝对温度的拉普拉斯三维导热偏微分方程表达形式为:
θ=T-Th
式中,T是功率半导体的实际温度,Th是散热器的温度,θ是功率半导体相对散热器的温度,以下简称相对温度,(x,y,z)是功率半导体的中心点的坐标。
将第一功率半导体100和第二功率半导体101代入上式,即可得到对应的绝对温度的拉普拉斯三维导热偏微分方程。
第二步:基于偏微分方程,将两个功率半导体的相对温度的偏微分方程展开为傅里叶级数,得到两个功率半导体的相对温度。
将相对温度的偏微分方程展开为傅里叶级数:
其中,
λm=mπ/a
δn=nπ/b
式中,a为陶瓷基板的长度,b为陶瓷基板的宽度,A0,B0,Am,Bm,An,Bn,Amn,Bmn是傅里叶级数多项式的待定系数,λm为傅里叶展开在x方向上的特征值,δn为傅里叶展开在y方向上的特征值,βmn为交叉耦合傅里叶展开的特征值,m为x方向傅里叶展开特征值求和的索引,n为y方向傅里叶展开特征值求和的索引。
由功率半导体和金属陶瓷绝缘导电基板的各项尺寸,热导率等信息确定傅里叶级数的系数。此过程已经在现有专利中有了详细的描述,本发明不在赘述。
第三步:根据两个功率半导体的相对温度得到两个功率半导体的自热阻。
功率半导体的自身结-壳热阻(以下简称自热阻)等于其相对温度除以自身的损耗,实现功率模块中功率半导体自热阻的描述。率半导体的自热阻如下式所示:
式中,Rths是功率半导体的自热阻,(x1,y1,0)是第一功率半导体100中心点的坐标,θ(x1,y1,0)是由第一功率半导体100自身功率耗散产生的温升。
第四步:根据第二功率半导体101的相对温度求解得到第一功率半导体100的耦合热阻。
当存在两个功率半导体时,单个功率半导体的温度上升除了受到自身功率耗散的影响之外,还受到另一个功率半导体发热的影响,这一现象称为热耦合,本发明用耦合热阻来具体描述这一现象。
第一功率半导体100的耦合热阻如下式所示:
式中,Rthc是功率半导体的耦合热阻,θ′(x1,y1,0)是第二功率半导体101在第一功率半导体100处产生的温升。
第五步:对第一功率半导体100的自热阻和耦合热阻进行求和,得到第一功率半导体100的总热阻。
第二功率半导体101的总热阻与第一功率半导体100的总热阻计算方法相同。
第一功率半导体100的总热阻如下式所示:
Rth1=Rths+Rthc
式中,Rth1是第一功率半导体100的总热阻。
在本发明中,第一功率半导体100和第二功率半导体101始终关于金属陶瓷绝缘导电基板106上表面的中心点205中心对称,因此第二功率半导体101与第一功率半导体100的总热阻始终相等,接下来只针对第一功率半导体100的总热阻进行计算。
第六步:求解第一功率半导体100的总热阻的偏导数,根据偏导数结果对第一功率半导体100和第二功率半导体101的位置进行布局。
将第一功率半导体100的总热阻对y求偏导数,具体如下所示:
当y1等于b/4或3b/4时,上式恒等于0;
其次取y1=b/4或3b/4,再对x求偏导数,具体如下所示:
当x1=a/2时,上式恒等于0。
因此当第一功率半导体100的中心点位于(a/2,b/4),第二功率半导体101的中心点位于(a/2,3b/4)时,各自的总热阻最小,实现了最小热阻化布局。
通过对傅里叶级数的总热阻对x、y求偏导数,使得偏导数恒等于0的坐标点即是功率半导体总热阻最小的坐标点,当两个功率半导体之间的距离201恒等于第一功率半导体100到金属陶瓷绝缘导电基板106边缘的距离200以及第二功率半导体101到金属陶瓷绝缘导电基板106边缘的距离202的两倍时,偏导数恒等于0,此时功率半导体的总热阻最小。
图3是通过傅里叶级数的总热阻求解出功率半导体归一化的热阻随功率半导体位置及相对位置的示意图。当第一功率半导体100的中心点位于302时,两个功率半导体的总热阻达到最小值。
本发明通过优化功率半导体的位置和功率半导体之间的相对位置,可以调整功率半导体的自热阻和功率半导体之间的耦合热阻,使得每个功率半导体的自热阻与耦合热阻之和达到最小,提高整体的热性能,降低功率半导体的工作结温,增强整体的可靠性。优化功率半导体的总热阻,使其工作时结温降低,可以减小功率半导体和连接层承受的应力,增强整体的可靠性。充分发挥宽禁带功率半导体在实际应用中的潜力和价值并填补功率半导体热阻优化的技术空白。
本发明的方法适用于所有含有两颗功率半导体的模块,容易实施,不增加设计的复杂度,不需要额外的成本,且与传统制造技术良好兼容,适合大规模的市场应用。无需额外的工作或复杂的工艺,只需对功率半导体位置进行一些修改,即可减小功率半导体的总热阻以降低功率半导体工作时的结温。该方法能够促进电力电子变换器小型化,特别是要求装置功率密度高,开关频率高领域,能够为相关装置或单位的全电化、小型化以及高密度化提供底层的技术支撑,推动国防技术、新能源汽车、数据中心等相关领域技术的发展。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种功率半导体模块的最小结温布局方法,其特征在于,所述功率半导体模块包括中心对称设置在金属陶瓷绝缘导电基板上的第一功率半导体和第二功率半导体,该方法包括以下步骤:
建立三维直角坐标系,分别构建两个功率半导体绝对温度的拉普拉斯三维导热偏微分方程;
基于所述偏微分方程,将两个功率半导体的相对温度的偏微分方程展开为傅里叶级数,得到两个功率半导体的相对温度;
根据两个功率半导体的相对温度得到两个功率半导体的自热阻;
根据第二功率半导体的相对温度求解得到第一功率半导体的耦合热阻;
对第一功率半导体的自热阻和耦合热阻进行求和,得到第一功率半导体的总热阻;
求解第一功率半导体的总热阻的偏导数,根据偏导数结果对第一功率半导体和第二功率半导体的位置进行布局。
2.如权利要求1所述的一种功率半导体模块的最小结温布局方法,其特征在于,所述功率半导体绝对温度的拉普拉斯三维导热偏微分方程如下式所示:
θ=T-Th
式中,T是功率半导体的实际温度,Th是散热器的温度,θ是相对温度,(x,y,z)是功率半导体的中心点的坐标。
3.如权利要求2所述的一种功率半导体模块的最小结温布局方法,其特征在于,通过下式将两个功率半导体的相对温度的偏微分方程展开为傅里叶级数:
其中,
λm=mπ/a
δn=nπ/b
式中,a为陶瓷基板的长度,b为陶瓷基板的宽度,A0,B0,Am,Bm,An,Bn,Amn,Bmn是傅里叶级数多项式的待定系数,λm为傅里叶展开在x方向上的特征值,δn为傅里叶展开在y方向上的特征值,βmn为交叉耦合傅里叶展开的特征值,m为x方向傅里叶展开特征值求和的索引,n为y方向傅里叶展开特征值求和的索引。
4.如权利要求3所述的一种功率半导体模块的最小结温布局方法,其特征在于,由功率半导体和金属陶瓷绝缘导电基板的各项尺寸以及热导率信息确定傅里叶级数的系数。
5.如权利要求3所述的一种功率半导体模块的最小结温布局方法,其特征在于,功率半导体的自热阻等于其相对温度除以自身的损耗,具体如下式所示:
式中,Rths是功率半导体的自热阻,(x1,y1,0)是第一功率半导体中心点的坐标,θ(x1,y1,0)是由第一功率半导体自身功率耗散产生的温升,Q是功率半导体的自身损耗。
6.如权利要求5所述的一种功率半导体模块的最小结温布局方法,其特征在于,第一功率半导体的耦合热阻如下式所示:
式中,Rthc是功率半导体的耦合热阻,θ′(x1,y1,0)是第二功率半导体在第一功率半导体处产生的温升。
7.如权利要求6所述的一种功率半导体模块的最小结温布局方法,其特征在于,第一功率半导体的总热阻如下式所示:
Rth1=Rths+Rthc
式中,Rth1是第一功率半导体的总热阻。
8.如权利要求7所述的一种功率半导体模块的最小结温布局方法,其特征在于,求解第一功率半导体的总热阻的偏导数,根据偏导数结果对第一功率半导体和第二功率半导体的位置进行布局,包括以下步骤:
将第一功率半导体的总热阻对y求偏导数,具体如下所示:
式中,Rth是功率半导体的总热阻,X1为0到a之间的任意常数;
当y1等于b/4或3b/4时,其中,b为金属陶瓷绝缘导电基板的宽度,上式恒等于0;
其次取y1=b/4或3b/4,再对x求偏导数,具体如下所示:
当x1=a/2时,a为金属陶瓷绝缘导电基板的长度,上式恒等于0;
因此当第一功率半导体的中心点位于(a/2,b/4),第二功率半导体的中心点位于(a/2,3b/4)时,各自的总热阻最小,实现了最小热阻化布局。
9.如权利要求1所述的一种功率半导体模块的最小结温布局方法,其特征在于,第一功率半导体与第二功率半导体始终关于金属陶瓷绝缘导电基板的中心点中心对称,第一功率半导体与第二功率半导体的总热阻始终相等。
CN202311742144.XA 2023-12-18 2023-12-18 一种功率半导体模块的最小结温布局方法 Active CN117709282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311742144.XA CN117709282B (zh) 2023-12-18 2023-12-18 一种功率半导体模块的最小结温布局方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311742144.XA CN117709282B (zh) 2023-12-18 2023-12-18 一种功率半导体模块的最小结温布局方法

Publications (2)

Publication Number Publication Date
CN117709282A true CN117709282A (zh) 2024-03-15
CN117709282B CN117709282B (zh) 2024-08-09

Family

ID=90144004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311742144.XA Active CN117709282B (zh) 2023-12-18 2023-12-18 一种功率半导体模块的最小结温布局方法

Country Status (1)

Country Link
CN (1) CN117709282B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010440A (ja) * 2015-06-25 2017-01-12 ローム株式会社 半導体集積回路の配置方法及び半導体集積回路
US20200240850A1 (en) * 2019-01-24 2020-07-30 Wuhan University Method for estimating junction temperature on-line on igbt power module
CN112699588A (zh) * 2021-01-08 2021-04-23 浙江大学 一种功率半导体芯片元胞的热电耦合建模方法
CN112966391A (zh) * 2021-03-24 2021-06-15 浙江大学 一种基于傅里叶解析扩散角的功率模块热阻抗建模方法
CN113032984A (zh) * 2021-03-10 2021-06-25 浙江大学 一种基于傅里叶级数的功率模块热建模方法
CN115828809A (zh) * 2022-12-02 2023-03-21 西安交通大学 一种基于扩散热阻的双面散热平面互联模块热建模方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010440A (ja) * 2015-06-25 2017-01-12 ローム株式会社 半導体集積回路の配置方法及び半導体集積回路
US20200240850A1 (en) * 2019-01-24 2020-07-30 Wuhan University Method for estimating junction temperature on-line on igbt power module
CN112699588A (zh) * 2021-01-08 2021-04-23 浙江大学 一种功率半导体芯片元胞的热电耦合建模方法
CN113032984A (zh) * 2021-03-10 2021-06-25 浙江大学 一种基于傅里叶级数的功率模块热建模方法
CN112966391A (zh) * 2021-03-24 2021-06-15 浙江大学 一种基于傅里叶解析扩散角的功率模块热阻抗建模方法
CN115828809A (zh) * 2022-12-02 2023-03-21 西安交通大学 一种基于扩散热阻的双面散热平面互联模块热建模方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KONG H 等: "Understanding the Thermal Characteristics of SiC Power MOSFET Device for Power Modules Design", 《2023 IEEE 14TH INTERNATIONAL SYMPOSIUM ON POWER ELECTRONICS FOR DISTRIBUTED GENERATION SYSTEMS (PEDG)》, 31 May 2023 (2023-05-31), pages 1088 - 1095 *
MA K 等: "Frequency-domain thermal modeling and characterization of power semiconductor devices", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》, 31 October 2015 (2015-10-31), pages 7183 - 7193 *
陈宇 等: "基于傅里叶级数解析热扩散角的功率模块热阻抗物理模型", 《中国电机工程学报》, 20 January 2022 (2022-01-20), pages 715 - 725 *

Also Published As

Publication number Publication date
CN117709282B (zh) 2024-08-09

Similar Documents

Publication Publication Date Title
CN1333627C (zh) 包含冷却基片的电子模块及相关方法
Colgan et al. High performance and subambient silicon microchannel cooling
Bar-Cohen et al. Thermal management of high heat flux nanoelectronic chips
US8847382B2 (en) Thermoelectric cooler system, method and device
US8441092B2 (en) Thermoelectric cooler system, method and device
Ning et al. Power module and cooling system thermal performance evaluation for HEV application
Yang et al. Embedded microfluidic cooling with compact double H type manifold microchannels for large-area high-power chips
CN112699588A (zh) 一种功率半导体芯片元胞的热电耦合建模方法
CN114492039B (zh) 一种基于热阻抗模型的igbt结温估计方法
Wang et al. Improvement of thermal environment by thermoelectric coolers and numerical optimization of thermal performance
CN113032984B (zh) 一种基于傅里叶级数的功率模块热建模方法
Boteler et al. Thermal conductivity of power semiconductors—When does it matter?
Song et al. Case-embedded cooling for high heat flux microwave multi-chip array
US11428478B2 (en) Fin geometries for manifold microchannel heat sinks
CN117709282B (zh) 一种功率半导体模块的最小结温布局方法
Vladimirova et al. Drift region integrated microchannels for direct cooling of power electronic devices: Advantages and limitations
Yang et al. The study on thermal coupling effect for SiC power module design guidelines
US20230317553A1 (en) Transistor-scale thermoelectric devices for refrigeration of integrated circuits
Yang et al. Immersion oil cooling method of discrete SiC power device in electric vehicle
CN108417545B (zh) 一种功率器件及其制备方法
Solbrekken et al. Use of superlattice thermionic emission for" hot spot" reduction in a convectively-cooled chip
Ma et al. Embedded Microfluidic Cooling in Aluminum Nitride HTCC Substrate for High-Power Radio Frequency Chip Array
CN110516382A (zh) 一种基于硅直通孔的三维集成系统热解析方法
Pyun et al. Analysis of perforated pin design use in automotive SiC power module heatsink
Boteler et al. Parametric and sensitivity analysis of power module design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant