CN112953561B - 基于极化码的空间耦合编码方法及系统、译码方法及系统 - Google Patents

基于极化码的空间耦合编码方法及系统、译码方法及系统 Download PDF

Info

Publication number
CN112953561B
CN112953561B CN202110351850.6A CN202110351850A CN112953561B CN 112953561 B CN112953561 B CN 112953561B CN 202110351850 A CN202110351850 A CN 202110351850A CN 112953561 B CN112953561 B CN 112953561B
Authority
CN
China
Prior art keywords
code
sequence
decoding
lower layer
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110351850.6A
Other languages
English (en)
Other versions
CN112953561A (zh
Inventor
马啸
陈皓炜
蔡穗华
韦宝典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN202110351850.6A priority Critical patent/CN112953561B/zh
Priority to US17/334,806 priority patent/US11515895B2/en
Publication of CN112953561A publication Critical patent/CN112953561A/zh
Application granted granted Critical
Publication of CN112953561B publication Critical patent/CN112953561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/132—Algebraic geometric codes, e.g. Goppa codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Algebra (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种基于极化码的空间耦合编码方法及系统、译码方法及系统。该编码方法将信息位长度为k＝k0+k1的信息序列u＝(u(0)，u(1))进行空间耦合编码成码长为2n的码字序列c。该译码方法根据接收到的概率序列λ来进行译码，先译出上层的一系列候选码字，然后根据上层译码结果，译出下层的译码码字，最后求出整体性能度量，选最大度量的码字为译码结果。本发明的编码方法能够在不构造特定循环冗余校验位的基础上进行编码，不仅编码构造灵活，而且没有冗余的增加，性能较好。本发明的译码过程中，在下层译出译码码字之后，会给上层候选码字的选择带来帮助，从而提升整体性能。

Description

基于极化码的空间耦合编码方法及系统、译码方法及系统
技术领域
本发明属于信道编码的技术领域，具体涉及一种基于极化码的空间耦合编码方法及系统、译码方法及系统。
背景技术
极化码最早是在2009年由土耳其的Arikan教授提出，它作为5G通信中的主要信道编码方案，为了满足5G通信中的超高可靠低时延传输(Ultra Reliable Low LatencyCommunication，URLLC)的要求，需要对其编译码方法进行改进从而提高它的可靠性并且降低它的复杂度。现有方案为了提高可靠性，采用了自适应的循环冗余校验(Cyclicredundancy check，CRC)的方法，通过在信息位中填充循环冗余校验位来降低误帧率，并且利用自适应的方法来降低译码复杂度。因此，它会带来一部分冗余并且需要构造特定的循环冗余校验位来进行编译码。现有研究提出了一种新的编译码方法，通过将短极化码进行耦合编译码，设计出参数灵活可调、性能逼近有限码长容量限的好码，并给出其低复杂度的译码算法。
发明内容
本发明的主要目的在于克服现有技术的缺点与不足，提供一种基于极化码的空间耦合编码方法及系统、译码方法及系统，在不加入冗余以及不需要构造特定循环冗余校验的情况下，实现了降低误帧率和复杂度的效果。
为了达到上述目的，本发明采用以下技术方案：
本发明提供了一种基于极化码的空间耦合编码方法，将信息位长度为k＝k0+k1的信息序列u＝(u(0)，u(1))编码成码长为2n的码字序列c，包括以下步骤：
将信息位长度为k0的u(0)作为信息序列，0作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(0)，其中冻结比特序列0是码长为n-k0的全零序列；
将信息序列u(0)经过变换S，得到码长为n-k1的序列s；
将信息位长度为k1的u(1)作为信息序列，s作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(1)；
将下层编码得到的码字v(1)先经过一个交织器∏，得到下层输出c(1)；
将c(1)与v(0)进行按位异或叠加，得到c(0)，即
Figure BDA0003002359970000028
输出码字c＝(c(0),c(1))。
作为优选的技术方案，所述变换S具体为：在u(0)交织过后取码长为n-k1的比特序列填入s，
若信息序列u(0)的码长k0大于下层的冻结比特序列s的码长n-k1，则在u(0)交织过后选部分比特当作s；
若k0小于n-k1，则u(0)交织填入s后，s中还有码长为n-k1-k0的位置未被填满，选对应码长的比特序列进行填充。
本发明还提供了一种基于极化码的空间耦合编码系统，包括上层编码模块、下层编码模块和输出模块；
所述上层编码模块用于将信息位长度为k0的u(0)作为信息序列，0作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(0)，其中冻结比特序列0是码长为n-k0的全零序列；
所述下层编码模块用于将信息序列u(0)经过变换S，得到码长为n-k1的序列s；将信息位长度为k1的u(1)作为信息序列，s作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(1)；将下层编码得到的码字v(1)先经过一个交织器∏，得到下层输出c(1)；
所述输出模块用于将c(1)与v(0)进行按位异或叠加，得到c(0)，即
Figure BDA0003002359970000029
输出码字c＝(c(0),c(1))。
本发明还提供了一种基于极化码的空间耦合译码方法，包括以下步骤：
将解调得到的每个比特等于0的概率序列λ进行处理，计算上层概率序列λ(0)；
将λ(0)作为输入，送入码长为n，信息位长度为k0，冻结比特序列为0的极化码的列表译码器中，得到输出
Figure BDA0003002359970000021
其中
Figure BDA0003002359970000022
是译码得到的一系列信息序列，
Figure BDA0003002359970000023
是译码得到的一系列候选码字的L×n矩阵，矩阵每一行都是一个候选码字
Figure BDA0003002359970000024
其中l＝1,2,…,L，L是列表的大小；
对上层每一个候选码字
Figure BDA0003002359970000025
都计算其概率序列λl (1)；
将λl (1)作为输入，送入下层的极化码的列表译码器中，得到输出
Figure BDA0003002359970000026
其中，
Figure BDA0003002359970000027
是下层的译码信息序列，
Figure BDA0003002359970000031
是下层的译码码字；
将下层得到译码码字
Figure BDA0003002359970000032
重新经过交织器∏，得到下层输出
Figure BDA0003002359970000033
将
Figure BDA0003002359970000034
和
Figure BDA0003002359970000035
进行按位异或叠加，得到上层输出
Figure BDA0003002359970000036
即
Figure BDA0003002359970000037
译码候选码字为
Figure BDA0003002359970000038
计算其性能度量δl；
若性能度量δl大于或等于某个设定的阈值M，则将该度量对应的译码码字作为译码结果；若计算得到的总度量值均小于阈值，则将度量值最大的对应的码字作为译码结果输出。
作为优选的技术方案，所述计算上层概率序列λ(0)具体为：
Figure BDA0003002359970000039
其中，
Figure BDA00030023599700000310
为向量λ(0)中第i个位置的元素，λi为向量λ中第i个位置的元素。
作为优选的技术方案，所述对上层每一个候选码字
Figure BDA00030023599700000311
都计算其概率序列λl (1)的过程中，如
Figure BDA00030023599700000312
的第j个位置的元素为0，则下层的概率序列λl (1)的第j个位置的元素为：
Figure BDA00030023599700000313
其中，
Figure BDA00030023599700000314
为向量λl (1)中第j个位置的元素，λj为向量λ中第j个位置的元素。
作为优选的技术方案，所述对上层每一个候选码字
Figure BDA00030023599700000315
都计算其概率序列λl (1)的过程中，如
Figure BDA00030023599700000316
的第j个位置的元素为1，则下层的概率序列λl (1)的第j个位置的元素为：
Figure BDA00030023599700000317
其中，
Figure BDA00030023599700000318
为向量λl (1)中第j个位置的元素，λj为向量λ中第j个位置的元素。
作为优选的技术方案，所述性能度量δl由上层输出
Figure BDA00030023599700000319
的性能度量
Figure BDA00030023599700000326
和下层输出
Figure BDA00030023599700000320
的性能度量δl (1)取算数平均得到；
对上层输出
Figure BDA00030023599700000321
求其性能度量
Figure BDA00030023599700000327
具体如下式：
Figure BDA00030023599700000322
Figure BDA00030023599700000323
其中，
Figure BDA00030023599700000324
为上层输出码字中
Figure BDA00030023599700000325
的第i位的元素。
作为优选的技术方案，对下层输出
Figure BDA0003002359970000041
求性能度量
Figure BDA0003002359970000042
具体如下式：
Figure BDA0003002359970000043
Figure BDA0003002359970000044
其中，
Figure BDA0003002359970000045
为下层输出码字中
Figure BDA0003002359970000046
的第i位的元素。
本发明还提供了一种基于极化码的空间耦合译码系统，包括概率序列计算模块、下层译码模块、上层译码模块和性能度量模块；
所述概率序列计算模块用于将解调得到的每个比特等于0的概率序列λ进行处理，计算上层概率序列λ(0)；
所述下层译码模块用于将λ(0)作为输入，送入码长为n，信息位长度为k0，冻结比特序列为0的极化码的列表译码器中，得到输出
Figure BDA0003002359970000047
其中
Figure BDA0003002359970000048
是译码得到的一系列信息序列，
Figure BDA0003002359970000049
是译码得到的一系列候选码字的L×n矩阵，矩阵每一行都是一个候选码字
Figure BDA00030023599700000410
其中l＝1,2,…,L，L是列表的大小；对上层每一个候选码字
Figure BDA00030023599700000411
都计算其概率序列λl (1)；将λl (1)作为输入，送入下层的极化码的列表译码器中，得到输出
Figure BDA00030023599700000412
其中，
Figure BDA00030023599700000413
是下层的译码信息序列，
Figure BDA00030023599700000414
是下层的译码码字；将下层得到译码码字
Figure BDA00030023599700000415
重新经过交织器∏，得到下层输出
Figure BDA00030023599700000416
所述上层译码模块用于将
Figure BDA00030023599700000417
和
Figure BDA00030023599700000418
进行按位异或叠加，得到上层输出
Figure BDA00030023599700000419
即
Figure BDA00030023599700000420
所述性能度量模块用于对上层输出
Figure BDA00030023599700000421
求其性能度量
Figure BDA00030023599700000422
对下层输出
Figure BDA00030023599700000423
求性能度量δl (1)，对
Figure BDA00030023599700000424
和δl (1)取算数平均得到总度量δl；译码码字为
Figure BDA00030023599700000425
若总度量δl大于或等于某个设定的阈值M，则将该度量对应的译码码字作为译码结果；若计算得到的总度量值均小于阈值，则将度量值最大的对应的码字作为译码结果输出。
本发明与现有技术相比，具有如下优点和有益效果：
(1)本发明通过将两个基本极化码进行耦合叠加的方式来编码，优点在于不需要构造特定的CRC就能进行编码，不仅码率构造灵活，并且没有冗余的增加，传输效率较高，克服了现有技术中需通过构造特定的循环冗余校验位来编码的缺陷。
(2)本发明在译出了下层码字之后，根据上下层的叠加关系，可以通过下层译码码字来给上层候选码字提供译码信息，帮助上层正确译码，克服了现有技术中需通过构造特定的循环冗余校验位来帮助译码的缺陷。
(3)本发明在编码的时候用的是耦合的polar码(将上层的信息作为下层的冻结比特)而不是前向叠加，因此不需要用到随机编码技术，易于实现。
(4)本发明在保持整体的编码速率不变的条件下，在上下层采用不同的编码速率进行编码来优化性能。
(5)本发明在下层编码完成之后，引入了交织器，以此改善了码本，获得较好的增益。
附图说明
图1是本发明实施例所述基于极化码的空间耦合编码方法、译码方法的流程图；
图2是本发明实施例一所述基于极化码的空间耦合编码系统的结构示意图；
图3是本发明实施例一所述实现基于极化码的空间耦合编码方法的存储介质的结构示意图；
图4是本发明实施例二所述基于极化码的空间耦合译码系统的结构示意图；
图5是本发明实施例二所述实现基于极化码的空间耦合译码方法的存储介质的结构示意图；
图6是本发明实施例三所述编码阶段的结构示意图；
图7是本发明实施例三中译码的误帧率性能图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例一
如图1所示，本实施例提供了一种基于极化码的空间耦合编码方法，将两个短极化码u(0),u(1)作为基本极化码进行空间耦合编码，其中整体的码长为2n，整体的信息位长度为k，其中两个基本极化码u(0),u(1)的码长均为n，信息位长度分别为k0和k1，且k0+k1＝k。编码过程是将信息位长度为k的信息序列u＝(u(0),u(1))编码成码长为2的码字序列c，包括以下步骤：
S1、将信息位长度为k0的u(0)作为信息序列，0作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(0)，其中冻结比特序列0是码长为n-k0的全零序列。
S2、将信息序列u(0)经过变换S，得到码长为n-k1的序列s；
更为具体的，所述变换S具体为：在u(0)交织过后取码长为n-k1的比特序列填入s，
若信息序列u(0)的码长k0大于下层的冻结比特序列s的码长n-k1，则在u(0)交织过后选部分比特当作s；
若k0小于n-k1，则u(0)交织填入s后，s中还有码长为n-k1-k0的位置未被填满，选对应码长的比特序列进行填充。
S3、将信息位长度为k1的u(1)作为信息序列，s作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(1)。
S4、将下层编码得到的码字v(1)先经过一个交织器∏，得到下层输出c(1)。
S5、将c(1)与v(0)进行按位异或叠加，得到c(0)，即
Figure BDA0003002359970000062
S6、输出码字c＝(c(0)，c(1))。
如图2所示，本实施例还提供了一种基于极化码的空间耦合编码系统，该系统包括上层编码模块、下层编码模块和输出模块；
所述上层编码模块用于将信息位长度为k0的u(0)作为信息序列，0作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(0)，其中冻结比特序列0是码长为n-k0的全零序列；
所述下层编码模块用于将信息序列u(0)经过变换S，得到码长为n-k1的序列s；将信息位长度为k1的u(1)作为信息序列，s作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(1)；将下层编码得到的码字v(1)先经过一个交织器∏，得到下层输出c(1)；
所述输出模块用于将c(1)与v(0)进行按位异或叠加，得到c(0)，即
Figure BDA0003002359970000061
输出码字c＝(c(0),c(1))。
在此需要说明的是，上述实施例提供的系统仅以上述各功能模块的划分进行举例说明，在实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能，该系统是应用于上述实施例的基于极化码的空间耦合编码方法。
如图3所示，本实施例还提供了一种存储介质，存储有程序，所述程序被处理器执行时，实现基于极化码的空间耦合编码方法，具体为：
S1、将信息位长度为k0的u(0)作为信息序列，0作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(0)，其中冻结比特序列0是码长为n-k0的全零序列；
S2、将信息序列u(0)经过变换S，得到码长为n-k1的序列s；
S3、将信息位长度为k1的u(1)作为信息序列，s作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(1)；
S4、将下层编码得到的码字v(1)先经过一个交织器∏，得到下层输出c(1)；
S5、将c(1)与v(0)进行按位异或叠加，得到c(0)，即
Figure BDA0003002359970000071
S6、输出码字c＝(c(0),c(1))。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
实施例二
如图1所示，本实施例提供了一种基于极化码的空间耦合译码方法，包括以下步骤：
S1、将解调得到的每个比特等于0的概率序列λ进行处理，计算上层概率序列λ(0)，具体为：
Figure BDA0003002359970000072
其中，
Figure BDA0003002359970000073
为向量λ(0)中第i个位置的元素，λi为向量λ中第i个位置的元素。
S2、将λ(0)作为输入，送入码长为n，信息位长度为k0，冻结比特序列为0的极化码的列表译码器中，得到输出
Figure BDA0003002359970000074
其中
Figure BDA0003002359970000075
是译码得到的一系列信息序列，
Figure BDA0003002359970000076
是译码得到的一系列候选码字的L×n矩阵，矩阵每一行都是一个候选码字
Figure BDA0003002359970000081
其中l＝1,2,…,L，L是列表的大小。
S3、固定一个上层的候选码字
Figure BDA0003002359970000082
计算得到下层的概率序列λl (1)，具体为：
(1)如
Figure BDA0003002359970000083
的第j个位置的元素为0，则下层的概率序列λl (1)的第j个位置的元素为：
Figure BDA0003002359970000084
(2)如
Figure BDA0003002359970000085
的第j个位置的元素为1，则下层的概率序列λl (1)的第j个位置的元素为：
Figure BDA0003002359970000086
其中，
Figure BDA0003002359970000087
为向量λl (1)中第j个位置的元素，λj为向量λ中第j个位置的元素。
S4、将λl (1)作为输入，送入下层的极化码的列表译码器中，得到输出
Figure BDA0003002359970000088
其中，
Figure BDA0003002359970000089
是下层的译码信息序列，
Figure BDA00030023599700000810
是下层的译码码字。
S5、将下层得到译码码字
Figure BDA00030023599700000811
重新经过交织器∏，得到下层输出
Figure BDA00030023599700000812
S6、将
Figure BDA00030023599700000813
和
Figure BDA00030023599700000814
进行按位异或叠加，得到上层输出
Figure BDA00030023599700000815
即
Figure BDA00030023599700000816
S7、对上层输出
Figure BDA00030023599700000817
求其性能度量
Figure BDA00030023599700000818
对下层输出
Figure BDA00030023599700000819
求性能度量δl (1)，对
Figure BDA00030023599700000820
和
Figure BDA00030023599700000821
取算数平均得到总度量δl，具体为：
(1)对上层输出
Figure BDA00030023599700000822
求其性能度量
Figure BDA00030023599700000823
具体如下式：
Figure BDA00030023599700000824
Figure BDA00030023599700000825
其中，
Figure BDA00030023599700000826
为上层输出码字中
Figure BDA00030023599700000827
的第i位的元素；
(2)对下层输出
Figure BDA00030023599700000828
求性能度量
Figure BDA00030023599700000829
具体如下式：
Figure BDA00030023599700000830
Figure BDA00030023599700000831
其中，
Figure BDA00030023599700000832
为下层输出码字中
Figure BDA00030023599700000833
的第i位的元素。
S8、译码码字为
Figure BDA00030023599700000834
S9、若总度量δl大于或等于某个设定的阈值M，则将该度量对应的译码码字作为译码结果；若计算得到的总度量值均小于阈值，则将度量值最大的对应的码字作为译码结果输出。
如图4所示，本实施例还提供了一种基于极化码的空间耦合译码系统，该系统包括概率序列计算模块、下层译码模块、上层译码模块和性能度量模块；
所述概率序列计算模块用于将解调得到的每个比特等于0的概率序列λ进行处理，计算上层概率序列λ(0)；
所述下层译码模块用于将λ(0)作为输入，送入码长为n，信息位长度为k0，冻结比特序列为0的极化码的列表译码器中，得到输出
Figure BDA0003002359970000091
其中
Figure BDA0003002359970000092
是译码得到的一系列信息序列，
Figure BDA0003002359970000093
是译码得到的一系列候选码字的L×n矩阵，矩阵每一行都是一个候选码字
Figure BDA0003002359970000094
其中l＝1,2,…,L，L是列表的大小；对上层每一个候选码字
Figure BDA0003002359970000095
都计算其概率序列λl (1)；将λk (1)作为输入，送入下层的极化码的列表译码器中，得到输出
Figure BDA0003002359970000096
其中，
Figure BDA0003002359970000097
是下层的译码信息序列，
Figure BDA0003002359970000098
是下层的译码码字；将下层得到译码码字
Figure BDA0003002359970000099
重新经过交织器∏，得到下层输出
Figure BDA00030023599700000910
所述上层译码模块用于将
Figure BDA00030023599700000911
和
Figure BDA00030023599700000912
进行按位异或叠加，得到上层输出
Figure BDA00030023599700000913
即
Figure BDA00030023599700000914
所述性能度量模块用于对上层输出
Figure BDA00030023599700000915
求其性能度量
Figure BDA00030023599700000916
对下层输出
Figure BDA00030023599700000917
求性能度量
Figure BDA00030023599700000918
对
Figure BDA00030023599700000919
和
Figure BDA00030023599700000920
取算数平均得到总度量δl；译码码字为
Figure BDA00030023599700000921
若总度量δl大于或等于某个设定的阈值M，则将该度量对应的译码码字作为译码结果；若计算得到的总度量值均小于阈值，则将度量值最大的对应的码字作为译码结果输出。
在此需要说明的是，上述实施例提供的系统仅以上述各功能模块的划分进行举例说明，在实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能，该系统是应用于上述实施例的基于极化码的空间耦合译码方法。
如图5所示，本实施例还提供了一种存储介质，存储有程序，所述程序被处理器执行时，实现基于极化码的空间耦合译码方法，具体为：
S1、将解调得到的每个比特等于0的概率序列λ进行处理，计算上层概率序列λ(0)；
S2、将λ(0)作为输入，送入码长为n，信息位长度为k0，冻结比特序列为0的极化码的列表译码器中，得到输出
Figure BDA0003002359970000101
其中
Figure BDA0003002359970000102
是译码得到的一系列信息序列，
Figure BDA0003002359970000103
是译码得到的一系列候选码字的L×n矩阵，矩阵每一行都是一个候选码字
Figure BDA0003002359970000104
其中l＝1，2，…，L，L是列表的大小；
S3、对上层每一个候选码字
Figure BDA0003002359970000105
都计算其概率序列λl (1)；
S4、将λl (1)作为输入，送入下层的极化码的列表译码器中，得到输出
Figure BDA0003002359970000106
其中，
Figure BDA0003002359970000107
是下层的译码信息序列，
Figure BDA0003002359970000108
是下层的译码码字；
S5、将下层得到译码码字
Figure BDA0003002359970000109
重新经过交织器∏，得到下层输出
Figure BDA00030023599700001010
S6、将
Figure BDA00030023599700001011
和
Figure BDA00030023599700001012
进行按位异或叠加，得到上层输出
Figure BDA00030023599700001013
即
Figure BDA00030023599700001014
S7、译码候选码字为
Figure BDA00030023599700001015
计算其性能度量δl；
S8、若性能度量δ1大于或等于某个设定的阈值M，则将该度量对应的译码码字作为译码结果；若计算得到的总度量值均小于阈值，则将度量值最大的对应的码字作为译码结果输出。
实施例三
如图1所示，本实施例结合实施例一、实施例二以及具体应用对本发明基于极化码的空间耦合编码方法、译码方法的技术方案作进一步阐述；
(1)编码阶段，如图6所示，具体包括以下步骤：
S1、上层极化码采用树结构进行编码，将码长为23比特的信息序列传入极化码编码器，冻结比特采用码长为41的全零序列，编码成码长为64的基本极化码码字；
S2、下层极化码同样采用树结构来编码，将码长为41比特的信息序列传入极化码编码器，并将上层极化码的信息序列一一对应地传入下层编码器的冻结比特位置中，编码成为码长为64的基本极化码码字；
S3、将下层基本码字与上层基本码字按位进行异或运算，得到耦合码字的前64位结果；
S4、将下层基本码字直接赋给耦合码字的后64位结果，最终得到128位的耦合码字。
(2)传输阶段，将耦合码字通过二进制相移键控(Binary Phase-Shift Keying，BPSK)调制，在加性白高斯噪声(Additive White Gaussian Noise，AWGN)信道下进行传输。
(3)译码阶段，具体包括以下步骤：
S5、上层使用列表大小为128的连续对消列表译码算法，得到128个候选码字；
S6、固定一个上层候选码字，对下层使用列表大小为8的连续对消列表译码算法，并选择最似然的一个候选码字作为下层译码码字；
S7、对整体码字求性能度量，选取最大度量的码字作为这一帧的译码结果。
如图7所示，可见使用本发明所提出的利用两个基本极化码进行空间耦合编译码的方法能够可靠地传输信息序列。统计所得，在SNR＝3.5dB处，空间耦合极化码的误帧率达到了2×10-5，并且离有限长容量近似界的差距大致为0.2dB。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (9)

1.基于极化码的空间耦合编码方法，其特征在于，将信息位长度为k＝k0+k1的信息序列u＝(u(0)，u(1))编码成码长为2n的码字c，包括以下步骤：
将信息位长度为k0的u(0)作为信息序列，0作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(0)，其中冻结比特序列0是码长为n-k0的全零序列；
将信息序列u(0)经过变换S，得到码长为n-k1的序列s；所述变换S具体为：在u(0)交织过后取码长为n-k1的比特序列填入序列s，
若信息序列u(0)的码长k0大于下层的序列s的码长n-k1，则在u(0)交织过后选部分比特当作序列s；
若k0小于n-k1，则u(0)交织填入序列s后，序列s中还有码长为n-k1-k0的位置未被填满，选对应码长的比特序列进行填充；
将信息位长度为k1的u(1)作为信息序列，序列s作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(1)；
将下层编码得到的码字v(1)先经过一个交织器Π，得到下层输出c(1)；
将c(1)与v(0)进行按位异或叠加，得到c(0)，即
Figure FDA0003764900780000011
输出码字c＝(c(0)，c(1))。
2.基于极化码的空间耦合编码系统，其特征在于，包括上层编码模块、下层编码模块和输出模块；
所述上层编码模块用于将信息位长度为k0的u(0)作为信息序列，0作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(0)，其中冻结比特序列0是码长为n-k0的全零序列；
所述下层编码模块用于将信息序列u(0)经过变换S，得到码长为n-k1的序列s；将信息位长度为k1的u(1)作为信息序列，序列s作为冻结比特序列，输入码长为n的极化码编码器中，得到码字v(1)；将下层编码得到的码字v(1)先经过一个交织器Π，得到下层输出c(1)；所述变换S具体为：在u(0)交织过后取码长为n-k1的比特序列填入序列s，
若信息序列u(0)的码长k0大于下层的序列s的码长n-k1，则在u(0)交织过后选部分比特当作序列s；
若k0小于n-k1，则u(0)交织填入序列s后，序列s中还有码长为n-k1-k0的位置未被填满，选对应码长的比特序列进行填充；
所述输出模块用于将c(1)与v(0)进行按位异或叠加，得到c(0)，即
Figure FDA0003764900780000012
输出码字c＝(c(0)，c(1))。
3.基于极化码的空间耦合译码方法，其特征在于，包括以下步骤：
将解调得到的每个比特等于0的概率序列λ进行处理，计算上层概率序列λ(0)；
将λ(0)作为输入，送入码长为n，信息位长度为k0，冻结比特序列为0的极化码的列表译码器中，得到输出
Figure FDA0003764900780000021
其中
Figure FDA0003764900780000022
是译码得到的一系列信息序列，
Figure FDA0003764900780000023
是译码得到的一系列候选码字的L×n矩阵，矩阵每一行都是一个候选码字
Figure FDA0003764900780000024
其中l＝1，2，…，L，L是列表的大小；
对上层每一个候选码字
Figure FDA0003764900780000025
都计算其概率序列λl (1)；
将λl (1)作为输入，送入下层的极化码的列表译码器中，得到输出
Figure FDA0003764900780000026
其中，
Figure FDA0003764900780000027
是下层的译码信息序列，
Figure FDA0003764900780000028
是下层的译码码字；
将下层得到译码码字
Figure FDA0003764900780000029
重新经过交织器Π，得到下层输出
Figure FDA00037649007800000210
将
Figure FDA00037649007800000211
和
Figure FDA00037649007800000212
进行按位异或叠加，得到上层输出
Figure FDA00037649007800000213
即
Figure FDA00037649007800000214
译码候选码字为
Figure FDA00037649007800000215
计算其性能度量δl；
若性能度量δl大于或等于某个设定的阈值M，则将该度量对应的译码码字作为译码结果；若计算得到的总度量值均小于阈值，则将度量值最大的对应的码字作为译码结果输出。
4.根据权利要求3所述的基于极化码的空间耦合译码方法，其特征在于，所述计算上层概率序列λ(0)具体为：
Figure FDA00037649007800000216
其中，
Figure FDA00037649007800000217
为向量λ(0)中第i个位置的元素，λi为向量λ中第i个位置的元素。
5.根据权利要求3所述的基于极化码的空间耦合译码方法，其特征在于，所述对上层每一个候选码字
Figure FDA00037649007800000218
都计算其概率序列λl (1)的过程中，如
Figure FDA00037649007800000219
的第j个位置的元素为0，则下层的概率序列λl (1)的第j个位置的元素为：
Figure FDA00037649007800000220
其中，
Figure FDA00037649007800000221
为向量λl (1)中第j个位置的元素，λj为向量λ中第j个位置的元素。
6.根据权利要求3所述的基于极化码的空间耦合译码方法，其特征在于，所述对上层每一个候选码字
Figure FDA00037649007800000222
都计算其概率序列λl (1)的过程中，如
Figure FDA00037649007800000223
的第j个位置的元素为1，则下层的概率序列λl (1)的第j个位置的元素为：
Figure FDA00037649007800000224
其中，
Figure FDA00037649007800000225
为向量λl (1)中第j个位置的元素，λj为向量λ中第j个位置的元素。
7.根据权利要求3所述的基于极化码的空间耦合译码方法，其特征在于，所述性能度量δl由上层输出
Figure FDA00037649007800000226
的性能度量
Figure FDA00037649007800000227
和下层输出
Figure FDA00037649007800000228
的性能度量δl (1)取算数平均得到；
对上层输出
Figure FDA0003764900780000031
求其性能度量
Figure FDA0003764900780000032
具体如下式：
Figure FDA0003764900780000033
Figure FDA0003764900780000034
其中，
Figure FDA0003764900780000035
为上层输出码字中
Figure FDA0003764900780000036
的第i位的元素。
8.根据权利要求7所述的基于极化码的空间耦合译码方法，其特征在于，对下层输出
Figure FDA0003764900780000037
求性能度量
Figure FDA0003764900780000038
具体如下式：
Figure FDA0003764900780000039
Figure FDA00037649007800000310
其中，
Figure FDA00037649007800000311
为下层输出码字中
Figure FDA00037649007800000312
的第i位的元素。
9.基于极化码的空间耦合译码系统，其特征在于，包括概率序列计算模块、下层译码模块、上层译码模块和性能度量模块；
所述概率序列计算模块用于将解调得到的每个比特等于0的概率序列λ进行处理，计算上层概率序列λ(0)；
所述下层译码模块用于将λ(0)作为输入，送入码长为n，信息位长度为k0，冻结比特序列为0的极化码的列表译码器中，得到输出
Figure FDA00037649007800000313
其中
Figure FDA00037649007800000314
是译码得到的一系列信息序列，
Figure FDA00037649007800000315
是译码得到的一系列候选码字的L×n矩阵，矩阵每一行都是一个候选码字
Figure FDA00037649007800000316
其中l＝1，2，…，L，L是列表的大小；对上层每一个候选码字
Figure FDA00037649007800000317
都计算其概率序列λl (1)；将λl (1)作为输入，送入下层的极化码的列表译码器中，得到输出
Figure FDA00037649007800000318
其中，
Figure FDA00037649007800000319
是下层的译码信息序列，
Figure FDA00037649007800000320
是下层的译码码字；将下层得到译码码字
Figure FDA00037649007800000321
重新经过交织器Π，得到下层输出
Figure FDA00037649007800000322
所述上层译码模块用于将
Figure FDA00037649007800000323
和
Figure FDA00037649007800000324
进行按位异或叠加，得到上层输出
Figure FDA00037649007800000325
即
Figure FDA00037649007800000326
所述性能度量模块用于对上层输出
Figure FDA00037649007800000327
求其性能度量
Figure FDA00037649007800000328
对下层输出
Figure FDA00037649007800000329
求性能度量δl (1)，对
Figure FDA00037649007800000330
和δl (1)取算数平均得到总度量δl；译码码字为
Figure FDA00037649007800000331
若总度量δl大于或等于某个设定的阈值M，则将该度量对应的译码码字作为译码结果；若计算得到的总度量值均小于阈值，则将度量值最大的对应的码字作为译码结果输出。
CN202110351850.6A 2021-03-31 2021-03-31 基于极化码的空间耦合编码方法及系统、译码方法及系统 Active CN112953561B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110351850.6A CN112953561B (zh) 2021-03-31 2021-03-31 基于极化码的空间耦合编码方法及系统、译码方法及系统
US17/334,806 US11515895B2 (en) 2021-03-31 2021-05-31 Block code encoding and decoding methods, and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110351850.6A CN112953561B (zh) 2021-03-31 2021-03-31 基于极化码的空间耦合编码方法及系统、译码方法及系统

Publications (2)

Publication Number Publication Date
CN112953561A CN112953561A (zh) 2021-06-11
CN112953561B true CN112953561B (zh) 2022-10-04

Family

ID=76231844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110351850.6A Active CN112953561B (zh) 2021-03-31 2021-03-31 基于极化码的空间耦合编码方法及系统、译码方法及系统

Country Status (2)

Country Link
US (1) US11515895B2 (zh)
CN (1) CN112953561B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437981B (zh) * 2021-05-28 2022-04-22 暨南大学 一种基于多维编码的空间耦合串行级联码编码方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079382A (zh) * 2014-07-25 2014-10-01 北京邮电大学 一种基于概率计算的极化码译码器和极化码译码方法
CN109792255A (zh) * 2016-09-30 2019-05-21 瑞典爱立信有限公司 空间耦合的极化码
CN110730011A (zh) * 2019-09-27 2020-01-24 暨南大学 一种基于部分叠加的递归分组马尔可夫叠加编码方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2865083B1 (fr) * 2004-01-13 2006-04-07 Canon Kk Decodage pour code de geometrie algebrique associe a un produit fibre.
FR2867925B1 (fr) * 2004-03-22 2006-05-19 Canon Kk Codage de canal adapte aux erreurs rafale
US20170104590A1 (en) * 2015-10-12 2017-04-13 Yongge Wang Method and Apparatus for Error Correcting Code Based Public Key Encryption Schemes
US10735140B2 (en) * 2016-04-29 2020-08-04 Telefonaktiebolaget Lm Ericsson (Publ) Encoding and decoding using a polar code
US10312946B2 (en) * 2017-02-06 2019-06-04 Mitsubishi Electric Research Laboratories, Inc. Soft-output decoding of codewords encoded with polar code

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079382A (zh) * 2014-07-25 2014-10-01 北京邮电大学 一种基于概率计算的极化码译码器和极化码译码方法
CN109792255A (zh) * 2016-09-30 2019-05-21 瑞典爱立信有限公司 空间耦合的极化码
CN110730011A (zh) * 2019-09-27 2020-01-24 暨南大学 一种基于部分叠加的递归分组马尔可夫叠加编码方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
面向B5G/6G的信息传输与接入技术专题序言;白宝明 等;《西安电子科技大学学报》;20201231;第47卷(第6期);第1-4页 *

Also Published As

Publication number Publication date
CN112953561A (zh) 2021-06-11
US20220337269A1 (en) 2022-10-20
US11515895B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
CN110915141B (zh) 基于极化码的turbo乘积码
CN106888025B (zh) 一种基于极化码的级联纠错编译码方法和系统
US8726137B2 (en) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
CN108282264A (zh) 基于比特翻转串行消除列表算法的极化码译码方法
CN107231158B (zh) 一种极化码迭代接收机、系统和极化码迭代译码方法
US9444494B2 (en) Systems and methods for network coding using convolutional codes
CN110311755B (zh) 一种利用线性分组码传输额外信息的方法
KR20230003466A (ko) 폴라리제이션-조정 컨볼루션 코드들의 리스트 디코딩
CN104218956A (zh) 一种无线接收设备的软比特译码方法及装置
CN107911195A (zh) 一种基于cva的咬尾卷积码信道译码方法
CN110233698B (zh) 极化码的编码及译码方法、发送设备、接收设备、介质
CN108199723A (zh) 一种基于双递归的分组马尔可夫叠加编码方法
CN112953561B (zh) 基于极化码的空间耦合编码方法及系统、译码方法及系统
Katta Design of convolutional encoder and Viterbi decoder using MATLAB
CN116743189A (zh) 一种采用哈希函数的咬尾卷积码编码方法和译码方法
CN114430279A (zh) 一种列表维特比译码方法、装置、译码器和存储介质
JP4444755B2 (ja) 連接符号システムおよび連接符号処理方法、復号装置
US20080222498A1 (en) Sequential decoding method and apparatus thereof
JP3892471B2 (ja) 復号方法
JPWO2021188513A5 (zh)
CN114499548B (zh) 一种译码方法、装置及存储介质
CN111600613B (zh) 一种校验方法、装置、译码器、接收机及计算机存储介质
CN113824452B (zh) 基于网格图的译码方法、分量译码器和信道译码器
Darak Hardware software co-design of 5G NR polar encoder and decoder on system-on-Chip
KR101279283B1 (ko) 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant