CN112953461A - 一种基于采样率转换技术的任意波形合成方法 - Google Patents

Abstract

本发明公开了一种基于采样率转换技术的任意波形合成方法，先以可变采样率进行波形数据计算并存入存储器，在存储过程中，当存储器读写控制模块接受到控制命令后，先执行写操作，再执行读操作；然后将读出的这些数据分为并行的多路，每一路数据再单独进行采样率的转换，通过采样率转换倍数这一参数控制各路数据的有效性和各路数据的排列关系，将有效的数据重新拼合，得到固定采样率下的输出数据，这种方式利于输出信号镜像频率分量的有效滤除、降低杂散，同时提高任意波形发生器的采样率指标。

Description

一种基于采样率转换技术的任意波形合成方法

技术领域

本发明属于波形发生器技术领域，更为具体地讲，涉及一种基于采样率转换技术的任意波形合成方法。

背景技术

任意波形发生器是一种广泛应用于电子装备、设备研制、生产和维护保障的信号源，可解决真实信号场景难以复现或风险代价极高等问题。如雷达的整机调试和性能鉴定，全部采用真实目标(如飞机)给雷达提供测试信号，不仅花费大量的人力和物力，影响研制进度，甚至在某些情况下(如恶劣天气)无法实现，高速低杂散的任意波形发生器是解决这一难题的理想工具。随着现代通信、航空航天探测、人工智能、雷达侦查等相关电子信息领域的高速发展，电子系统变得越来越庞大，电子信号的复杂程度也越来越高，尤其是信号的频率范围不断拓宽，信号的偶发性、瞬时性也迅速增长，因此对于作为测试设备的任意波形发生器也提出了更高带宽和更低波形杂散的要求。

由于传统的模拟信号产生方式难以涵盖测试所需的各种复杂波形，数字取样技术成为了任意波形合成方法不可替代的选择。目前的数字取样技术有直接数字波形合成(Direct Digital Waveform Synthesis,DDWS)和直接数字频率合成(Direct Digitalfrequency Synthesis,DDFS)两种。DDFS技术通过对存储器的跳点访问来调节输出频率，其采样率固定，因此输出镜像分量在固定的范围内，通过一个截止频率为二分之一采样率频率的低通滤波器则可以滤除所有输出信号的镜像杂散。但其由于跳点特性，存在遗漏波形细节、限制采样率和存储深度等核心指标提升的缺点。DDWS技术通过采样率频率的改变来调节输出频率，可以很好的兼容大容量动态存储器，实现较高的采样率和存储深度。但随着系统最高采样率的不断提升，DDWS技术后端抗混淆模拟滤波器存在设计复杂的问题，容易造成滤波不完全而导致输出杂散较大。综上所述，无论是DDWS技术还是DDFS技术都由于各自结构的缺陷，而导致无法满足高采样率、高带宽和低杂散任意波形合成的需求。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于采样率转换技术的任意波形合成方法，结合DDWS技术和DDFS技术的优点，实现高采样率、高带宽与低杂散的任意波形合成，以满足现代电子设备测试对高带宽、低杂散任意波形的需求。

为实现上述发明目的，本发明一种基于采样率转换技术的任意波形合成方法，其特征在于，包括以下步骤：

(1)、PC通过PCIe总线接口将待合成的波形数据和对应的控制命令发送给FPGA；

其中，控制命令中包括用户设置的存储器地址、待合成的波形数据长度、可变采样率f₁和固定采样率f₂；

(2)、在FPGA内，存储器读写控制模块接受到控制命令后，先执行写操作，再执行读操作；

其中，写操作的具体过程为：存储器读写控制模块将待合成的波形数据先进行时钟和位宽转换，再根据用户设置的存储器地址将转换后的数据通过存储器接口控制器写入波形存储器；

读操作的具体过程为：存储器读写控制模块根据用户设置的存储器地址和波形数据长度将对应的波形数据从波形存储器中读出，波形数据读出的时钟频率为f₁，每个时钟读出Q组数据；

(3)、采样率转换模块将读出的Q组数据分为并行的Q路数据，记为x₀,x₁,…,x_i,…,x_Q-1；

(4)、通过滤波器Farrow分别对并行的Q路数据进行可变采样率f₁到固定采样率f₂的转换；

(4.1)、将并行的Q路数据分别存入Q个N位的移位寄存器，在每个时钟频率下每个移位寄存器中的数据从高位向低位移动，每次移动一个数据；

(4.2)、对每路数据进行多相滤波处理，第w个时钟下第i路滤波结果s_i,0(w)～s_i,M(w)具体表示为：

其中，j＝0,1,…,M表示滤波器Farrow中(M+1)个子滤波器的编号，k＝0,1,2,…,N-1表示每个子滤波器的阶数，c_j(k)表示第j个子滤波器的第k阶系数，x_i,k(w)表示第w个时钟下存储在第i个移位寄存器中的第k位的数据，w＝0,1,2,…表示时钟编号；

最终，将Q路数据的滤波结果记为：s_0,0(w)～s_0,M(w),s_1,0(w)～s_1,M(w),…,s_i,0(w)～s_i,M(w),…s_Q-1,0(w)～s_Q-1,M(w)；

(4.3)、计算采样率转换倍数n，n＝f₁/f₂；

(4.4)、利用累加器计算每一路数据的小数延迟参数u_i和使能参数m_i；

判断采样率转换倍数n的大小；

当n＞1时，给定每路累加器的初始值为(n-1)*i/Q，计算累加器初始值的整数部分

以及累加器初始值的小数部分u_i(0)＝((n-1)*i/Q)-m_i(0)；由初始值开始，在当前时钟频率f₁的上升沿时判断累加器初始值的整数部分的值，若m_i(0)等于0，则将累加器从初始值开始累加(n-1)，累加结束后的整数部分作为当前时钟下的使能参数m_i(1)，其小数部分作为小数延迟参数u_i(1)；若m_i(0)大于0，则直接将累加器的初始值减1，其结果的整数部分作为当前时钟下的使能参数m_i(1)，其小数部分作为小数延迟参数u_i(1)；然后依次类推，继续判断下一个时钟到来时累加器的累加值；

当n＝1时，保持可变采样率f₁不变；

当n＜1时，先对数据x_i进行线性插值，再重复步骤(4.1)-(4.2)，直到满足n＞1，然后再按照n＞1时的方法继续处理；

最终，得到Q路信号在第w个时钟下的小数延迟参数值和使能参数值，记为u₀(w),u₁(w),…,u_i(w),…,u_Q-1(w)和m₀(w),m₁(w),…,m_i(w),…,m_Q-1(w)；

(4.5)、利用乘法器和加法器将Q路滤波结果与Q路小数延迟参数进行对应多项式计算，其中，第w个时钟下第i路的计算公式如下：

其中，(u_i(w))^j表示第w个时钟下第i路数据的小数延迟参数的j次方，s_i,j(w)表示第w个时钟下第i路数据的第j个滤波结果；

最终，得到Q路计算结果，记为t₁(w),t₂(w),…,t_i(w),…,t_Q-1(w)；

(4.6)、根据使能参数m_i(w)对计算结果t_i(w)进行有效性筛选；

在时钟上升沿判断m_i(w)的值，若m_i(w)的值不等于0，则判定这一时钟的输出数据t_i(w)无效，并将对应的第i个FIFO的写使能置0；若m_i(w)等于0，则判定这一时钟的计算结果t_i(w)有效，将第i个FIFO的写使能置1，将有效的t_i(w)存入至第i个FIFO中；

这样，根据Q个使能参数m₀(w)～m_Q-1(w)对Q路计算结果t₀(w)～t_Q-1(w)进行有效性筛选后，将每一路的筛选结果存入对应的Q个FIFO中；

(4.7)、按固定时钟频率f₂从Q个FIFO中顺序读出数据，得到Q路采样率转换后数据，记为y₀,y₁,…,y_i,…,y_Q-1，再将Q路采样率转换后数据拼合，得到采样率转换后数据y；

(5)、将采样率转换后的数据y进行并串转换，从而将并行的Q路数据串行输出；

(6)、数模转换器以采样率(Q*f₂)将串行输出的数字信号进行数模转换，使其转换为模拟信号，再通过低通滤波器滤除模拟信号中的镜像频率分量，得到用户所需的合成波形。

本发明的发明目的是这样实现的：

本发明一种基于采样率转换技术的任意波形合成方法，先以可变采样率进行波形数据计算并存入存储器，在存储过程中，当存储器读写控制模块接受到控制命令后，先执行写操作，再执行读操作；然后将读出的这些数据分为并行的多路，每一路数据再单独进行采样率的转换，通过采样率转换倍数这一参数控制各路数据的有效性和各路数据的排列关系，将有效的数据重新拼合，得到固定采样率下的输出数据，这种方式利于输出信号镜像频率分量的有效滤除、降低杂散，同时提高任意波形发生器的采样率指标。

同时，本发明一种基于采样率转换技术的任意波形合成方法还具有以下有益效果：

(1)、本发明保留DDFS技术和DDWS技术各自优点，前级通过可变采样率进行波形数据点计算，避免改变波形频率需要进行跳点抽取；后级采用固定采样率进行数模转换，避免数模转换器频率的改变导致镜像分量的移动；最后通过任意因子采样率转换技术连接前后级，可同时保留DDWS技术无需跳点读取以及DDFS固定采样率的特点，实现高带宽、低杂散的任意波形合成；

(2)、本发明采用并行结构的采样率转换，突破FPGA器件工作速度的限制，提升系统采样率；

(3)、本发明使用滤波器Farrow来实现采样率转换，仅需改变每一个输入点的延迟参数，就可实现采样率的转换，不需改变滤波器系数与实现结构，这种方式具有结构简单，计算灵活的特点，非常适用于任意因子的采样率转换，同时还降低了实现的复杂度，降低成本。

附图说明

图1是本发明一种基于采样率转换技术的任意波形合成方法原理图；

图2是采样率转换理论模型图；

图3是本发明中采样率转换前后采样点位置对应关系图；

图4是本发明中Farrow滤波器结构实现图。

图5是本发明中采样率转换模块进行采样率转换的原理图；

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图1是本发明一种基于采样率转换技术的任意波形合成方法原理图。

在本实施例中，如图1所示，本发明一种基于采样率转换技术的任意波形合成方法，包括以下步骤：

S1、PC通过PCIe总线接口将待合成的波形数据和对应的控制命令发送给FPGA；

其中，控制命令中包括用户设置的存储器地址为0、待合成的波形数据长度为3072个、可变采样率f₁为375MHz和固定采样率f₂为250MHz；待合成的输出信号是频率为31.25MHz、幅度为800mV的正弦信号。待合成的波形数据为以3GHz采样率对正弦信号采样后数据。

S2、在FPGA内，存储器读写控制模块接受到控制命令后，先执行写操作，再执行读操作；

其中，写操作的具体过程为：存储器读写控制模块将待合成的波形数据先进行时钟和位宽转换，再根据用户设置的存储器地址将转换后的数据通过存储器接口控制器写入波形存储器；PCIe的控制IP核的用户数据接口时钟频率为125MHz，数据宽度为128bit，存储器接口控制器接口时钟频率为200MHz，数据宽度为512bit，所以将125MHz下128bit波形数据转换为200MHz下512bit的波形数据。

读操作的具体过程为：存储器读写控制模块根据用户设置的存储器地址和波形数据长度将对应的波形数据从波形存储器中读出，波形数据读出的时钟频率为375MHz，每个时钟读出8组数据；

S3、采样率转换模块将读出的8组数据分为并行的8路数据，记为x₀,x₁,…,x_i,…,x₇；

S4、通过滤波器Farrow分别对并行的8路数据进行采样率375MHz到采样率250MHz的转换；

S4.1、采样率转换的实质是在一条已知的曲线上，根据已知的等间隔采样点和转换比率，计算出曲线上未知的另一组等间距采样点。也相当于计算原采样点延迟整数或小数个单位后的值。

假设采样率转换前后采样周期分别为T₁和T₂，采样率转换的理论模型如图2所示。图2所示的转换流程为，将采样率为1/T₁的数字信号x(wT₁)通过DAC转换为冲击脉冲串x_s(T)，再通过一个理想的模拟低通滤波器滤除镜像频率分量和干扰噪声，得到重构信号y(T)，最后再以期望的采样率1/T₂对其进行重新采样，最后得到按转换因子T₂/T₁转换后的新信号y(rT₂)，转换公式如下：

其中，w＝0,1,…为采样率转换前的数据个数标号，r＝0,1,…为采样率转换后的数据个数标号，T表示时间。由于h_a(T)为理想模拟低通滤波器，其频谱函数为H_a(f)＝e^-jfT，其中，T为转换后采样点相对于原采样点的延迟时间参数。h_a(T)的单位冲击响应为无限长的sinc函数，在实际中无法实现。因此，在实际中使用一个近似h_a(T)的有限长冲击响应滤波器h(T)对信号进行低通滤波，假设h(T)的计算有效区间为[-N₁,N₂]，则转换公式为：

假设rT₂＝(m+u)T₁，其中m为正整数，表示与第r个输出样本最近的输入样本标号；0≤u＜1表示第r个输出样本与第m个输入样本之间的小数间隔。当T₂＝1.25T₁时，对应关系如图3所示。假设采样率转换前后的采样周期分别为T₁和T₂，则m与u的值分别为：

u＝(r*T₂/T₁)-m

由以上关系式，可得：

简化为：

由采样率转换的公式可知，采样率转换的过程是插值抽取的过程，也是一个系数时变的小数延迟滤波的过程。对采样率转换模块的设计主要在于插值滤波器的设计，以及小数延迟参数u的计算。滤波器的系数与小数延迟参数u相关。采样率转换后的每一个输出样点与最近输入样点的延迟单元u不同，低通滤波器的系数也会随着输出样点同步变化。对可变采样率转换来说，设计难度较大。因此，考虑到采样率转换效率和速度的问题，本发明采用Farrow滤波器来实现采样率转换，它的实现原理如下。用(M+1)阶泰勒展开式逼近采样率转换公式中的插值函数h(w+u)，结果如下：

代入采样率转换公式，可得Farrow结构公式为：

基于Farrow结构的数字滤波器传递函数表示为：

基于上述公式，Farrow滤波器的具体实现结构如图4所示。图4展示的就是Farrow的数字滤波器结构，由多个FIR滤波器构成，滤波器的系数c_j(w)保持不变，只通过改变u的值来改变采样率。在本实施例中，我们根据滤波器Farrow的实现结构来进行采样率转换。采样率转换模块进行采样率转换的流程如图5所示。首先将并行的8路数据分别存入8个N(N＝5)位的移位寄存器，在每个时钟频率下每个移位寄存器中的数据从高位向低位移动，每次移动一个数据；

S4.2、将每一路数据进行多相滤波处理。其中，第w个时钟下第i路滤波结果s_i,0(w)～s_i,4(w)具体表示为：

其中，i＝0,1,…,7表示8路数据的编号，j＝0,1,…,4表示滤波器Farrow中5个子滤波器的编号，k＝0,1,2,…,4表示每个子滤波器的阶数，c_j(k)表示第j个子滤波器的第k阶系数，x_i,k(w)表示第w个时钟下存储在第i个移位寄存器中的第k位的数据，w＝0,1,2,…表示时钟编号；

最终，将8路数据的滤波结果记为：s_0,0(w)～s_0,4(w),s_1,0(w)～s_1,4(w),…,s_i,0(w)～s_i,4(w),…s_7,0(w)～s_7,4(w)；

S4.3、计算采样率转换倍数n，n＝f₁/f₂＝375MHz/250MHz＝1.5；

S4.4、利用累加器计算每一路数据的小数延迟参数u_i(w)和使能参数m_i(w)；

判断采样率转换倍数n的大小；

当n＞1时，给定每路累加器的初始值为(n-1)*i/Q＝(1.5-1)*i/8＝0.5*i/8，计算累加器初始值的整数部分

以及累加器初始值的小数部分u_i(0)＝((n-1)*i/Q)-m_i(0)＝0.5*i/8；由初始值开始，在当前时钟频率f₁的上升沿时判断累加器初始值的整数部分的值，若m_i(0)等于0，则将累加器从初始值开始累加(n-1)，累加结束后的整数部分作为当前时钟下的使能参数m_i(1)，其小数部分作为小数延迟参数u_i(1)；若m_i(0)大于0，则直接将累加器的初始值减1，其结果的整数部分作为当前时钟下的使能参数m_i(1)，其小数部分作为小数延迟参数u_i(1)；然后依次类推，继续判断下一个时钟到来时累加器的累加值；

当n＝1时，保持可变采样率f₁不变；

当n＜1时，先对数据x_i进行线性插值，再重复步骤S4.1-S4.2，直到满足n＞1，然后再按照n＞1时的方法继续处理；

最终，得到8路信号的小数延迟参数值和使能参数值，记为u₀(w),u₁(w),…,u_i(w),…,u₇(w)和m₀(w),m₁(w),…,m_i(w),…,m₇(w)；

S4.5、利用乘法器和加法器将8路滤波结果与8路小数延迟参数进行对应多项式计算，其中，第w个时钟下第i路的计算公式如下：

其中，(u_i(w))^j表示第w个时钟下第i路数据的小数延迟参数的j次方，s_i,j(w)表示第w个时钟下第i路数据的第j个滤波结果；

最终，得到8路计算结果，记为t₁(w),t₂(w),…,t_i(w),…,t₇(w)；

S4.6、根据使能参数m_i(w)对计算结果t_i(w)进行有效性筛选；

在可变采样率f₁的上升沿判断m_i(w)的值，若m_i(w)的值不等于0，则判定这一时钟的输出数据t_i(w)无效；若m_i(w)等于0，则判定这一时钟的计算结果t_i(w)有效。当t_i(w)有效时，第i个FIFO的写使能为1，将t_i(w)写入第i个FIFO中；当t_i(w)无效时，FIFO的写使能为0，不写入任何数据。这样可以依次将有效的t_i(w)存入至第i个FIFO中；

这样，根据8个使能参数m₀(w)～m₇(w)对8路计算结果t₀(w)～t₇(w)进行有效性筛选后，将每一路的有效结果存入对应的8个FIFO中；

S4.7、按固定时钟频率250MHz将8路有效数据从8个FIFO中顺序读出，得到8路采样率转换后数据，记为y₀,y₁,…,y_i,…,y₇，再将8路采样率转换后数据拼合，得到采样率转换后数据y；

S5、将采样率转换后的数据y进行并串转换，从而将并行的8路数据串行输出；

S6、数模转换器以采样率(Q*f₂)＝8*250MHz＝2GHz将串行输出的数字信号进行数模转换，使其转换为模拟信号，再通过低通滤波器滤除模拟信号中的镜像频率分量，得到用户所需的频率为31.25MHz、幅度为800mV的正弦波形。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种基于采样率转换技术的任意波形合成方法，其特征在于，包括以下步骤：

(1)、PC通过PCIe总线接口将待合成的波形数据和对应的控制命令发送给FPGA；

其中，控制命令中包括用户设置的存储器地址、待合成的波形数据长度、可变采样率f₁和固定采样率f₂；

(2)、在FPGA内，存储器读写控制模块接受到控制命令后，先执行写操作，再执行读操作；

其中，写操作的具体过程为：存储器读写控制模块将待合成的波形数据先进行时钟和位宽转换，再根据用户设置的存储器地址将转换后的数据通过存储器接口控制器写入波形存储器；

读操作操作的具体过程为：存储器读写控制模块根据用户设置的存储器地址和波形数据长度将对应的波形数据从波形存储器中读出，波形数据读出的时钟频率为f₁，每个时钟读出Q组数据；

(3)、采样率转换模块将读出的Q组数据分为并行的Q路数据，记为x₀,x₁,…,x_i,…,x_Q-1；

(4)、通过滤波器Farrow分别对并行的Q路数据进行可变采样率f₁到固定采样率f₂的转换；

(4.1)、将并行的Q路数据分别存入Q个N位的移位寄存器，在每个时钟频率下每个移位寄存器中的数据从高位向低位移动，每次移动一个数据；

(4.2)、对每路数据进行多相滤波处理，第w个时钟下第i路滤波结果s_i,0(w)～s_i,M(w)具体表示为：

其中，j＝0,1,…,M表示滤波器Farrow中(M+1)个子滤波器的编号，k＝0,1,2,…,N-1表示每个子滤波器的阶数，c_j(k)表示第j个子滤波器的第k阶系数，x_i,k(w)表示第w个时钟下存储在第i个移位寄存器中的第k位的数据，w＝0,1,2,…表示时钟编号；

最终，将Q路数据的滤波结果记为：s_0,0(w)～s_0,M(w),s_1,0(w)～s_1,M(w),…,s_i,0(w)～s_i,M(w),…s_Q-1,0(w)～s_Q-1,M(w)；

(4.3)、计算采样率转换倍数n，n＝f₁/f₂；

(4.4)、利用累加器计算每一路数据的小数延迟参数u_i和使能参数m_i；

判断采样率转换倍数n的大小；

当n＞1时，给定每路累加器的初始值为(n-1)*i/Q，计算累加器初始值的整数部分

以及累加器初始值的小数部分u_i(0)＝((n-1)*i/Q)-m_i(0)；由初始值开始，在当前时钟频率f₁的上升沿时判断累加器初始值的整数部分的值，若m_i(0)等于0，则将累加器从初始值开始累加(n-1)，累加结束后的整数部分作为当前时钟下的使能参数m_i(1)，其小数部分作为小数延迟参数u_i(1)；若m_i(0)大于0，则直接将累加器的初始值减1，其结果的整数部分作为当前时钟下的使能参数m_i(1)，其小数部分作为小数延迟参数u_i(1)；然后依次类推，继续判断下一个时钟到来时累加器的累加值；

当n＝1时，保持可变采样率f₁不变；

当n＜1时，先对数据x_i进行线性插值，再重复步骤(4.1)-(4.2)，直到满足n＞1，然后再按照n＞1时的方法继续处理；

最终，得到Q路信号在第w个时钟下的小数延迟参数值和使能参数值，记为u₀(w),u₁(w),…,u_i(w),…,u_Q-1(w)和m₀(w),m₁(w),…,m_i(w),…,m_Q-1(w)；

(4.5)、利用乘法器和加法器将Q路滤波结果与Q路小数延迟参数进行对应多项式计算，其中，第w个时钟下第i路的计算公式如下：

其中，(u_i(w))^j表示第w个时钟下第i路数据的小数延迟参数的j次方，s_i,j(w)表示第w个时钟下第i路数据的第j个滤波结果；

最终，得到Q路计算结果，记为t₁(w),t₂(w),…,t_i(w),…,t_Q-1(w)；

(4.6)、根据使能参数m_i(w)对计算结果t_i(w)进行有效性筛选；

在时钟上升沿判断m_i(w)的值，若m_i(w)的值不等于0，则判定这一时钟的输出数据t_i(w)无效，并将对应的第i个FIFO的写使能置0；若m_i(w)等于0，则判定这一时钟的计算结果t_i(w)有效，将第i个FIFO的写使能置1，将有效的t_i(w)存入至第i个FIFO中；

这样，根据Q个使能参数m₀(w)～m_Q-1(w)对Q路计算结果t₀(w)～t_Q-1(w)进行有效性筛选后，将每一路的筛选结果存入对应的Q个FIFO中；

(4.7)、按固定时钟频率f₂从Q个FIFO中顺序读出数据，得到Q路采样率转换后数据，记为y₀,y₁,…,y_i,…,y_Q-1，再将Q路采样率转换后数据拼合，得到采样率转换后数据y；

(5)、将采样率转换后的数据y进行并串转换，从而将并行的Q路数据串行输出；

(6)、数模转换器以采样率(Q*f₂)将串行输出的数字信号进行数模转换，使其转换为模拟信号，再通过低通滤波器滤除模拟信号中的镜像频率分量，得到用户所需的合成波形。

Images