CN112930014B - 一种静电释放防护电路及防护方法 - Google Patents

Abstract

本发明提供了一种静电释放防护电路及防护方法，所述电路包括：主结构，分别与电源接口和地线连接，包括第一电阻电容电路和第一正电流释放电路；至少一个从结构，各从结构分别与电源接口、地线和与该从结构对应的IO接口连接，IO接口连接到电源接口，包括第二电阻电容电路、第二正电流释放电路、第一负电流释放电路和第二负电流释放电路；第一电阻电容电路与第二电阻电容电路的电容元件为并联关系，且共用第一电阻电容电路中的电阻元件。本发明通过主从结构分布式结构，将电容分散在主电路及从电路中，充分利用芯片面积，实现较大电容，提高ESD泄放时间；在各从电路中增加正电流释放电路，提高泄放电流的效率，提高整体ESD能力。

Description

一种静电释放防护电路及防护方法

技术领域

本发明涉及电子电路技术领域，尤其涉及一种静电释放防护电路及防护方法。

背景技术

静电释放(Electro-Static discharge，ESD)指静电荷从一个物体向另一个物体未经控制地转移。尽管静电释放发生时转移的静电总量通常很小，然而放电的能量积累在硅片上很小的一个区域内，一般ESD峰值电流在几安培到十几安培之间，而对内部电路的损伤和考验ESD防护电路的好坏主要就是由峰值电流决定。而且ESD事件的发生时间一般在纳秒级，因此，如何快速泄放掉处于电流峰值时的电流，钳制住高电压尤为重要。

在现有的静电释放防护电路中，需要一个电源钳位电路来提供电源到地的泄放通路，同时需要一个电阻电容电路(Resistor-Capacitance circuit，RC电路)提高泄放时间，由于在RC电路中电容所占面积较大，但因集成电路产品面积的限制，为每个IO接口分配的ESD防护电路的面积有限，无法使ESD电流充分泄放，很难达到要求的ESD能力。如果通过增加ESD防护电路的面积来达到提高ESD能力，会使得成本大幅增加，但提升的ESD能力依然十分有限。

发明内容

本发明提供一种静电释放防护电路及防护方法，解决现有的静电释放防护电路ESD泄放时间较小，无法使ESD电流充分泄放，且泄放效率较低，很难达到要求的ESD能力的问题。

第一方面，本发明提供一种静电释放防护电路，包括：

主结构，分别与电源接口和地线连接，包括第一电阻电容电路和第一正电流释放电路；

至少一个从结构，各从结构分别与所述电源接口、所述地线和与该从结构对应的IO接口连接，所述IO接口通过第一单向导通元件连接到所述电源接口，包括第二电阻电容电路、第二正电流释放电路、第一负电流释放电路和第二负电流释放电路；

所述第一电阻电容电路与所述第二电阻电容电路的电容元件为并联关系，且所述第二电阻电容电路分别共用所述第一电阻电容电路中的电阻元件；

其中，通过所述第一正电流释放电路和第二正电流释放电路，将所述电源接口和/或IO接口产生的正静电电流释放到地线，通过所述第一电阻电容电路和第二电阻电容电路共同控制正静电电流释放时间，通过所述第一负电流释放电路将所述电源接口产生的负静电电流释放到地线，通过所述第二负电流释放电路将所述IO接口产生的负静电电流释放到地线。

可选地，所述第一单向导通元件为二极管，所述二极管的正极与该从结构对应的IO接口连接，负极与所述电源接口连接，将所述IO接口产生的正静电电流导通到所述电源接口。

可选地，所述第一正电流释放电路/所述第二正电流释放电路包括：

反相器，输入端与所述电阻元件的一端连接，输出端与钳位电路连接，用于将输入端的电压取反输出到所述钳位电路，所述电阻元件的一端为分别与所述第一电阻电容电路和所述第二电阻电容电路中的电容元件连接的一端；

钳位电路，分别与所述反相器、所述地线和所述电源接口连接，用于在所述与所述反相器连接的第一端口的电压，高于与所述地线连接的第二端口的电压时，将所述第一端口的正静电电流释放到地线。

可选地，所述钳位电路为N型场效应NMOS管，所述NMOS管的栅极与所述反相器连接，所述NMOS管的漏极与所述电源接口连接，所述NMOS管的源极与所述地线连接。

可选地，所述第一电阻电容电路包括：

至少一个电容元件，分别与所述电阻元件和所述地线连接；

电阻元件，一端与所述电源接口连接，另一端与所述电容元件和所述第二电阻电容电路中的电容元件连接。

可选地，所述第二电阻电容电路包括：

至少一个电容元件，分别与所述电阻元件和所述地线连接，与所述第一电阻电容电路中的电阻元件共同构成所述第二电阻电容电路。

可选地，所述电容元件为N型场效应NMOS电容，所述NMOS电容的栅极与所述电阻元件连接，所述NMOS电容的漏极和源极与所述地线连接。

可选地，所述第一负电流释放电路为第二单向导通元件，分别与所述电源接口和所述地线连接，用于在所述电源接口产生负静电电流时导通。

可选地，所述第二负电流释放电路为第三单向导通元件，分别与所述IO接口和所述地线连接，用于在所述IO接口产生负静电电流时导通。

第二方面，本发明提供一种静电释放防护方法，所述方法包括：

在电源接口和/或IO接口产生正静电电流时，通过主结构中的第一正电流释放电路和各从结构中的第二正电流释放电路，将所述正静电电流释放到地线；

在释放正静电电流过程中，通过主结构中的第一电阻电容电路和各从结构中的第二电阻电容电路共同控制正静电电流释放时间；

在电源接口产生负静电电流时，通过各从结构中的第一负电流释放电路，将所述负静电电流释放到地线；

在IO接口产生负静电电流时，通过各从结构中的第二负电流释放电路，将所述负静电电流释放到地线。

本发明提供的一种静电释放防护电路及防护方法，具有以下有益效果：

通过主从结构分布式结构，将电容分散在主电路及从电路中，充分利用芯片面积，实现较大电容，提高ESD泄放时间；在各从电路中增加正电流释放电路，提高泄放电流的效率，提高整体ESD能力。

附图说明

图1为本发明实施例提供的一种ESD电流随时间变化的波形示意图；

图2为相关技术提供的一种ESD防护电路的示意图；

图3为相关技术提供的一种ESD网络结构的示意图；

图4为本发明实施例提供的一种静电释放防护电路的示意图；

图5为本发明实施例提供的一种静电释放防护电路的细化示意图；

图6为本发明实施例提供的一种多电容元件的静电释放防护电路；

图7为本发明实施例提供的一种两个从结构的静电释放防护电路；

图8为本发明实施例提供的一种静电释放防护方法的流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；文本中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，另外，在本申请实施例的描述中，“多个”是指两个或多于两个，其它量词与之类似应当理解，此处所描述的优选实施例仅用于说明和解释本申请，并不用于限定本申请，并且在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

需要说明的是，以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

以下，对本公开实施例中的部分用语进行解释说明，以便于本领域技术人员理解。

(1)本公开实施例中术语“IO接口”，即输入输出(Input/Output，I/O)接口，是主机与被控对象进行信息交换的纽带，主机通过I/O接口与外部设备进行数据交换。

(2)本公开实施例中术语“钳位电路”，用于将电压控制到特定值。

(3)本公开实施例中术语“RC电路”(Resistor-Capacitance circuit，电阻电容电路)，由电阻元件和电容元件组成。RC的时间常数是表示过渡反应的时间过程的常数，通过电阻和电容的乘积计算，若电容的单位是微法，电阻的单位是兆欧，时间常数的单位是秒。

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

静电释放现象会引起集成电路产品失效，是发生几率最高的可靠性问题，因此改善或者提高集成电路的静电防护能力对产品的良品率以及可靠性有着不可忽视的作用。由于目前工艺节点的推进，晶体管尺寸越来越小，导致其可承受ESD的能力越来越弱。

如图1所示，本发明实施例提供一种ESD电流随时间变化的波形示意图。一般ESD电流的峰值电流在几安培到十几安培之间，而对内部电路的损伤和考验ESD防护电路的好坏主要就是由峰值电流决定。而且ESD事件的发生时间一般在纳秒级，在经过峰值电流后，电流值逐渐降低。因此，如何快速泄放掉处于电流峰值时的ESD电流，钳制住高电压尤为重要。

如图2所示，为相关技术提供的一种ESD防护电路的示意图，由N型二极管(N-diode)，P型二极管(P-diode)，NMOS电容(N-cap)，电阻(Resistor)，反相器(Inverter)，电源钳位电路(Clamp cell)组成，其中，上述电源钳位电路为NMOS管。其中，内电路为实现芯片或集成电路功能的电路，为ESD防护电路保护的目标电路，之后不再赘述。

在电源接口(VDD)正常上电的情况下，电源经过电阻，将NMOS电容充电到与上述VDD的电位相同的高电位，经过反相器后，泄放电流的NMOS管的栅极Gate端为低电位，电源钳位电路关闭，静电泄放通路处于关断状态。因此在电路正常工作的情况下，不会发生电流从VDD流通到地线(VSS)的情况，导致电路产生大的漏电电流。

当发生ESD事件时，ESD电流分为正负两种极性。

(1)当IO端口发生-ESD事件时，-ESD电流通过与上述IO端口连接的N_diode直接泄放到地，由上述N_diode做静电防护。

(2)当IO端口发生+ESD事件时，+ESD电流通过与上述IO端口连接的P_diode导通至VDD，从而经过电阻对N_cap进行充电。由于上述ESD事件的发生时间在几十纳秒内，电容两端电压不能突变，因此在一个RC时间内，N_cap的Gate端保持低电位，从而经过反相器后，NMOS管的Gate端为高电位，此时上述NMOS管开启，+ESD电流会通过上述NMOS管泄放到地，并且钳制住VDD上的电压，避免电压过高导致内部电路损坏。

(3)当VDD上发生-ESD事件时，-ESD电流直接通过连接VDD到地线的N_diode进行泄放，由上述N_diode做静电防护。

(4)当VDD上发生+ESD事件时，和IO端口上发生+ESD的情况类似，通过一个RC的迟滞，电流从电源钳位电路泄放到地。

在现有的ESD防护电路中，RC时间不能过小，否则会导致上述NMOS管开启不充分，从而导致电流泄放不充分。因此，电源钳位电路的面积，也就是NMOS管的数量决定了能够泄放ESD峰值电流的大小。电源钳位电路的面积越小，NMOS管的数量越少，泄放速度越慢，VDD上的电压越不容易被钳制住。

如图3所示，相关技术提供的一种ESD网络结构的示意图。

每个芯片的IO接口到VDD由P型二极管(P-diode)相连，到VSS由N型二极管(N-diode)相连，NMOS电容(N-cap)、电阻(Resistor)、反相器(Inverter)、以及电源钳位电路(Clamp cell)都在电源IO电路(power IO)内，组成基本的IO ESD网络。

上述电路的弊端在于：(1)在power IO内，需要较大面积的电容和电阻来保证RC时间，从而使电源钳位电路开启充分；(2)仅仅只是在power IO内有电源钳位电路，泄放通路面积有限；(3)考虑到VDD走线上的寄生电阻，在ESD大电流发生时，较远的IO接口很难钳制住VDD上的电压，导致内部电路损坏。

鉴于现有的静电释放防护电路ESD泄放时间较小，无法使ESD电流充分泄放，且泄放效率较低，很难达到要求的ESD能力的问题，本申请提出一种静电释放防护电路及防护方法。

下面结合附图对本申请实施例中的一种静电释放防护电路及防护方法进行详细说明。

实施例1

本发明实施例提供一种静电释放防护电路的示意图，如图4所示，包括：

主结构401，分别与电源接口403和地线404连接，包括第一电阻电容电路401-1和第一正电流释放电路401-2；

至少一个从结构402，各从结构分别与所述电源接口、所述地线和与该从结构对应的IO接口405连接，所述IO接口通过第一单向导通元件402-1连接到所述电源接口，包括第二电阻电容电路402-2、第二正电流释放电路402-3、第一负电流释放电路402-4和第二负电流释放电路402-5；

上述图4中左侧虚线框内，即401为主电路结构，右侧虚线框内，即402为从电路结构。

利用主从分布式结构，将正电流释放电路加在每一个IO接口对应的从结构中，使得正电流释放电路距离上述IO接口非常近，减小寄生电阻。

本发明实施例通过主从分布式结构的ESD防护电路，共同泄放静电，保护内部电路。

所述第一电阻电容电路的电容元件401-1a与所述第二电阻电容电路的电容元件402-2a为并联关系，且所述第二电阻电容电路分别共用所述第一电阻电容电路的电阻元件401-1b；

其中，通过所述第一正电流释放电路和第二正电流释放电路，将所述电源接口和/或IO接口产生的正静电电流释放到地线，通过所述第一电阻电容电路和第二电阻电容电路共同控制正静电电流释放时间，通过所述第一负电流释放电路将所述电源接口产生的负静电电流释放到地线，通过所述第二负电流释放电路将所述IO接口产生的负静电电流释放到地线。

本发明实施例提供的静电释放防护电路，可以使每个IO接口对应的从结构与主结构组成一个整体ESD防护网络，提高芯片ESD能力。同时，分布式结构使ESD更均匀、更有效率地释放ESD电流，避免了在ESD电流较大时，由于钳位电路面积不够造成芯片损坏，从而极大提高芯片整体ESD能力。

在上述主结构和从结构中，都存在完整的正电流释放电路，无论在哪个IO接口上发生ESD事件，都可以以较短的通路泄放ESD电流，减小寄生电阻，钳制住VDD上的高压。

当芯片中存在多个IO接口时，这样主从分布式结构的ESD防护电路可以利用并联的方式将上述主结构和从结构并联在一起，将泄放的ESD电流分摊到相邻的正电流释放电路中，提高了泄放效率，也避免了单一正电流释放电路由于ESD电流过大导致损坏。

需要说明的是，上述图4中仅示出了一个从结构，在上述图4中还可以增加多个从结构，每一从结构的具体结构和连接方式与上述图4中示出的从结构相同，在此不再赘述。

如图5所示，本发明实施例提供一种静电释放防护电路的细化示意图。

上述图5中左侧虚线框内为主结构，主结构包括第一电阻电容电路和第一正电流释放电路；右侧虚线框内为从结构，从结构包括第一单向导通元件、第二电阻电容电路、第二正电流释放电路、第一负电流释放电路和第二负电流释放电路。

上述第一正电流释放电路包括：

反相器F1，输入端与所述电阻元件的一端连接，输出端与钳位电路连接，用于将输入端的电压取反输出到所述钳位电路，所述电阻元件的一端为分别与所述第一电阻电容电路和所述第二电阻电容电路中的电容元件连接的一端；上述反相器F1可以为具体的反相器元件，也可以为实现其功能的电路结构。

需要说明的是，上述反相器F1可以为实现将输入端和输出端的电压取反功能的任一元件或电路结构，根据具体的实施情况，确定上述反相器F1的具体实现形式。对于本发明实施例中的反相器F1，本发明实施例并不限制其具体的种类与型号，任意可以实现本发明实施例要求功能的反相器都可以应用到本发明实施例中，之后不再赘述。

在上述图5中，上述反相器F1的输入端连接至电阻元件R和电容元件NMOS1的连接线上，上述反相器F1的输出端连接至钳位电路Q1。

钳位电路Q1，分别与所述反相器、所述地线和所述电源接口连接，用于在所述与所述反相器连接的第一端口的电压，高于与所述地线连接的第二端口的电压时，将所述第一端口的正静电电流释放到地线。

需要说明的是，上述钳位电路Q1可以为实现正静电电流释放并钳制电压功能的任一元件或电路结构，根据具体的实施情况，确定上述钳位电路Q1的具体实现形式。对于本发明实施例中的钳位电路Q1，本发明实施例并不限制其具体的种类与型号，任意可以实现本发明实施例要求功能的钳位电路都可以应用到本发明实施例中，之后不再赘述。

作为一种可选的实施方式，上述钳位电路Q1为N型场效应NMOS管，所述NMOS管的栅极与所述反相器连接，所述NMOS管的漏极与所述电源接口连接，所述NMOS管的源极与所述地线连接。

在上述图5中具体展示了上述钳位电路Q1为N型场效应NMOS管时的具体连接方式。上述钳位电路Q1的栅极与反相器F1的输出端连接，上述钳位电路Q1的漏极与所述电源接口连接，上述钳位电路Q1的源极与所述地线连接。

上述第一电阻电容电路包括：

至少一个电容元件NMOS1，分别与所述电阻元件R和所述地线连接；

电阻元件R，一端与所述电源接口连接，另一端与所述电容元件和所述第二电阻电容电路中的电容元件连接。

上述电阻元件R和上述每一个电容元件NMOS1的连接关系为串联。

上述第一电阻电容电路中的至少一个电容元件NMOS1之间的连接关系为并联。

需要说明的是，对于本发明实施例中的电容元件NMOS1和电阻元件R，本发明实施例并不限制其具体的种类、型号、大小，任意可以实现本发明实施例要求功能的电容元件和电阻元件都可以应用到本发明实施例中，之后不再赘述。

上述电阻元件R一端与所述电源接口连接，另一端与电容元件NMOS1和电容元件NMOS2连接。

作为一种可选的实施方式，所述电容元件NMOS1为N型场效应NMOS电容，所述NMOS电容的栅极与所述电阻元件连接，所述NMOS电容的漏极和源极与所述地线连接。

上述图5具体展示了当上述电容元件NMOS1为NMOS电容时的具体连接方式。上述电容元件NMOS1的栅极与电阻元件R连接，所述NMOS电容的漏极和源极与所述地线连接。

根据上述图5，当电源接口发生+ESD事件时，具体的电流释放过程为：

电源接口发生+ESD事件，释放+ESD电流，上述+ESD电流通过分布式结构中共用的电阻R以及与每个电容元件，上述图5中的NMOS1、NMOS2构成RC电路，控制RC时间。在一个RC时间内，电容NMOS1上的电位为低，经过反相器F1后，Q1的栅极Gate端为高电位，此时Q1的打开，上述+ESD电流通过上述Q1的泄放到地。

上述第二正电流释放电路包括：

反相器F2，输入端与所述电阻元件的一端连接，输出端与钳位电路连接，用于将输入端的电压取反输出到所述钳位电路，所述电阻元件的一端为分别与所述第一电阻电容电路和所述第二电阻电容电路中的电容元件连接的一端；

上述反相器F2可以为具体的反相器元件，也可以为实现其功能的电路结构。

需要说明的是，上述反相器F2可以为实现将输入端和输出端的电压取反功能的任一元件或电路结构，根据具体的实施情况，确定上述反相器F2的具体实现形式。对于本发明实施例中的反相器F2，本发明实施例并不限制其具体的种类与型号，任意可以实现本发明实施例要求功能的反相器都可以应用到本发明实施例中，之后不再赘述。

在上述图5中，上述反相器F2的输入端连接至电阻元件R和电容元件NMOS1的连接线上，上述反相器F2的输出端连接至钳位电路Q2。

钳位电路Q2，分别与所述反相器、所述地线和所述电源接口连接，用于在所述与所述反相器连接的第一端口的电压，高于与所述地线连接的第二端口的电压时，将所述第一端口的正静电电流释放到地线。

需要说明的是，上述钳位电路Q2可以为实现正静电电流释放并钳制电压功能的任一元件或电路结构，根据具体的实施情况，确定上述钳位电路Q2的具体实现形式。对于本发明实施例中的钳位电路Q2，本发明实施例并不限制其具体的种类与型号，任意可以实现本发明实施例要求功能的钳位电路都可以应用到本发明实施例中，之后不再赘述。

作为一种可选的实施方式，上述钳位电路Q2为N型场效应NMOS管，所述NMOS管的栅极与所述反相器连接，所述NMOS管的漏极与所述电源接口连接，所述NMOS管的源极与所述地线连接。

在上述图5中具体展示了上述钳位电路Q2为N型场效应NMOS管时的具体连接方式。上述钳位电路Q2的栅极与反相器F2的输出端连接，上述钳位电路Q2的漏极与所述电源接口连接，上述钳位电路Q2的源极与所述地线连接。

上述第一正电流释放电路和上述第二正电流释放电路的结构相同，均包括上述反相器和钳位电路。

上述第一单向导通元件可以为实现根据电流的正负确定是否导通的任一元件，根据具体的实施情况，确定上述第一单向导通元件的具体实现形式。

作为一种可选的实施方式，所述第一单向导通元件为二极管，所述二极管的正极与该从结构对应的IO接口连接，负极与所述电源接口连接，将所述IO接口产生的正静电电流导通到所述电源接口。

具体的，上述第一单向导通元件为P型二极管。

在上述图5中具体展示了当上述第一单向导通元件为P型二极管时，具体的连接方式。上述第一单向导通元件P的正极与IO接口连接，负极与电源接口连接。

需要说明的是，对于本发明实施例中的二极管，本发明实施例并不限制其具体的种类与型号，任意可以实现本发明实施例要求功能的二极管都可以应用到本发明实施例中，之后不再赘述。

上述第二电阻电容电路包括：

至少一个电容元件NMOS2，分别与所述电阻元件R和所述地线连接，与上述第一电阻电容电路中的电阻元件R共同构成所述第二电阻电容电路。

上述从结构中的第二电阻电容电路，没有电阻，仅包括电容元件NMOS2。

上述电阻元件R和上述第二电阻电容电路中的每一个电容元件NMOS2的连接关系全部为串联。

上述第二电阻电容电路中的至少一个电容元件NMOS2之间的连接关系为并联，上述第二电阻电容电路中的至少一个电容元件NMOS2与上述第一电阻电容电路中的至少一个电容元件NMOS1的连接关系为并联。

需要说明的是，对于本发明实施例中的电容元件NMOS2，本发明实施例并不限制其具体的种类、型号、大小，任意可以实现本发明实施例要求功能的电容元件都可以应用到本发明实施例中，之后不再赘述。

作为一种可选的实施方式，所述电容元件NMOS2为N型场效应NMOS电容，所述NMOS电容的栅极与所述电阻元件连接，所述NMOS电容的漏极和源极与所述地线连接。

上述图5具体展示了当上述电容元件NMOS2为NMOS电容时的具体连接方式。上述电容元件NMOS2的栅极与电阻元件R连接，所述NMOS电容的漏极和源极与所述地线连接。

根据上述图5，当IO接口发生+ESD事件时，具体的电流释放过程为：

IO接口发生+ESD事件，释放+ESD电流，上述+ESD电流通过P1导通至电源接口VDD，再通过分布式结构中共用的电阻R以及与每个电容元件，上述图5中的NMOS1、NMOS2构成RC电路，控制RC时间。在一个RC时间内，电容NMOS2上的电位为低，经过反相器F2后，Q2的栅极Gate端为高电位，此时Q2的打开，上述+ESD电流通过上述Q2的泄放到地。

本发明实施例中的主结构和从结构由图4中加粗的钳位总线(clamp bus)并联到一起，而且主结构中必须存在电阻元件，从结构共用主结构中的电阻元件，以避免在并联的同时将电阻也并联在一起，导致电阻值降低，从而使RC常数降低；上述共用电阻元件的连接方式，也可以节省电阻占用的面积。在本发明实施例中，上述第一电阻电容电路和上述第二电阻电容电路共同构成总电阻电容电路，共同控制正静电电流释放时间，即，在本发明实施例中，通过计算上述第一电阻电容电路中的电阻元件的电阻值，与上述第一电阻电容电路和上述第二电阻电容电路中的所有电容元件的总电容量的乘积，确定正静电电流释放时间。例如，若上述电阻元件的电阻值为R1，上述第一电阻电容电路中存在两个电容，且电容量为C1、C2，上述第二电阻电容电路中存在三个电容，且电容量为C3、C4、C5，则正静电电流释放时间T＝R1*(C1+C2+C3+C4+C5)，故本发明实施例提供的静电释放防护电路相较于现有的静电释放防护电路，电路开启时间长，泄放电流充分，可以在较高的静电电压下依然能防止内部电路受到损伤。

通过上述结构，不需要再使用很大面积的电容来保证RC常数，在具体实施时，根据具体实施情况确定RC常数后，可以将需要的电容值平均分布在主从结构的电容元件内，可以达到节省面积的作用，而且也更容易实现一个较大的RC常数。

本发明通过主从结构分布式结构，将电容分散在每一个IO接口对应的从电路中，充分利用芯片边角面积，实现较大的电容，从而提高正静电电流释放时间，使正静电电流释放更为充分。

上述图5仅示出了上述第一电阻电容电路和上述第二电阻电容电路中均使用一个电容元件的实施方式。

如图6所示，本发明实施例提供一种多电容元件的静电释放防护电路。

除了电容元件的数量外，上述图6与上述图5相同。在图6中，上述第一电阻电容电路使用两个电容元件NMOS1-1、NMOS1-2，上述第二电阻电容电路中使用两个电容元件NMOS2-1、NMOS2-2，上述图6中的四个电容元件NMOS1-1、NMOS1-2、NMOS2-1、NMOS2-2均为并联关系，且与电阻元件R均为串联关系。

需要说明的是，在芯片边角位置也可以通过增加电容元件，增加电容的面积，以充分利用芯片的剩余面积，上述增加的电容元件，同样通过钳位总线连接。

需要说明的是，上述图6仅为本发明实施例对于多电容元件的连接关系的一种说明，并不构成对本发明实施例的任何限定，可以根据具体的实施情况确定，在上述第一电阻电容电路和上述第二电阻电容电路中使用任意数量的电容元件(至少一个)。

所述第一负电流释放电路为第二单向导通元件，分别与所述电源接口和所述地线连接，用于在所述电源接口产生负静电电流时导通。

作为一种可选的实施方式，上述第二单向导通元件为二极管，所述二极管的正极与所述地线连接，负极与所述电源接口连接，将所述电源接口产生的负静电电流导通到所述地线。

具体的，上述第二单向导通元件为N型二极管N1。

上述图5具体的展示了当上述第二单向导通元件为N型二极管时的具体连接方式，N1的正极与地线连接，负极与电源接口连接。

根据上述图5，当电源接口发生-ESD事件时，具体的电流释放过程为：

当电源接口发生-ESD事件，释放-ESD电流，-ESD电流直接通过连接VDD到地线的N型二极管N1进行泄放，由N1做静电防护。

所述第二负电流释放电路为第三单向导通元件，分别与所述IO接口和所述地线连接，用于在所述IO接口产生负静电电流时导通。

作为一种可选的实施方式，上述第三单向导通元件为二极管，所述二极管的正极与所述地线连接，负极与所述IO接口连接，将所述IO接口产生的负静电电流导通到所述地线。

具体的，上述第三单向导通元件为N型二极管N2。

上述图5具体的展示了当上述第三单向导通元件为N型二极管时的具体连接方式，N2正极与所述地线连接，负极与所述IO接口连接。

根据上述图5，当IO接口发生-ESD事件时，具体的电流释放过程为：

当IO接口发生-ESD事件，释放-ESD电流，-ESD电流直接通过连接IO接口到地线的N型二极管N2进行泄放，由N2做静电防护。如图7所示，本发明实施例提供一种两个从结构的静电释放防护电路。

上述图7中的电路的连接方式与上述图5中相同，在此不再赘述。

上述图7中的从结构1和从结构2的具体结构相同，连接方式也相同。

需要说明的是，上述图7以存在分别与IO接口1和IO接口2对应的从结构1和从结构2的静电释放防护电路，对存在多个从结构的静电释放防护电路的连接方式进行示例性的说明，并不对本发明实施例进行限定，本发明实施例中从结构的数量根据具体实施时IO接口的数量确定，从结构与IO接口为一一对应的关系。

本发明实施例提供的主从分布式静电释放防护电路，通过钳位总线走线将不同IO接口的正电流释放电路并联在一起，在没有增加电容面积，也没有增加正电流释放电路面积的情况下，能够较大程度地提高电路ESD能力；而且，也可以利用到芯片边角的面积，增加RC时间；本发明实施例的静电释放防护电路，在特殊的使用情况下，还能够通过并联电阻或者改变分布在每个IO接口中电容的数量改变RC常数；不会因为VDD走线较长，寄生电阻较大，导致无法钳制住VDD上电压的情况，电路结构上比较灵活。

实施例2

本发明实施例提供一种静电释放防护方法的流程图，如图8所示，包括：

步骤S801，在电源接口和/或IO接口产生正静电电流时，通过主结构中的第一正电流释放电路和各从结构中的第二正电流释放电路，将所述正静电电流释放到地线；

基于上述图5中的静电释放防护电路，利用本发明实施例提供的静电释放防护电路实现静电释放防护的具体实施方式：

实施方式1：当IO接口发生+ESD事件时，具体的电流释放过程为：

IO接口发生+ESD事件，释放+ESD电流，上述+ESD电流通过P1导通至电源接口VDD，再通过分布式结构中共用的电阻R以及与每个电容元件，上述图5中的NMOS1、NMOS2构成RC电路，控制RC时间。在一个RC时间内，电容NMOS2上的电位为低，经过反相器F2后，Q2的栅极Gate端为高电位，此时Q2的打开，上述+ESD电流通过上述Q2的泄放到地。

实施方式2：当电源接口发生+ESD事件时，具体的电流释放过程为：

电源接口发生+ESD事件，释放+ESD电流，上述+ESD电流通过分布式结构中共用的电阻R以及与每个电容元件，上述图5中的NMOS1、NMOS2构成RC电路，控制RC时间。在一个RC时间内，电容NMOS1上的电位为低，经过反相器F1后，Q1的栅极Gate端为高电位，此时Q1的打开，上述+ESD电流通过上述Q1的泄放到地。

在释放正静电电流过程中，通过主结构中的第一电阻电容电路和各从结构中的第二电阻电容电路共同控制正静电电流释放时间；

通过上述图5中的R、NMOS1、NMOS2共同控制正静电电流释放时间。

步骤S802，在电源接口产生负静电电流时，通过各从结构中的第一负电流释放电路，将所述负静电电流释放到地线；

实施方式3：当电源接口发生-ESD事件时，具体的电流释放过程为：

当电源接口发生-ESD事件，释放-ESD电流，-ESD电流直接通过连接VDD到地线的N型二极管N1进行泄放，由N1做静电防护。

步骤S803，在IO接口产生负静电电流时，通过各从结构中的第二负电流释放电路，将所述负静电电流释放到地线。

实施方式4：当IO接口发生-ESD事件时，具体的电流释放过程为：

当IO接口发生-ESD事件，释放-ESD电流，-ESD电流直接通过连接IO接口到地线的N型二极管N2进行泄放，由N2做静电防护。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。

所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。

以上对本申请所提供的技术方案进行了详细介绍，本申请中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种静电释放防护电路，其特征在于，包括：

主结构，分别与电源接口和地线连接，包括第一电阻电容电路和第一正电流释放电路；

至少一个从结构，各从结构分别与所述电源接口、所述地线和与该从结构对应的IO接口连接，所述IO接口通过第一单向导通元件连接到所述电源接口，包括第二电阻电容电路、第二正电流释放电路、第一负电流释放电路和第二负电流释放电路；

所述第一电阻电容电路与所述第二电阻电容电路的电容元件为并联关系，且所述第二电阻电容电路分别共用所述第一电阻电容电路中的电阻元件；

其中，通过所述第一正电流释放电路和第二正电流释放电路，将所述电源接口和/或IO接口产生的正静电电流释放到地线，通过所述第一电阻电容电路和第二电阻电容电路共同控制正静电电流释放时间，通过所述第一负电流释放电路将所述电源接口产生的负静电电流释放到地线，通过所述第二负电流释放电路将所述IO接口产生的负静电电流释放到地线。

2.根据权利要求1所述的电路，其特征在于，所述第一单向导通元件为二极管，所述二极管的正极与该从结构对应的IO接口连接，负极与所述电源接口连接，将所述IO接口产生的正静电电流导通到所述电源接口。

3.根据权利要求1所述的电路，其特征在于，所述第一正电流释放电路/所述第二正电流释放电路包括：

反相器，输入端与所述电阻元件的一端连接，输出端与钳位电路连接，用于将输入端的电压取反输出到所述钳位电路，所述电阻元件的一端为分别与所述第一电阻电容电路和所述第二电阻电容电路中的电容元件连接的一端；

钳位电路，分别与所述反相器、所述地线和所述电源接口连接，用于在所述与所述反相器连接的第一端口的电压，高于与所述地线连接的第二端口的电压时，将所述第一端口的正静电电流释放到地线。

4.根据权利要求3所述的电路，其特征在于，所述钳位电路为N型场效应NMOS管，所述NMOS管的栅极与所述反相器连接，所述NMOS管的漏极与所述电源接口连接，所述NMOS管的源极与所述地线连接。

5.根据权利要求1所述的电路，其特征在于，所述第一电阻电容电路包括：

至少一个电容元件，分别与所述电阻元件和所述地线连接；

电阻元件，一端与所述电源接口连接，另一端与所述电容元件和所述第二电阻电容电路中的电容元件连接。

6.根据权利要求1所述的电路，其特征在于，所述第二电阻电容电路包括：

至少一个电容元件，分别与所述电阻元件和所述地线连接，与所述第一电阻电容电路中的电阻元件共同构成所述第二电阻电容电路。

7.根据权利要求5或6所述的电路，其特征在于，所述电容元件为N型场效应NMOS电容，所述NMOS电容的栅极与所述电阻元件连接，所述NMOS电容的漏极和源极与所述地线连接。

8.根据权利要求1所述的电路，其特征在于，所述第一负电流释放电路为第二单向导通元件，分别与所述电源接口和所述地线连接，用于在所述电源接口产生负静电电流时导通。

9.根据权利要求1所述的电路，其特征在于，所述第二负电流释放电路为第三单向导通元件，分别与所述IO接口和所述地线连接，用于在所述IO接口产生负静电电流时导通。

10.一种静电释放防护方法，其特征在于，包括：

在电源接口和/或IO接口产生正静电电流时，通过主结构中的第一正电流释放电路和各从结构中的第二正电流释放电路，将所述正静电电流释放到地线；

在释放正静电电流过程中，通过主结构中的第一电阻电容电路和各从结构中的第二电阻电容电路共同控制正静电电流释放时间；

在电源接口产生负静电电流时，通过各从结构中的第一负电流释放电路，将所述负静电电流释放到地线；

在IO接口产生负静电电流时，通过各从结构中的第二负电流释放电路，将所述负静电电流释放到地线。

Images