CN111355225A - 电源钳位电路及集成电路芯片 - Google Patents

电源钳位电路及集成电路芯片 Download PDF

Info

Publication number
CN111355225A
CN111355225A CN202010244294.8A CN202010244294A CN111355225A CN 111355225 A CN111355225 A CN 111355225A CN 202010244294 A CN202010244294 A CN 202010244294A CN 111355225 A CN111355225 A CN 111355225A
Authority
CN
China
Prior art keywords
module
diode
power supply
pmos transistor
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010244294.8A
Other languages
English (en)
Inventor
乔彦彬
赵军伟
刘威
张海峰
原义栋
邵瑾
陈燕宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Information and Telecommunication Co Ltd
Priority to CN202010244294.8A priority Critical patent/CN111355225A/zh
Publication of CN111355225A publication Critical patent/CN111355225A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/047—Free-wheeling circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电源钳位电路，属于集成电路芯片静电释放保护技术领域。所述电源钳位电路包括检测模块、启动模块以及泄放模块，还包括：反馈模块；所述检测模块包括电阻以及电容；所述反馈模块串联于所述电阻与所述电容之间；所述反馈模块包括第一二极管以及第二PMOS晶体管；所述第二PMOS晶体管的源极与所述电阻的第一端以及所述第一二极管的正极相连，所述第二PMOS晶体管的漏极与所述第一二极管的负极相连，所述第二PMOS晶体管的栅极与所述启动模块以及所述泄放模块相连。本发明通过增加反馈模块，在电源钳位电路导通时增加检测模块的阻抗，增大RC时间常数，延长泄放模块的导通时间，将静电荷彻底释放；在电源钳位电路不导通时，降低漏电流。

Description

电源钳位电路及集成电路芯片
技术领域
本发明涉及集成电路芯片静电释放保护技术领域，具体地涉及一种电源钳位电路以及一种集成电路芯片。
背景技术
静电放电现象广泛存在于集成电路的制造、封装、运输和应用等环节中。静电放电的特点是瞬间电压过高和瞬间电流过大。通常集成电路芯片静电释放时，静电荷从一个管脚流入从另一个管脚流出，不进入芯片内部电路，因此管脚之间需要有静电保护电路。随着半导体工艺的进步，栅氧厚度越来越薄，例如90nm以下工艺的栅氧厚度可达到2nm以下，使得半导体器件对静电更加敏感，静电防护的重要性越来越突出。静电保护电路的作用是让静电荷通过保护电路进行释放，防止静电进入集成电路内部导致芯片内部的元件被烧毁，同时保证内部电路电压稳定。
电源钳位电路是静电保护电路的一种重要形式。如图1所示，现有的电源钳位电路包括：检测模块、启动模块和泄放模块。检测模块由RC电路组成，保证芯片正常上电时不开启泄放模块，当静电事件来临时能够检测到静电脉冲并快速开启泄放模块。其中，RC电路的时间常数决定了静电泄放时间，时间常数越大泄放时间越长，合理设置泄放时间是电源钳位电路的重要技术指标之一。启动模块由一个PMOS晶体管Mp和一个NMOS晶体管Mn组成，用于提升检测模块的输出能力，驱动泄放模块工作。泄放模块由一个NMOS晶体管Mbig组成，用于泄放电流。
图1所示的电源钳位电路，当静电时间来临时，NMOS晶体管Mn被关闭，PMOS晶体管Mp被打开，NMOS晶体管Mbig的栅极处于高电压状态，因此NMOS晶体管Mbig被打开，静电电流通过NMOS晶体管Mbig进行泄放，同时静电电压被限制在一个合理范围，保证内部电路不被烧坏。由于NMOS晶体管Mbig的栅极电压是在RC时间常数之内保持高电压状态，RC时间常数后NMOS晶体管Mbig就会被关闭，若RC时间常数不够大，会导致NMOS晶体管Mbig提前关闭，静电事件电荷不能完全被泄放，没有被泄放的电荷会流向芯片的内部电路从而损坏内部电路。此外，该电源钳位电路设置在芯片的工作电压端VDD与接地端VSS之间，芯片正常工作时VDD与VSS之间会施加一定的工作电压，该电源钳位电路不可避免会有较大漏电流产生。
发明内容
本发明的目的是提供一种电源钳位电路，以延长电源钳位电路的导通时间，降低漏电流。
为了实现上述目的，本发明提供一种电源钳位电路，包括检测模块、启动模块以及泄放模块，还包括：反馈模块；
所述检测模块包括电阻以及电容；
所述反馈模块串联于所述电阻与所述电容之间；
所述反馈模块包括第一二极管以及第二PMOS晶体管；
所述第二PMOS晶体管的源极与所述电阻的第一端以及所述第一二极管的正极相连，所述第二PMOS晶体管的漏极与所述第一二极管的负极相连，所述第二PMOS晶体管的栅极与所述启动模块以及所述泄放模块相连。
进一步地，所述检测模块还包括第二二极管，所述第二二极管的正极与所述第一二极管的负极以及第二PMOS晶体管的漏极相连，所述第二二极管的负极与所述电容相连。
进一步地，所述启动模块包括第一PMOS晶体管以及第一NMOS晶体管，所述泄放模块包括第二NMOS晶体管；所述第一PMOS晶体管的源极和所述第二NMOS晶体管的漏极与所述电阻R的第二端相连，所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的栅极、所述第一NMOS晶体管的漏极以及第二NMOS晶体管的栅极相连，所述第一PMOS晶体管的栅极与所述第二二极管的正极相连，所述第一NMOS晶体管的栅极与所述第二二极管的负极相连，所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极与所述电容的第一端相连。
进一步地，所述电阻的第二端与电压端相连，所述电容的第一端与接地端相连，所述电容的第二端与所述第二二极管的负极以及所述第一NMOS晶体管的栅极相连。
进一步地，所述第二NMOS晶体管的内阻小于所述第一NMOS晶体管的内阻。
本发明还提供一种集成电路芯片，包括上述的电源钳位电路。
本发明的电源钳位电路通过增加反馈模块，在检测模块引入正反馈，当电源钳位电路导通时，增加检测模块的阻抗，增大RC时间常数，延长泄放模块的导通时间，能够将静电荷彻底释放。另一方面，在没有静电产生集成电路芯片正常工作时，即电源钳位电路不导通时，反馈模块不导通，增大了电源钳位电路的阻抗，降低经过电源钳位电路的电流，从而降低集成电路芯片的漏电流。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是现有的电源钳位电路的原理图；
图2是本发明实施例提供的电源钳位电路的原理图；
图3是现有的电源钳位电路与本发明实施例的电源钳位电路的导通时的电流泄放时间的比较图；
图4是现有的电源钳位电路与本发明实施例的电源钳位电路的不导通时的漏电流的比较图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
本文所述的“第一”、“第二”仅用于区分描述，而不能理解为指示或暗示相对重要性。本文所述的“连接”、“相连”用于表述两个元件之间的电信号连接，可以是两个元件直接连接，也可以是通过第三个元件实现的间接连接。
图2是本发明实施例提供的电源钳位电路的原理图，如图2所示，本实施例提供的一种电源钳位电路包括：检测模块、启动模块、泄放模块以及反馈模块。所述检测模块包括电阻R以及电容C。所述反馈模块串联于所述电阻R与所述电容C之间。所述反馈模块包括第一二极管D1以及第二PMOS晶体管Mp2；所述第二PMOS晶体管Mp2的源极与所述电阻R的第一端以及所述第一二极管D1的正极相连，所述第二PMOS晶体管Mp2的漏极与所述第一二极管D1的负极相连，所述第二PMOS晶体管Mp2的栅极与所述启动模块以及所述泄放模块相连。
所述检测模块还包括第二二极管D2，所述第二二极管D2的正极与所述第一二极管D1的负极以及第二PMOS晶体管Mp2的漏极相连，所述第二二极管D2的负极与所述电容C相连。
所述启动模块包括第一PMOS晶体管Mp1以及第一NMOS晶体管Mn1，所述泄放模块包括第二NMOS晶体管Mbig。所述第一PMOS晶体管Mp1的源极和所述第二NMOS晶体管Mbig的漏极与所述电阻R的第二端相连，所述第一PMOS晶体管Mp1的漏极与所述第二PMOS晶体管Mp2的栅极、所述第一NMOS晶体管Mn1的漏极以及第二NMOS晶体管Mbig的栅极相连，所述第一PMOS晶体管Mp1的栅极与所述第二二极管D2的正极相连，所述第一NMOS晶体管Mn1的栅极与所述第二二极管D2的负极相连，所述第一NMOS晶体管Mn1的源极和所述第二NMOS晶体管Mbig的源极与所述电容C的第一端相连。
所述电阻R的第二端与电压端VDD相连，所述电容C的第一端与接地端VSS相连，所述电容C的第二端与所述第二二极管D2的负极以及所述第一NMOS晶体管Mn1的栅极相连。
由于泄放模块工作时需要泄放安培量级的大电流，本实施例中采用的第二NMOS晶体管Mbig的内阻小于第一NMOS晶体管Mn1的内阻，即第二NMOS晶体管Mbig的尺寸大于第一NMOS晶体管Mn1的尺寸，以快速泄放电流。
本实施例的电源钳位电路适用于集成电路芯片，该电源钳位电路的电压端VDD即为集成电路芯片的电压引脚，该电源钳位电路的接地端VSS即为集成电路芯片的接地端引脚。集成电路芯片内部电路的一端与第二NMOS晶体管Mbig的漏极相连，集成电路芯片内部电路的另一端与第二NMOS晶体管Mbig的源极相连。当有静电产生时，第一PMOS晶体管Mp1的栅极为高电平，第一PMOS晶体管Mp1导通，第一NMOS晶体管Mn1截止，第二NMOS晶体管Mbig导通，第二PMOS晶体管Mp2截止，电源钳位电路导通。此时，第二PMOS晶体管Mp2起到反馈作用，增加检测模块的阻抗，增大RC时间常数，延长了第二NMOS晶体管Mbig导通的时间，即延长了泄放模块的导通时间，将静电荷彻底释放。在没有静电产生，集成电路芯片正常工作时，电源钳位电路不导通，第一二极管D1和第二PMOS晶体管Mp2不导通，增大了电源钳位电路的阻抗，降低经过电源钳位电路的电流，从而降低集成电路芯片的漏电流；而且，检测模块中增加第二二极管D2，通过第二二极管D2拉低第一NMOS晶体管Mn1的电压，增大了启动模块的阻抗，进一步降低了漏电流。
图3是现有的电源钳位电路与本发明实施例的电源钳位电路导通时的电流泄放时间的比较图。参照图3可以得出，本实施例的电源钳位电路导通时的电流泄放时间比现有的电源钳位电路导通时的电流泄放时间延长0.5μs左右。图4是现有的电源钳位电路与本发明实施例的电源钳位电路不导通时的漏电流的比较图。参照图4可以得出，本实施例的电源钳位电路不导通时的漏电流比现有的电源钳位电路不导通时的漏电流降低140fA左右。
本发明实施例还提供一种集成电路芯片，包括上述的电源钳位电路。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。

Claims (6)

1.一种电源钳位电路，包括检测模块、启动模块以及泄放模块，其特征在于，还包括：反馈模块；
所述检测模块包括电阻以及电容；
所述反馈模块串联于所述电阻与所述电容之间；
所述反馈模块包括第一二极管以及第二PMOS晶体管；
所述第二PMOS晶体管的源极与所述电阻的第一端以及所述第一二极管的正极相连，所述第二PMOS晶体管的漏极与所述第一二极管的负极相连，所述第二PMOS晶体管的栅极与所述启动模块以及所述泄放模块相连。
2.根据权利要求1所述的电源钳位电路，其特征在于，所述检测模块还包括第二二极管，所述第二二极管的正极与所述第一二极管的负极以及第二PMOS晶体管的漏极相连，所述第二二极管的负极与所述电容相连。
3.根据权利要求2所述的电源钳位电路，其特征在于，所述启动模块包括第一PMOS晶体管以及第一NMOS晶体管，所述泄放模块包括第二NMOS晶体管；
所述第一PMOS晶体管的源极和所述第二NMOS晶体管的漏极与所述电阻R的第二端相连，所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的栅极、所述第一NMOS晶体管的漏极以及第二NMOS晶体管的栅极相连，所述第一PMOS晶体管的栅极与所述第二二极管的正极相连，所述第一NMOS晶体管的栅极与所述第二二极管的负极相连，所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极与所述电容的第一端相连。
4.根据权利要求3所述的电源钳位电路，其特征在于，所述电阻的第二端与电压端相连，所述电容的第一端与接地端相连，所述电容的第二端与所述第二二极管的负极以及所述第一NMOS晶体管的栅极相连。
5.根据权利要求4所述的电源钳位电路，其特征在于，所述第二NMOS晶体管的内阻小于所述第一NMOS晶体管的内阻。
6.一种集成电路芯片，其特征在于，包括权利要求1-5中任一项所述的电源钳位电路。
CN202010244294.8A 2020-03-31 2020-03-31 电源钳位电路及集成电路芯片 Withdrawn CN111355225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010244294.8A CN111355225A (zh) 2020-03-31 2020-03-31 电源钳位电路及集成电路芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010244294.8A CN111355225A (zh) 2020-03-31 2020-03-31 电源钳位电路及集成电路芯片

Publications (1)

Publication Number Publication Date
CN111355225A true CN111355225A (zh) 2020-06-30

Family

ID=71197595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010244294.8A Withdrawn CN111355225A (zh) 2020-03-31 2020-03-31 电源钳位电路及集成电路芯片

Country Status (1)

Country Link
CN (1) CN111355225A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086947A (zh) * 2020-08-20 2020-12-15 珠海亿智电子科技有限公司 一种电源钳位电路
CN112930014A (zh) * 2021-01-28 2021-06-08 青岛信芯微电子科技股份有限公司 一种静电释放防护电路及防护方法
CN113593628A (zh) * 2021-07-23 2021-11-02 珠海极海半导体有限公司 记录静电放电事件的电路和方法、集成电路、微控制单元

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086947A (zh) * 2020-08-20 2020-12-15 珠海亿智电子科技有限公司 一种电源钳位电路
CN112086947B (zh) * 2020-08-20 2023-09-01 珠海亿智电子科技有限公司 一种电源钳位电路
CN112930014A (zh) * 2021-01-28 2021-06-08 青岛信芯微电子科技股份有限公司 一种静电释放防护电路及防护方法
CN112930014B (zh) * 2021-01-28 2022-04-01 青岛信芯微电子科技股份有限公司 一种静电释放防护电路及防护方法
CN113593628A (zh) * 2021-07-23 2021-11-02 珠海极海半导体有限公司 记录静电放电事件的电路和方法、集成电路、微控制单元

Similar Documents

Publication Publication Date Title
TWI573248B (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
CN111355225A (zh) 电源钳位电路及集成电路芯片
JP5955924B2 (ja) 静電放電保護回路
US10096994B2 (en) Transient-triggered DC voltage-sustained power-rail ESD clamp circuit
US9991698B2 (en) Electrostatic protection circuit and semiconductor integrated circuit apparatus
KR100639231B1 (ko) 정전기 방전 보호 회로
US7859806B2 (en) System and method of electrostatic discharge protection for signals at various voltages
US7924084B2 (en) Semiconductor device
US6927957B1 (en) Electrostatic discharge clamp
WO2021018040A1 (zh) 一种电源钳位esd保护电路及集成电路结构
CN112186726B (zh) Esd保护电路、电源及芯片
CN102195280A (zh) 静电放电保护电路和半导体设备
CN106356823A (zh) 集成于芯片内的浪涌保护电路
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
CN113839374B (zh) Esd电源保护电路、工作电源和芯片
US20180130794A1 (en) Electronic circuit, integrated circuit and motor assembly
US20150070804A1 (en) Bigfet esd protection that is robust against the first peak of a system-level pulse
CN111864711A (zh) 一种混合型静电放电保护电路、芯片以及集成电路
US10396550B2 (en) ESD protection charge pump active clamp for low-leakage applications
TWI654733B (zh) 靜電放電保護電路
US11831307B2 (en) Power switch drive circuit and device
CN115776102A (zh) 一种驱动芯片的esd保护电路
CN109979929B (zh) 一种高压静电放电钳位保护元件及集成电路芯片
KR100465107B1 (ko) 과전압보호회로
TWI779942B (zh) 具有穩定放電機制的靜電防護電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200630

WW01 Invention patent application withdrawn after publication