CN112912959A - 经调整扫描事件阈值 - Google Patents

经调整扫描事件阈值 Download PDF

Info

Publication number
CN112912959A
CN112912959A CN201980070789.9A CN201980070789A CN112912959A CN 112912959 A CN112912959 A CN 112912959A CN 201980070789 A CN201980070789 A CN 201980070789A CN 112912959 A CN112912959 A CN 112912959A
Authority
CN
China
Prior art keywords
memory cells
group
threshold
memory
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980070789.9A
Other languages
English (en)
Other versions
CN112912959B (zh
Inventor
G·S·阿尔萨苏阿
H·R·桑吉迪
P·S·菲利
A·马尔谢
R·小帕迪拉
K·K·姆奇尔拉
S·瑞特南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202210609998.XA priority Critical patent/CN114911422A/zh
Publication of CN112912959A publication Critical patent/CN112912959A/zh
Application granted granted Critical
Publication of CN112912959B publication Critical patent/CN112912959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

公开系统及方法，所述系统包括：存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组，所述第一群组和所述第二群组经配置成以每一存储器单元的相同位容量来存储信息；及处理装置，其可操作地耦合到所述存储器装置，所述处理装置经配置以将用于存储器单元的所述第一或第二群组中的一个的扫描事件阈值调整为小于用于存储器单元的所述第一和第二群组的目标扫描事件阈值的阈值，以在所述存储器装置上及时分配扫描事件。

Description

经调整扫描事件阈值
优先权申请案
本申请案要求2018年9月21日提交的第16/138,334号美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及调整用于存储器单元的群组的扫描事件阈值。
背景技术
存储器系统可为存储系统，例如固态驱动器(SSD)，并且可包含存储数据的一或多个存储器组件。举例来说，存储器系统可包含例如非易失性存储器装置和易失性存储器装置的存储器装置。一般来说，主机系统可利用存储器系统将数据存储在存储器系统的存储器装置处并且检索存储在存储器系统处的数据。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。
图1说明根据本公开的一些实例的包括存储器系统的实例计算环境。
图2到4说明根据本公开的一些实施例的用于不同扫描事件的读取计数与时间之间的实例关系。
图5说明根据本公开的一些实施例的实例方法的流程图，所述实例方法包括调度用于存储器单元的第一及第二群组的扫描事件。
图6说明本公开的实施例可在其中操作的实例计算机系统。
具体实施方式
本公开的方面涉及调度或执行扫描或折叠事件，或调整用于存储器系统中的存储器单元(例如，块、页等)的不同群组的扫描或折叠事件阈值。存储器系统的实例是存储系统，例如固态驱动器(SSD)。在一些实施例中，存储器系统是混合式存储器/存储系统。一般来说，主机系统可利用包含一或多个存储器装置的存储器系统。存储器装置可包含非易失性存储器装置，例如“与非”(NAND)。主机系统可提供写入请求以将数据存储在存储器系统的存储器装置处，且可提供读取请求以检索存储于存储器系统处(例如存储在一或多个存储器单元阵列中)的数据。
例如基于闪存的装置的存储器装置可在操作期间经历一或多个错误。举例来说，存储器单元可由于存储器单元的重复读取、写入及擦除而降级。同样地，可在存储器系统的操作中引入错误。从存储器装置中的存储器单元块中的存储器单元读取数据可引起附近的存储器单元(例如，存储器单元的块、页或群组中或在某些实例中存储器单元的周围的块、页、群组或串中的存储器单元)随时间推移的改变(例如，阈值电压改变等等)，此为已知为读取干扰的效应。举例来说，当使其被施加到的单元中的电荷分布发生移位的穿通电压(Vpass)施加到正被读取的存储器单元附近的存储器单元时，会发生读取干扰错误。如果分布的幅度足够大，则会从存储器单元读取与存储的值不同的值。
为了确保可靠的数据存储和恢复，存储器系统可具有一或多个错误检测和一或多个错误校正机制。举例来说，存储器单元可具有错误校正码(ECC)，其在通过将要存储在存储器装置中的值输入到数学公式中以产生也经存储的ECC值来写入存储器单元时产生。稍后，在读取存储器单元时，将相同或互补的数学公式应用于从存储器单元读取的值。可以将在将值写入到存储器单元时产生的ECC与在从存储器单元读取值时产生的ECC进行比较以确定错误。举例来说，如果在将值写入到存储器装置时产生的ECC不匹配在从存储器装置读取值时产生的ECC，那么存储器单元发生了错误。实例ECC进程可以包含奇偶校验、汉明码、校验和、循环冗余校验(CRC)、加密散列、块码、卷积码、涡轮码、低密度奇偶校验(LDPC)等。
当检测到错误时，多种错误处理机制可允许存储器装置校正从存储器单元读取的值。错误处理机制可以是存储器系统用来尝试校正错误的基于硬件或软件的过程。错误处理机制可以是通用的错误处理机制，其可以对所有类型的错误起作用，或者可以校正存储器系统中的某些错误条件为目标。举例来说，读取干扰错误处理机制以恢复读取干扰读取干扰为目标。用于校正读取干扰错误的一个实例错误处理机制正在将读取电压转变为较高电压以补偿电荷分布的移位。可以针对给定错误尝试多种错误处理机制。举例来说，可存在多个以解决读取干扰错误为目标的错误处理机制。每一错误处理机制可执行不同操作，且因此可花费不同量的错误处理开销。
在一些实例中，错误对于存储器系统来说并非显而易见的。存储器系统可能仅仅知道错误检测机制(例如ECC)检测到了错误。因为给定问题可能存在多个错误处理机制，且因为错误原因可能是未知的，所以存储器系统可以尝试多个错误处理机制来校正错误。在一些实例中，存储器系统可以按照预定义错误处理序列所规定的次序来尝试这些校正机制中的一或多个。错误处理序列可以在装置制造时以硬件，软件或硬件和软件的组合编程到装置中。
错误处理序列由制造商基于预期的使用状况和环境以及各种错误处理机制的历史预期成功率，等待时间和控制器利用率统计来开发。鉴于与每一特定错误处理机制相关联的时间和资源成本以及与预期使用状况相关联的预期错误类型，预定义的错误处理序列相当于存储器系统设计者的有根据地推测出来的用于校正错误的最佳序列。
经配置以控制与存储器装置相关联的操作(例如，读取，写入等)的控制器可对与存储器单元或存储器单元的群组(例如，存储器单元的块或页等)相关联的读取的数目(读取计数)进行计数。当用于存储器单元或存储器单元的群组的读取计数达到第一扫描阈值(例如，用于不具有中间写入、擦除等的存储器单元块的读取计数，或用于存储器单元块的总读取计数等)时，控制器可扫描存储器单元块以寻找读取干扰错误。在一实例中，用于存储器单元的群组的扫描事件可包含读取干扰扫描，其经配置以确定存储器单元的群组的阈值电压分布。如果阈值电压分布改变，或如果存储器单元或存储器单元的群组中的读取干扰错误的数量达到第一错误阈值，或读取计数达到第一读取阈值，那么控制器可在折叠事件中刷新存储器单元或存储器单元的群组中的数据。在一实例中，折叠事件可包含将数据写入到不同存储器单元或存储器单元的不同群组(例如，从第一存储器单元块读取数据和将其写入到第二存储器单元块等)，或以其它方式刷新存储器单元或存储器单元的群组中的数据。折叠事件可由读取计数、原始误码率(RBER)、读取干扰错误或应刷新所存储数据的一或多个其它指示触发。
可根据横跨给定时间间隔(例如1秒等)的读取操作(例如随机或依序)来定义驱动性能。然而，在某些操作条件(例如，测试条件，4k虚拟现实操作，加载图像或图库，或其它依序数据操作等)中，存储器单元的群组(例如，存储器单元块)可经历相同或类似数量的读取计数或读取干扰，在一时间段内(例如，在时间上重叠，或在阈值时间内，例如1秒等)针对存储器单元的多个块或群组触发驱动管理操作(例如，扫描、折叠等)，从而影响相关联的存储器系统的性能。尽管扫描事件可花费相对较小时间量(例如，微秒)，但折叠事件可花费大体上较大时间量(例如，数十毫秒)。如果在一时间段中触发数个扫描或折叠，那么可能会影响存储器系统性能且因此影响整个系统性能。
在一实例中，在包括存储器单元的多个群组(例如，块，存储器装置等)的系统中，读取计数扫描阈值可在时间或阈值上错开、分散或散开，使得驱动管理事件(例如，扫描、折叠等)为分布式的，且未经分组。举例来说，代替为存储器单元的每一群组设置相同的读取计数扫描阈值，可以对阈值进行随机化，偏斜或调整，以使得在一致的使用条件下，达到读取计数扫描阈值的存储器单元的群组的数量在任何时候都缩减。在其它实例中，当存储器单元的多个群组正朝向读取计数扫描阈值收敛时，在某些实例中取决于存储器系统使用率、工作负载等可预先扫描存储器单元的一或多个群组。在某些实例中，可通过调整用于触发折叠事件的读取计数阈值或原始误码率(RBER)而类似地分配折叠事件。
图1说明根据本公开的一些实例的包含存储器系统110的实例计算环境100。存储器系统110可包含媒体，例如存储器装置112A到112N。存储器装置112A到112N可为易失性存储器装置、非易失性存储器装置，或此类装置的组合。在一些实施例中，存储器系统为存储系统。存储系统的实例是SSD。在一些实施例中，存储器系统110是混合式存储器/存储系统。一般来说，计算环境100可包含使用存储器系统110的主机系统120。在一些实施方案中，主机系统120可将数据写入到存储器系统110且从存储器系统110读取数据。
主机系统120可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120或存储器系统110可包含在例如IoT装置(例如，冰箱或其它电器、传感器、马达或致动器、移动通信装置、汽车、无人机等)等多种产品中以支持产品的处理、通信或控制。主机系统120可包含处理器、存储卡读卡器，或存储器系统110外部的一或多个其它电子装置。主机系统120可包含或耦合到存储器系统110，使得主机系统120可从存储器系统110读取数据或将数据写入到所述存储器系统。主机系统120可经由物理主机接口耦合到存储器系统110。如本文中所使用，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、eMMCTM接口等。物理主机接口可用于在主机系统120与存储器系统110之间发射数据。当存储器系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口以访问存储器装置112A到112N。物理主机接口可提供用于在存储器系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。
作为实例，展示存储器系统110，其包含存储器系统控制器115和例如存储器装置112A到112N的媒体。存储器装置112A到112N可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。非易失性存储器装置的实例包含与非(NAND)型快闪存储器。存储器装置112A到112N中的每一个可包含存储器单元的一或多个阵列，所述存储器单元例如单层级单元(SLC)或多层级单元(MLC)(例如，三层级单元(TLC)或四层级单元(QLC))。在一些实施方案中，特定存储器装置可包含存储器单元(例如，每单元具有不同位容量的存储器单元)的SLC部分和MLC部分两者。存储器单元中的每一个可存储由主机系统120使用的数据位(例如，数据块)。尽管描述例如NAND类型快闪存储器的非易失性存储器装置，但存储器装置112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施方案中，存储器装置112A到112N可为但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁性随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相反，交叉点非易失性存储器可执行就地写入操作，其中可在先前未擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器装置320的存储器单元可经分组为可指用于存储数据的存储器装置的单元的数个装置、平面、子块、块或页。
在一实例中，存储器系统110可以是主机系统120的离散存储器和/或存储装置组件。在其它实例中，存储器系统110可以是与主机系统120的一或多个其它组件堆叠或以其它方式一起包含的集成电路(例如，芯片上系统(SOC)等)的部分。
媒体装置112A到112N中的每一个可包含管理存储器装置112A到112N的存储器单元的媒体控制器(例如，媒体控制器130A到130N)。
存储器系统110可包含存储器系统控制器115，其可与存储器装置112A到112N通信以执行例如在存储器装置112A到112N处读取数据、写入数据或擦除数据的操作和其它此类操作。存储器系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。存储器系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。存储器系统控制器115可包含被配置成执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明的实例中，存储器系统控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器系统110的操作(包含处理存储器系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。在一些实施例中，本地存储器119可以包含存储例如存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器系统110已示出为包含存储器系统控制器115，但在本公开的另一实施例中，存储器系统110可不包含存储器系统控制器115，且可替代地依靠外部控制(例如，由外部主机提供，或由与存储器系统分开的处理器或控制器提供)。
一般来说，存储器系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置112A到112N的所需存取。存储器系统控制器115可负责其它操作，例如耗损均衡操作(例如，垃圾收集操作、回收)、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作、块引退以及在与存储器装置112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。存储器系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置112A到112N，以及将与存储器装置112A到112N相关联的响应转换成用于主机系统120的信息。
存储器系统控制器115可包含一组管理表，以维持与存储器系统110的一或多个组件相关联的各种信息。举例来说，所述信息可与耦合到存储器系统控制器115的存储器装置112A到112N或一或多个存储器单元相关联。举例来说，管理表可以包含关于耦合到存储器系统控制器115的一或多个存储器单元块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个检测到的错误的数目高于阈值，则位错误可称为不可校正位错误。除其它之外，管理表可以维持可校正或不可校正的位错误的计数。
存储器系统控制器115可检测或校正与将数据写入到存储器装置112A到112N的一或多个存储器单元或从所述一或多个存储器单元读取数据相关联的错误。存储器系统控制器115可有效地检测与各种操作或数据存储相关联的错误事件(例如，位错误、操作错误等)并从所述错误事件中恢复，同时维持在主机系统120与存储器系统110之间传递的数据的完整性，或维持所存储数据的完整性(例如，使用独立磁盘冗余阵列(RAID)存储等)，且可移除(例如，引退)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器系统控制器115可在将值写入到存储器装置112A到112N后计算ECC，且将此值存储在存储器装置112A到112N中的不同位置中。在从存储器装置112A到112N读取值后，存储器系统控制器115可计算用于所读取值的ECC值且比较所述ECC值与所存储ECC值。如果ECC值不匹配，那么存储器系统控制器115可确定已发生错误。存储器系统控制器115可按照根据错误处理序列规定的次序执行一或多个错误处理机制以试图校正错误。错误处理序列可存储于存储器系统110的组件上的数据结构中。存储器系统控制器115可继续尝试错误处理机制，直到校正错误或不再存在错误处理序列为止。
存储器系统控制器115可跟踪一或多个错误处理度量。实例包含需要错误处理机制的次数(例如，EH_COUNTER)、使用每一特定错误处理度量的次数、每一错误处理机制成功解决错误的次数、每一错误处理机制的延迟等中的一或多个。在一些实例中，存储器系统控制器115跟踪总时延—即，每当系统需要校正错误时所述系统利用多少时间来校正错误。经收集度量可存储于与错误处理序列相同或不同的数据结构中。
存储器系统110可包含扫描事件组件113(例如，电路系统，处理装置，专用逻辑，可编程逻辑，固件等)以执行本文中所描述的操作，例如本文中所描述的一或多个扫描或折叠事件。在一实例中，扫描事件组件113可经配置以调整用于存储器单元的一或多个群组的扫描或折叠事件阈值，以便在存储器装置上及时地分配扫描或折叠事件以限制在给定时间段中发生的扫描或折叠事件的数量。
存储器系统110还可包含未示出的额外电路系统或组件。在一些实施方案中，存储器系统110可包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从控制器115接收地址且对地址进行解码以访问存储器装置112A到112N。
图2说明用于不同扫描事件的读取计数201与时间(t)202之间的实例关系200，所述扫描事件包含相应的第一、第二、第三及第四读取计数阈值205到208下的第一、第二、第三及第四扫描事件210到213。在一致或接近一致的读取工作负载下，用于存储器单元的每一群组的读取计数将随时间(t)线性或近乎线性增加，例如经说明为第一累积读取计数203。
第四扫描阈值208可说明目标读取计数阈值(例如，给定典型的操作条件针对存储器单元的群组确定的理想读取计数阈值)。在典型的操作中，在不调整扫描阈值的情况下，以目标阈值扫描存储器单元的每一群组(例如，存储器单元块)。在某些实例中，可在第四扫描事件213处扫描存储器单元的多个群组，从而影响存储器装置性能。为了避免同时或在给定时间段内扫描存储器单元的多个群组，可使存储器单元的不同群组的读取计数阈值从目标读取计数阈值偏斜或调整到一或多个其它阈值(例如，高于或低于目标读取计数阈值)。
举例来说，从第四扫描事件阈值208对第一、第二及第三扫描事件阈值205到207进行偏移、偏斜或调整。在一实例中，存储器单元的不同群组可被指配不同阈值。在某些实例中，存储器单元的每一群组可具有唯一的读取计数阈值。在其它实例中，存储器单元的数个群组可共用相应阈值，使得在某一时间或阈值下扫描的存储器单元的群组的数目缩减。存储器单元的第一群组(A)可具有第一扫描事件阈值205，且在第一扫描事件210处经扫描。存储器单元的第二群组(B)可具有第二扫描事件阈值206且在第二扫描事件211处经扫描。存储器单元(C)的第三群组可具有第三扫描事件阈值207，且在第三扫描事件212处经扫描。存储器单元的第四群组(D)可具有第四扫描事件阈值208且在第四扫描事件213处经扫描。在一实例中，可在给定扫描事件处或在给定时间段内(例如，1秒等)扫描仅1个块。在一实例中，如果存储器单元的多于一个群组在给定时间达到相应的或目标阈值，那么可以在下一个可用的扫描间隔(例如按所接收的次序)相对于读取计数等对所述群组进行列队和扫描。在一实例中，扫描事件可包含读取干扰扫描。
图3说明用于不同扫描事件的读取计数301与时间(t)302之间的实例关系300，所述扫描事件包含扫描阈值308下的第一、第二、第三及第四扫描事件310到313。而在图2的实例中，针对存储器单元的不同群组调整扫描阈值，此处，用于存储器单元的不同群组的读取计数经有意地偏斜或错开成高于或低于其实际读取计数。在一实例中，为了确保在扫描阈值308下或围绕扫描阈值扫描存储器单元的所有群组，读取计数可经调整成高于其实际读取计数。
在图3中的时间(t)302轴的原点处，在图3中，展示了不同的累积读取计数(例如，第一、第二、第三和第四读取计数303到306)，从而示出了用于存储器单元的不同群组的不同的初始读取计数。在一实例中，可调整用于存储器单元的不同群组的读取计数(例如，以非零数目开始，或偏斜等)，使得在一致的使用(例如，读取操作)条件下，存储器单元的不同群组将在不同时间达到扫描阈值308。在其它实例中，如果对于存储器单元的不同群组，非零读取计数正以稳定速率增加，或如果检测到一致的使用条件，那么用于那些群组中的一或多个的读取计数可从实际读取计数增加或调整。
在一实例中，存储器单元的第一群组在第一时间达到扫描阈值308，且在第一扫描事件310处经扫描。存储器单元的第二群组在第二时间处达到扫描阈值308，且在第二扫描事件311处经扫描。存储器单元的第三群组在第三时间处达到扫描阈值308，且在第三扫描事件312处经扫描。存储器单元的第四群组在第四时间处达到扫描阈值308，且在第四扫描事件313处经扫描。在不调整用于存储器单元的不同群组(例如，块)的读取计数的情况下，存储器单元的第一、第二和第三群组将在第四扫描事件313处触发扫描，从而不利地影响性能。
图4说明用于不同扫描事件的读取计数401与时间(t)402之间的实例关系400，所述扫描事件包含第一、第二、第三和第四扫描事件410到413，每一扫描事件在阈值区404内。在一实例中，存储器单元的第一、第二、第三及第四群组的聚积读取计数403可以相同或基本上相似速率增加。当存储器单元的一或多个(或两个或多于两个)群组的聚积读取计数403达到初步条件(例如阈值区404)时，可按周期性间隔(例如，时间间隔等)扫描阈值区404中的存储器单元的群组的子集。在某些实例中，阈值区404可包含类似或等于扫描阈值408(例如，目标阈值等)的上限阈值和低于扫描阈值408的下限阈值或子阈值。存储器单元的群组可依序、随机地、按擦除计数或一或多个其它预定健康指数或参数分级地扫描。
可在第一扫描事件410处扫描存储器单元的第一群组。可在第二扫描事件411处扫描存储器单元的第二群组。可在第三扫描事件412处扫描存储器单元的第三群组。可在第四扫描事件413处扫描存储器单元的第四群组。在一实例中，一次或在一时间间隔中(例如，1秒等)仅扫描存储器单元的一个群组。在不存在阈值区404的情况下，将在第四扫描事件413处以扫描阈值408扫描存储器单元的第一、第二、第三和第四群组中的每一个。
类似于图2到4的扫描事件，当读取计数达到某一阈值时或当原始误码率(RBER)、读取干扰错误或一或多个其它指示响应于扫描事件而达到阈值时，可折叠或刷新存储器单元的群组。在某些实例中，在读取计数单独用于触发扫描事件的情况下，图2到4的实例中的扫描事件可用折叠事件替换。在其它实例中，图2到4的读取计数度量可响应于扫描事件而用RBER、读取干扰错误或一或多个其它指示来替换。
由于NAND缩放，块大小正在增加。因此，扫描所需要的页的数目继续增加，从而增加了可同时触发多个扫描或折叠的几率。此外，因为QLC NAND具有较少读取干扰能力(例如，相比于SLC/MLC/TLC对应部分)，所以此类存储器可更频繁地触发扫描或折叠。随着扫描和折叠工作量的增加，读取密集型工作负载下的装置性能可能会受到影响。因此，应分配扫描和折叠事件以避免频繁的性能瓶颈。在一实例中，用于QLC NAND的目标扫描事件阈值可包含100k读取。经调整扫描事件阈值可包含例如目标扫描事件阈值的75％(例如，75k读取)，且错开的扫描事件阈值可包含例如目标扫描事件阈值的75％、83.3％、91.6％等(例如，75k读取、83.3k读取、91.6k读取等)。在一实例中，随机扫描事件阈值可包含错开的扫描事件阈值中的一或多个。在其它实例中，目标、经调整、错开的或随机扫描事件阈值中的一或多个可包含一或多个其它读取计数等。
图5说明实例方法500，其包含使用可操作地耦合到存储器装置的处理装置将用于存储器单元的第一或第二群组(例如存储器单元块或存储器装置的存储器单元的一或多个其它群组)中的一个的扫描事件阈值调整到小于目标扫描事件阈值的阈值，以在存储器装置上及时分配扫描事件。
在505处，可以第一扫描事件阈值针对存储器单元的第一群组来调度第一扫描事件。第一扫描事件阈值可包含目标扫描事件阈值，或低于目标扫描事件阈值的一或多个阈值。在一实例中，例如可通过处理装置从目标扫描事件阈值调整第一扫描事件阈值。
在510处，可以第二扫描事件阈值针对存储器单元的第二群组调度第二扫描事件。不同于第一扫描事件阈值，第二扫描事件阈值可包含目标扫描事件阈值，或低于目标扫描事件阈值的一或多个阈值。
在一实例中，存储器单元的第一及第二群组可经配置成以每一存储器单元(例如，两个块QLC等)的相同位容量存储信息。同时，用于存储器单元的第一及第二群组的存储器单元的位容量可以是多个层级中的可选择的层级。举例来说，存储器单元的第一及第二群组可选择性地包含SLC、MLC、TLC或QLC。不同层级单元可包含不同扫描事件阈值。在一实例中，调整用于存储器单元的第一或第二群组中的一个的扫描事件阈值可指相对于特定层级的其它存储器单元调整用于所述层级的扫描事件阈值，以例如在持续的大量使用(例如，高带宽操作，测试条件等)的周期期间及时在存储器装置上分配扫描事件。这不同于由于耗损均衡或P/E循环或温度而调整读取计数阈值。进行那些调整以确保数据保持。在一实例中，可进行这些调整以避免指定时间周期内的多个扫描事件，从而通过在存储器装置上及时分配扫描或折叠事件来改进装置性能。
图6说明计算机系统600的实例机器，在所述实例机器内可执行用于使机器执行本文中所论述的方法中的任何一或多个的指令集。在一些实施方案中，计算机系统600可对应于包含或利用存储器系统(例如，图1的存储器系统110)的主机系统(例如，图1的主机系统120)，或可用以执行控制器的操作(例如，执行操作系统以执行对应于图1的扫描事件组件113的操作)。在替代实施方案中，机器可连接(例如，网路连接)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。此外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多个。
实例计算机系统600包含处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统618，其经由总线630彼此通信。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更具体地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602经配置以执行用于执行本文中所论述的操作和步骤的指令626。计算机系统600可进一步包含网络接口装置608以通过网络620通信。
数据存储系统618可包含机器可读存储媒体624(也称为计算机可读媒体)，其上存储有一或多个指令集或体现本文中所描述的方法或功能中的任一或多个的软件626。指令626还可在其由计算机系统600执行期间完全或至少部分地驻存在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器系统110。
在一个实施方案中，指令626包含用以实施对应于写入参数处置器(例如，图1的扫描事件组件113)的功能性的指令。尽管在实例实施方案中将机器可读存储媒体624展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使机器执行本公开的方法中的任何一或多个的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是引起所期望的结果的操作的自洽序列。操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、要素、符号、字符、术语、数目或类似物是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器及存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作及过程。
本公开还涉及用于执行本文中的操作的设备。此设备可出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可根据本文中的教示与程序一起使用，或其可以证明构造更专用的设备来执行方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施方案中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学储存媒体、快闪存储器装置等。
在前述说明书中，本公开的实施方案已经参考其特定的实例实施方案进行描述。将显而易见的是，可在不脱离所附权利要求书中阐述的本公开的实施方案的的更广精神和范围的情况下对其进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。
实例
主题(例如，系统)的实例(例如，“实例1”)可包含：存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组，所述第一群组和所述第二群组经配置成以每一存储器单元的相同位容量来存储信息；及处理装置，其可操作地耦合到存储器装置，所述处理装置经配置以将用于存储器单元的第一或第二群组中一个的扫描事件阈值调整为小于用于存储器单元的第一和第二群组的目标扫描事件阈值的阈值，以在存储器装置上及时分配扫描事件。
在实例2中，实例1的主题可任选地经配置以使得用于存储器单元的群组的扫描事件包括用于存储器单元的群组的读取干扰扫描，且其中扫描事件阈值包括读取计数阈值，且用于存储器单元的第一群组的目标扫描事件阈值与用于存储器单元的第二群组的目标扫描事件阈值相同。
在实例3中，实例1到2中的任何一或多个的主题可任选地经配置以使得用于存储器单元的第一和第二群组中的存储器单元的位容量是多个层级中的可选择层级，且存储器单元的群组包括存储器单元块，每一块包括存储器单元的多个页。
在实例4中，实例1到3中的任何一或多个的主题可任选地经配置以使得用于存储器单元的群组的扫描事件阈值包括在达到初步条件之后的时间，且所述初步条件包括小于目标扫描事件阈值的用于存储器单元的群组的读取计数阈值或子阈值。
在实例5中，实例1到4中的任何一或多个的主题可任选地经配置以使得为了调整用于存储器单元的第一或第二群组中的一个的扫描事件阈值，所述处理装置经配置以在小于或等于用于存储器单元的第一和第二群组的目标扫描事件阈值的扫描事件阈值的范围内为存储器单元的第一或第二群组中的一个随机地指配扫描事件阈值，或相对于用于存储器单元的第二群组的扫描事件阈值而错开用于存储器单元的第一群组的扫描事件阈值。
在实例6中，实例1到5中的任何一或多个的主题可任选地被配置以使得为了调整用于存储器单元的第一或第二群组中的一个的扫描事件阈值，处理装置经配置以除了存储器单元的第一群组的读取次数之外，还将用于存储器单元的第一群组的读取计数增加第一量，其中考虑到增加的读取计数，用于存储器单元的第一群组的扫描事件阈值包括有效的扫描事件阈值。
在实例7中，实例1到6中的任何一或多个的主题可任选地经配置以使得为了调整用于存储器单元的第一或第二群组中的一个的扫描事件阈值，处理装置经配置以在达到低于扫描事件上限阈值的扫描事件子阈值之后在不同时间调度用于存储器单元的第一和第二群组的扫描事件。
在实例8中，实例1到7中的任何一或多个的主题可任选地经配置以使得处理装置经配置成：以经调整扫描事件阈值针对存储器单元的第一或第二群组中的一个执行包括读取干扰扫描的扫描事件；及响应于扫描事件而调度用于存储器单元的第一或第二群组中的一个的折叠事件。
主题(例如，方法)的实例(例如，“实例9”)可包含使用处理装置将用于存储器装置的存储器单元的第一群组或存储器单元的第二群组中的一个的扫描事件阈值调整为小于用于存储器单元的第一和第二群组的目标扫描事件阈值的阈值以在存储器装置上及时分配扫描事件，其中所述存储器装置包括存储器单元的多个群组，其包括存储器单元的第一和第二群组，且其中存储器单元的第一和第二群组经配置成以每一存储器单元的相同位容量来存储信息。
在实例10中，实例9的主题可任选地经配置以使得用于存储器单元的群组的扫描事件包括用于存储器单元的群组的读取干扰扫描，其中扫描事件阈值包括读取计数阈值，且用于存储器单元的第一群组的目标扫描事件阈值与用于存储器单元的第二群组的目标扫描事件阈值相同。
在实例11中，实例9到10中的任何一或多个的主题可任选地经配置以使得用于存储器单元的第一和第二群组中的存储器单元的位容量是多个层级中的可选择层级，且存储器单元的群组包括存储器单元块，每一块包括存储器单元的多个页。
在实例12中，实例9到11中的任何一或多个的主题可任选地经配置以使得用于存储器单元的群组的扫描事件阈值包括在达到初步条件之后的时间，且所述初步条件包括小于目标扫描事件阈值的用于存储器单元的群组的读取计数阈值或子阈值。
在实例13中，实例9到12中的任何一或多个的主题可任选地经配置以使得调整扫描事件阈值包括：在小于或等于用于存储器单元的第一和第二群组的目标扫描事件阈值的扫描事件阈值的范围内为存储器单元的第一或第二群组中的一个随机地指配扫描事件阈值；或相对于用于存储器单元的第二群组的扫描事件阈值而错开用于存储器单元的第一群组的扫描事件阈值。
在实例14中，实例9到13中的任何一或多个的主题可任选地经配置以使得调整扫描事件阈值包括：除了存储器单元的第一群组的读取次数之外，还将用于存储器单元的第一群组的读取计数增加第一量，且考虑到增加的读取计数，用于存储器单元的第一群组的扫描事件阈值包括有效的扫描事件阈值。
在实例15中，实例9到14中的任何一或多个的主题可任选地经配置以使得调整扫描事件阈值包括：在达到低于扫描事件上限阈值的扫描事件子阈值之后在不同时间调度用于存储器单元的第一和第二群组的扫描事件。
在实例16中，实例9到15中的任何一或多个的主题可任选地经配置以包含：以经调整扫描事件阈值针对存储器单元的第一或第二群组中的一个执行包括读取干扰扫描的扫描事件；及响应于扫描事件而调度用于存储器单元的第一或第二群组中的一个的折叠事件。
主题(例如，系统)的实例(例如，“实例17”)可包含：存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组，所述第一群组和所述第二群组经配置成以每一存储器单元的相同位容量来存储信息；及处理装置，其可操作地耦合到存储器装置，所述处理装置经配置以：将用于存储器单元的第一或第二群组中一个的折叠事件阈值调整为小于用于存储器单元的第一和第二群组的目标折叠事件阈值的阈值，以在存储器装置上及时分配折叠事件。
在实例18中，实例17的主题可任选地经配置以使得用于存储器单元的群组的折叠事件包括将数据从存储器单元的群组写入到存储器单元的另一群组，其中折叠事件阈值包括读取计数阈值，且用于存储器单元的第一群组的目标折叠事件阈值与用于存储器单元的第二群组的目标折叠事件阈值相同。
在实例19中，实例17到18中的任何一或多个的主题可任选地经配置以使得用于存储器单元的第一和第二群组中的存储器单元的位容量是多个层级中的可选择层级，且存储器单元的群组包括存储器单元块，每一块包括存储器单元的多个页。
在实例20中，实例17到19中的任何一或多个的主题可任选地经配置以使得用于存储器单元的群组的折叠事件阈值包括在达到初步条件之后的时间，且所述初步条件包括小于目标折叠事件阈值的用于存储器单元的群组的读取计数阈值或子阈值。
主题(例如，系统)的实例(例如，“实例21”)可包含：存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组；及处理装置，其可操作地耦合到所述存储器装置，所述处理装置经配置以在达到低于扫描事件上限阈值的扫描事件子阈值之后在不同时间调度用于存储器单元的第一和第二群组的扫描事件。
主题(例如，系统)的实例(例如，“实例22”)可包含：存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组；及处理装置，其可操作地耦合到所述存储器装置，所述处理装置经配置以不同于除了存储器单元的第一群组的读取次数之外，将用于存储器单元的第一群组的读取计数增加第一量。
主题(例如，系统)的实例(例如，“实例23”)可包含：存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组；及处理装置，其可操作地耦合到所述存储器装置，所述处理装置经配置成以不同折叠事件阈值调度用于存储器单元的第一和第二群组的折叠事件。
在实例24中，实例23的主题可任选地经配置以使得为了调度用于存储器单元的第一和第二群组的折叠事件，所述处理装置经配置以在达到低于折叠事件上限阈值的折叠事件子阈值之后在不同时间调度用于存储器单元的第一和第二群组的扫描事件。
在实例25中，实例23到24中的任何一或多个的主题可任选地经配置以使得折叠事件阈值为用于存储器单元的第一和第二群组的读取计数阈值，或响应于读取干扰扫描的用于存储器单元的第一和第二群组的读取干扰扫描错误率阈值。
主题(例如，系统)的实例(例如，“实例26”)可包含：存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组；及处理装置，其可操作地耦合到所述存储器装置，所述处理装置经配置成以不同扫描事件阈值调度用于存储器单元的第一和第二群组的扫描事件。
在实例27中，实例26的主题可任选地经配置以使得为了调度用于存储器单元的第一和第二群组的扫描事件，所述处理装置经配置成：以第一扫描事件阈值调度用于存储器单元的第一群组的扫描事件；及以不同于第一扫描事件阈值的第二扫描事件阈值调度用于存储器单元的第二群组的扫描事件。
主题(例如，系统或设备)的实例(例如，“实例28”)可任选地组合实例1到27中的任何一或多个的任何部分或任何部分的组合以包含用于执行实例1到27的功能或方法中的任何一或多个的任何部分的“构件”，或包括指令的“机器可读媒体”(例如，非暂时性等)，所述指令在由机器执行时使得所述机器执行实例1到27的功能或方法中的任何一或多个的任何部分。

Claims (15)

1.一种系统，其包括：
存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组，所述第一群组和所述第二群组经配置成以每一存储器单元的相同位容量来存储信息；及
处理装置，其可操作地耦合到所述存储器装置，所述处理装置经配置以：
将用于存储器单元的所述第一或第二群组中的一个的扫描事件阈值调整为小于用于存储器单元的所述第一和第二群组的目标扫描事件阈值的阈值以在所述存储器装置上及时分配扫描事件。
2.根据权利要求1所述的系统，其中用于存储器单元的群组的扫描事件包括用于存储器单元的所述群组的读取干扰扫描，且其中所述扫描事件阈值包括读取计数阈值，且
其中用于存储器单元的所述第一群组的所述目标扫描事件阈值与用于存储器单元的所述第二群组的所述目标扫描事件阈值相同。
3.根据权利要求1所述的系统，其中用于存储器单元的所述第一和第二群组中的所述存储器单元的所述位容量为多个层级中的可选择层级，且
其中存储器单元的所述群组包括存储器单元块，每一块包括存储器单元的多个页。
4.根据权利要求1所述的系统，其中用于存储器单元的群组的所述扫描事件阈值包括在达到初步条件之后的时间，且
其中所述初步条件包括小于所述目标扫描事件阈值的用于存储器单元的所述群组的读取计数阈值或子阈值。
5.根据权利要求1所述的系统，其中，为了调整用于存储器单元的所述第一或第二群组中的一个的所述扫描事件阈值，所述处理装置经配置以：
在小于或等于用于存储器单元的所述第一和第二群组的所述目标扫描事件阈值的扫描事件阈值的范围内为存储器单元的所述第一或第二群组中的一个随机地指配所述扫描事件阈值，或
相对于用于存储器单元的所述第二群组的所述扫描事件阈值而错开用于存储器单元的所述第一群组的所述扫描事件阈值。
6.根据权利要求1所述的系统，其中为了调整用于存储器单元的所述第一或第二群组中的一个的扫描事件阈值，所述处理装置经配置以：
除了存储器单元的所述第一群组的读取次数之外，还将用于存储器单元的所述第一群组的读取计数增加第一量，
其中考虑到增加的读取计数，用于存储器单元的所述第一群组的所述扫描事件阈值包括有效的扫描事件阈值。
7.根据权利要求1所述的系统，其中为了调整用于存储器单元的所述第一或第二群组中的一个的扫描事件阈值，所述处理装置经配置以：
在达到低于扫描事件上限阈值的扫描事件子阈值之后在不同时间调度用于存储器单元的所述第一和第二群组的扫描事件。
8.根据权利要求1所述的系统，其中所述处理装置经配置成：
以经调整扫描事件阈值针对存储器单元的所述第一或第二群组中的一个执行包括读取干扰扫描的扫描事件；及
响应于所述扫描事件而调度用于存储器单元的所述第一或第二群组中的一个的折叠事件。
9.一种方法，其包括：
使用处理装置将用于存储器装置的存储器单元的第一群组或存储器单元的第二群组中的一个的扫描事件阈值调整为小于用于存储器单元的所述第一和第二群组的目标扫描事件阈值的阈值，以在所述存储器装置上及时分配扫描事件，
其中所述存储器装置包括存储器单元的多个群组，其包括存储器单元的所述第一和第二群组，且其中存储器单元的所述第一和第二群组经配置成以每一存储器单元的相同位容量来存储信息。
10.根据权利要求9所述的方法，其中调整所述扫描事件阈值包括：
在小于或等于用于存储器单元的所述第一和第二群组的所述目标扫描事件阈值的扫描事件阈值的范围内为存储器单元的所述第一或第二群组中的一个随机地指配所述扫描事件阈值；或
相对于用于存储器单元的所述第二群组的所述扫描事件阈值而错开用于存储器单元的所述第一群组的所述扫描事件阈值。
11.根据权利要求9所述的方法，其中调整所述扫描事件阈值包括：
除了存储器单元的所述第一群组的读取次数之外，还将用于存储器单元的所述第一群组的读取计数增加第一量，
其中考虑到增加的读取计数，用于存储器单元的所述第一群组的所述扫描事件阈值包括有效的扫描事件阈值。
12.根据权利要求9所述的方法，其包括：
以经调整扫描事件阈值针对存储器单元的所述第一或第二群组中的一个执行包括读取干扰扫描的扫描事件；及
响应于所述扫描事件而调度用于存储器单元的所述第一或第二群组中的一个的折叠事件。
13.一种系统，其包括：
存储器装置，其包括存储器单元的多个群组，所述群组包括存储器单元的第一群组和存储器单元的第二群组，所述第一群组和所述第二群组经配置成以每一存储器单元的相同位容量来存储信息；及
处理装置，其可操作地耦合到所述存储器装置，所述处理装置经配置以：
将用于存储器单元的所述第一或第二群组中的一个的折叠事件阈值调整为小于用于存储器单元的所述第一和第二群组的目标折叠事件阈值的阈值以在所述存储器装置上及时分配折叠事件。
14.根据权利要求13所述的系统，其中用于存储器单元的群组的折叠事件包括将数据从存储器单元的所述群组写入到存储器单元的另一群组，
其中所述折叠事件阈值包括读取计数阈值，且
其中用于存储器单元的所述第一群组的所述目标折叠事件阈值与用于存储器单元的所述第二群组的所述目标折叠事件阈值相同。
15.根据权利要求13所述的系统，其中用于存储器单元的群组的所述折叠事件阈值包括在达到初步条件之后的时间，且
其中所述初步条件包括小于所述目标折叠事件阈值的用于存储器单元的所述群组的读取计数阈值或子阈值。
CN201980070789.9A 2018-09-21 2019-09-19 经调整扫描事件阈值 Active CN112912959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210609998.XA CN114911422A (zh) 2018-09-21 2019-09-19 经调整扫描事件阈值

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/138,334 US10691377B2 (en) 2018-09-21 2018-09-21 Adjusting scan event thresholds to mitigate memory errors
US16/138,334 2018-09-21
PCT/US2019/051948 WO2020061323A1 (en) 2018-09-21 2019-09-19 Adjusted scan event thresholds

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210609998.XA Division CN114911422A (zh) 2018-09-21 2019-09-19 经调整扫描事件阈值

Publications (2)

Publication Number Publication Date
CN112912959A true CN112912959A (zh) 2021-06-04
CN112912959B CN112912959B (zh) 2022-06-14

Family

ID=69883366

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210609998.XA Pending CN114911422A (zh) 2018-09-21 2019-09-19 经调整扫描事件阈值
CN201980070789.9A Active CN112912959B (zh) 2018-09-21 2019-09-19 经调整扫描事件阈值

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210609998.XA Pending CN114911422A (zh) 2018-09-21 2019-09-19 经调整扫描事件阈值

Country Status (5)

Country Link
US (3) US10691377B2 (zh)
EP (1) EP3853856A4 (zh)
KR (1) KR20210046080A (zh)
CN (2) CN114911422A (zh)
WO (1) WO2020061323A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11269553B2 (en) 2018-09-21 2022-03-08 Micron Technology, Inc. Adjusting scan event thresholds to mitigate memory errors

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11590333B2 (en) 2018-01-22 2023-02-28 Saint-Gobain Performance Plastics Corporation Tubular coupling
US11334436B2 (en) * 2019-08-14 2022-05-17 Dell Products L.P. GPU-based advanced memory diagnostics over dynamic memory regions for faster and efficient diagnostics
US11062756B2 (en) 2019-10-14 2021-07-13 Western Digital Technologies, Inc. Extending operating temperature of storage device
CN114327240A (zh) * 2020-09-29 2022-04-12 慧荣科技股份有限公司 计算机可读存储介质、闪存存储器的数据存储方法及装置
US11500578B2 (en) * 2021-04-19 2022-11-15 Micron Technology, Inc. Memory access threshold based memory management
US11693587B2 (en) * 2021-08-17 2023-07-04 Micron Technology, Inc. System driven pass-through voltage adjustment to improve read disturb in memory devices
TWI796882B (zh) * 2021-12-20 2023-03-21 群聯電子股份有限公司 讀取干擾檢查方法、記憶體儲存裝置及記憶體控制電路單元
US11922029B2 (en) * 2022-06-02 2024-03-05 Micron Technology, Inc. Modified read counter incrementing scheme in a memory sub-system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7549014B1 (en) * 2005-04-22 2009-06-16 Network Appliance, Inc. Method and apparatus for coalesced multi-block read
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US20130343131A1 (en) * 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US20140136883A1 (en) * 2012-11-15 2014-05-15 Lsi Corporation Read disturb effect determination
CN104714896A (zh) * 2013-12-17 2015-06-17 慧荣科技股份有限公司 数据储存装置及其数据维护方法
US20150339188A1 (en) * 2014-05-20 2015-11-26 Transcend Information, Inc. Method for read disturbance management in non-volatile memory devices
CN106021013A (zh) * 2016-03-22 2016-10-12 威盛电子股份有限公司 非挥发性存储器装置及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076203A1 (ja) 2004-02-03 2005-08-18 Matsushita Electric Industrial Co., Ltd. メモリカード及びデータ処理装置並びにメモリカードの制御方法及び設定方法
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
TWI430092B (zh) 2011-10-27 2014-03-11 Silicon Motion Inc 三階儲存單元的快閃記憶體裝置及其控制方法
US20140136884A1 (en) * 2012-11-15 2014-05-15 Lsi Corporation Read disturb handling for non-volatile solid state media
US9053808B2 (en) * 2012-06-21 2015-06-09 Sandisk Technologies Inc. Flash memory with targeted read scrub algorithm
US9646709B2 (en) 2015-09-11 2017-05-09 Sandisk Technologies, Llc Proxy wordline stress for read disturb detection
US10691377B2 (en) 2018-09-21 2020-06-23 Micron Technology, Inc. Adjusting scan event thresholds to mitigate memory errors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7549014B1 (en) * 2005-04-22 2009-06-16 Network Appliance, Inc. Method and apparatus for coalesced multi-block read
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US20130343131A1 (en) * 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US20140136883A1 (en) * 2012-11-15 2014-05-15 Lsi Corporation Read disturb effect determination
CN104714896A (zh) * 2013-12-17 2015-06-17 慧荣科技股份有限公司 数据储存装置及其数据维护方法
US20150339188A1 (en) * 2014-05-20 2015-11-26 Transcend Information, Inc. Method for read disturbance management in non-volatile memory devices
CN106021013A (zh) * 2016-03-22 2016-10-12 威盛电子股份有限公司 非挥发性存储器装置及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11269553B2 (en) 2018-09-21 2022-03-08 Micron Technology, Inc. Adjusting scan event thresholds to mitigate memory errors
US11709633B2 (en) 2018-09-21 2023-07-25 Micron Technology, Inc. Adjusting scan event thresholds to mitigate memory errors

Also Published As

Publication number Publication date
US20200097211A1 (en) 2020-03-26
CN112912959B (zh) 2022-06-14
US20200278814A1 (en) 2020-09-03
CN114911422A (zh) 2022-08-16
EP3853856A4 (en) 2022-06-29
EP3853856A1 (en) 2021-07-28
US11269553B2 (en) 2022-03-08
US10691377B2 (en) 2020-06-23
US20220188040A1 (en) 2022-06-16
KR20210046080A (ko) 2021-04-27
US11709633B2 (en) 2023-07-25
WO2020061323A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
CN112912959B (zh) 经调整扫描事件阈值
US11056198B2 (en) Read disturb scan consolidation
CN112119382B (zh) 用于检测存储器系统中的错误的自适应扫描频率
CN112309479A (zh) 用于数据完整性扫描的读取计数缩放因子
CN113168884A (zh) 使用与存储器子系统相关联的错误控制成功率实施粘性读取
US20200387324A1 (en) Selective accelerated sampling of failure-sensitive memory pages
CN114174976A (zh) 从多个写入操作模式选择写入操作模式
CN117751345A (zh) 存储器单元的选择性上电清除
CN113096712A (zh) 存储器子系统中的选择栅极维护
CN112346901A (zh) 具有时变错误率的存储器中的抢先式读取刷新
CN111273857A (zh) 基于可靠性统计分布的数据块的子组的数据的选择性重定位
US20220351796A1 (en) Workload adaptive scans for memory sub-systems
CN115114056A (zh) 存储器子系统中的自适应背景扫描
CN112053733B (zh) 故障敏感存储器页面的选择性加速取样
US11748008B2 (en) Changing of memory components to be used for a stripe based on an endurance condition
US20230393920A1 (en) Adaptive wear leveling for endurance compensation
US20240062835A1 (en) Adaptive integrity scan rates in a memory sub-system based on block health metrics
CN115457999A (zh) 存储器装置中的扫描片段

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant