CN115457999A - 存储器装置中的扫描片段 - Google Patents

存储器装置中的扫描片段 Download PDF

Info

Publication number
CN115457999A
CN115457999A CN202210646602.9A CN202210646602A CN115457999A CN 115457999 A CN115457999 A CN 115457999A CN 202210646602 A CN202210646602 A CN 202210646602A CN 115457999 A CN115457999 A CN 115457999A
Authority
CN
China
Prior art keywords
memory device
scan
word lines
pages
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210646602.9A
Other languages
English (en)
Inventor
V·P·拉亚普鲁
C·M·斯米奇赫盖尔
S·谢里菲·德黑兰尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115457999A publication Critical patent/CN115457999A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及存储器装置中的扫描片段。一种存储器系统包含存储器装置和以操作方式耦合到所述存储器装置的处理装置。所述处理装置执行包括以下的操作：标识所述存储器装置的一或多个强制扫描字线和所述存储器装置的一或多个剩余字线；相对于所述存储器装置的多个页而执行多个扫描迭代，使得执行每一扫描迭代包括：在所述剩余字线当中标识所述存储器装置的一或多个预定扫描字线，扫描所述存储器装置的可通过所述强制扫描字线和所述预定扫描字线寻址的页子集；其中可通过由所述多个扫描迭代选择的所述预定扫描字线寻址的第一多个页与可通过所述强制字线寻址的第二多个页的组合包括所述存储器装置的所述多个页。

Description

存储器装置中的扫描片段
技术领域
本公开的实施例大体上涉及存储器子系统，且更确切地说，涉及基于存储器降级和系统要求的扫描片段策略。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统在存储器装置处存储数据且从存储器装置检索数据。
发明内容
在一个方面中，本公开提供一种系统，其包括：存储器装置；和处理装置，其以操作方式耦合到存储器装置以执行包括以下的操作：标识存储器装置的一或多个强制扫描字线和存储器装置的一或多个剩余字线；相对于存储器装置的多个页而执行多个扫描迭代，使得执行每一扫描迭代包括：在剩余字线当中标识存储器装置的一或多个预定扫描字线，扫描存储器装置的可由强制扫描字线和预定扫描字线寻址的页子集；其中可由多个扫描迭代所选择的预定扫描字线寻址的第一多个页与可由强制字线寻址的第二多个页的组合包括存储器装置的多个页。
在另一方面中，本公开进一步提供一种方法，其包括：由处理装置标识存储器装置的一或多个强制扫描字线和存储器装置的一或多个剩余字线；相对于存储器装置的多个页而执行多个扫描迭代，使得执行每一扫描迭代包括：在剩余字线当中标识存储器装置的一或多个预定扫描字线，扫描存储器装置的可由强制扫描字线和预定扫描字线寻址的页子集；其中可由多个扫描迭代所选择的预定扫描字线寻址的第一多个页与可由强制字线寻址的第二多个页的组合包括存储器装置的多个页。
在又另一方面中，本公开进一步提供一种非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置执行时使得处理装置执行包括以下的操作：标识存储器装置的一或多个强制扫描字线和存储器装置的一或多个剩余字线；相对于存储器装置的多个页而执行多个扫描迭代，使得执行每一扫描迭代包括：在剩余字线当中标识存储器装置的一或多个预定扫描字线，扫描存储器装置的可由强制扫描字线和预定扫描字线寻址的页子集；其中可由多个扫描迭代所选择的预定扫描字线寻址的第一多个页与可由强制字线寻址的第二多个页的组合包括存储器装置的多个页。
附图说明
根据下文给出的实施方式且根据本公开的一些实施例的附图将更加充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2示意性地说明根据本公开的各方面的由存储器子系统控制器操作实施的实例全扫描。
图3为根据本公开的一些实施例的执行存储器装置的全扫描的实例方法的流程图。
图4为根据本公开的一些实施例的执行存储器装置的全扫描的另一实例方法的流程图。
图5为可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的实施例涉及基于存储器降级和系统要求的扫描片段策略。一或多个存储器装置可为存储器子系统的一部分，其可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。大体来说，主机系统可利用包含一或多个组件(诸如，存储数据的存储器装置)的存储器子系统。主机系统可提供待存储在存储器子系统处的数据，且可请求从存储器子系统检索数据。
存储器子系统可执行各种数据操作，例如，主机发起的数据操作。举例来说，主机系统可对存储器子系统发起数据操作(例如，写入、读取、擦除等)。主机系统可将存取请求(例如，写入命令、读取命令)发送到存储器子系统，以便将数据存储在存储器子系统处的存储器装置上，且从存储器子系统上的存储器装置读取数据。如由主机请求指定的待读取或写入的数据在下文中称为“主机数据”。主机请求可包含用于主机数据的逻辑地址信息(例如，逻辑块地址(LBA)、名称空间)，其为主机系统与主机数据相关联的位置。逻辑地址信息(例如，LBA、名称空间)可为主机数据的元数据的部分。元数据还可包含错误处理数据(例如，错误校正码(ECC)码字、奇偶检验码)、数据版本(例如，用于区分所写入数据的新旧)、有效位图(指示LBA或逻辑传送单元含有有效数据)等。
存储器子系统可包含高密度非易失性存储器装置，其中当没有将电力供应到存储器装置时需要保持数据。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。
非易失性存储器装置为一或多个存储器裸片的封装。每一裸片可包含两个或更多个平面。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面包含物理块集合。在一些实施方案中，每一块可包含多个子块。每一平面承载形成于硅晶片上且通过称为字线和位线的导体连结的存储器单元矩阵，使得字线连结形成存储器单元矩阵的行的多个存储器单元，而位线连结形成存储器单元矩阵的列的多个存储器单元。
取决于单元类型，每一存储器单元可存储一或多个二进制信息位，且具有与正存储的位数目相关的各种逻辑状态。逻辑状态可由二进制值(诸如“0”和“1”)或这类值的组合表示。可在单个操作中例如通过选择连续位线一起编程称为存储器页的存储器单元集合。
可通过将某一电压施加到存储器单元来编程存储器单元(向其写入)，这使得存储器单元保持电荷，因此允许调制由存储器单元产生的电压分布。此外，精确地控制存储器单元所存储的电荷量允许建立对应于不同逻辑电平的多个阈值电压电平，从而有效地允许单个存储器单元存储多个信息位：以2n个不同阈值电压电平操作的存储器单元能够存储n个信息位。因此，可通过将由存储器单元展现的测得电压与一或多个参考电压电平进行比较以便区分单层级单元的两个逻辑电平和多层级单元的多个逻辑电平来执行读取操作。
归因于各种物理现象和操作过程(诸如，缓慢电荷损失和读取干扰)，存储器单元的电荷电平可在时间上降级，因此引起存储器读取操作中的较高错误率。可通过各种数据状态度量来测量所得存储器降级。本文中的“数据状态度量”将指根据存储在存储器装置上的数据的状态所测量或推断的数量。确切地说，数据状态度量可反映缓慢电荷损失的状态、读取干扰的程度和/或数据状态的其它可测量功能。复合数据状态度量为分量状态度量集合的功能(例如，加权和)。在说明性实例中，数据状态度量可表示原始位错误率(RBER)，其为给定数据块每单位时间所经历的位错误的数目。
为了减轻存储器降级，可对存储器装置周期性地执行数据完整性检查操作(在本文中也称为“扫描操作”)。数据完整性检查可涉及评估存储器装置的一或多个块的一或多个数据状态度量。如果数据完整性检查指示一或多个数据状态度量未能满足相应质量标准(例如，RBER超出预定义阈值)，那么可对受影响块执行一或多个媒体管理操作以便减轻检测到的存储器降级。在说明性实例中，媒体管理操作可包含刷新或“折叠”操作，其涉及将存储在存储器装置的受影响块处的数据重新定位到另一块。
一些存储器子系统可执行周期性详尽背景扫描操作，即依序扫描所有存储器装置的所有块的所有页(可由相应字线寻址)。对于某些类型的应用程序，可能需要在预定时间段(例如，30天)内完成详尽扫描。然而，随着存储器装置中的每块的字线数目增加，扫描频率也应增加以便满足详尽扫描的相关时间段要求。由于扫描操作消耗了存储器子系统的某些资源，因此增加扫描频率可引起存储器子系统性能的显著降级。相反，限制扫描频率以便满足性能要求可使得无法满足扫描周期要求。此外，较长的详尽扫描周期可使得一些页中的存储器降级水平不可接受，这是因为可由一些字线寻址的页可能更容易受各种存储器降级机制影响，且因此可能需要比由其它字线寻址的页更频繁地进行扫描。
本公开的各方面通过引入基于存储器降级参数和系统要求的扫描片段方法来解决以上和其它缺陷。在说明性实例中，标识存储器装置的“弱”字线的子集，使得可由所标识的“弱”字线寻址的页更容易受各种存储器降级机制影响。在存储器装置的所有块中，将通过每一扫描迭代来扫描可由所标识的“弱”字线(其在本文中也称为“强制”字线)的寻址的页。另外，对于存储器装置的每一块，每一扫描迭代将包含可由剩余字线(其在本文中称为“预定”字线)的子集寻址的页。因此，全扫描将包含某一数目个扫描迭代，使得对于存储器装置的所有块，每一迭代扫描可由所有强制字线寻址的页和可由一或多个预定字线寻址的页。
因此，根据本公开的各方面实施的系统和方法的优点包含通过实施预定扫描和媒体管理操作，同时保证可在系统要求所指定的时间周期内执行存储器装置的所有块的全扫描来确保整个给定存储器装置中的恒定存储器降级特性，与可由剩余字线寻址的页相比，可对可由“弱”字线寻址的页更频繁地执行所述预定扫描和媒体管理操作。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，诸如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的组合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，诸如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或包含存储器和处理装置的这一计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，所述连接可为间接通信连接或直接通信连接(例如，不具有中间组件)，无论是有线还是无线的，包含诸如电连接、光学连接、磁连接等。
主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120还可利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合来存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，诸如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和就地写入存储器，诸如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)每单元可存储一个位。其它类型的存储器单元，诸如多层级单元(MLC)、三层级单元(TLC)、四级单元(QLC)和五层级单元(PLC)每单元可存储多个位。在一些实施例中，每一存储器装置130可包含一或多个存储器单元阵列，诸如SLC、MLC、TLC、QLC、PLC或此类的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分、MLC部分、TLC部分、QLC部分或PLC部分。可将存储器装置130的存储器单元分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，可将页分组以形成块。一些类型的存储器(诸如3D交叉点)可将跨裸片和通道的页分组以形成管理单元。
虽然描述了非易失性存储器组件，诸如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，诸如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器或电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以执行操作，诸如在存储器装置130处读取数据、写入数据或擦除数据和其它这类操作。存储器子系统控制器115可包含硬件，诸如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路以执行本文中所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含处理装置，其包含配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，诸如媒体管理操作(包含耗损均衡操作和垃圾收集操作)、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，和与存储器装置130相关联的逻辑地址(例如，逻辑地址、名称空间)与物理地址(例如，物理MU地址、物理块地址)之间的地址转换。
每一物理管理单元(例如，块)均可被可靠地编程和擦除达到一定次数。对于写入密集型应用程序，存储器子系统控制器115可实施耗损均衡算法以监视和扩展每块的写入周期的数目。耗损均衡算法确保每一块的所有可用写入周期得到同等使用。
存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换为存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换为用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110为受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地控制器132)和用于同一存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例为受管理NAND(MNAND)装置。
根据本公开的实施例，存储器子系统110包含可用于实施电荷损失扫描操作管理的扫描管理组件113。在一些实施例中，控制器115包含扫描管理组件113的至少一部分。举例来说，控制器115可包含处理器117(处理装置)，其配置成执行存储在本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，扫描管理组件113为主机系统120、应用程序或操作系统的部分。扫描管理组件113可管理块扫描操作，如本文中在下文更详细描述。
在一个实施例中，扫描管理组件113可基于存储器降级参数和系统要求而实施扫描片段方法。在本说明书中，“扫描片段”是指寻址在移动到存储器装置的下一块之前应在块内进行扫描的页的字线集合。“全扫描例项”定义针对所有扫描片段扫描所有块的循环。
在说明性实例中，扫描管理组件113可标识存储器装置130的“弱”字线的子集，使得可由所标识的“弱”字线寻址的页更容易受各种存储器降级机制影响。在一个实施例中，存储器装置的一些字线可预表征为“弱”，且那些字线的标识符可存储在驻留在存储器装置130的一或多个预留元数据块中的固件元数据结构中。在另一实施例中，可例如通过在存储器装置130的所有字线当中选择寻址产生最大数目的错误处置操作的页的字线的子集，来在存储器装置130的生命周期期间动态地标识“弱”字线。
在一些实施例中，可基于块的每单元位(bit-per-cell)特性(例如，对于单层级单元(SLC)块、多层级单元(MLC)块、三层级单元(TLC)块、四层级单元(QLC)块等)来标识“弱”字线的不同集合。
存储器装置130的全扫描可包含多个扫描迭代，诸如每一扫描迭代涉及在存储器装置的所有块中扫描可由所标识的“弱”字线(其在本文中称为“强制”字线)寻址的页。每一扫描迭代进一步涉及针对存储器装置的每一块扫描可由剩余字线(其在本文中称为“预定”字线)的子集寻址的页。因此，全扫描将包含通过执行一定数目的扫描迭代来扫描存储器装置的所有块的所有页，使得每一迭代针对存储器装置的所有块扫描可由所有强制字线寻址的页和可由一或多个预定字线寻址的页。
因此，全扫描将通过实施预定扫描和媒体管理操作，同时保证可在系统要求所指定的时间周期内执行存储器装置的所有块的全扫描来确保整个存储器装置130中的恒定存储器降级特性，与可由剩余字线寻址的页相比，可对可由“弱”字线寻址的页更频繁地执行所述预定扫描和媒体管理操作。
图2示意性地说明根据本公开的各方面的由存储器子系统控制器操作实施的实例全扫描。如由图2意性地说明，对于图1的存储器装置130的每一块，全扫描200可包含执行周期性扫描迭代220A到220N。每一扫描迭代220包含扫描可由所有强制字线210K和210L寻址的页。因此，在执行第m次扫描迭代220M之后，将扫描可由所有强制字线210K和210L寻址的页M次。
每一扫描迭代220进一步包含扫描称为“预定”字线的剩余字线的子集(例如，在第一扫描迭代期间扫描WL0、WL5、WL10和WL15，在第二扫描迭代期间扫描WL2、WL6、WL12和WL16等)。因此，在执行所有扫描迭代220A到220N之后，将扫描可由所有字线寻址的页至少一次。
在一些实施例中，由存储器子系统控制器对给定页执行的扫描操作可涉及读取页且计算一或多个数据状态度量(例如，位错误率)的值。在说明性实例中，位错误率涉及通过由存储器装置实施的错误检查机制来评估已从给定页读取的位。错误检查机制可通过存储在存储器装置上的与数据位序列相关联的一或多个冗余元数据位(例如，数据位序列的散列的检查和)来验证且在必要时校正已从存储器装置读取的数据位序列。
因此，响应于确定数据状态度量的值未能满足预定义质量标准(例如，位错误率超出预定义阈值)，存储器子系统控制器可相对于包括给定页的块执行媒体管理操作(例如，折叠操作)。
某些情形可能需要修改上述扫描调度策略。确切地说，在通电事件后，存储器子系统控制器可能需要在将任何数据写入到块之前扫描所有开放光标块中的已擦除页。“光标”在本文中是指将多个数据块写入到存储器装置的所选位置的处理线程。
因此，存储器子系统控制器将扫描每一开放光标块中的两个已擦除页：最后一个经编程字线加上一的一个页，和最后一个字线群组中的一个页。如果这些页不满足预定义质量标准，那么不应将额外数据编程到所述块中，且为所述光标开放新块。一旦满足通电要求，就可根据其正常调度继续进行全扫描。
因此，每当选择新扫描片段时，首先按照块选择次序标准来扫描开放光标块。为了确保在这些块保持开放的时间内，这些块中存在足够容限，可以比将开始新扫描例项的频率快的速率重新对所述块进行扫描。在说明性实例中，应在等于MS_OPEN_CURSOR_FREQ的频率下扫描开放光标和擦除池块。因此，在确定从已开放/擦除所述块以来已流逝MS_OPEN_CURSOR_FREQ后，存储器子系统控制器可使用当前所选的扫描片段将开放光标/已擦除块添加回到待以高优先级扫描的块的池中(即，一旦完成关于当前块的扫描操作，存储器子系统控制器就会扫描开放光标/已擦除块中的每一个内的当前扫描片段字线)。在一些实施例中，对于已擦除块，仅可扫描强制字线。
图3为根据本公开的一些实施例的执行存储器装置的全扫描的实例方法的流程图。方法300可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法300由图1的扫描管理组件113执行。虽然以特定序列或次序展示，但除非另外规定，否则可修改操作的次序。因此，所说明的实施例应仅作为实例理解，且所说明的操作可以不同次序执行，同时一些操作可并行执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所说明的全部操作，且其它处理流程是可能的。
在操作310处，处理逻辑可评估一或多个全扫描例项触发条件，且响应于确定已满足至少一个全扫描例项触发条件而在操作320处启动全扫描例项。在说明性实例中，可响应于检测到新清洁电力循环(例如，正常关机事件之后的通电事件)而触发全扫描例项。在另一说明性实例中，可响应于检测到“脏”电力循环(例如，非同步电力损耗事件之后的通电事件)而触发全扫描例项。在另一说明性实例中，可响应于检测到系统计时器已丢失或复位的任何电力状态而触发全扫描例项。在另一说明性实例中，可响应于确定从先前的全扫描例项开始或完成以来已流逝预定义时间段而触发全扫描例项。
在操作330处，处理逻辑可选择用于执行扫描操作的扫描片段。扫描片段可包含一或多个强制字线和一或多个预定字线，如本文中在上文更详细地解释。在说明性实例中，全扫描例项的第一迭代可涉及选择随机扫描片段，且扫描片段标识符可在每一后续扫描迭代处递增，同时在到达所有片段当中具有最大标识符的片段之后回绕到第一片段。在各种说明性实例中，可利用其它技术来选择扫描片段(例如，将预定义功能变换应用于针对全扫描例项的先前迭代而选择的扫描片段的标识符)。
在操作340处，处理逻辑选择用于扫描的块集合。在说明性实例中，可选择来自一或多个开放光标的块。在另一说明性实例中，可随机选择具有预定义数目的每单元位的一或多个数据块(例如，QLC或SLC块)。
在操作350处，处理逻辑选择用于扫描的字线集合。在一些实施例中，字线集合可包含所有强制字线和一或多个预定字线，如本文中在上文更详细地解释。在说明性实例中，可基于预定义查找表而选择预定字线。在另一说明性实例中，可针对第一扫描片段调度具有最小字线数的字线，且可针对每一后续扫描片段使字线数递增。在另一说明性实例中，可将预定义功能变换应用于针对先前扫描片段选择的字线的标识符。响应于扫描所选扫描片段中的所有字线，方法循环回到操作340以进行块选择。
在操作360处，处理逻辑选择用于扫描的页。在说明性实例中，可基于起始页标识符与结束页标识符来执行页选择，可使用预定义查找表来为给定字线选择所述起始页标识符与结束页标识符。处理逻辑可随机选择1与(结束页标识符-起始页标识符+1)/每单元位之间的页码。因此，可将下部页标识符确定为起始页标识符加上随机整数与每单元的位数的乘积。上部页标识符可等于下部页标识符加上一。额外页标识符可等于下部页标识符加上二。顶部页标识符可等于下部页标识符加上三。响应于扫描所选页集合，方法循环回到操作350以进行字线选择。
在操作370处，处理逻辑扫描所选页，如本文中在上文更详细描述。在某些实施方案中，可针对已擦除页、部分写入页和完全写入页执行不同的扫描操作。在说明性实例中，对于已擦除页，可执行NDEP扫描，其确定已擦除页的电压分布是否已移动超出某一点。对于完全写入页，可执行谷值健康扫描(valley health scan)，其标识且评估阈值电压分布谷值之间的容限状态。响应于扫描所选页，方法循环回到操作360以用于选择用于扫描的下一页。响应于确定已扫描所有扫描片段，终止全扫描例项。
图4为根据本公开的一些实施例的执行存储器装置的全扫描的另一实例方法的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法400由图1的扫描管理组件114执行。虽然以特定序列或次序展示，但除非另外规定，否则可修改操作的次序。因此，所说明的实施例应仅作为实例理解，且所说明的操作可以不同次序执行，同时一些操作可并行执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所说明的全部操作，且其它处理流程是可能的。
在操作410处，处理逻辑标识存储器装置的一或多个强制扫描字线和存储器装置的一或多个剩余字线(在本文中也称为“预定”字线)。在说明性实例中，处理逻辑将存储器装置的“弱”字线的子集标识为待在全扫描例项的每一迭代处扫描的强制字线。在一个实施例中，存储器装置的一些字线可预表征为“弱”，且那些字线的标识符可存储在驻留在存储器装置的一或多个预留元数据块中的固件元数据结构中。在另一实施例中，可例如通过在存储器装置的所有字线当中选择寻址产生最大数目的错误处置操作的页的字线的子集，来在存储器装置的生命周期期间动态地标识“弱”字线，如本文中在上文更详细地描述。
在操作420处，处理逻辑启动存储器装置的全扫描例项。全扫描例项涉及相对于存储器装置执行多个扫描迭代。
在操作430处，处理逻辑扫描可由强制字线寻址的页。扫描页可涉及相对于所述页而评估数据状态度量(例如，位错误率)。响应于确定数据状态度量的值未能满足预定义质量标准(例如，位错误率超出预定义阈值)，处理逻辑可相对于包含所述页的块执行媒体管理操作(例如，折叠操作)，如本文中在上文更详细地解释。
在操作440处，处理逻辑在多个预定字线当中选择一或多个字线。在说明性实例中，处理逻辑针对全扫描例项的第一迭代随机选择一或多个字线，且在每一后续迭代处使字线标识符中的每一个递增预定义递增值。在另一说明性实例中，处理逻辑针对全扫描例项的第一迭代随机选择一或多个字线，且在每一后续迭代处按预定义递增值将预定义功能变换应用于字线标识符中的每一个，如本文中在上文更详细描述。
在操作450处，处理逻辑扫描可由所选预定字线寻址的页。扫描页可涉及相对于所述页而评估数据状态度量(例如，位错误率)。响应于确定数据状态度量的值未能满足预定义质量标准(例如，位错误率超出预定义阈值)，处理逻辑可相对于包含所述页的块执行媒体管理操作(例如，折叠操作)，如本文中在上文更详细地解释。
响应于在操作450处确定已满足终止条件，方法终止；否则，方法循环回到操作430。在说明性实例中，终止条件确定存储器装置的所有块的所有页是否已由当前全扫描例项扫描。在另一说明性实例中，终止条件确定多个扫描迭代所选择的预定扫描字线与强制字线的组合是否包含存储器装置的所有字线。
图5说明计算机系统900的实例机器，在所述实例机器内，可执行用于使得所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统900可对应于包含、耦合到或利用存储器子系统(例如，图1或2的存储器子系统110)的主机系统(例如，图1或2的主机系统120)，或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1或2的扫描管理组件113的操作)。在替代性实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络应用、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
实例计算机系统900包含经由总线930彼此通信的处理装置902、主存储器904(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器810(例如，快闪存储器、静态随机存取存储器(SRAM)等)和数据存储系统918。
处理装置902表示一或多个通用处理装置，诸如微处理器、中央处理单元等。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902也可以是一或多个专用处理装置，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置902配置成执行指令928以用于执行本文中所论述的操作和步骤。计算机系统900可进一步包含网络接口装置912以在网络920上通信。
数据存储系统918可包含机器可读存储媒体924(也称为计算机可读媒体)，其上存储有一或多个指令928集或体现本文中所描述的方法或功能中的任何一或多个的软件。指令928还可在由计算机系统900执行期间完全或至少部分地驻留在主存储器904内和/或处理装置902内，主存储器904和处理装置902也构成机器可读存储媒体。机器可读存储媒体924、数据存储系统918和/或主存储器904可对应于图1或2的存储器子系统110。
在一个实施例中，指令928包含用以实施对应于图1或2的扫描管理器组件113的功能的指令。尽管在实例实施例中将机器可读存储媒体924展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。还应认为术语“机器可读存储媒体”包含能够存储或编码供机器执行的指令集且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽顺序。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较和以其它方式操纵的电或磁信号的形式。已证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、数字等有时是便利的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可指计算机系统或类似电子计算装置的动作和过程，所述计算机系统或类似电子计算装置将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据。
本公开还涉及一种用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这类计算机程序可存储在计算机可读存储媒体中，诸如但不限于各自耦合到计算机系统总线的任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体。
本文中所呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，并不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有指令的机器可读媒体，所述指令可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，诸如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。如本文中所使用的词语“实例”或“示例性”是指用作实例、例项或说明。本文中描述为“实例”或“示例性”的任何方面或设计并不一定被解释为优于或胜于其它方面或设计。实际上，词语“实例”或“示例性”的使用旨在以具体方式呈现概念。如本申请案中所使用，术语“或”希望意味着包含性的“或”而不是排它性的“或”。即，除非另有说明或从上下文显而易见，否则“X包含A或B”旨在表示任何自然的包含性排列。即，如果X包含A；X包含B；或X包含A和B两者，那么在任何前述例项下满足“X包含A或B”。另外，如在本申请及所附权利要求书中使用的冠词“一(a/an)”大体上可以解释为意味着“一或多个”，除非另外规定或从上下文清楚可见表示单数形式。此外，在整篇中使用术语“实施例”或“一个实施例”或“实施方案”或“一个实施方案”等可意味着或可能不意味着相同实施例或实施方案。本文中所描述的一或多个实施例或实施方案可在特定实施例或实施方案中组合。如本文中所使用的术语“第一”、“第二”、“第三”、“第四”等意谓作为标记来区分不同元件，并且可能未必具有根据其数字标号的序数含义。
在前述说明书中，本公开的实施例已参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种系统，其包括：
存储器装置；和
处理装置，其以操作方式耦合到所述存储器装置以执行包括以下的操作：
标识所述存储器装置的一或多个强制扫描字线和所述存储器装置的一或多个剩余字线；
相对于所述存储器装置的多个页而执行多个扫描迭代，使得执行每一扫描迭代包括：
在所述剩余字线当中标识所述存储器装置的一或多个预定扫描字线，
扫描所述存储器装置的可由所述强制扫描字线和所述预定扫描字线寻址的页子集；
其中可由所述多个扫描迭代所选择的所述预定扫描字线寻址的第一多个页与可由所述强制字线寻址的第二多个页的组合包括所述存储器装置的所述多个页。
2.根据权利要求1所述的系统，其中扫描所述存储器装置的所述页子集进一步包括：
相对于所述页子集的特定页而评估数据状态度量；
响应于确定所述数据状态度量未能满足质量标准，相对于包括所述特定页的块而执行媒体管理操作。
3.根据权利要求2所述的系统，其中执行所述媒体管理操作包括将由包括所述特定页的所述块存储的数据重新定位到另一块。
4.根据权利要求2所述的系统，其中所述数据状态度量反映所述特定页的位错误率。
5.根据权利要求1所述的系统，其中标识所述一或多个强制扫描字线进一步包括：
读取与所述存储器装置相关联的系统元数据。
6.根据权利要求1所述的系统，其中标识所述一或多个强制扫描字线进一步包括：
在所述存储器装置的所述多个字线当中标识比所述存储器装置的所述剩余字线触发更多错误处置操作的一或多个字线。
7.根据权利要求1所述的系统，其中标识所述一或多个预定扫描字线进一步包括：
使由先前扫描迭代处理的所述预定扫描字线的标识符中的每一个递增预定义值。
8.根据权利要求1所述的系统，其中标识所述一或多个预定扫描字线进一步包括：
将预定义功能变换应用于所述存储器装置的所述剩余字线的标识符。
9.根据权利要求1所述的系统，其中标识所述一或多个预定扫描字线进一步包括：
在所述存储器装置的所述剩余字线当中随机选择预定义数目个字线。
10.一种方法，其包括：
由处理装置标识存储器装置的一或多个强制扫描字线和所述存储器装置的一或多个剩余字线；
相对于所述存储器装置的多个页而执行多个扫描迭代，使得执行每一扫描迭代包括：
在所述剩余字线当中标识所述存储器装置的一或多个预定扫描字线，
扫描所述存储器装置的可由所述强制扫描字线和所述预定扫描字线寻址的页子集；
其中可由所述多个扫描迭代所选择的所述预定扫描字线寻址的第一多个页与可由所述强制字线寻址的第二多个页的组合包括所述存储器装置的所述多个页。
11.根据权利要求10所述的方法，其中扫描所述存储器装置的所述页子集进一步包括：
相对于所述页子集的特定页而评估数据状态度量；响应于确定所述数据状态度量未能满足质量标准，相对于包括所述特定页的块而执行媒体管理操作。
12.根据权利要求10所述的方法，其中标识所述一或多个强制扫描字线进一步包括：
读取与所述存储器装置相关联的系统元数据。
13.根据权利要求10所述的方法，其中标识所述一或多个强制扫描字线进一步包括：
在所述存储器装置的所述多个字线当中标识比所述存储器装置的所述剩余字线触发更多错误处置操作的一或多个字线。
14.根据权利要求10所述的方法，其中标识所述一或多个预定扫描字线进一步包括：
使由先前扫描迭代处理的所述预定扫描字线的标识符中的每一个递增预定义值。
15.根据权利要求10所述的方法，其中标识所述一或多个预定扫描字线进一步包括：
将预定义功能变换应用于所述存储器装置的所述剩余字线的标识符。
16.根据权利要求10所述的方法，其中标识所述一或多个预定扫描字线进一步包括：
在所述存储器装置的所述剩余字线当中随机选择预定义数目个字线。
17.一种非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置执行时使得所述处理装置执行包括以下的操作：
标识存储器装置的一或多个强制扫描字线和所述存储器装置的一或多个剩余字线；
相对于所述存储器装置的多个页而执行多个扫描迭代，使得执行每一扫描迭代包括：
在所述剩余字线当中标识所述存储器装置的一或多个预定扫描字线，
扫描所述存储器装置的可由所述强制扫描字线和所述预定扫描字线寻址的页子集；
其中可由所述多个扫描迭代所选择的所述预定扫描字线寻址的第一多个页与可由所述强制字线寻址的第二多个页的组合包括所述存储器装置的所述多个页。
18.根据权利要求17所述的非暂时性计算机可读存储媒体，其中扫描所述存储器装置的所述页子集进一步包括：
相对于所述页子集的特定页而评估数据状态度量；响应于确定所述数据状态度量未能满足质量标准，相对于包括所述特定页的块而执行媒体管理操作。
19.根据权利要求17所述的非暂时性计算机可读存储媒体，其中标识所述一或多个强制扫描字线进一步包括：
在所述存储器装置的所述多个字线当中标识比所述存储器装置的所述剩余字线触发更多错误处置操作的一或多个字线。
20.根据权利要求17所述的非暂时性计算机可读存储媒体，其中标识所述一或多个预定扫描字线进一步包括：
将预定义功能变换应用于所述存储器装置的所述剩余字线的标识符。
CN202210646602.9A 2021-06-08 2022-06-08 存储器装置中的扫描片段 Pending CN115457999A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163208404P 2021-06-08 2021-06-08
US63/208,404 2021-06-08
US17/824,562 2022-05-25
US17/824,562 US11995320B2 (en) 2021-06-08 2022-05-25 Scan fragmentation in memory devices

Publications (1)

Publication Number Publication Date
CN115457999A true CN115457999A (zh) 2022-12-09

Family

ID=84284093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210646602.9A Pending CN115457999A (zh) 2021-06-08 2022-06-08 存储器装置中的扫描片段

Country Status (2)

Country Link
US (2) US11995320B2 (zh)
CN (1) CN115457999A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8750042B2 (en) * 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
JP5815388B2 (ja) * 2011-12-02 2015-11-17 株式会社メガチップス メモリアクセス制御装置および方法
US9053808B2 (en) * 2012-06-21 2015-06-09 Sandisk Technologies Inc. Flash memory with targeted read scrub algorithm
US9165683B2 (en) * 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US10108472B2 (en) * 2015-05-13 2018-10-23 SK Hynix Inc. Adaptive read disturb reclaim policy
US10147500B2 (en) * 2015-05-22 2018-12-04 SK Hynix Inc. Hybrid read disturb count management
US11361831B2 (en) * 2020-04-13 2022-06-14 Micron Technology, Inc. Proactive read disturb mitigation
US11282564B1 (en) * 2020-11-11 2022-03-22 Micron Technology, Inc. Selective wordline scans based on a data state metric
US11475969B2 (en) * 2020-12-18 2022-10-18 Micron Technology, Inc. Scan optimization using data selection across wordline of a memory array
KR102344380B1 (ko) * 2021-06-02 2021-12-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US11923022B2 (en) * 2021-10-27 2024-03-05 SK Hynix Inc. Storage device and operating method for controller

Also Published As

Publication number Publication date
US20220391102A1 (en) 2022-12-08
US11995320B2 (en) 2024-05-28
US20240256145A1 (en) 2024-08-01

Similar Documents

Publication Publication Date Title
CN113168875B (zh) 读取干扰扫描合并
US11682446B2 (en) Selective wordline scans based on a data state metric
US20220156012A1 (en) Selecting a write operation mode from multiple write operation modes
US11599416B1 (en) Memory sub-system using partial superblocks
CN116529693A (zh) 加电时的媒体管理
CN113539342A (zh) 主动读取干扰缓解
US11733892B2 (en) Partial superblock memory management
US11500578B2 (en) Memory access threshold based memory management
US11017870B1 (en) Select gate maintenance in a memory sub-system
CN115732003A (zh) 存储器子系统清理
US11995320B2 (en) Scan fragmentation in memory devices
US12073107B2 (en) Memory sub-system for monitoring mixed mode blocks
US12026372B2 (en) Runtime storage capacity reduction avoidance in sequentially-written memory devices
US20240062835A1 (en) Adaptive integrity scan rates in a memory sub-system based on block health metrics
US20230197163A1 (en) Concurrent programming of retired wordline cells with dummy data
US20240282399A1 (en) Optimizing read error handling in a memory sub-system
US20240038311A1 (en) Reliability based data verification
US20240061588A1 (en) Charge loss mitigation through dynamic programming sequence
US20220413714A1 (en) Memory access mode selection
CN115202571A (zh) 用于存储器管理的方法、设备及系统
CN115480695A (zh) 存储器装置中的基于层面的媒体管理操作
CN115729453A (zh) 基于有效存取计数的媒体管理
CN115273925A (zh) 存储器子系统刷新
CN115223608A (zh) 减轻存储器子系统中的缓慢读取干扰
CN118471296A (zh) 用于加电性能提升的缓慢电荷损失监测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination