CN112908847A - Bpsg膜层处理方法及半导体中间产品 - Google Patents

Bpsg膜层处理方法及半导体中间产品 Download PDF

Info

Publication number
CN112908847A
CN112908847A CN201911217168.7A CN201911217168A CN112908847A CN 112908847 A CN112908847 A CN 112908847A CN 201911217168 A CN201911217168 A CN 201911217168A CN 112908847 A CN112908847 A CN 112908847A
Authority
CN
China
Prior art keywords
film layer
bpsg
lto
bpsg film
peteos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911217168.7A
Other languages
English (en)
Other versions
CN112908847B (zh
Inventor
归剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI ADVANCED SEMICONDUCTO
Original Assignee
SHANGHAI ADVANCED SEMICONDUCTO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI ADVANCED SEMICONDUCTO filed Critical SHANGHAI ADVANCED SEMICONDUCTO
Priority to CN201911217168.7A priority Critical patent/CN112908847B/zh
Publication of CN112908847A publication Critical patent/CN112908847A/zh
Application granted granted Critical
Publication of CN112908847B publication Critical patent/CN112908847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种BPSG膜层处理方法及半导体中间产品，该方法用于对BPSG工艺中断后的所得产品中的BPSG膜层进行处理，所得产品包括位于BPSG膜层之下的LTO‑PETEOS膜层以及位于其下的晶圆，该方法包括：对所得产品进行干法刻蚀，将其中的BPSG膜层全部刻蚀掉；使用湿法工艺清洗干法刻蚀的残留物，并对干法刻蚀后的LTO‑PETEOS膜层的表面进行平滑处理；在LTO‑PETEOS膜层的表面生长目标厚度的BPSG膜层。本发明通过对BPSG工艺中断后BP％浓度已经变化的BPSG膜层进行干法刻蚀去除，保证有问题的膜层彻底去除干净，而后再补长全部膜层，保证返工的BPSG膜层BP％无偏离和膜质完好无损。

Description

BPSG膜层处理方法及半导体中间产品
技术领域
本发明涉及半导体制造领域，特别涉及一种BPSG膜层处理方法及半导体中间产品。
背景技术
BPSG(boro-phospho-silicate-glass，硼磷硅玻璃)是掺杂了硼和磷的二氧化硅，由于硼磷杂质的加入使二氧化硅原有的有序网络结构变得疏松，在高温条件下某种程度上BPSG具有像液体一样的流动能力，对孔洞有良好的填充能力，并提高了整个平面的平坦性。BPSG作为前后道隔离层在半导体工艺中起着至关重要的作用，尤其是BPSG的BP％(硼磷含量)的大小影响着膜质的致密度、膜质的刻蚀速率和膜质的reflow(流动)效果，进而影响着器件的稳定性和可靠性。
然而在BPSG工艺过程中会遇到规则参数出现异常或者工艺腔出错而出现报警，进而工艺BPSG过程被中断，此时工艺中断过程中及末期生长的BPSG膜层的膜质跟正常工艺的膜的膜质会有很大的区别，尤其是BP％的含量偏离比较大，膜质比较疏松，严重影响产品后续的可靠性，导致器件失效，最终产品报废。
发明内容
本发明要解决的技术问题是为了克服现有技术中BPSG工艺中断时BPSG膜层的BP％发生偏离影响产品质量的缺陷，提供一种BPSG膜层处理方法及半导体中间产品。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种BPSG膜层处理方法，用于对BPSG工艺中断后的所得产品中的BPSG膜层进行处理，所述所得产品还包括位于所述BPSG膜层之下的LTO-PETEOS(低温氧化-等离子体增强正硅酸乙酯薄膜)膜层以及位于所述LTO-PETEOS膜层之下的晶圆，所述BPSG膜层处理方法包括以下步骤：
对所述所得产品进行干法刻蚀，将所述所得产品中的BPSG膜层全部刻蚀掉；
使用湿法工艺清洗所述干法刻蚀的残留物，并对干法刻蚀后的所述LTO-PETEOS膜层的表面进行平滑处理；
在所述LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层。
较佳地，在将所述所得产品中的BPSG膜层全部刻蚀掉后，继续干法刻蚀将所述LTO-PETEOS膜层刻蚀掉第一厚度，所述第一厚度小于所述LTO-PETEOS膜层的规定厚度；
在所述LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层之前，生长所述第一厚度的LTO-PETEOS膜层。
较佳地，所述LTO-PETEOS膜层的规定厚度与所述第一厚度的差值大于一预设阈值。
较佳地，所述预设阈值为500A。
较佳地，所述湿法工艺依次使用SPM(硫酸-过氧化氢混合物)去胶、HF(氢氟酸)40秒浸泡和SC1(过氧化铵混合物)浸泡完成。
较佳地，在BPSG工艺中断后进行干法刻蚀之前测量所述所得产品中的BPSG膜层的厚度，结合所述干法刻蚀刻蚀BPSG膜层的速率，计算出所述干法刻蚀刻蚀BPSG膜层所需的时间。
较佳地，所述第一厚度结合所述干法刻蚀刻蚀LTO-PETEOS膜层的速率，计算出所述干法刻蚀刻蚀LTO-PETEOS膜层所需的时间。
较佳地，在使用湿法工艺清洗所述干法刻蚀的残留物之前进行BPSG膜厚测量，判断所述BPSG膜层的厚度是否为零，若否则继续进行所述干法刻蚀。
本发明还提供一种半导体中间产品，所述半导体中间产品包括晶圆、位于所述晶圆之上的LTO-PETEOS膜层和位于所述LTO-PETEOS膜层之上的BPSG膜层，所述BPSG膜层使用前述的BPSG膜层处理方法制作而成。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：通过对BPSG工艺中断后BP％浓度和膜质已经变化的BPSG的膜层进行干法刻蚀去除，保证有问题的BPSG膜层彻底去除干净，而后再补长全部BPSG膜层，保证返工的BPSG膜层BP％无偏离和膜质完好无损。进一步地，去除BPSG膜层时将其底下的LTO-PETEOS膜层也去除一部分，LTO-PETEOS膜层的厚度要有一部分保留，补长BPSG膜层之前生长去除掉的LTO-PETEOS膜层，能更好地保证返工的BPSG膜层的BP％和膜质的质量。
附图说明
图1为BPSG工艺完成后的所得产品示意图。
图2为BPSG工艺中断时的所得产品示意图。
图3为BPSG工艺中断后直接返工的所得产品示意图。
图4为本发明实施例1的BPSG膜层处理方法的流程图。
图5为本发明实施例2的BPSG膜层处理方法的流程图。
图6为本发明实施例2的BPSG膜层处理方法的膜层刻蚀速率图。
图7为本发明实施例2的BPSG膜层处理方法的过程示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
BPSG工艺通常是在晶圆上先生长一层2000A(埃米，1A＝10-10米)左右的LTO-PETEOS膜层，然后再在其上生长BPSG膜层，正常情况下BPSG工艺完成后产生的所得产品如图1所示。BPSG工艺由于规则参数改变或者机台报警引起BPSG工艺中断时，此时产生的所得产品如图2所示，在工艺中断过程中及末期生长的BPSG膜层的膜质(即图2中的报警层)与正常工艺时生长的膜层的膜质会有很大的区别，尤其是其中BP％的含量会差别很大。此时如果在图2的基础上根据目标厚度直接返工生长剩余厚度的BPSG膜层，就会造成BPSG膜层中间夹杂着一层BP％浓度不同及膜质也不同的报警层，得到如图3所示的直接返工的所得产品，其中报警层的膜质比较疏松，导致后续工艺流程中刻蚀Contact孔(接触孔)的边缘容易坍塌，严重影响后续产品的可靠性，甚至产品报废，造成返工成功率低。
针对这种情况，本实施例提供一种BPSG膜层处理方法，如图4所示，该BPSG膜层处理方法包括以下步骤：
S101、对BPSG工艺中断后的所得产品进行干法刻蚀，将所得产品中的BPSG膜层全部刻蚀掉。
本实施例首先对BPSG工艺中断后的所得产品(即图2所示的产品结构)进行干法刻蚀，将所得产品中的BPSG膜层全部刻蚀掉，即将BPSG工艺中断时已经生长的BPSG膜层(包括图2中的报警层及报警层下BP％正常的BPSG膜层)全部刻蚀掉，后期全部重新生长，以避免返工完成的BPSG膜层中夹杂BP％浓度不同和膜质不同的报警层，影响BPSG膜层质量。干法刻蚀要保证刻蚀到LTO-PETEOS膜层，即需要保证BPSG膜层全部刻蚀干净。
为进一步确保BPSG膜层全部刻蚀干净，在干法刻蚀完成后，进行BPSG膜厚测量，判断BPSG膜层的厚度是否为零，若是则进入步骤S102，若否则返回步骤S101继续进行干法刻蚀，直到BPSG膜层的厚度为零。
S102、使用湿法工艺清洗干法刻蚀的残留物，并对干法刻蚀后的LTO-PETEOS膜层的表面进行平滑处理。
干法刻蚀后的残留物需要去除干净，同时还需要对干法刻蚀后的LTO-PETEOS膜层的表面进行平滑处理。本实施例使用湿法工艺SPM(7:1)+40sHF(100:1)+SC1(1:2:10)进行上述操作：
首先使用浓度7：1的SPM(硫酸-过氧化氢混合液)进行非有机去胶；
然后使用浓度100：1的HF(氢氟酸)进行40秒的浸泡；
最后使用SC1(过氧化铵混合物)NH4OH(28％)：H2O2(30％)：DI水＝1:2:10在70～80℃温度范围内进行10分钟处理，去除有机残留及某些金属。
最后得到表面平滑的LTO-PETEOS膜层，可以进入生长BPSG膜层步骤。
S103、在LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层。
在步骤S102得到的表面平滑的LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层，这样返工得到的BPSG膜层与正常生长的膜层完全相同，不会发生BP％浓度的偏离和膜质的改变，保证了返工的成功率。
本实施例通过对BPSG工艺中断后BP％浓度和膜质已经变化的BPSG的膜层进行干法刻蚀全部去除，保证有问题的BPSG膜层彻底去除干净，而后再补长全部BPSG膜层，保证返工的BPSG膜层BP％无偏离和膜质完好无损，从而保证后续产品的可靠性，BPSG膜层的返工成功率可达100％。
实施例2
本实施例是在实施例1的基础上进一步改进而得的。如图5所示，该BPSG膜层处理方法包括如下步骤：
S201、测量BPSG工艺中断后的所得产品中的BPSG膜层的厚度，计算出干法刻蚀刻蚀BPSG膜层所需的时间；通过第一厚度计算出干法刻蚀刻蚀LTO-PETEOS膜层所需的时间。
如图6所示，BPSG工艺通常是在晶圆上先生长一层2000A左右的LTO-PETEOS膜层，然后再在其上生长BPSG膜层(图中省略了晶圆)，这两个膜层的干法刻蚀速率是不一样的，LTO-PETEOS膜层的干法刻蚀速率是3300A/min(埃/分钟)，BPSG膜层的干法刻蚀速率是6000A/min。
在进行干法刻蚀之前，测量BPSG工艺中断后的所得产品中的BPSG膜层的厚度，结合BPSG膜层的干法刻蚀速率6000A/min，可以计算出干法刻蚀刻蚀BPSG膜层所需的时间。干法刻蚀要保证将BPSG膜层全部刻蚀干净，可以刻蚀第一厚度的LTO-PETEOS膜层，通过第一厚度和LTO-PETEOS膜层的干法刻蚀速率3300A/min，计算出干法刻蚀刻蚀LTO-PETEOS膜层所需的时间。此处注意，第一厚度小于LTO-PETEOS膜层的规定厚度，并且保证LTO-PETEOS膜层的规定厚度与第一厚度的差值要在一个预设阈值以上，本实施例中该预设阈值取值500A，使LTO-PETEOS膜层的厚度有500A的保留。整个干法刻蚀的时间等于刻蚀BPSG膜层所需的时间加上刻蚀LTO-PETEOS膜层所需的时间。
S202、对所得产品进行干法刻蚀，将所得产品中的BPSG膜层全部刻蚀掉。
步骤S202与实施例1的步骤S101基本相同，干法刻蚀的时间使用步骤S201中计算得到的时间，将BPSG膜层全部刻蚀掉，此处不再赘述。
S203、继续将LTO-PETEOS膜层刻蚀掉第一厚度。
该步骤紧接步骤S202，在将所得产品中的BPSG膜层全部刻蚀掉后，再继续向下刻蚀，将LTO-PETEOS膜层刻蚀掉第一厚度，以保证BPSG膜层被全部刻蚀掉。
S204使用湿法工艺清洗干法刻蚀的残留物，并对干法刻蚀后的LTO-PETEOS膜层的表面进行平滑处理。
该步骤与实施例1的步骤S102相同，此处不再赘述。
S205、在LTO-PETEOS膜层的表面生长第一厚度的LTO-PETEOS膜层。
由于在步骤S203中将LTO-PETEOS膜层刻蚀掉了第一厚度，所以需要将LTO-PETEOS膜层补长第一厚度，以使返工的LTO-PETEOS膜层厚度仍然在2000A。在步骤S204得到的表面平滑的LTO-PETEOS膜层的表面生长第一厚度的LTO-PETEOS膜层，保证LTO-PETEOS膜层的厚度不变。
S206、在LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层。
LTO-PETEOS膜层补长完毕后，在LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层，这样返工得到的BPSG膜层与正常生长的膜层完全相同，不会发生BP％浓度的偏离和膜质的改变，保证了返工的成功率。
本实施例的整个过程如图7所示，规则参数改变或机台报警引起BPSG工艺中断，此时的所得产品包括晶圆(在图中省略)、正常的LTO-PETEOS膜层、正常的BPSG膜层和报警时的BPSG膜层，其中报警层的BP％发生偏离；经过干法刻蚀去除掉BPSG膜层和部分的LTO-PETEOS膜层，变为表面粗糙的LTO-PETEOS膜层；经过湿法工艺进行表面清洗和平滑处理，再在光滑表面的LTO-PETEOS膜层上淀积LTO-PETEOS膜层和BPSG膜层，最后生成完全正常的LTO-PETEOS膜层和BPSG膜层。
本实施例在实施例1的基础上，去除BPSG膜层时将其底下的LTO-PETEOS膜层也去除一部分，LTO-PETEOS的膜层要有一部分保留，补长BPSG膜层之前生长去除掉的LTO-PETEOS膜层，能更好地保证返工的BPSG膜层的BP％和膜质的质量。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (9)

1.一种BPSG膜层处理方法，其特征在于，所述BPSG膜层处理方法用于对BPSG工艺中断后的所得产品中的BPSG膜层进行处理，所述所得产品还包括位于所述BPSG膜层之下的LTO-PETEOS膜层以及位于所述LTO-PETEOS膜层之下的晶圆，所述BPSG膜层处理方法包括以下步骤：
对所述所得产品进行干法刻蚀，将所述所得产品中的BPSG膜层全部刻蚀掉；
使用湿法工艺清洗所述干法刻蚀的残留物，并对干法刻蚀后的所述LTO-PETEOS膜层的表面进行平滑处理；
在所述LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层。
2.如权利要求1所述的BPSG膜层处理方法，其特征在于，在将所述所得产品中的BPSG膜层全部刻蚀掉后，继续干法刻蚀以将所述LTO-PETEOS膜层刻蚀掉第一厚度，所述第一厚度小于所述LTO-PETEOS膜层的规定厚度；
在所述LTO-PETEOS膜层的表面生长目标厚度的BPSG膜层之前，生长所述第一厚度的LTO-PETEOS膜层。
3.如权利要求2所述的BPSG膜层处理方法，其特征在于，所述LTO-PETEOS膜层的规定厚度与所述第一厚度的差值大于一预设阈值。
4.如权利要求3所述的BPSG膜层处理方法，其特征在于，所述预设阈值为500A。
5.如权利要求1所述的BPSG膜层处理方法，其特征在于，所述湿法工艺依次使用SPM去胶、HF40秒浸泡和SC1处理完成。
6.如权利要求1所述的BPSG膜层处理方法，其特征在于，在BPSG工艺中断后进行干法刻蚀之前测量所述所得产品中的BPSG膜层的厚度，结合所述干法刻蚀刻蚀BPSG膜层的速率，计算出所述干法刻蚀刻蚀BPSG膜层所需的时间。
7.如权利要求2所述的BPSG膜层处理方法，其特征在于，所述第一厚度结合所述干法刻蚀刻蚀LTO-PETEOS膜层的速率，计算出所述干法刻蚀刻蚀LTO-PETEOS膜层所需的时间。
8.如权利要求1所述的BPSG膜层处理方法，其特征在于，在使用湿法工艺清洗所述干法刻蚀的残留物之前进行BPSG膜厚测量，判断所述BPSG膜层的厚度是否为零，若否则继续进行所述干法刻蚀。
9.一种半导体中间产品，其特征在于，所述半导体中间产品包括晶圆、位于所述晶圆之上的LTO-PETEOS膜层和位于所述LTO-PETEOS膜层之上的BPSG膜层，所述BPSG膜层使用如权利要求1-8中任意一项所述的BPSG膜层处理方法制作而成。
CN201911217168.7A 2019-12-03 2019-12-03 Bpsg膜层处理方法及半导体中间产品 Active CN112908847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911217168.7A CN112908847B (zh) 2019-12-03 2019-12-03 Bpsg膜层处理方法及半导体中间产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911217168.7A CN112908847B (zh) 2019-12-03 2019-12-03 Bpsg膜层处理方法及半导体中间产品

Publications (2)

Publication Number Publication Date
CN112908847A true CN112908847A (zh) 2021-06-04
CN112908847B CN112908847B (zh) 2023-07-04

Family

ID=76103592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911217168.7A Active CN112908847B (zh) 2019-12-03 2019-12-03 Bpsg膜层处理方法及半导体中间产品

Country Status (1)

Country Link
CN (1) CN112908847B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114351113A (zh) * 2022-03-14 2022-04-15 泰科天润半导体科技（北京）有限公司 一种半导体bpsg膜的生长方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0421203A1 (en) * 1989-09-28 1991-04-10 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US6063300A (en) * 1997-03-19 2000-05-16 Fujitsu Limited Method of manufacturing semiconductor device including light etching
KR20010065271A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 비피에스지막 형성 방법
US6599574B1 (en) * 1996-04-04 2003-07-29 Applied Materials Inc. Method and apparatus for forming a dielectric film using helium as a carrier gas

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0421203A1 (en) * 1989-09-28 1991-04-10 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US6599574B1 (en) * 1996-04-04 2003-07-29 Applied Materials Inc. Method and apparatus for forming a dielectric film using helium as a carrier gas
US6063300A (en) * 1997-03-19 2000-05-16 Fujitsu Limited Method of manufacturing semiconductor device including light etching
KR20010065271A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 비피에스지막 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114351113A (zh) * 2022-03-14 2022-04-15 泰科天润半导体科技（北京）有限公司 一种半导体bpsg膜的生长方法
CN114351113B (zh) * 2022-03-14 2022-06-14 泰科天润半导体科技（北京）有限公司 一种半导体bpsg膜的生长方法

Also Published As

Publication number Publication date
CN112908847B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US9887350B2 (en) MTJ etching with improved uniformity and profile by adding passivation step
KR102172305B1 (ko) 실리카 퇴적 없이 질화물 구조물을 처리하는 방법 및 장치
KR20180093096A (ko) 주입형 포토레지스트 스트리핑 공정
CN104977820B (zh) 一种光刻返工去胶方法及其半导体形成方法
CN112908847A (zh) Bpsg膜层处理方法及半导体中间产品
US6394104B1 (en) Method of controlling and improving SOG etchback etcher
JPH06291107A (ja) 半導体集積回路の製造方法
US7064085B2 (en) Feed forward spacer width control in semiconductor manufacturing
KR100554515B1 (ko) 세정액 및 이를 이용한 기판의 세정방법
JP6529715B2 (ja) シリコンウェーハの製造方法
US6348289B1 (en) System and method for controlling polysilicon feature critical dimension during processing
US6821892B1 (en) Intelligent wet etching tool as a function of chemical concentration, temperature and film loss
US6248179B1 (en) Method of removing polymeric material on a silicon water
KR101320421B1 (ko) 식각용액 및 이를 이용한 절연막의 패턴 형성방법
CN118431070B (zh) 电路引线孔的光刻工艺控制方法与装置
KR100913640B1 (ko) 반도체 소자 제조방법
TWI538986B (zh) 蝕刻液以及矽基板的表面粗糙化的方法
JP6864145B1 (ja) ウェーハの表面形状調整方法
US6074961A (en) Caro's cleaning of SOG control wafer residue
CN112992708B (zh) 一种半导体器件的制作方法
US20040157465A1 (en) Method for manufacturing an electronic device including removing a resist mask used in etching a substrate by ashing
KR20200105221A (ko) 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR100875367B1 (ko) 인산 베스에서의 시즈닝 웨이퍼의 재사용 방법
TWI685879B (zh) 工作溶液的更新方法
KR20080088246A (ko) 반도체 기판 세정 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant