CN112908367A - 用于感测存储器单元的差分放大器方案 - Google Patents

用于感测存储器单元的差分放大器方案 Download PDF

Info

Publication number
CN112908367A
CN112908367A CN202011305575.6A CN202011305575A CN112908367A CN 112908367 A CN112908367 A CN 112908367A CN 202011305575 A CN202011305575 A CN 202011305575A CN 112908367 A CN112908367 A CN 112908367A
Authority
CN
China
Prior art keywords
voltage
node
memory cell
differential amplifier
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011305575.6A
Other languages
English (en)
Other versions
CN112908367B (zh
Inventor
D·维梅尔卡蒂
郭新伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112908367A publication Critical patent/CN112908367A/zh
Application granted granted Critical
Publication of CN112908367B publication Critical patent/CN112908367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请针对用于感测存储器单元的差分放大器方案。在一个实例中，一种设备可包含：存储器单元；差分放大器，其具有第一输入节点、第二输入节点和经由第一电容器与所述第一输入节点耦合的输出节点；以及第二电容器，其与所述第一输入节点耦合。所述设备可包含控制器，其被配置成致使所述设备：对所述第一电容器施加偏压，使所述存储器单元与所述第一输入节点耦合，且至少部分地基于对所述第一电容器施加偏压和使所述存储器单元与所述第一输入节点耦合而在所述输出节点处生成感测信号。所述设备还可包含感测组件，其被配置成至少部分地基于所述感测信号确定所述存储器单元所存储的逻辑状态。

Description

用于感测存储器单元的差分放大器方案
交叉参考
本专利申请要求Vimercati等在2019年12月3日提交的标题为“用于感测存储器单元的差分放大器方案(DIFFERENTIAL AMPLIFIER SCHEMES FOR SENSING MEMORY CELLS)”的第16/702,422号美国专利申请的优先权，该美国专利申请转让给本受让人且以全文引用的方式明确地并入本文中。
技术领域
技术领域涉及用于感测存储器单元的差分放大器方案。
背景技术
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性的或非易失性的。例如FeRAM等非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM等易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。FeRAM可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。
改进存储器装置可包含增大存储器单元密度、增大读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本，以及其它量度。在一些情况下，各种电路组件可包含于存储器单元与感测放大器之间以支持产生与确定存储器单元所存储的逻辑状态相关的信号。一些这类组件可与相对高的功率消耗或电荷泄漏相关联，这可能会不利地限制存储器装置的性能。
发明内容
描述一种方法。所述方法可包含：对与存储器装置的存取线耦合的第一电容器施加偏压；使存储器单元与存取线耦合；基于对第一电容器施加偏压以及使存储器单元与存取线耦合而在差分放大器的输出节点处生成感测信号，其中存取线与差分放大器的输入节点耦合，且输出节点经由第二电容器与差分放大器的输入节点耦合；以及基于生成感测信号确定存储器单元所存储的逻辑状态。
描述一种设备。所述设备可包含：存储器单元；差分放大器，其具有被配置成经由存取线与存储器单元耦合的输入节点且具有经由第一电容器与输入节点耦合的输出节点；第二电容器，其具有与输入节点耦合的第一节点和被配置成与电压源耦合的第二节点；以及感测组件，其被配置成基于在存储器单元和存取线之间以及第二电容器和存取线之间共享电荷并且基于输出节点与输入节点的耦合来确定存储器单元所存储的逻辑状态。
描述另一种设备。所述设备可包含：存储器单元；差分放大器，其具有第一输入节点、第二输入节点，和经由第一电容器与第一输入节点耦合的输出节点；第二电容器，其与第一输入节点耦合；控制器，其被配置成致使所述设备对第一电容器施加偏压，使存储器单元与第一输入节点耦合，且基于对第一电容器施加偏压和使存储器单元与第一输入节点耦合而在输出节点处生成感测信号；以及感测组件，其被配置成基于感测信号确定存储器单元所存储的逻辑状态。
附图说明
图1示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的存储器装置的实例。
图2示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的电路的实例。
图3示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的存储器单元的迟滞曲线的非线性电学性质的实例。
图4示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的电路的实例。
图5展示时序图，其示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的实例存取程序的操作。
图6示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的差分放大器的实例的示意图。
图7是电荷曲线和实例积分电容器的实例，其示出根据本文所公开的实例可支持用于感测存储器单元的差分放大器方案的非线性电容。
图8展示根据本公开的方面支持用于感测存储器单元的差分放大器方案的存储器装置的框图。
图9展示流程图，其示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的一或多种方法。
具体实施方式
可使用读取操作来检测存储器单元的逻辑状态，所述读取操作采用根据本文中所公开的实例用于感测一或多个存储器单元的差分放大器方案。举例来说，存储器装置可包含与存储器单元和感测组件耦合或耦合于它们之间的放大器组件。放大器组件可包含差分放大器，其中差分放大器的第一输入节点可被配置成与存储器单元耦合，且差分放大器的输出节点可被配置成与感测组件耦合。在一些实例中，差分放大器可被配置成使得输出节点处的电流与第一输入节点和第二输入节点之间的电压差成比例(例如，当被配置成跨导差分放大器时)。
在一些实例中，放大器组件可包含与差分放大器的第一输入节点和差分放大器的输出节点耦合或耦合于它们之间的积分电容器。举例来说，举例来说，积分电容器的第一节点可与差分放大器的第一输入节点耦合或连接，且积分电容器的第二节点可与差分放大器的输出节点耦合或连接。放大器组件的增益可与积分电容器的电容相关，且在一些实例中，具有非线性电容的积分电容器可用于提供放大器组件的非线性增益。在一些实例中，放大器组件还可提供差分放大器的可选直接反馈，其中开关组件可与输出节点和第一输入节点耦合或耦合于它们之间，且可被配置成选择性地连接或断开连接输出节点和第一输入节点(例如，提供可选直接反馈线或连接)。
在一些实例中，存储器装置还可包含与差分放大器的第一输入节点耦合的参考电容器(例如，与积分电容器分离)。举例来说，参考电容器的第一节点可与差分放大器的第一输入节点耦合或连接，且参考电容器的第二节点可被配置成与可变电压源耦合以对参考电容器进行预充电。参考电容器的第二节点可选择性地与第一电压(例如，与接地电压源)或第二电压(例如，与正或预充电电压源)耦合。在某些情况下，参考电容器可预充电，使得由于预充电而产生的存储在参考电容器中的电荷被配置成与可由被存取存储器单元针对不同逻辑状态存储的电荷相关。
在读取操作期间，参考电容器可被充电(例如，在预充电操作中、在施加偏压操作)，且存储器单元可与差分放大器的第一输入节点耦合。耦合存储器单元之后差分放大器的第一输入节点处的电压可至少部分地基于参考电容器和与第一输入节点相关联的存取线之间的电荷共享以及存储器单元和与第一输入节点相关联的存取线之间的电荷共享。相应地，耦合之后差分放大器的第一输入节点处的电压可至少部分地基于存储器单元所存储的逻辑状态(例如，电荷状态)。此外，差分放大器的输出节点处的电压可至少部分地基于第一输入节点处的电压(例如，至少部分地基于所描述的电荷共享)，以及提供输出节点和第一输入节点之间的电容反馈的积分电容器。差分放大器的输出节点可与感测组件耦合，且差分放大器可将可至少部分地基于存储器单元所存储的逻辑状态的感测信号提供到感测组件。
在一些实例中，所描述的放大器方案可实现减少或消除存储器单元和感测组件之间的电荷共享，以及其它优点。举例来说，电流或电荷可由所描述的差分放大器(例如，经由与差分放大器耦合的电压供应)提供，且所提供的电流或电荷可至少部分地基于通过存取存储器单元导出的电压信号。通过减少或消除存储器单元和感测组件之间的电荷共享，相比于不采用此类技术的存储器装置，存储器装置的性能可得以改进。此外，所描述的放大器方案可利用不同电容器用于参考信号生成以及用于设定放大器增益，这可解耦可与其它信号产生电路系统设计相关的设计折衷。
首先在参考图1-3所描述的存储器系统和电路系统的上下文中描述本公开的特征。参考图5-7在特定电路系统和时序图的上下文中更详细地描述本公开的特征。由涉及如参考图8和9描述的用于感测存储器单元的差分放大器方案的设备图和流程图来进一步示出且参考所述设备图和流程图来进一步描述本公开的这些和其它特征。
图1示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的存储器装置100的实例。存储器装置100还可被称作电子存储器设备。存储器装置100可包含可经编程以存储不同逻辑状态的存储器单元105。在一些情况下，存储器单元105可经编程以存储两种逻辑状态，表示为逻辑0和逻辑1。在一些情况下，存储器单元105可经编程以存储多于两个逻辑状态。在各种实例中，存储器单元105可包含电容性存储器元件、铁电存储器元件、电阻性元件或自选择存储器(例如，SSM)元件。
在一些实例中，存储器单元105可存储表示可编程逻辑状态的电荷(例如，将电荷存储在电容器中)。在一个实例中，带电和不带电电容器可分别表示两个逻辑状态。在另一实例中，带正电和带负电电容器可分别表示两个逻辑状态。DRAM或FeRAM架构可使用此类设计，且所采用的电容器可包含具有线性或顺电极化特性的电介质材料作为绝缘体。在一些实例中，电容器的电荷的不同电平可表示不同逻辑状态(例如，支持相应存储器单元105中的多于两个逻辑状态)。在一些实例(例如FeRAM架构)中，存储器单元105可包含具有铁电材料作为电容器的端子之间的绝缘层的铁电电容器。铁电电容器的极化的不同水平可表示不同逻辑状态(例如，支持应存储器单元105中的两个或两个以上逻辑状态)。铁电材料具有非线性极化特性，包含参考图3进一步详细论述的那些特性。
在一些实例中，存储器单元105可包含材料部分，其可被称为存储器元件、存储器存储元件、自选择存储器元件，或自选择存储器存储元件。材料部分可具有表示不同逻辑状态的可变且可配置的电阻或阈值特性。
举例来说，可呈结晶原子配置或非晶原子配置的形式(例如，能够在存储器装置100的环境操作温度范围内维持晶态或非晶态)的材料可取决于原子配置而具有不同电阻。材料的更晶态(例如，单晶、基本结晶的相对大晶粒集)可具有相对低的电阻，且或者可被称作“SET”逻辑状态。材料的更非晶态(例如，完全非晶态，基本非晶的相对小晶粒的某一分布)可具有相对高的电阻，且或者可被称作“RESET”逻辑状态。因此，施加到此存储器单元105的电压可产生不同电流，这取决于存储器单元105的材料部分处于更晶态还是更非晶态。因此，由向存储器单元105施加读取电压产生的电流的量值可用于确定由存储器单元105存储的逻辑状态。
在一些实例中，存储器元件可配置有各种比率的结晶和非晶区域(例如，不同程度的原子有序和无序)，这可产生中间阻力，其可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或两个以上逻辑状态)。另外，在一些实例中，材料或存储器元件可具有多于两个原子配置，例如非晶配置和两个不同的结晶配置。尽管本文参考不同原子配置的电阻描述，但存储器装置可使用存储器元件的某一其它特性来确定对应于原子配置或原子配置的组合的所存储的逻辑状态。
在一些情况下，更非晶态中的存储器元件可与阈值电压相关联，其中当跨存储器元件超过阈值电压时，电流流过存储器元件。当跨处于更非晶态的存储器元件施加的电压小于阈值电压时，电流可能不流过所述存储器元件。在一些情况下，处于更晶态的存储器元件可能并不与阈值电压相关联(例如，可与阈值电压零相关联)，且电流可响应于跨存储器元件的非零电压而流过存储器元件。在一些情况下，处于更非晶态和更晶态两者的材料可与阈值电压相关联。举例来说，自选择存储器可增强存储器单元在不同编程状态之间的阈值电压差(例如，借助于不同组成分布)。具有此存储器元件的存储器单元105的逻辑状态可通过将存储器元件随着时间推移加热到温度曲线来设定，所述加热操作支持形成特定原子配置或原子配置的组合。
存储器装置100可包含三维(3D)存储器阵列。其中多个二维(2D)存储器阵列(例如，层面、层级)彼此堆叠形成。相比于2D阵列，此布置可增大可放置或创建于单个裸片或衬底上的存储器单元105的数目，这继而可降低生产成本或提高存储器装置100的性能，或实现这两个优点。层面可通过电绝缘材料分离。每一层面或层级可对准或定位，使得存储器单元105在每一层面上可彼此大致对准，从而形成存储器单元105的堆叠。
在存储器装置100的实例中，存储器单元105的每一行与多个第一存取线110中的一个(例如，字线(WL)，例如WL_1到WL_M中的一个)耦合，且存储器单元105的每一列与多个第二存取线115中的一个(例如，数字线(DL)，例如DL_1到DL_N中的一个)耦合。在某些情况下，第一存取线110和第二存取线115可在存储器装置100中彼此大体上垂直(例如，当检视存储器装置100的层面的平面时，如图1中所展示)。对字线和位线或其类似物的引用可互换，而不影响理解或操作。
一般来说，一个存储器单元105可位于存取线110和存取线115的相交点处(例如，与存取线110和存取线115耦合、耦合在它们之间)。此相交点可被称为存储器单元105的地址。目标存储器单元105可以是位于被激励或以其它方式选择的存取线110和被激励或以其它方式选择的存取线115的相交点处的存储器单元105。换句话说，存取线110和存取线115可被激励或以其它方式选择以存取(例如，读取、写入)其相交点处的存储器单元105。与相同存取线110或115电子连通(例如，连接到相同存取线110或115)的其它存储器单元105可以被称作非目标存储器单元105。
尽管参看图1所描述的存取线被展示为存储器单元105与耦合的组件之间的直线，但存取线可包含其它电路元件，例如电容器、电阻器、晶体管、放大器、电压源、开关组件、选择组件等等，这些电路元件可用于支持存取操作，包含本文中所描述的那些存取操作。在一些实例中，电极可与存储器单元105和存取线110耦合(例如，耦合在它们之间)，或与存储器单元105和存取线115耦合(例如，耦合在它们之间)。术语电极可指代电导体或组件之间的其它电接口，且在某些情况下可被用作到存储器单元105的电接触件。电极可包含迹线、电线、导电线、导电层、导电垫等，其提供存储器装置100的元件或组件之间的导电路径。
在一些架构中，存储器单元105的逻辑存储组件(例如，电容性存储器元件、铁电存储器元件、电阻性存储器元件、其它存储器元件)可通过单元选择组件与第二存取线115电隔离。第一存取线110可与存储器单元105的单元选择组件耦合且可控制所述单元选择组件。举例来说，单元选择组件可以是晶体管，且第一存取线110可与晶体管的栅极耦合。激活存储器单元105的第一存取线110可产生存储器单元105的逻辑存储组件和其对应的第二存取线115之间的电连接或闭合回路。第二存取线115接着可被存取以读取或写入存储器单元105。
在一些实例中，存储器单元105也可与多个第三存取线120中的一个(例如，板线(PL)，例如PL_1到PL_N中的一个)耦合。在一些实例中，多个第三存取线120可将存储器单元105与一或多个电压源耦合，以用于各种感测和/或写入操作，包含本文中所描述的那些感测和/或写入操作。举例来说，当存储器单元105采用电容器来存储逻辑状态时，第二存取线115可提供对电容器的第一端子的存取，且第三存取线120可提供对电容器的第二端子(例如，与电容器的相对板相关联的端子，其与电容器的第一端子相对；以其它方式在与电容器的第一端子相对的电容侧上的端子)的存取。虽然存储器装置100的多个第三存取线120展示为与多个第二存取线115大体上平行，但在其它实例中，多个第三存取线120可与多个第一存取线110大体上平行或呈任何其它配置。
可通过激活或选择与存储器单元105耦合的第一存取线110、第二存取线115和/或第三存取线120(其可包含将电压、电荷和/或电流施加到相应存取线)来对存储器单元105执行例如读取、写入和重写等存取操作。存取线110、115和120可由导电材料组成，例如金属(例如，铜(Cu)、银(Ag)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳或其它导电或半导电材料、合金或化合物。选择存储器单元105后，所得信号可用于确定所存储的逻辑状态。举例来说，可选择具有存储逻辑状态的电容性存储器元件的存储器单元105，且可检测经由存取线(例如，电荷共享)的所得电荷流和/或存取线的所得电压以确定存储器单元105所存储的经编程逻辑状态。
可经由行解码器125和列解码器135控制存储器单元105的存取。举例来说，行解码器125可从存储器控制器150接收行地址，且至少部分地基于所接收的行地址激活适当的第一存取线110。类似地，列解码器135可从存储器控制器150接收列地址，且激活适当的第二存取线115。因此，在一些实例中，可通过激活第一存取线110和第二存取线115来存取存储器单元105。
在一些实例中，存储器控制器150可经由各种组件(例如，行解码器125、列解码器135、感测组件130)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作、放电操作)。在某些情况下，行解码器125、列解码器135和感测组件130中的一或多个可与存储器控制器150协同定位或以其它方式与存储器控制器150包含在一起。存储器控制器150可生成行和列地址信号来激活所要存取线110和存取线115。存储器控制器150还可生成或控制存储器装置100的操作期间使用的各种电压或电流。举例来说，存储器控制器150可在存取一或多个存储器单元105之后将放电电压施加到存取线110或存取线115。
通常，所施加电压、电流或电荷的振幅、形状或持续时间可调整或变化，且可针对在操作存储器装置100的过程中论述的各种操作而不同。此外，存储器装置100内的一个、多个或所有存储器单元105可同时存取。举例来说，在将所有存储器单元105或存储器单元105的群组设定为单个逻辑状态的复位操作期间，可同时存取存储器装置100的多个或所有存储器单元105。
可在存取存储器单元105(例如，与存储器控制器150协作)以确定存储器单元105所存储的逻辑状态时由感测组件130读取(例如，感测)存储器单元105。举例来说，感测组件130可被配置成响应于读取操作感测穿过存储器单元105的电流或电荷，或由于使存储器单元105与感测组件130或其它介入组件(例如，存储器单元和感测组件130之间的信号产生电路)耦合而产生的电压。感测组件130可将指示存储器单元105所存储的逻辑状态的输出信号提供到一或多个组件(例如，提供到列解码器135、输入/输出(I/O)组件140、存储器控制器150)。
在一些实例中，在存取存储器单元105之后，存储器单元105的逻辑存储部分可放电，或以其它方式允许电荷或电流经由其对应的存取线115流动。此电荷或电流可由于从存储器装置100的一或多个电压源或供应(未图示)对存储器单元105施加偏压或施加电压而产生，其中此类电压源或供应可以是感测组件130、存储器控制器150或某一其它组件(例如，偏压组件)的一部分。在一些实例中，存储器单元105的放电可致使存取线115的电压改变，感测组件130可将所述电压与参考电压比较以确定存储器单元105的存储状态。在一些实例中，电压可施加到存储器单元105(例如，使用相应存取线115或存取线120)，且所得电流的存在可取决于感测组件130可使用以确定存储器单元105的存储状态的存储器单元105的存储器元件的所施加电压和电阻状态。
在一些实例中，当跨具有存储第一逻辑状态(例如，SET状态，与更晶原子配置相关联)的存储器元件的存储器单元105施加读取脉冲(例如，读取电压)时，归因于读取脉冲超过存储器单元105的阈值电压，存储器单元传导电流。响应于此或基于此，感测组件130可因此检测穿过存储器单元105的电流，作为确定所存储逻辑状态的一部分。当读取脉冲施加到具有存储第二逻辑状态(例如，RESET状态，与更非晶原子配置相关联)的存储器元件的存储器单元105时(这可在跨具有存储第一逻辑状态的存储器元件的存储器单元105施加读取脉冲之前或之后)，归因于读取脉冲不超过存储器单元的阈值电压，存储器单元105可不传导电流。作为确定所存储逻辑状态的部分，感测组件130因而可检测到极少电流通过存储器单元105或无电流通过。
在一些实例中，可限定阈值电流以用于感测存储器单元105所存储的逻辑状态。阈值电流可设定为高于当存储器单元105响应于读取脉冲未达到阈值时可穿过存储器单元105的电流，但等于或低于当存储器单元105响应于读取脉冲而确实达到阈值时穿过存储器单元105的预期电流。举例来说，阈值电流可高于相关联存取线110或115的泄漏电流。在一些实例中，存储器单元105所存储的逻辑状态可基于由于由读取脉冲驱动的电流产生的电压(例如，跨分路电阻)而确定。举例来说，可相对于参考电压比较所得电压，所得电压小于对应于第一逻辑状态的参考电压且所得电压大于对应于第二逻辑状态的参考电压。
在一些实例中，可在读取存储器单元105时施加一个以上电压(例如，可作为读取操作的一部分施加多个电压)。举例来说，如果所施加读取电压不产生电流流动，则可施加一或多个其它读取电压(例如，直至感测组件130检测到电流)。基于评估导致电流流动的读取电压，可确定存储器单元105的所存储逻辑状态。在某些情况下，读取电压可斜变(例如，量值平稳地增高)直至感测组件130检测到电流流动或其它条件。在其它情况下，可施加预定的读取电压(例如，量值逐步增高的预定序列的读取电压)，直到检测到电流为止。同样地，读取电流可施加到存储器单元105，且用以产生读取电流的电压的量值可取决于存储器单元105的电阻或总阈值电压。
感测组件130可包含各种开关组件、选择组件、晶体管、放大器、电容器、电阻器或电压源以检测和放大感测信号的差异(例如，读取电压和参考电压之间的差异、读取电流和参考电流之间的差异、读取电荷和参考电荷之间的差异)，这在一些实例中可被称为锁存。在一些实例中，感测组件130可包含可针对连接到感测组件130的一组存取线115中的每一个重复的组件(例如，电路元件)的集合。举例来说，感测组件130可包含用于与感测组件130耦合的一组存取线115中的每一个的单独的感测电路(例如，单独的感测放大器、单独的信号产生电路)，使得可针对与所述组存取线115中的相应一个耦合的相应存储器单元105单独地检测逻辑状态。在各种实例中，可在存储器装置100的组件之间共享(例如，在一或多个感测组件130之间共享、在感测组件130的单独的感测电路之间共享)参考信号源或所生成的参考信号。
感测组件130可包含在包含存储器装置100的装置中。举例来说，感测组件130可与其它读取和写入电路、解码电路或可耦合到存储器装置100的存储器的寄存器电路包含在一起。在一些实例中，存储器单元105的检测到的逻辑状态可作为输出而经由列解码器135或I/O组件140输出。在一些实例中，感测组件130可以是列解码器135或行解码器125的一部分。在一些实例中，感测组件130可连接到列解码器135或行解码器125，或者以其它方式与列解码器135或行解码器125电子连通。
在一些存储器架构中，存取存储器单元105可能使所存储逻辑状态降级或破坏所存储逻辑状态，且可执行重写或刷新操作来返回到存储器单元105的原始逻辑状态。举例来说，在DRAM或FeRAM中，存储器单元105的电容器可在感测操作期间部分或完全地放电，借此破坏存储于存储器单元105中的逻辑状态。举例来说，在PCM中，感测操作可致使存储器单元105的原子配置改变，借此改变存储器单元105的电阻状态或阈值特性。因此，在一些实例中，存储于存储器单元105中的逻辑状态可在存取操作之后重写。此外，激活单个存取线110或115可导致与存取线110或115耦合的所有存储器单元105放电。因此，与存取操作的存取线110或115耦合的若干或所有存储器单元105(例如，被存取行的所有单元、被存取列的所有单元)可在存取操作之后重写。
在一些实例中，读取存储器单元105可以是非破坏性的。也就是说，在读取存储器单元105之后，存储器单元105的逻辑状态可能不需要被重写。举例来说，在例如PCM等非易失性存储器中，存取存储器单元105可能不会破坏逻辑状态，且因此存储器单元105可能不需要在存取之后重写。然而，在各种实例中，在不存在存取操作的情况下，可能需要或可能不需要刷新存储器单元105的逻辑状态。举例来说，可通过施加适当写入或刷新脉冲按周期性间隔刷新存储器单元105所存储的逻辑状态以便维持所存储的逻辑状态。刷新存储器单元105可减少或消除由于电荷泄漏或存储器元件的原子配置随着时间推移的改变而导致的读取干扰错误或逻辑状态损坏。
还可通过激活相关第一存取线110、第二存取线115和/或第三存取线120来设定或写入存储器单元105。换句话说，逻辑状态可存储于存储器单元105中。列解码器135或行解码器125可例如经由I/O组件140接受数据，以写入到存储器单元105。在各种实例中，可至少部分由感测组件130执行写入操作，或写入操作可被配置成绕过感测组件130。
在电容性存储器元件的情况下，可通过向电容器施加电压且接着隔离电容器(例如，隔离电容器与用于写入存储器单元105的电压源)以将电荷存储在与所要逻辑状态相关联的电容器中，来写入存储器单元105。在铁电存储器的情况下，可通过施加量值足够高以用与所要逻辑状态相关联的极化来极化铁电存储器元件的电压(例如，施加饱和电压)来写入存储器单元105的铁电存储器元件(例如，铁电电容器)，且铁电存储器元件可被隔离(例如，浮动)，或可跨铁电存储器元件施加零净电压(例如，使铁电存储器元件接地、虚拟接地)。在PCM的情况下，可通过施加具有致使(例如，借助于加热和冷却)存储器元件形成与所要逻辑状态相关联的原子配置的曲线的电流来写入存储器元件。
根据本文中所公开的实例，可提供放大器组件(未图示)，例如存储器单元105和感测组件130或感测组件130的信号产生部分之间的信号产生电路中的放大器组件，以支持生成用于确定存储器单元105所存储的逻辑状态的感测信号。在一些实例中，可提供用于实现减少或消除存储器单元和感测组件之间的电荷共享以及其它优点的放大器方案。通过减少或消除存储器单元和感测组件之间的电荷共享，相比于不采用此类技术的存储器装置，存储器装置的性能可得以改进。此外，所描述的放大器方案可利用不同电容器用于参考信号生成以及用于设定放大器增益，这可解耦可与其它信号产生电路系统设计相关的设计折衷。
图2示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的实例电路200。电路200可包含存储器单元105-a和感测组件130-a，其可为参考图1所描述的存储器单元105和感测组件130的实例。电路200还可包含字线205、数字线210和板线215，其在一些实例中可分别对应于参考图1所描述的第一存取线110、第二存取线115和第三存取线120。电路200还可包含参考线265，其由感测组件130-a使用以确定存储器单元105-a的所存储逻辑状态。
如图2中示出，感测组件130-a可包含第一节点131-a和第二节点132-a，其在各种实例中可与电路的不同存取线(例如，分别电路200的信号线260和参考线265)或不同电路(未图示)的共同存取线耦合。然而，根据如本文中所公开的各种实例，存取线和/或参考线的其它配置是可能的。
存储器单元105-a可包含逻辑存储组件(例如，存储器元件)，例如具有第一板、单元板221和第二板、单元底部222的电容器220。单元板221和单元底部222可经由定位于其间的电介质材料(例如，在DRAM应用中)电容耦合，或经由定位于其间的铁电材料(例如，在FeRAM应用中)电容耦合。单元板221可与电压Vplate相关联，且单元底部222可与电压Vbottom相关联，如电路200中所示出。单元板221和单元底部222的定向可不同(例如，翻转)，而不会改变存储器单元105-a的操作。单元板221可经由板线215存取，且单元底部222可经由数字线210存取。如本文所描述，可通过使电容器220充电、放电和/或极化来存储各种状态。
电容器220可与数字线210电连接，且可通过操作电路200中表示的各种元件来读取或感测电容器220的所存储逻辑状态。举例来说，存储器单元105-a还可包含单元选择组件230，其在一些实例中可被称为与存取线(例如，数字线210)和电容器220耦合或耦合于它们之间的开关组件或选择器装置。在一些实例中，单元选择组件230可被视为在存储器单元105-a的说明性边界外部，且单元选择组件230可被称为与存取线(例如，数字线210)和存储器单元105-a耦合或耦合于它们之间的开关组件或选择器装置。电容器220可在激活单元选择组件230(例如，借助于激活逻辑信号)时与数字线210耦合，且电容器220可在解除激活单元选择组件230(例如，借助于解除激活逻辑信号)时与数字线210隔离。
在一些实例中，激活单元选择组件230可被称为选择存储器单元105-a，且在一些实例中，解除激活单元选择组件230可被称为撤销选择存储器单元105-a。在一些实例中，单元选择组件230是晶体管，且通过将激活电压施加到晶体管栅极来控制其操作，其中用于激活晶体管的电压(例如，晶体管栅极端子和晶体管源极端子之间的电压)大于晶体管的阈值电压量值。字线205可用于激活单元选择组件230。举例来说，施加到字线205的选择电压(例如，字线逻辑信号)可施加到单元选择组件230的晶体管的栅极，其可使电容器220与数字线210连接(例如，提供电容器220和数字线210之间的导电路径)。
在其它实例中，可切换存储器单元105-a中的单元选择组件230和电容器220的位置，使得单元选择组件230与板线215和单元板221耦合或耦合于它们之间，且电容器220与数字线210和单元选择组件230的另一端子耦合或耦合于它们之间。在此实例中，单元选择组件230可经由电容器220保持与数字线210电子连通。此配置可与用于存取操作的替代性定时和偏压相关联。
在采用铁电电容器220的实例中，电容器220可或可不在连接到数字线210后完全放电。在各种方案中，为了感测铁电电容器220所存储的逻辑状态，电压可施加到板线215和/或数字线210，且可向字线205施加偏压以选择存储器单元105-a。在一些情况下，板线215和/或数字线210可虚拟接地且接着在激活字线205之前与虚拟接地隔离，这可被称作浮动条件。
通过改变到单元板221的电压(例如，经由板线215)进行的存储器单元105-a的操作可被称为“移动单元板”。对板线215和/或数字线210施加偏压可产生跨电容器220的电压差(例如，数字线210的电压减去板线215的电压)。电压差可伴随着电容器220上所存储电荷的改变，其中所存储电荷的改变的量值可取决于电容器220的初始状态(例如，初始逻辑状态存储了逻辑1还是逻辑0)。在一些方案中，电容器220的所存储电荷的改变可能引起数字线210的电压的改变，这可由感测组件130-a用来确定存储器单元105-a的所存储逻辑状态。
数字线210可与许多存储器单元105耦合，且数字线210可具有引起不可忽略的本征电容240(例如，数量级为皮法(pF))的性质，这可使数字线210与电压源250-a耦合。电压源250-a可表示共同接地或虚拟接地电压，或电路200的相邻存取线的电压(未示出)。虽然在图2中示出为单独的组件，但本征电容240可与分布在整个数字线210上的特性相关联。
在各种实例中，本征电容240可取决于数字线210的物理特性，包含数字线210的导体尺寸(例如，长度、宽度、厚度)。本征电容240还可取决于邻近存取线或电路组件的特性、距此类邻近存取线或电路组件的近程，或者数字线210和此类存取线或电路组件之间的绝缘特性。因此，在选择存储器单元105-a之后数字线210的电压的改变可取决于数字线210(例如，与数字线210相关联)的净电容。换句话说，随着电荷沿着数字线210流动，一些有限电荷可存储在数字线210中(例如，本征电容240中、与数字线210耦合的其它电容中)，且数字线210的所得电压可取决于数字线210的净电容。
感测组件130-a可将在选择存储器单元105-a之后数字线210的所得电压与参考(例如，参考线265的电压)进行比较以确定存储于存储器单元105-a中的逻辑状态。可使用其它操作来支持选择和/或感测存储器单元105-a，包含用于支持如本文中所描述的用于感测存储器单元的差分放大器方案的操作。
在一些实例中，电路200可包含放大器组件280，其可为与存储器单元105-a和感测组件130-a耦合或耦合于它们之间的信号产生电路的实例。放大器组件280可在感测操作之前放大或以其它方式转换数字线210的信号。放大器组件280可包含例如晶体管、级联或任何其它电荷或电压放大器。在一些实例中，放大器组件280可包含电荷转移感测放大器(CTSA)。在放大器组件280的一些实例中，感测组件130-a和放大器组件280之间的线可被称为信号线(例如，信号线260)。在一些实例(例如，具有或不具有放大器组件280的实例)中，数字线210可与感测组件130-a直接连接。在一些实例中，参考线265也可与放大器组件280连接，例如当放大器组件280为感测组件130-a提供信号和参考两者以确定存储器单元105-a所存储的逻辑状态时。
在一些实例中，电路200可包含旁路线270，其可准许选择性地绕过放大器组件280或存储器单元105-a和感测组件130-a之间的某一其它信号产生电路。在一些实例中，可借助于开关组件275选择性地启用旁路线270。换句话说，当激活开关组件275时，数字线210可经由旁路线与信号线260耦合(例如，使存储器单元105-a与感测组件130-a耦合)。尽管示出为连接到信号线260，但旁路线270可在不同部分处与感测组件130-a连接使得旁路线270不与信号线260直接连接。
在一些实例中，当激活开关组件275时，放大器组件280可与数字线210或信号线260中的一或两者隔离(例如，通过另一开关组件，未图示)。当解除激活开关组件275时，数字线210可经由放大器组件280与信号线耦合。在其它实例中，选择组件可用于使存储器单元105-a与放大器组件280或旁路线270中的一个耦合。另外或替代地，在一些实例中，选择组件可用于使感测组件130-a与放大器组件280或旁路线270中的一个耦合。在一些实例中，可选旁路线270可支持生成用于通过使用放大器组件280检测存储器单元105-a的逻辑状态的感测信号，以及生成用以将逻辑状态写入到存储器单元105-a的绕过放大器组件280的写入信号。
支持自参考读取操作的存储器装置的一些实例可在存储器单元105和感测组件130之间共享共同存取线(未图示)以支持从相同存储器单元105生成感测信号和参考信号。在一个实例中，放大器组件280和感测组件130之间的共同存取线可被称为“AMPCAP线”或“AMPCAP节点”，且共同存取线可取代电路200中示出的信号线260和参考线265。在此些实例中，共同存取线可在两个不同节点(例如，第一节点131-a和第二节点132-a，如本文所描述)处连接到感测组件130。在一些实例中，共同存取线可准许自参考读取操作在信号生成操作和参考生成操作两者中共享可存在于感测组件130-a与正在存取的存储器单元105之间的组件变化。此方法可减小感测组件130-a对存储器装置中的各种组件的操作变化的敏感度，所述各种组件例如存储器单元105、存取线(例如，字线205、数字线210、板线215)、放大器(例如，放大器组件280)、晶体管、电压源250等。
尽管数字线210和信号线260识别为单独的线路，但根据本文所公开的实例，数字线210、信号线260以及存储器单元105和感测组件130之间的任何其它线路或节点可被称为单个存取线。在各种实例配置中，出于说明中间组件和中间信号的目的，可单独识别此存取线的组成部分。
感测组件130-a可包含用以检测和放大信号差异(其可以被称作锁存)的各种晶体管或放大器。举例来说，感测组件130-a可包含感测放大器，其在第一节点131-a处接收感测信号电压并将所述感测信号电压与第二节点132-a处的参考信号电压进行比较。可基于感测放大器处的比较将感测放大器的输出驱动到较高(例如，正)或较低电压(例如，负电压、接地电压)。
举例来说，如果第一节点131-a具有比第二节点132-a低的电压，则感测组件130-a的输出可由感测放大器驱动到第一感测组件电压源250-b的相对较低电压(例如，电压VL，其可以是大体上等于V0的接地电压或负电压)。感测组件130-a可锁存感测放大器的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点131-a具有比第二节点132-a低的电压时，检测到逻辑0)。
如果第一节点131-a具有比第二节点132-a高的电压，则可将感测组件130-a的输出驱动到第二感测组件电压源250-c的电压(例如，电压VH)。感测组件130-a可锁存感测放大器的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点131-a具有比第二节点132-a高的电压时，检测到逻辑1)。对应于存储器单元105-a的检测到的逻辑状态的感测组件130-a的经锁存输出接着可经由一或多个I/O线(例如，I/O线290)输出，其可包含穿过参考图1所描述的列解码器135、I/O组件140或存储器控制器150的输出。
为了对存储器单元105-a执行写入操作，可跨电容器220施加电压。可使用各种方法。在一个实例中，可经由字线205激活单元选择组件230以将电容器220电连接到数字线210。可通过控制单元板221(例如，经由板线215)和单元底部222(例如，经由数字线210)的电压来跨电容器220施加电压。
举例来说，为了写入逻辑0，单元板221可取高(例如，将正电压施加到板线215)，且单元底部222可取低(例如，使数字线210接地、使数字线210虚拟接地、将负电压施加到数字线210)。可执行相反过程来写入逻辑1，其中单元板221取低且单元底部222取高。在一些情况下，在写入操作期间跨电容器220施加的电压可具有等于或大于电容器220中的铁电材料的饱和电压的量值，使得电容器220被极化，且因此即使在所施加电压的量值减小时，或跨电容器220施加零净电压时，也能维持电荷。在一些实例中，感测组件130-a可用于执行写入操作，其可包含将第一感测组件电压源250-b或第二感测组件电压源250-c与数字线耦合。当使用感测组件130-a来执行写入操作时，可或可不绕过放大器组件280(例如，通过经由旁路线270施加写入信号)。
包含感测组件130-a、单元选择组件230或放大器组件280的电路200可包含各种类型的晶体管。举例来说，电路200可包含n型晶体管，其中将高于n型晶体管的阈值电压的相对正电压施加到n型晶体管的栅极(例如，相对于源极端子，所施加电压具有大于阈值电压的正量值)启用n型晶体管的其它端子(例如，源极端子和漏极端子)之间的导电路径。
在一些实例中，n型晶体管可充当开关组件，其中所施加电压是逻辑信号，其用于通过施加相对高的逻辑信号电压(例如，对应于逻辑1状态的电压，其可与正逻辑信号电压供应相关联)来启用穿过晶体管的导电性，或通过施加相对低的逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)来停用穿过晶体管的导电性。在其中采用n型晶体管作为开关组件的各种实例中，可选择施加到栅极端子的逻辑信号的电压以在特定工作点处操作晶体管(例如，在饱和区中或活跃区中)。
在一些实例中，n型晶体管的行为可比逻辑开关更复杂，且跨晶体管的选择性的导电性也可随不同源极和漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平(例如，箝位电压)，其用以当源极端子电压低于特定电平(例如，低于栅极端子电压减去阈值电压)时，启用源极端子和漏极端子之间的导电性。当源极端子电压或漏极端子电压的电压上升到高于特定电平时，n型晶体管可被解除激活以使得源极端子和漏极端子之间的导电路径断开。
另外或替代地，电路200可包含p型晶体管，其中将高于p型晶体管的阈值电压的相对负电压施加到p型晶体管的栅极(例如，相对于源极端子，所施加电压具有大于阈值电压的负量值)启用p型晶体管的其它端子(例如，源极端子和漏极端子)之间的导电路径。
在一些实例中，p型晶体管可充当开关组件，其中所施加电压是逻辑信号，其用于通过施加相对低的逻辑信号电压(例如，对应于逻辑1状态的电压，其可与负逻辑信号电压供应相关联)来启用导电性，或通过施加相对高的逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)来停用导电性。在其中采用p型晶体管作为开关组件的各种实例中，可选择施加到栅极端子的逻辑信号的电压以在特定工作点处操作晶体管(例如，在饱和区中或活跃区中)。
在一些实例中，p型晶体管的行为可比通过栅极电压进行的逻辑开关更复杂，且跨晶体管的选择性的导电性也可随不同源极和漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平，只要源极端子电压高于特定电平(例如，高于栅极端子电压加上阈值电压)，所述特定电压电平就用于启用源极端子和漏极端子之间的导电性。当源极端子电压下降到低于特定电平时，p型晶体管可解除激活以使得源极端子和漏极端子之间的导电路径断开。
电路200的晶体管可为场效应晶体管(FET)，包含金属氧化物半导体FET，其可以被称作MOSFET。这些和其它类型的晶体管可由衬底上的材料掺杂区形成。在各种实例中，晶体管可形成于专用于电路200的特定组件的衬底(例如，用于感测组件130-a的衬底、用于放大器组件280的衬底、用于存储器单元105-a的衬底)上，或者晶体管可形成于对于电路200的特定组件为共同的衬底(例如，对于感测组件130-a、放大器组件280和存储器单元105-a为共同的衬底)上。一些FET可具有包含铝或其它金属的金属部分，但一些FET可实施其它非金属材料，例如多晶硅，包含可以被称作MOSFET的那些FET。此外，虽然氧化物部分可用作FET的电介质部分，但其它非氧化物材料可用于FET(包含可以被称作MOSFET的那些FET)中的电介质材料中。
在根据本公开的各种实例中，放大器组件280可包含具有两个输入节点(例如，两个输入端子)和输出节点(例如，输出端子)的差分放大器。输入节点中的第一个可被配置成与存储器单元105-a耦合(例如，经由数字线210)，且输出节点可被配置成与感测组件130-a的第一节点131-a耦合(例如，经由信号线260)。在一些实例中，差分放大器可被配置成使得输出节点处的电流与差分放大器的两个输入节点之间的电压差成比例。在各种实例中，放大器组件280可与存储器单元105-a和感测组件130-a耦合或耦合于它们之间，或者放大器组件280可以是感测组件130-a(其可或可不为电等效物)的一部分。
放大器组件280还可包含电容器或具有两个节点(例如，与电容器的相对板相关联的节点、以其它方式位于电容的相对侧上的节点)的其它电容性元件，其中电容器的第一节点与差分放大器的第一输入节点耦合，且电容器的第二节点与差分放大器的输出节点耦合。换句话说，放大器组件280可包含差分放大器的输出节点和差分放大器的第一输入节点之间(例如，信号线260和数字线210之间)的电容反馈线。放大器组件的增益可与积分电容器的电容相关，且在某些情况下，可实施具有相对于电压为非线性的电容的积分电容器以提供放大器组件的非线性增益。
在一些实例中，放大器组件280还可包含被配置成选择性地使输出节点与第一输入节点耦合的开关组件。换句话说，放大器组件280可包含差分放大器的输出节点和差分放大器的第一输入节点之间(例如，信号线260和数字线210之间)的直接反馈线，且可借助于开关组件选择性地启用或停用所述直接反馈线。在某些情况下，此开关组件可以可操作以对差分放大器的输出节点施加偏压到与差分放大器的第一输入节点相关(例如，相同)的电压(例如，使输出节点和第一输入节点均衡)。
在一些实例中，放大器组件280还可包含与差分放大器的第一输入节点耦合的电容器(例如，参考电容器)。举例来说，此电容器的第一节点可与差分放大器的第一输入节点耦合或连接，且此电容器的第二节点可被配置成与可变电压源耦合以对电容器预充电。可选择性地使电容器的第二节点与第一电压(例如，与接地电压源)或第二电压(例如，与正或预充电电压源)耦合。在某些情况下，可以使得作为预充电的结果存储在参考电容器中的电荷与可由被存取存储器单元存储的电荷相关的方式对参考电容器进行预充电，且相应地可操作参考电容器以提供用于检测存储器单元105-a所存储的逻辑状态(例如，电荷状态)的参考电荷。
至少部分基于包含放大器组件280，存储器装置可支持用于感测存储器单元105-a所存储的逻辑状态的特定技术。举例来说，一种感测逻辑状态的方法可包含对参考电容器预充电，以及在对参考电容器预充电之后使存储器单元105-a与参考电容器耦合(例如，经由数字线210)。所述方法还可包含在差分放大器的输出节点处生成感测信号，其至少部分地基于使存储器单元105-a与参考电容器耦合，以及输出节点与同参考电容器和存储器单元105-a耦合的输入节点之间的电容反馈。可随后在感测组件130-a处至少部分地基于生成的感测信号确定存储器单元105-a所存储的逻辑状态。
相应地，放大器组件280可支持实现相关联存储器装置的改进的性能的感测信号的产生。举例来说，放大器组件280的所描述的实施方案可实现具有较低电压量值的电压供应的使用，可减小功率消耗，可减小泄漏电流，或可减少或消除存储器单元和感测组件之间的电荷共享。此外，所描述的放大器方案可利用不同电容器用于参考信号生成以及用于设定放大器增益，这可解耦可与其它信号产生电路系统设计相关的设计折衷。因此，放大器组件280的所描述的实施方案可支持沿着较长数字线210读取存储器单元105(例如，可对沿着数字线210的变化更稳健)，可支持较小存储器单元占据面积(例如，支持较少组件，比如较少晶体管或较小的锁存器)，可支持较快存取操作，或可提供包含本文中所描述的益处或其任何组合的其它益处。
图3示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的存储器单元105的迟滞曲线300-a和300-b的非线性电学性质的实例。迟滞曲线300-a和300-b可分别示出采用参考图2所描述的铁电电容器220的存储器单元105的实例写入过程和读取过程。迟滞曲线300-a和300-b描绘存储在铁电电容器220上的电荷Q作为铁电电容器220的端子之间的电压差Vcap的函数(例如，根据电压差Vcap何时准许电荷流入或流出铁电电容器220)。举例来说，电压差Vcap可表示电容器220的数字线侧和电容器220的板线侧之间的电压差(例如，Vbottom-Vplate)。
铁电材料表征为电极化，其中所述材料可在不存在电场的情况下维持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文中所描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化导致铁电材料表面处的净电荷，且经由铁电电容器220的端子吸引相反的电荷。因此，电荷可存储在铁电材料与电容器端子的界面处。因为电极化可在不存在外部施加的电场的情况下维持相对长的时间，甚至无限期地维持，因此与例如不具有铁电特性的电容器(例如，一些DRAM阵列中所使用的电容器)相比，电荷泄漏可显著减少。采用铁电材料可减少针对一些DRAM架构执行刷新操作的需要，使得相比于维持DRAM架构的逻辑状态，维持FeRAM架构的逻辑状态可与更低功耗相关联。
可从铁电电容器220的单个端子的视角理解迟滞曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，则正电荷在铁电电容器220的相关联端子处累积。同样，如果铁电材料具有正极化，则负电荷在铁电电容器220的相关联端子处累积。此外，应理解，迟滞曲线300-a和300-b中的电压表示跨电容器的电压差(例如，铁电电容器220的端子之间的电位)，且为有方向的。举例来说，可通过将正电压施加到视角端子(例如，单元底部222)且维持参考端子(例如，单元板221)处于接地或虚拟接地(或近似零伏(0V))来实现正电压。在一些实例中，可通过维持视角端子处于接地且将正电压施加到参考端子(例如，单元板221)来施加负电压。换句话说，可施加正电压以达到跨铁电电容器220的负电压差Vcap。类似地，两个正电压、两个负电压或正和负电压的任何组合可施加到适当的电容器端子以生成迟滞曲线300-a和300-b中展示的电压差Vcap。
如迟滞曲线300-a中所描绘，当铁电电容器220的端子之间不存在净电压差时，铁电电容器220中使用的铁电材料可维持正或负极化。举例来说，迟滞曲线300-a示出两个可能的极化状态：电荷状态305-a和电荷状态310-b，其可分别表示正饱和极化状态和负饱和极化状态。电荷状态305-a和310-a可处于说明剩余极化(Pr)值的物理状态，其可指在移除外部偏压(例如，电压)后保留的极化(或电荷)。根据迟滞曲线300-a的实例，当不跨铁电电容器220施加电压差时，电荷状态305-a可表示逻辑1，且当不跨铁电电容器220施加电压差时，电荷状态310-a可表示逻辑0。在一些实例中，相应电荷状态的逻辑值可反转以适应用于操作存储器单元105的其它方案。
可通过控制铁电材料的电极化和因此电容器端子上的电荷(通过跨铁电电容器220施加净电压差)而将逻辑0或1写入到存储器单元。举例来说，电压315可以是等于或大于正饱和电压的电压，且跨铁电电容器220施加电压315可产生电荷累积直至达到电荷状态305-b(例如，写入逻辑1)。在从铁电电容器220移除电压315(例如，跨铁电电容器220的端子施加零净电压)后，铁电电容器220的电荷状态可遵循在跨电容器的零电压下电荷状态305-b与电荷状态305-a之间所展示的路径320。换句话说，电荷状态305-a可表示跨已正饱和的铁电电容器220的均衡电压下的逻辑1状态。
类似地，电压325可以是等于或小于负饱和电压的电压，且跨铁电电容器220施加电压325导致电荷累积直至达到电荷状态310-b(例如，写入逻辑0)。在从铁电电容器220移除电压325(例如，在跨铁电电容器220的端子施加零净电压)后，铁电电容器220的电荷状态可遵循在跨电容器的零电压下电荷状态310-b与电荷状态310-a之间所展示的路径330。换句话说，电荷状态310-a可表示跨已负饱和的铁电电容器220的均衡电压下的逻辑0状态。在一些实例中，表示饱和电压的电压315和电压325可具有跨铁电电容器220的相同量值，但相反极性。
为了读取或感测铁电电容器220的存储状态，还可跨铁电电容器220施加电压。响应于所施加电压，铁电电容器所存储的后续电荷Q改变，且改变的程度可取决于初始极化状态、所施加电压、存取线上的本征或其它电容，以及其它因素。换句话说，由于读取操作产生的电荷状态或存取线电压可取决于初始存储了电荷状态305-a还是电荷状态310-a还是某一其它电荷状态，以及其它因素。
迟滞曲线300-b示出用于读取存储电荷状态305-a和310-a的存取操作的实例。举例来说，可经由参考图2所描述的数字线210和板线215施加读取电压335作为电压差。迟滞曲线300-b可说明其中读取电压335是负电压差Vcap(例如，其中Vbottom-Vplate为负)的读取操作。跨电容器的负读取电压可以被称作“板高”读取操作，其中板线215最初取为高电压，且数字线210最初处于低电压(例如，接地电压)。虽然读取电压335展示为跨铁电电容器220的负电压，但在替代操作中，读取电压可为跨铁电电容器220的正电压，其可以被称作“板低”读取操作。
可在选择存储器单元105(例如，通过经由参考图2所描述的字线205激活单元选择组件230)的同时跨铁电电容器220施加读取电压335。在将读取电压335施加到铁电电容器220后，电荷可经由相关联数字线210和板线215流入或流出铁电电容器220，且在一些实例中，取决于铁电电容器220处于电荷状态305-a(例如，逻辑1)还是处于电荷状态310-a(例如，逻辑0)还是某一其它电荷状态，可产生不同的电荷状态或存取线电压。
当对处于电荷状态310-a(例如，逻辑0)的铁电电容器220执行读取操作时，额外的负电荷可跨铁电电容器220累积，且电荷状态可遵循路径340直到达到电荷状态310-c的电荷和电压。流经电容器220的电荷量可与数字线210的本征或其它电容(例如，参考图2描述的本征电容240)相关。在“板高”读取配置中，与电荷状态310-a和310-c相关联的读取操作，或更一般来说与逻辑0状态相关联的读取操作可与相对小的电荷转移量相关联(例如，相比于与电荷状态305-a和305-c相关联的读取操作，或更一般来说逻辑1状态)。
如电荷状态310-a和电荷状态310-c之间的转变所展示，跨铁电电容器220的所得电压350可以是相对大的负值，这是归因于针对给定的电荷改变的相对大的电压改变。因此，在“板高”读取操作中读取逻辑0后，数字线电压等于电荷状态310-c下VPL与(Vbottom-Vplate)的值的总和，其可为相对低电压。此读取操作不会改变存储电荷状态310-a的铁电电容器220的剩余极化，且因此在执行读取操作之后，当移除读取电压335(例如，通过跨铁电电容器220施加零净电压、通过使跨铁电电容器220的电压均衡)时，铁电电容器220可经由路径340返回到电荷状态310-a。因此，对具有电荷状态310-a的铁电电容器220通过负读取电压执行读取操作可被视为非破坏性读取过程。
当对处于电荷状态305-a(例如，逻辑1)的铁电电容器220执行读取操作时，所存储电荷可反转极性，因为净负电荷跨铁电电容器220累积，且电荷状态可遵循路径360直到达到电荷状态305-c的电荷和电压。流经电容器220的电荷量可再次与数字线210的本征或其它电容(例如，参考图2描述的本征电容240)相关。在“板高”读取配置中，与电荷状态305-a和305-c相关联的读取操作，或更一般来说与逻辑1状态相关联的读取操作，可与相对大的电荷转移量相关联(例如，相比于与电荷状态310-a和310-c相关联的读取操作，或更一般来说逻辑0状态)。
如电荷状态305-a和电荷状态305-c之间的转变所展示，所得电压355可在某些情况下为相对小的负值，这是归因于针对给定电荷改变的电容器220处的相对小的电压改变。因此，在“板高”读取操作中读取逻辑1后，数字线电压等于电荷状态310-c下VPL与Vcap(例如，Vbottom-Vplate)的总和，其可为相对高电压。
从电荷状态305-a到电荷状态305-d的转变可说明与存储器单元105的铁电电容器220的极化或电荷的部分减少或部分反转(例如，电荷的量值Q从电荷状态305-a到电荷状态305-d的减少)相关联的感测操作。换句话说，根据铁电材料的性质，在执行读取操作之后，当移除读取电压335(例如，通过跨铁电电容器220施加零净电压、通过使跨铁电电容器220的电压均衡)时，铁电电容器220不能返回到电荷状态305-a。事实上，当在利用读取电压335进行电荷状态305-a的读取操作之后跨铁电电容器220施加零净电压时，电荷状态可遵循从电荷状态305-c到电荷状态305-d的路径365，从而说明极化量值的净减小(例如，比初始电荷状态305-a小的正极化电荷状态，由电荷状态305-a和电荷状态305-d之间的电荷差异说明)。因此，对具有电荷状态305-a的铁电电容器220通过正读取电压执行读取操作可被描述为破坏性读取过程。然而，在一些感测方案中，减少的剩余极化仍可被读取为与饱和剩余极化状态(例如，支持从电荷状态305-a和电荷状态305-d两者检测逻辑1)相同的所存储逻辑状态，借此为存储器单元105提供相对于读取操作的一定程度的非易失性。
在起始读取操作之后，电荷状态305-c和电荷状态310-c的位置可取决于若干因素，包含特定感测方案和电路系统。在某些情况下，最终电荷可取决于与存储器单元105耦合的数字线210的净电容，其可包含本征电容240、积分电容器、参考电容器等。举例来说，如果铁电电容器220在0V下与数字线210电耦合且将读取电压335施加到板线，则当选择存储器单元105时数字线210的电压可升高，这是归因于电荷从铁电电容器220流动到数字线210的净电容。因此，感测组件130处测量的电压可不等于读取电压335，或所得电压350或355，且实际上可取决于电荷共享周期之后数字线210的电压。
在起始读取操作后迟滞曲线300-b上的电荷状态305-c和电荷状态310-c的位置可取决于数字线210的净电容，并且可经由负载线分析来确定。换句话说，可相对于数字线210或其它存取线(例如，信号线260)的净电容限定电荷状态305-c和310-c。因此，在起始读取操作之后铁电电容器220的电压(例如，在读取存储电荷状态310-a的铁电电容器220时的电压350、在读取存储电荷状态305-a的铁电电容器220时的电压355)可不同，且可取决于铁电电容器220的初始状态。在一些实例中，例如由于感测操作引起的存储器单元105的铁电电容器220的极化的改变量可根据特定感测方案来选择。在一些实例中，具有存储器单元105的铁电电容器220的极化的较大改变的感测操作可与检测存储器单元105的逻辑状态的过程中的相对较大稳健性(例如，较宽感测容限)相关联。
可通过将由读取操作产生的数字线210(或信号线260，在可适用的情况下)的电压与参考电压(例如，经由参考图2所描述的参考线265，或经由共同存取线)进行比较来确定铁电电容器220的初始状态。在一些实例中，数字线电压可为板线电压和跨铁电电容器220的最终电压的总和(例如，当读取具有所存储电荷状态310-a的铁电电容器220时的电压350，或当读取具有所存储电荷状态305-a的铁电电容器220时的电压355)。在一些实例中，数字线电压可为读取电压335与跨电容器220的最终电压之间的差(例如，当读取具有所存储电荷状态310-a的铁电电容器220时为(读取电压335-电压350)，或当读取具有所存储电荷状态305-a的铁电电容器220时为(读取电压335-电压355))。
在一些实例中，存储器单元105的读取操作可与数字线210的固定电压相关联，其中在起始读取操作之后铁电电容器220的电荷状态可相同，而与其初始电荷状态无关。举例来说，在其中数字线210保持在固定读取电压335的读取操作中，铁电电容器220可针对铁电电容器初始存储电荷状态305-a的情况和铁电电容器初始存储电荷状态310-a的情况两者移动到电荷状态370。代替于使用数字线210的电压差来检测初始电荷状态或逻辑状态，在一些实例中，可至少部分地基于与读取操作相关联的电荷差来确定铁电电容器220的初始电荷状态或逻辑状态。举例来说，如由迟滞曲线300-b所说明，可基于电荷状态305-a和电荷状态370之间的电荷Q的差异(例如，相对大量的电荷转移)来检测逻辑1，且可基于电荷状态310-a和电荷状态370之间的电荷Q的差异(例如，相对小量的电荷转移)来检测逻辑0。
在一些实例中，可由电荷转移感测放大器、级联(例如，配置于级联布置中的晶体管)、跨导或其它差分放大器或数字线210和信号线260之间的其它信号产生电路系统来支持此检测，其中信号线260的电压可至少部分地基于起始读取操作之后电容器220的电荷转移量(例如，其中所描述的电荷转移可对应于通过电荷转移感测放大器、级联或其它信号产生电路系统的电荷的量)。在此类实例中，信号线260的电压可与参考电压(例如，感测组件130处)进行比较以确定铁电电容器220初始存储的逻辑状态，而与数字线210保持在固定电压电平下无关。在一些实例中，数字线210可用于提供参考电压(例如，在其中参考线265被配置成与数字线210耦合的配置中)。
在其中数字线210保持在固定读取电压335下的实例中，电容器220可在读取操作之后负饱和，而与电容器220初始处于电荷状态305-a(例如，逻辑1)还是初始处于电荷状态310-a(例如，逻辑0)无关。相应地，在此读取操作之后，电容器220可至少暂时根据逻辑0状态充电，而与其初始或既定逻辑状态无关。至少当电容器220既定存储逻辑1状态时可需要重写操作，其中此重写操作可包含施加写入电压315以存储逻辑1状态，如参考迟滞曲线300-a所描述。此类重写操作可被配置或以其它方式描述为选择性重写操作，因为当电容器220既定存储逻辑0状态时可能不需要施加重写电压。在一些实例中，此存取方案可被称为“2Pr”方案，其中用于区分逻辑0与逻辑1的电荷转移的差可等于存储器单元105的剩余极化的两倍(例如，电荷状态305-a(正饱和电荷状态)与电荷状态310-a(负饱和电荷状态)之间的电荷差)。
在一些感测方案中，可生成参考电压使得参考电压在可由于读取不同逻辑状态而产生的(例如，数字线210的、信号线260的)可能的电压之间。举例来说，参考电压可选择为低于读取逻辑1时的所得数字线电压，且高于读取逻辑0时的所得数字线电压。在其它实例中，可在感测组件130的不同于其中数字线耦合的部分的部分处作出比较，且因此参考电压可选择为低于读取逻辑1时感测组件130的比较部分处的所得电压，且高于读取逻辑0时感测组件130的比较部分处的所得电压。在通过感测组件130进行比较期间，基于感测的电压可确定为比参考电压高或低，且因此可确定存储器单元105的所存储逻辑状态(例如，逻辑0、逻辑1)。
在感测操作期间，由于读取各种存储器单元105而产生的所得信号可以依据各种存储器单元105之间的制造或操作变化而变。举例来说，各种存储器单元105的电容器可具有不同电容或饱和极化水平，使得逻辑1可与从一个存储器单元到下一存储器单元的不同电荷电平相关联，且逻辑0可与从一个存储器单元到下一存储器单元的不同电荷电平相关联。此外，本征电容(例如，参考图2所描述的本征电容240)可在存储器装置中的一个数字线210到下一数字线210之间变化，并且从相同数字线上一个存储器单元105到下一存储器单元105的视角也可在数字线210内变化。因此，出于这些和其它原因，读取逻辑1可与从一个存储器单元到下一存储器单元的数字线210或信号线260的不同电压电平相关联(例如，所得电压350可从读取一个存储器单元105到下一存储器单元105变化)，且读取逻辑0可与从一个存储器单元到下一存储器单元的数字线210或信号线260的不同电压电平相关联(例如，所得电压355可从读取一个存储器单元105到下一存储器单元105变化)。
在一些实例中，参考电压可设置于与读取逻辑1相关联的电压统计平均值和与读取逻辑0相关联的电压统计平均值之间，但参考电压可相对更靠近由于读取任何给定存储器单元105的逻辑状态中的一个而产生的所得电压。读取特定逻辑状态而产生的所得电压(例如，作为用于读取存储器装置的多个存储器单元105的统计值)和相关联的参考电压电平之间的最小差可以称为“最小读取电压差”或“读取容限”，并且具有较低的最小读取电压差或读取容限可与可靠地感测给定存储器装置100中的存储器单元105的逻辑状态的难度或灵敏度相关联。
图4示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的电路400的实例。电路400可包含存储器单元105-b和用于感测存储器单元105-b的逻辑状态的感测组件130-b。存储器单元105-b和感测组件130-b可为参考图1和2描述的相应组件的实例。
电路400可包含字线205-a、数字线210-a和板线215-a。字线205-a、数字线210-a和板线215-a中的每一个可与包含如所示的存储器单元105-b的一或多个存储器单元105耦合。如所示，数字线210-a和板线215-a可分别与电压VDL和VPL相关联。在一些实例中，数字线210-a可与可由本征电容240-a示出的本征电容相关联。电路400可包含在第一节点131-b处与感测组件130-b耦合的信号线260-a，以及在第二节点132-b处与感测组件130-b耦合的参考线265-a。电路400可包含第一I/O线290-a和第二I/O线290-b。在一些实例中，电路400还可包含旁路线270-a(例如，如感测组件130-b和存储器单元105-b之间所示出)，其可允许感测组件130-b和存储器单元105-b之间的特定信号(例如，写入信号)绕过放大器组件280-a。这些所示出的组件中的每一个可为参考图2描述的相应组件的实例。
电路400可包含用于选择或撤销选择存储器单元105-b(例如，借助于逻辑信号WL)的字线205-a。电路400可包含用于存取存储器单元105-b的电容器的单元板的板线215-a。因此，存储器单元105-b可表示与第一存取线(例如，数字线210-a、信号线260-a)和第二存取线(例如，字线205-a)耦合或耦合于它们之间的存储器单元。电信号可经由I/O线290-b和290-c在感测组件130-b和I/O组件140(未图示)之间传送，其中I/O线290-b和290-c的信号可分别由电压Vsig和Vref示出。换句话说，如所示出，感测组件130-b可与存储器单元105-b耦合且与I/O组件140耦合。
电路400可包含放大器组件280-a，其可以是参考图2描述的放大器组件280的实例。在电路400的实例中，放大器组件280-a可包含差分放大器450，其可具有第一输入节点451、第二输入节点452和输出节点453。放大器组件280-a的输出电压(例如，差分放大器450的输出电压)可由放大器组件280-a的输出节点处的电压Vamp示出。在一些实例中，放大器组件280-a可与例如参考图1所描述的存储器控制器150等存储器控制器(未图示)电子连通，所述存储器控制器可控制放大器组件280-a的各种操作。
在一些实例中，差分放大器450可被配置成使得输出节点处的电流与差分放大器的两个输入节点之间的电压差成比例。在某些情况下，差分放大器450的配置可被称为“跨导”放大器。举例来说，第一输入节点451可视为“负”节点，且第二输入节点452可视为“正”节点。在一些实例中，差分放大器450可被配置成使得输出节点453处的电流与第二输入节点452处的电压减去第一输入节点451处的电压成比例。然而，所描述的技术可利用不同的放大器配置或架构。
在电路400的实例中，放大器组件280-a可包含积分电容器460(例如，第一电容器、第一电容、第一电容性元件)，其可具有第一节点461和第二节点462。在电路400的实例中，第一节点461可与第一输入节点451耦合或连接，且第二节点462可与输出节点453耦合或连接。换句话说，放大器组件280-a示出包含具有电容反馈线(例如，经由积分电容器460的电容)的差分放大器450的实例。
在一些实例中，放大器组件280-a的增益或总放大因子可与积分电容器460的电容相关(例如，成反比)。在某些情况下，积分电容器460可配置有相对于电压为非线性的电容，其可用于支持相对于电压为非线性的放大器组件280-a的增益。此配置可使放大器组件280-a能够为弱充电或具有相对低电容或电荷容量的存储器单元105提供相对较高增益(例如，以改进读取容限、支持较大感测信号以克服锁存失配)，且为强充电或具有相对高电容或电荷容量的存储器单元105提供相对较低增益(例如，以减小与高程度充电存储器单元105相关联的信号饱和效应，以避免大供应电流改变)。
在电路400的实例中，放大器组件280-a还可包含参考电容器465(例如，第二电容器、第二电容、第二电容性元件)，其可具有第一节点466和第二节点467。在电路400的实例中，第一节点466还可与差分放大器的第一输入节点451耦合或连接，且第二节点467可与可变电压源440-b耦合或连接。
在一些实例中，参考电容器465的电容、可变电压源440-b的电压或其组合可被配置成提供用于放大器组件280-a的感测操作的参考电荷。举例来说，根据特定预充电操作，参考电容器465的参考电荷可以被配置成用于与数字线210-a的电荷转移，其是存储器单元105-b或存储器单元105的代表性群体与数字线210-a的电荷转移的平均值(逻辑0和逻辑1之间)。换句话说，根据参考电容器465的电容和可变电压源440-b的电压，参考电容器465的参考电荷可以被配置成用于建立数字线210-a的参考行为以用于区分存储器单元105-b是以逻辑0还是逻辑1写入。在某些情况下，此方法可使放大器组件280-a能够减小或消除读取操作对数字线210-a的本征电容的敏感度(例如，减小或消除本征电容240-a对读取操作的影响)。此外，相比于例如依赖于单独提供的参考电压的操作等其它参考信令，利用参考电容器465的参考电荷可提供其它益处。举例来说，利用参考电荷而非单独配置的参考电压源可支持减少电压源的数量和改进读取容限，以及其它益处。
在电路400的实例中，放大器组件280-a可包含开关组件420-e，其可用于选择性地连接或断开连接输出节点453与第一输入节点451(例如，通过激活或解除激活逻辑信号SW8)。换句话说，放大器组件280-a可包含具有直接反馈线的差分放大器450，所述直接反馈线可经由开关组件420-e选择性地启用或停用。在一些实例中，开关组件420-e可以可操作以使输出节点453和第一输入节点451之间的电压均衡，这可进一步包含以与第二输入节点452相同的电压或电压源使输出节点453和第一输入节点451均衡。此外，在一些实例中，开关组件420-e可以可操作以使积分电容器460放电或均衡。在放大器组件280的其它实例中，开关组件420-e可省略。举例来说，当开关组件420-e省略时，差分放大器450的输出节点453可选择性地与提供输出节点453的均衡的另一电压源耦合或解耦。
在一些实例中，差分放大器450可被配置成使得，当第一输入节点451处的电压高于第二输入节点452处的电压时，电流可流入输出节点453中(例如，流入差分放大器低电压源中，比如流入电压源410-j中)。相应地，差分放大器450可能够支持放大器组件280-a中的负增益。
电路400可包含开关组件420或选择组件430以选择性地耦合、解耦或绕过放大器组件280-a或感测组件130-a以用于各种存取操作。举例来说，电路400可包含开关组件420-a以支持从放大器组件280-a或感测组件130-a中的一或两者选择性地耦合或解耦存储器单元105-b(例如，经由数字线210-a)(例如，通过激活或解除激活逻辑信号SW3)。
在一些实例中，与存储器单元105-b相关联的开关组件420-a可以是与多个存储器单元105中的相应存储器单元相关联的多个开关组件420中的一个。在此类实例中，所述多个开关组件420(例如，包含开关组件420-a)可称为数字线多路复用器、数字线选择器或数字线分路，或以其它方式包含在这些组件中。在此类实例中，可选择所述多个存储器单元105中的一个(例如，存储器单元105-b)，且可取消选择所述多个存储器单元105中的另一个(例如，保持在“闲置”状态)。
电路400还可包含开关组件420-h以支持选择性地使放大器组件280-a与感测组件130-a耦合或解耦(例如，通过激活或解除激活逻辑信号SW11)。此外，在电路400的实例中，提供选择组件430-d，且其可选择性地使存储器单元105-b(例如，数字线210-a)与放大器组件280-a或感测组件130-b中的一个耦合(例如，经由旁路线270-a)。换句话说，当解除激活选择组件430-d(例如，通过解除激活逻辑信号SW4)时，信号可直接在数字线210-a和感测组件130-b之间共享，其可包含绕过放大器组件280-a。在一些实例中，此操作状态可有利地支持特定写入操作。当激活选择组件430-d(例如，通过激活逻辑信号SW4)时，信号可借助于放大器组件280-a在数字线210-a和感测组件130-b之间共享。在一些实例中，此操作状态可有利地支持特定读取操作。换句话说，可基于电路400正支持读取操作还是写入操作而激活或解除激活选择组件430-d。
电路400可包含多种电压源410和可变电压源440，其可与各种电压供应和/或可包含实例电路400的存储器装置的共同接地或虚拟接地点耦合。虽然可变电压源440示出为包含两个相应电压源410和相应选择组件430，但支持本文中的操作的可变电压源440可包含其它配置，例如电压缓冲器或提供以其它方式可变的电压的致偏器。
电压源410-a可表示共同接地点(例如，底盘接地、中性点)，其可与具有电压V0的共同参考电压(据此限定其它电压)相关联。电压源410-a可经由数字线210-a的本征电容240-a与数字线210-a耦合。
可变电压源440-a可表示可变板线电压源，且可经由存储器单元105-b的板线215-a与存储器单元105-b耦合。在各种实例中，可变电压源440-a可用于存取操作(例如，读取操作、写入操作)，包含参考图3的迟滞曲线300-a和300-b描述的那些操作。可变电压源440-a可包含具有电压V1的电压源410-b(例如，具有低于阈值的电压(相对低于V2的电压)的电压源)，以及具有电压V2的电压源410-c(例如，具有高于阈值的电压(相对高于V1的电压)的电压源)。电压源410-b或电压源410-c中的一个可经由选择组件430-a选择性地与板线215-a耦合，所述选择组件可由逻辑信号SW1激活或解除激活。在一个实例中，V1可选择为等于0V，且V2可选择为等于1.5V。
可变电压源440-b可表示可变预充电或参考电压源，且可与参考电容器465的第二节点467耦合。在各种实例中，可变电压源440-b可用于存取操作(例如，读取操作)，包含参考图3的迟滞曲线300-a和300-b描述的那些操作。可变电压源440-b可包含具有电压V3的电压源410-d(例如，具有低于阈值的电压(相对低于V4的电压)的电压源)，以及具有电压V4的电压源410-e(例如，具有高于阈值的电压(相对高于V3的电压)的电压源)。电压源410-d或电压源410-e中的一个可经由选择组件430-b选择性地与参考电容器465耦合，所述选择组件可由逻辑信号SW2激活或解除激活。在一个实例中，V3可选择为等于0V，且V4可选择为等于1.85V。
电压源410-f可表示放大器输入均衡电压源(例如，底盘接地、中性点)，且可与电压V5相关联。在各种实例中，电压源410-f可或可不同与电压源410-a的共同接地点相同的参考点相关联。电压源410-f可经由开关组件420-b选择性地与差分放大器450的第一输入节点451耦合，所述开关组件可由逻辑信号SW5激活或解除激活。在其中放大器组件280-a包含开关组件420-e的实例中，电压源410-f还可支持使差分放大器450的输出节点453均衡(例如，当激活开关组件420-e时)，或使积分电容器460均衡，且因此电压源410-f可被称为放大器均衡电压源。
电压源410-h可表示差分放大器参考电压源，且可与电压V7相关联。在电路400的实例中，电压源410-h可直接与差分放大器450的第二输入节点452耦合。在其它实例中，电压源410-h可通过开关组件420(未图示)选择性地与第二输入节点452耦合或解耦。在一个实例中，电压V7可近似为0V，且可同与例如电压源410-a、电压源410-b、电压源410-d、电压源410-f或其组合相同的电压供应耦合。
电压源410-i可表示差分放大器高电压源，且可与电压V8相关联。电压源410-i可经由开关组件420-c选择性地与差分放大器450的第一供应节点耦合，所述开关组件可由逻辑信号SW6激活或解除激活。电压源410-j可表示差分放大器低电压源，且可与电压V9相关联。电压源410-j可经由开关组件420-d选择性地与差分放大器450的第二供应节点耦合，所述开关组件可由逻辑信号SW7激活或解除激活。在一个实例中，V8可选择为等于1.0V，且V9可选择为等于-0.8V。换句话说，在一些实例中，差分放大器450可经由电压源410-i和410-j被供应正电压和负电压。
在一些实例中，激活SW6、SW7或这两者可以被称作“启用”或“激活”差分放大器450。在一些实例中，逻辑信号SW6和SW7可由相同逻辑信号(例如，由存储器控制器)提供，或可以不同方式共享逻辑信号SW6和SW7，或逻辑信号SW6和SW7可以其它方式是基本上相同的逻辑信号。
在一些实例中，感测组件130-b可用于在检测存储器单元105所存储的逻辑状态时锁存与读取操作相关联的信号。与此锁存相关联的电信号可例如经由I/O线290-a和290-b在感测组件130-a(例如，感测放大器)和I/O组件140(未图示)之间传送。在一些实例中，感测组件130-b可与例如参考图1所描述的存储器控制器150等存储器控制器(未图示)电子连通，所述存储器控制器可控制感测组件130-b的各种操作。
在一些实例中，第一节点131-b可被称为信号节点，且可电学上等效于信号线260-a或以其它方式与信号线260-a相关联(例如，耦合)。第一节点131-b可经由开关组件420-h与放大器组件280-a(例如，差分放大器450的输出节点453)耦合。换句话说，开关组件420-h可示出开关组件420，其与存储器单元105-b和第一节点131-b耦合或耦合于它们之间，且被配置成选择性地使存储器单元105-b与第一节点131-b耦合。
在一些实例中，第二节点132-b可被称为参考节点，且可电学上等效于参考线265-a或以其它方式与参考线265-a相关联(例如，耦合)。第二节点132-c可选择性地经由开关组件420-l与差分放大器450的第一输入节点451耦合或解耦，所述开关组件可借助于逻辑信号SW16激活或解除激活。换句话说，开关组件420-l可示出开关组件420，其与第一输入节点451和第二节点132-b耦合或耦合于它们之间，且被配置成选择性地使第一输入节点451与第二节点132-b耦合。
在一些实例中，第一节点131和第二节点132可位于感测组件130-b的不同部分处，其可或可不电学上等效于电路400中示出的第一节点131-b和第二节点132-b的位置。举例来说，第一节点131-b可位于感测组件130-b的感测放大器外部(例如，与此位置电学上等效)，且因此第一节点131-b可与感测放大器和存储器单元105-b耦合或耦合在感测放大器和存储器单元105-b之间(例如，位于其间)。在另一实例中，第二节点132-b可位于感测组件130-b的感测放大器外部(例如，电学上与此位置等效)，且因此第二节点132-b可与感测放大器和差分放大器450耦合或耦合在感测放大器和差分放大器450之间(例如，位于其间)。
在一些实例中，第一节点131-b可电学上等效于I/O线290-a，且第二节点132-b可电学上等效于I/O线290-b。在其它实例中，第一节点131-b和第二节点132-b可指代感测组件130的其它部分，且可或可不电学上等效于I/O线290-a或290-b。
在电路400的实例中，感测组件130-b可包含高电压部分470和低电压部分480。高电压部分470可包含具有相对较高电压隔离特性的组件，且低电压部分480可包含具有相对较低电压隔离特性的组件。在感测组件130-b的各种实例中，所描述的电压隔离特性可指代高电压部分470和低电压部分480的组件的一或多个性质或性质的组合。
举例来说，电压隔离特性可指代绝缘电压、激活阈值电压(例如，一或多个晶体管的阈值电压)、晶体管栅极和晶体管主体之间的绝缘程度、相关联晶体管的源极和漏极之间的绝缘程度、栅极绝缘厚度，或电压隔离特性的其它实例。此外，所描述的电压隔离特性可指代标称特性或阈值特性(例如，上限阈值、下限阈值)，且还可包含或以其它方式考虑归因于制造容差、操作容差或相对于标称或阈值电压隔离特性的任何其它变化源的变化。
高电压部分470可经由旁路线270-a和数字线210-a选择性地与存储器单元105-b耦合或解耦(例如，通过激活或解除激活选择组件430-d)。低电压部分480可经由信号线260-a选择性地与放大器组件280-a耦合(例如，通过激活或解除激活开关组件420-h)，且低电压部分480和放大器组件280-a还可经由数字线210-a选择性地与存储器单元105-b耦合或解耦(例如，通过激活或解除激活选择组件430-d)。低电压部分480可经由可具有相对较低电压隔离特性的开关组件420-h与差分放大器450的输出节点453耦合。
在一些实例中，高电压部分470可包含一对交叉耦合的p型晶体管471-a和471-b，其各自具有相对较高电压隔离特性。举例来说，所述对交叉耦合的p型晶体管471-a和471-b可具有相对高栅极绝缘厚度。交叉耦合的p型晶体管471-a和471-b可经由具有相对较高电压隔离特性的开关组件420-i与电压源410-k耦合。开关组件420-i可由逻辑信号SW12激活或解除激活。电压源410-k可具有电压V10，其可表示感测组件130-b的高感测组件源极电压。在一些实例中，电压电平V10可选择为支持存储器单元105-b的写入操作(例如，支持存储器单元105-b的饱和极化)。在一个实例中，V10可选择为等于1.5V。
高电压部分470还可包含一对n型晶体管472-a和472-b，其各自具有相对较高电压特性，且配置于箝位配置中。举例来说，n型晶体管472-a和472-b中的每一个的栅极端子可与可变电压源440-c耦合(例如，提供不同电压、支持启用和停用电压或使电压接地)。
在各种实例中，可变电压源440-c可用于存取操作(例如，读取操作、写入操作)，包含参考图3的迟滞曲线300-a和300-b描述的那些操作。举例来说，可变电压源440-c可表示感测放大器箝位电压源，且可用于选择性地耦合或隔离高电压部分470和低电压部分480。可变电压源440-c可包含具有电压V11的电压源410-l(例如，具有低于阈值的电压(相对低于V12的电压)的电压源)和具有电压V12的电压源410-m(例如，具有高于阈值的电压(相对高于V11的电压)的电压源)。电压源410-l或电压源410-m中的一个可经由选择组件430-c选择性地与所述对n型晶体管472-a和472-b耦合，所述选择组件可由逻辑信号SW13激活或解除激活。换句话说，可通过激活或解除激活逻辑信号SW13来选择性地耦合或隔离高电压部分470和低电压部分480(例如，选择性地允许信号在其间通过，或防止信号在其间通过)。
电压V12可选择为使得从高电压部分470通过到低电压部分480的信号至少部分地基于电压电平V12受限(例如，限于电平V12-Vth,clam，其中Vth,clamp等于n型晶体管472-a或472-b的激活阈值电压)。在一些实例中，电压V12可选择为大体上等于电压V10(例如，同与电压V10相同的电压供应耦合)。所述对交叉耦合的n型晶体管472-a和472-b可具有相对高栅极绝缘厚度，其可为与所述对交叉耦合的p型晶体管471-a和471-b的最小栅极绝缘厚度大体上(例如，标称)相同的栅极绝缘厚度，或至少与所述最小栅极绝缘厚度一样厚。
低电压部分480可与I/O线290-a和I/O线290-b耦合，在一些实例中其可包含选择性耦合(例如，经由未图示的可具有相对较低电压隔离特性的其它开关组件420)。低电压部分480还可包含一对放大器481-a和481-b，其各自具有相对较低电压隔离特性。在一些实例中，低电压部分480的所示出配置可被称为低电压锁存器。在一些实例中，所述对放大器481-a和481-b可指代或可以其它方式被替换为一对交叉耦合的n型晶体管，其各自具有相对较低电压隔离特性。
举例来说，与高电压部分470的晶体管471或472相比，此对交叉耦合的n型晶体管可具有相对低栅极绝缘厚度。在一些实例中，可通过差分放大器450的所描述配置实现具有较低电压隔离特性的放大器481的使用。举例来说，放大器481的使用可至少部分地基于限制通过差分放大器450的所描述配置实现的在感测组件130-b和存储器单元105-b之间的电荷共享。
放大器481-a可经由具有相对较低电压隔离特性的开关组件420-j与电压源410-n耦合，且开关组件420-j可由逻辑信号SW14激活或解除激活。电压源410-n可具有电压V13，其可表示感测组件130-b的低感测放大器源极电压。放大器481-b可经由具有相对较低电压隔离特性的开关组件420-k与电压源410-o耦合，且开关组件420-k可由逻辑信号SW15激活或解除激活。电压源410-o可具有电压V14，其可表示感测组件130-b的感测放大器接地电压，且可同与例如电压源410-a、电压源410-b、电压源410-d、电压源410-f、电压源410-h、电压源410-l或其组合相同的接地或虚拟接地耦合。
在一些实例中，电压源410-n的电压V13可相对低于其它锁存器配置的电压，且可通过差分放大器450的所描述配置实现电压源410-n的相对较低电压的使用。换句话说，通过使用差分放大器450的所描述配置，感测组件130可能够使用较低电压供应，这可实现与这类供应相关联的较低功耗，并且避免与相对较高电压供应相关联的电荷泄漏。
在一些实例中，激活SW14、SW15或这两者可以被称作“启用”或“激活”感测组件130-b。在一些实例中，激活SW14、SW15或这两者可被称作被称为“锁存”存取存储器单元105-b的结果的操作，或为该操作的一部分。在一些实例中，逻辑信号SW14和SW15可由相同逻辑信号(例如，由存储器控制器)提供，或逻辑信号SW14和SW15可以不同方式共享，或逻辑信号SW14和SW15可以其它方式为大体上相同的逻辑信号。
在各种实例中，高电压部分470中示出的或与高电压部分470耦合的开关组件420或选择组件430可为晶体管，且相应逻辑信号可被供应到相应晶体管的栅极端子。在此类实例中，开关组件420或选择组件430的晶体管可具有与n型晶体管472-a和472-b或p型晶体管471-a和471-b大体上相同的电压隔离特性。举例来说，开关组件420-i或选择组件430-c或430-d的晶体管的栅极绝缘厚度可与n型晶体管472或p型晶体管471的相对高栅极绝缘厚度的最小厚度大体上相同，或至少与所述最小厚度一样厚。
另外或替代地，低电压部分480中示出的或与低电压部分480耦合的开关组件420或选择组件430可为晶体管，且相应逻辑信号可被供应到相应晶体管的栅极端子。在此类实例中，开关组件420或选择组件430的晶体管可具有与放大器481-a或481-b大体上相同的电压隔离特性。举例来说，开关组件420-h、420-j或420-k的晶体管的栅极绝缘厚度可与放大器481的绝缘的最小厚度大体上相同，或至少与所述最小厚度一样厚，所述最小厚度可小于n型晶体管472或p型晶体管471的相对高栅极绝缘厚度。
尽管感测组件130-b示出为具有高电压部分470和低电压部分480，但感测组件130的各种其它配置可用于支持所描述的用于感测存储器单元的差分放大器方案。举例来说，放大器组件280可与具有在整个感测组件130中具有大体上相同的电压隔离特性的组件的感测组件130耦合。另外或替代地，放大器组件280可以具备电路400中未图示的支持存取存储器单元105的其它信号生成组件。举例来说，此类额外组件可定位(例如，耦合)成在存储器单元105和放大器组件280之间、在感测组件130和放大器组件280之间、沿着旁路线270、与放大器组件280电学上并联，或其各种组合。
尽管感测组件130-b、放大器组件280-a和可变电压源440用相应虚线示出以反映特定边界，但此类边界仅出于说明性目的而展示。换句话说，根据本公开的感测组件130、放大器组件280或可变电压源440中的任何一或多个可具有不同于电路400中展示的虚线边界的边界。举例来说，感测组件130可具有大体上处于感测组件130的边界处的第一节点131和第二节点132，使得共同存取线划分成感测组件130外部的单独分支。此外，在一些实例中，感测组件130或放大器组件280可或可不包含电压源或其它电压供应，使得电压源或电压供应可在说明性边界内或说明性边界外部。
电路400中示出的逻辑信号(例如，SW1到SW16和WL)中的每一个可由例如参考图1所描述的存储器控制器150等存储器控制器(未示出)提供。在一些实例中，某些逻辑信号可由其它组件提供。举例来说，逻辑信号WL可由行解码器(未展示)，例如参考图1所描述的行解码器125提供。
在一些实例中，可根据特定输入或输出参数选择电压源410-n和410-o。举例来说，电压源410-n和410-o可大体上处于1V和0V(例如，V13＝1V且V14＝0V)，其可支持某些I/O组件公约，例如某些DRAM或FeRAM公约。
在各种实例中，电压源410可与电压供应的不同配置和/或可包含实例电路400的存储器装置的共同接地或虚拟接地点耦合。举例来说，在一些实施例中，电压源410-a、410-b、410-d、410-f、410-h、410-l或410-o或其任何组合可与相同接地点或虚拟接地点耦合，且可为存取存储器单元105-b的各种操作提供大体上相同的参考电压。
在一些实例中，电压源410中的两个或两个以上可与存储器装置的相同电压供应耦合。举例来说，电压源410-c、410-k和410-m中的两个或两个以上可与具有特定电压(例如，1.5V的电压，其可被称为“VMSA”)的相同电压供应耦合。相应地，在一些实例中，电压源410-c、410-k和410-m可全部与相同电压供应耦合(例如，V2、V10和V12可大体上相等)。
虽然电压源410可与共同电压供应和/或接地点耦合，但与共同电压供应器或共同接地点耦合的电压源410中的每一个处的电压可由于相应电压源410与相关联的共同电压供应或共同接地点之间的电路400中的各种差异(例如，导体长度、导体宽度、导体电阻、导体或其它电容)而不同。
图5展示时序图500，其示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的实例存取程序的操作。时序图500是参考图4的实例电路400的组件描述的，但也可说明可针对不同电路布置执行的操作。
在时序图500的实例中，存储器单元105-b可初始存储逻辑状态(例如，逻辑0状态、逻辑1状态)，如本文所描述(例如，参看图3)。时序图500中示出的读取操作的信号因此展示为与读取不同逻辑状态相关联的替代方案，如由下标0或下标1所指示(例如，与相应逻辑状态相关联)，其中这类信号不同。
在时序图500的实例中，电压源410-a、410-b、410-d、410-f、410-h、410-l和410-o可接地(例如，根据接地或虚拟接地)，且因此处于零电压(例如，V0＝0V、V1＝0V、V3＝0V、V5＝0V、V7＝0V、V11＝0V，以及V14＝0V)。然而，在根据本公开的自参考读取操作的其它实例中，电压源410-a、410-b、410-d、410-f、410-h、410-l和410-o可位于非零电压下，且由时序图500示出的电压因此可相应地调整。
在一些实例中，在起始时序图500的操作之前，可启用差分放大器450。举例来说，在时序图500的操作之前，可激活(例如，由激活逻辑信号SW6)开关组件420-c，其可使高差分放大器供应电压(例如，电压源410-i)与差分放大器450耦合。另外或替代地，在时序图500的操作之前，可激活(例如，由激活逻辑信号SW7)开关组件420-d，其可使低差分放大器供应电压(例如，电压源410-j)与差分放大器450耦合。在一些实例中，开关组件420-c或开关组件420-d可省略，使得启用差分放大器可涉及一个开关组件420。在其它实例中，开关组件420-c和开关组件420-d两者可从电路400省略，在此情况下，可始终启用差分放大器450(例如，当启用或激活相应电压源时)。或者，在一些实例中，可在时序图500的操作之前停用差分放大器，且在时序图500的操作期间(例如，509处)启用差分放大器，这相比于其它技术可减小功率消耗。
在一些实例中，在起始时序图500的操作之前，用于闲置的存储器单元105(例如，可包含存储器单元105-b的存储器阵列的被取消选择的存储器单元105)的数字线210(包含数字线210-a)和板线215-a(其可在包含存储器单元105-b的存储器单元105之间共享)可被控制到相同电压。使数字线210和板线215的电压匹配可使包含存储器单元105-b的存储器阵列中的电荷泄漏最小化。举例来说，在时序图500的实例中，数字线210-c可具有初始电压1.5V(例如，如由电压源410-k提供)，其可与板线215-c的初始电压(例如，如由电压源410-c提供)相同。在一些实例中，在时序图500的操作之前的闲置电压可不同，例如接地电压(例如，0V)，且时序图500的操作之前的中间步骤可包含共同地升高数字线210和板线215的电压。
在一些实例中，由时序图500示出的读取操作可以初始状态开始，在初始状态中，不选择字线(例如，解除激活逻辑信号WL)，且使差分放大器450从数字线210-a解耦(例如，解除激活逻辑信号SW4，解除激活逻辑信号SW3)。
在501处，读取操作可包含使数字线210-a与差分放大器450的第一输入节点451耦合。举例来说，在501处，读取操作可包含激活选择组件430-d(例如，由激活逻辑信号SW4)，其可从数字线210-a解耦旁路线270-a。另外或替代地，在501处，读取操作可包含激活(例如，通过激活逻辑信号SW3，激活数字线多路复用器的)开关组件420-a。因此，作为501的操作的结果，数字线210-a、第一输入节点451或其组合(例如，包含存取线的各种中间或以其它方式电学上等效的部分)可被称为或可电学上等效于共同存取线或共同节点。
在502处，读取操作可包含使差分放大器450的输出节点453与差分放大器450的第一输入节点451耦合。举例来说，在502处，读取操作可包含激活开关组件420-e(例如，由激活逻辑信号SW8)，其可使输出节点453与第一输入节点451耦合。502的操作可以是支持经由直接连接或反馈线使差分放大器的第一输入节点与差分放大器的输出节点耦合的操作的实例。在某些情况下，502的操作可以是使积分电容器460的第一节点461和第二节点均衡或使差分放大器450的电容反馈放电的实例。
在另一实例中，电路400的闲置状态可同差分放大器450的输出节点453与差分放大器450的第一输入节点451耦合相关联。换句话说，在读取操作之前，开关组件420-e可能已经被激活(例如，其中逻辑信号SW8处于激活状态是读取操作的初始条件)。在此类实例中，可省略502的操作。
在503处，读取操作可包含使参考电容器465的第二节点467与预充电电压源耦合(例如，对参考电容器465预充电、在电容器465处产生参考电荷)。举例来说，在503处，读取操作可包含激活选择组件430-b(例如，由激活逻辑信号SW2)，其可使参考电容器465的第二节点467与电压源410-e耦合。作为503的操作的结果，参考电容器的第二节点467可达到电压V4。503的操作可以是支持对存储器装置的电容器施加偏压或预充电的操作的实例，其中电容器的第一节点与差分放大器的第一输入节点或存储器装置的存取线耦合(例如，其中第一节点466、第一输入节点451和数字线210-a可被称为或以其它方式电学上等效于共同节点或存取线)。举例来说，503的操作可以是使此电容器的第二节点与用于对电容器施加偏压或预充电的电压源耦合的实例。
在504处，读取操作可包含使数字线210-a、差分放大器450的第一输入节点451或其组合均衡(例如，使数字线210-a、第一输入节点451，或者以其它方式与第一输入节点451相关联或与第一输入节点451共同的存取线或节点接地或虚拟地接地)。此外，作为502的耦合的结果，在504处，读取操作还可包含使差分放大器450的输出节点453均衡(例如，其可能先前已均衡或未均衡)。举例来说，在504处，读取操作可包含激活开关组件420-b(例如，由激活逻辑信号SW5)，其可使均衡电压源(例如，电压源410-f)与数字线210-a、第一输入节点451和输出节点453耦合。因此，在503处，与存储器单元105-b相关联的数字线210-a的电压(例如，VDL)可引入到均衡电压(例如，0V)，且与差分放大器450相关联的输出节点453的电压(例如，Vamp)可引入到所述均衡电压。
作为504的操作或503和504的操作的组合的结果，参考电容器465可存储与电压差(V4-V5)相关联的电荷。因此，在一些实例中，504的操作或503和504的操作的组合可以是支持对与差分放大器的输入耦合的电容器施加偏压或预充电或者在与差分放大器的输入耦合的存储器装置的电容器处产生参考电荷的操作的实例。在一些实例中，与不在读取的存储器单元105相关联的数字线210可经由504保持在第一电压(例如，“闲置”电压)(例如，可在504的操作之后保持在电压V2或V10、可在时序图500的整个读取操作中保持在电压V2或V10)。
在一些实例中，503的操作、504的操作或其组合可被称为产生或注入参考电荷，其出于说明性目的可被称为将参考电荷注入到数字线210-a中。因此，参考电荷可与存储在存储器单元105-b处或由存储器单元105-b转移的电荷进行比较。在一些实例中，用于参考电容器465和存储器单元105-b的平衡电压(例如，0V)可为以下两者：用于读取窗口产生的起始电压(例如，在507的操作之前在差分放大器450的第一输入节点451处)，以及等效于参考的电压(例如，在差分放大器450的第二输入节点452处、在409的操作之后在差分放大器的第一输入节点451处)。在其中存储器单元105-b提供恰好等于参考电荷的电荷的实例中，数字线210-a的电压可以不移动，使得稍后信号产生操作期间数字线210-a的电压可不取决于数字线电容(例如，本征电容240-a)。
在另一实例中，电路400的闲置状态可同差分放大器450的第一输入节点451与均衡电压源(例如，电压源410-f)耦合相关联。换句话说，在读取操作之前，开关组件420-b可能已经被激活(例如，其中逻辑信号SW5处于激活状态是读取操作的初始条件)。在此类实例中，可省略504的操作。
在505处，读取操作可包含使数字线210-a、差分放大器450的第一输入节点451或差分放大器450的输出节点453或其组合与均衡电压源隔离。举例来说，在505处，读取操作可包含解除激活开关组件420-b(例如，由解除激活逻辑信号SW5)，其可使数字线210-a、第一输入节点451和输出节点453从电压源410-f解耦。在505的操作之后，数字线210-a、第一输入节点451和输出节点453可保持在电压V5下。
在506处，读取操作可包含将差分放大器450的输出节点453与差分放大器450的第一输入节点451隔离。举例来说，在506处，读取操作可包含解除激活开关组件420-e(例如，通过解除激活逻辑信号SW8)，其可将输出节点453从第一输入节点451解耦。在一些实例中，506的操作可以被称作隔离或停用差分放大器450的直接反馈线。506的操作可以是经由反馈线将差分放大器的第一输入节点从差分放大器的输出节点解耦的实例。
在507处，读取操作可包含选择存储器单元105-b。举例来说，在507处，读取操作可包含激活存储器单元105-b的单元选择组件230(例如，由激活逻辑信号WL)。选择存储器单元105-b可致使存储器单元105-b的电容器220与数字线210-a和差分放大器450的第一输入节点451耦合。相应地，跨电容器施加的电压(例如，参考图3描述的Vcap)可初始等于(VDL-VPL)，可被称为“板高”读取操作的负Vcap。
作为507的操作的结果，电荷可在存储器单元105-c、数字线210-a和数字线210-a的任何本征电容(例如，本征电容240-a)以及参考电容器465之间共享。电路400的组件之间共享的电荷量可取决于存储于存储器单元105-b中的逻辑状态(例如，电荷、极化)。电荷可相应地在存储器单元105-b、参考电容器465和数字线210-a之间共享直至针对给定板线电压VPL(例如，V2)达到平衡数字线电压VDL。507的操作可以是使存储器单元与第一输入节点451耦合或更一般地说使存储器单元与存取线耦合的实例，所述存取线可指代数字线210-a、第一输入节点451或其组合(例如，当数字线210-a和第一输入节点451可电学上等效时)。
举例来说，当存储器单元105-b存储逻辑1时，存储器单元105-b的电容器可借助于正极化存储正电荷(例如，参考图3所描述的电荷状态305-a)。因此，当在507处选择存储逻辑1的存储器单元105-b时，相对少量的电荷可从存储器单元105-b流动到数字线210-a。流动到数字线210-a的相对少量的电荷可相应地导致数字线电压VDL,1相对少地升高。
或者，当存储器单元105-b存储逻辑0时，存储器单元105-b的电容器可借助于负极化存储负电荷(例如，参考图3所描述的电荷状态310-a)。因此，当在507处选择存储逻辑0的存储单元105-b时，相对大量的电荷可从存储器单元105-b流到数字线210-a。流动到数字线210-a的相对大量的电荷可相应地导致数字线电压VDL,0相对多地升高。
在508处，读取操作可包含修改到参考电容器465的偏压(例如，由可变电压源440-b作出)。举例来说，在508处，读取操作可包含使参考电容器465的第二节点467从预充电电压源410-e解耦，以及交替地使第二节点467与电压源410-d耦合(例如，通过解除激活逻辑信号SW2)。作为508的操作的结果，积分电容器的第二节点467可达到电压V3，其可以是接地电压(例如，0V)，且可进一步等于差分放大器的第二输入节点452的偏压。508的操作可以是支持对存储器装置的电容器施加偏压的操作的实例，其中电容器的第一节点与差分放大器的第一输入节点或存储器装置的存取线耦合。举例来说，503的操作可以是使此电容器的第二节点与用于使电容器465的节点467均衡的电压源耦合的实例。
作为508的操作的结果，参考电容器465的第二节点467的电压可下降，且数字线210-a的电压也可下降，因为电荷在数字线210-a和参考电容器465之间共享，或数字线210-a、参考电容器465和存储器单元105-b之间共享。举例来说，当存储器单元105-b存储了逻辑0时，数字线210-a的电压可下降到高于接地电压的电平VDL,0。或者，当存储器单元105-b存储了逻辑0时，数字线210-a的电压可下降到低于接地电压的电平VDL,1。在一些实例中，参考电容器465的电容、可变电压源440-b的电压(例如，V4)或两者可被配置成使得在508的操作之后当读取逻辑0时的数字线电压(例如，VDL,0，正电压)与在508的操作之后当读取差分放大器450的第二输入节点452的逻辑1相对电压(例如，0V)时的数字线电压(例如，VDL,1，负电压)相反。在某些情况下，参考电容器465的电容、可变电压源440-b的电压(例如，V4)或两者可被配置成使得差分放大器450的第二输入节点452的电压(例如，0V)大体为在508的操作之后当读取逻辑0时的数字线电压(例如，VDL,0)与在508的操作之后当读取逻辑1时的数字线电压(例如，VDL,1)的平均值。
在509处，读取操作可包含启用差分放大器450。举例来说，在509处，读取操作可包含激活开关组件420-c(例如，由激活逻辑信号SW6)，其可使高差分放大器供应电压(例如，电压源410-i)与差分放大器450耦合。另外或替代地，在一些实例中，在509处，读取操作可包含激活开关组件420-d(例如，由激活逻辑信号SW7)，其可使低差分放大器供应电压(例如，电压源410-j)与差分放大器450耦合。在一些实例中，开关组件420-c或开关组件420-d中的一个可在503的操作之前激活，或者可省略开关组件420-c或开关组件420-d，使得启用差分放大器可包含将在509处激活一个开关组件420。因此，根据各种实例，可在509处启用差分放大器450以用于在输出节点453处生成至少部分地基于第一输入节点451和第二输入节点452之间的差异的信号。
在其中存储器单元105-b存储逻辑0的实例中，509处第一输入节点451处的电压(例如，VDL,0)可大于第二输入节点的电压(例如，V7，其可等于0V)。响应于输入节点451和452处的电压差，差分放大器450可支持输出节点453处的负电流(例如，电荷流入输出节点453)。可通过电荷从积分电容器460的第二节点462流出，经过差分放大器450，并流入差分放大器低电压源410-j(例如，负电压源)来支持所述负电流。响应于积分电容器460的第二节点462处的电压下降，电荷可从数字线210-a流入积分电容器460的第一节点461中，且相应地，VDL也可下降。负电流可持续直至第一输入节点451处的电压与第二输入节点452处的电压相等(例如，当数字线电压VDL下降到0V时、当数字线电压VDL与差分放大器参考电压V7匹配时)。相应地，积分电容器460的第二节点462处的电压(例如，差分放大器450的输出电压、输出节点453的电压，Vamp,0)可下降到低于先前均衡的电压，到某一负电压。
在其中存储器单元105-b存储逻辑1的实例中，509处第一输入节点451处的电压(例如，VDL,1)可小于第二输入节点的电压(例如，V7，其可等于0V)。响应于输入节点451和452处的电压差，差分放大器450可支持输出节点453处的正电流(例如，电荷流出输出节点453)。可通过电荷从差分放大器450流出(例如，如差分放大器高电压源410-i(正电压源)所支持)并流入积分电容器460的第二节点462来支持正电流。响应于积分电容器460的第二节点462处的电压升高，电荷可从积分电容器460的第一节点461流动到数字线210-a中，且相应地VDL也可升高。正电流可持续直至第一输入节点451处的电压与第二输入节点452处的电压相等(例如，当数字线电压VDL升高到0V时、当数字线电压VDL与差分放大器参考电压V7匹配时)。相应地，积分电容器460的第二节点462处的电压(例如，差分放大器450的输出电压、输出节点453的电压，Vamp,1)可升高到高于先前均衡的电压，到某一负电压。
根据本文所公开的实例，在509处启用差分放大器450可提供相对于用于利用差分放大器实现信号产生的其它技术的特定优点。举例来说，差分放大器的特定架构可具有非理想增益特性，或不足够高以克服感测电路中的其它敏感性或可变性(例如，与漏极-源极电阻或晶体管沟道调制效应相关)的输出电阻。在其中输出电压不在平衡电压(例如，0V)附近居中的读取操作中，举例来说，非线性输出特性或以其它方式不足够高的输出电阻可导致读取容限的不利降低或对读取窗口预算的以其它方式不可预测的效应。通过在平衡电压附近操作(例如，其中输出节点453处的电压为正或负，或以其它方式在0V附近居中)，可减少或消除差分放大器的非理想增益或输出电阻的效应。换句话说，因为用于读取窗口产生的起始电压(例如，509的操作之前输出节点453的电压、第二输入节点452的电压)与自调式反馈电压相同，所以差分放大器输出电阻的效应可得以缓解。
此外，放大器组件280的所描述的实例(例如，放大器组件280-a)可利用具有相对于电压为非线性的电容的积分电容器460，这可在考虑可弱充电或强充电的存储器单元105时改进读取容限。举例来说，放大器组件280-a的增益或总放大因子可同509的操作之后的信号Vamp与509的操作之前的信号VDL的比率相关或相等。因为509的操作之前VDL的量值可与存储器单元105处电荷的强度相关，所以509的操作之后Vamp的量值也可与存储器单元105处电荷的强度相关(例如，根据放大器组件280-a的增益)。为了同时支持弱充电存储器单元105的相对高增益(例如，以改进读取容限)和强充电存储器单元105的相对低增益(例如，以避免饱和、避免Vamp的量值变得过高)，用于差分放大器方案的所描述的技术可实施具有低电压下相对低的电容和相对高电压下相对高的电容的积分电容器460。然而，在其它实例中，积分电容器460可配置有相对于电压为线性的电容，或具有某一其它电容特性。
在510处，读取操作可包含使放大器组件280-a与感测组件130-b耦合。举例来说，在510处，读取操作可包含激活开关组件420-h(例如，由激活逻辑信号SW11)，其可使差分放大器450的输出节点453与感测组件130-b的信号节点(例如，第一节点131-b)耦合。因此，作为510的操作的结果，感测组件130-b的第一节点131-b可达到至少部分地基于差分放大器450的输出节点453处生成的信号的信号电压。举例来说，电荷可在放大器组件280-a和感测组件130-b之间共享，使得第一节点131-b处的电压(例如，Vsig)达到差分放大器450的输出节点453处的电压(例如，Vamp)。由于差分放大器450的配置，相比于用于读取存储器单元的其它电路配置，存储器单元105-b和感测组件130-b之间的电荷共享可减少或大体上消除。
此外，在510处，读取操作还可包含激活开关组件420-l(例如，由激活逻辑信号SW16)，其可使差分放大器450的第一输入节点451与感测组件130-b的参考节点(例如，第二节点132-b)耦合。因此，作为510的操作的另一结果，感测组件130-b的第二节点132-b可达到至少部分地基于差分放大器450的第一输入节点451处的信号的信号电压。因为差分放大器450被配置成使第一输入节点451和第二输入节点452之间的电压均衡，且第二输入节点452可保持到电压V7(例如，0V)，所以感测组件130-b的第二节点132-b可相应地被驱动到相同电压V7(例如，0V)。
在511处，读取操作可包含使放大器组件280-a与感测组件130-b隔离。举例来说，在511处，读取操作可包含解除激活开关组件420-h(例如，由解除激活逻辑信号SW11)，其可使差分放大器450的输出节点453与感测组件130-b的第一节点131-b隔离。此外，在511处，读取操作可包含解除激活开关组件420-l(例如，由解除激活逻辑信号SW16)，其可使差分放大器450的第一输入节点451与感测组件130-b的第二节点132-b隔离。
在512处，读取操作可包含锁存检测存储器单元105-b所存储的逻辑状态的结果。举例来说，在512处，读取操作可包含激活开关组件420-j和420-k(例如，由激活逻辑信号SW14和SW15)，其可使感测组件电压源410-n与放大器481-a耦合且使感测组件电压源410-o与放大器481-b耦合。作为512的操作的结果，第一节点131-b和第二节点132-b可达到感测组件电压源410提供的电压中的一个，这取决于存储器单元105-b所存储的检测到的逻辑状态。
举例来说，当存储器单元105-b存储逻辑1时，Vsig,1可高于Vref。因此，当读取逻辑1时，Vsig,1可改变(例如，升高)以与相对较高放大器源极电压V13匹配，且Vref,1可改变(例如，升高)以与相对较低放大器源极电压V14匹配。当存储器单元105-b存储逻辑0时，Vsig,0可低于Vref。因此，当读取逻辑0时，Vref,0可改变以与相对较高放大器源极电压V13匹配，且Vsig,0可改变以与相对较低放大器源极电压V14匹配。512的操作可以是至少部分地基于生成的感测信号确定存储器单元所存储的逻辑状态的实例。
在513处，对应于检测到的逻辑状态的信令可经由I/O线290-a和290-b传送。举例来说，I/O组件140可读取I/O线290-a和290-b的电压电平，且传送检测到的逻辑状态(例如，到存储器控制器150、到存取相应存储器装置的主机装置)。
在根据本公开的读取操作的各种实例中，组件或逻辑信号可在后续存取操作之前(例如，在后续刷新操作之前、在后续读取操作之前、在后续写入操作之前)返回到闲置状态或转变到某一其它初始条件。在各种实例中转变到闲置状态或其它初始条件可被视为读取操作的一部分，或可被称为转变操作。
在其中差分放大器450在闲置状态或后续初始条件中停用或以其它方式断电的实例中，可在时序图500中示出的操作之后解除激活开关组件420-c、开关组件420-d或这两者(例如，通过解除激活逻辑信号SW6或SW7中的一个或两个)。
在其中在闲置状态或后续初始条件中差分放大器450的第一输入节点451与差分放大器450的输出节点453耦合的实例中，可在时序图500中示出的操作之后激活开关组件420-e(例如，通过激活逻辑信号SW8)。
在其中在闲置状态或后续初始条件中差分放大器450的第一输入节点451与均衡电压源(例如，电压源410-f)耦合的实例中，可在时序图500中示出的操作之后激活开关组件420-b(例如，由激活逻辑信号SW5)。
由时序图500示出的读取操作可以是“高电压闲置”操作的实例，其中，在时序图500的操作之前，阵列的存储器单元105保持在相对高电压下(例如，经由连接的数字线210和板线215)。举例来说，在时序图500的操作之前，存储器单元105可保持在高板线电压(例如，VPL＝V2)和高数字线电压(例如，VDL＝V10)下。可在时序图500中示出的读取操作之后返回到这些条件。换句话说，可在时序图500中示出的操作之后激活逻辑信号SW1和SW12。
在支持所描述的差分放大器方案的读取操作的其它实例中，存储器单元105可保持在相对低电压或接地电压下。举例来说，在时序图500的操作之前，存储器单元105可保持在低板线电压(例如，VPL＝V1，其可以是接地电压)和低数字线电压(例如，VDL＝V5或V12，其中的任一个可以是接地电压)下。
虽然说明为发生在不同时间的单独的操作，但某些操作可同时或以不同次序发生。在一些实例中，各种操作可有利地同时起始以减小用于感测存储器单元105-b的逻辑状态的时间量。举例来说，501的激活开关组件420-a、501的激活选择组件430-d、502的激活开关组件420-e、503的激活选择组件430-b或504的激活开关组件420-b中的任何两个或两个以上可以不同相对次序发生、在重叠的持续时间期间发生，或同时发生。另外或替代地，507的选择存储器单元105-b(例如，激活逻辑信号WL)、508的解除激活选择组件430-b或509的激活开关组件420-c和420-d中的任何两个或两个以上可以不同相对次序发生、在重叠的持续时间期间发生，或同时发生。
时序图500中示出的操作次序仅出于说明目的，且可根据本公开执行支持用于感测存储器单元的差分放大器方案的各种其它次序和组合的步骤。另外，时序图500的操作定时也仅出于说明的目的，且并不意图指示一个操作与另一操作之间的特定相对持续时间。根据本文所公开的实例，各种操作可在比各种用于感测存储器单元的差分放大器方案中示出的持续时间相对短或相对长的持续时间内发生。
时序图500的逻辑信号的转变说明从一个状态转变到另一状态，且大体上将停用或解除激活状态(例如，状态“0”)与启用或激活状态(例如，状态“1”)之间的转变反映为与特定编号的操作相关联。在各种实例中，状态可与逻辑信号的特定电压(例如，施加到作为开关操作的晶体管的栅极的逻辑输入电压)相关联，且从一个状态到另一状态的电压改变可能不是瞬时的。事实上，在一些实例中，与逻辑信号相关联的电压可随时间从一个逻辑状态到另一逻辑状态遵循斜变行为，或时间恒定(例如，对数或指数)行为。
在一些实例中，组件从一个状态到另一状态的转变可至少部分地基于相关联逻辑信号的特性，包含逻辑信号的电压电平或逻辑信号自身的转变特性。因此，时序图500中所展示的转变不一定指示瞬时转变。另外，可能在所编号操作之前的各个时间期间已达到与所编号操作处的转变相关联的逻辑信号的初始状态，同时仍支持所描述转变和相关联操作。虽然逻辑信号展示为逻辑状态之间的转变，但逻辑信号的电压可经选择以在特定工作点处(例如，在活跃区中或饱和区中)操作组件，和可与其它逻辑信号的电压相同或不同。
图6示出根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的差分放大器450-a的实例的示意图600。差分放大器450-a包含第一输入节点451-a、第二输入节点452-a和输出节点453-a。差分放大器450-a还包含：第一供应节点454-a，其可被配置成与低差分放大器电压源(例如，参考图4描述的电压源410-j)耦合；以及第二供应节点455-a，其可被配置成与高差分放大器电压源(例如，参考图4描述的电压源410-i)耦合。
差分放大器450-a可包含支持差分放大器的所描述功能的各种晶体管。举例来说，差分放大器450-a可包含p型晶体管610(例如，p型晶体管610-a、610-b和610-c)，以及n型晶体管620(例如，n型晶体管620-a、620-b、620-c、620-d和620-e)。在一些实例中，差分放大器450-a可被配置成跨导差分放大器。举例来说，差分放大器450-a可支持与第一输入节点451-a处的电压和第二输入节点处的电压之间的差成比例的输出节点453-a处的电流。在一些实例中，差分放大器450-a的配置可提供有利的输出特性，例如相对高输出电阻。在一些实例中，可通过第二输入节点452-a与p型晶体管610-c以及n型晶体管620-a、620-b和620-c的栅极节点耦合或连接的特定配置来支持此类功能性。
图7是电荷曲线700以及实例积分电容器460-a和460-b的实例，其示出根据本文所公开的实例可支持用于感测存储器单元的差分放大器方案的非线性电容。举例来说，电荷曲线700示出电荷-电压关系710，其可说明针对给定电压V的累积电荷Q。在一些实例中，电荷-电压关系710可说明参考图4描述的积分电容器460，其具有相对于电压为非线性的电容。
为了支持非线性电容，电荷-电压关系710的斜率可针对不同所施加电压而不同。举例来说，在电压的相对小量值(例如，接近零伏)下，电荷-电压关系710的斜率可相对浅，从而说明相对低的电容。在电压的相对较大量值(例如，相对远离零伏，相对高或低电压值或量值)下，电荷-电压关系710的斜率可相对陡，从而说明相对高的电容。在一些实例中，接近积分电容器460的平衡点(例如0V)的电容可被配置成在给定设计中尽可能低(例如，考虑噪声滤波、信号产生速度、信号调节)，其可包含在平衡点附近等于零或接近等于零的电容。
可利用各种电路布置来支持由电荷-电压关系710说明的行为。积分电容器460-a示出第一实例，其用于将电容器710-a(例如，线性电容器、线性电容性元件)与晶体管720-a和晶体管720-b组合以提供相对于电压为非线性的电容。在一些实例中，积分电容器460-a可被称为非线性电容器。积分电容器460-b示出第二实例，其用于将电容器710-b(例如，线性电容器、线性电容性元件)与晶体管720-c和晶体管720-d组合以提供相对于电压为非线性的电容。在一些实例中，积分电容器460-a可被称为二极管箝位器。
图8展示根据本文所公开的实例支持用于感测存储器单元的差分放大器方案的存储器装置805的框图800。存储器装置805可以是参考图1到7描述的存储器装置的方面的实例。存储器装置805可包含参考电容器810、单元耦合组件815、差分放大器820、感测组件825、存储器单元830、反馈连接组件835、接地电压源840、第一感测耦合组件845、第二感测耦合组件850、写入操作组件855、旁路选择组件860、反馈电容器865和单元偏压组件870。这些模块中的每一个可彼此直接或间接通信(例如，经由一或多个总线)。
参考电容器810可与存储器装置的存取线耦合，且可以被配置成用于根据本文中所描述的存取操作施加各种偏压。在一些实例中，参考电容器810可以与参考图4描述的参考电容器465类似的方式配置。
在一些实例中，参考电容器810可被配置成在第一电容器和存取线之间共享电荷。
单元耦合组件815可以可操作以使存储器单元与存取线耦合。在一些实例中，单元耦合组件815可以与参考图2或4描述的单元选择组件230类似的方式配置。
差分放大器820可以可操作以基于对第一电容器施加偏压以及使存储器单元与存取线耦合而在差分放大器的输出节点处生成感测信号，其中存取线与差分放大器的输入节点耦合，且输出节点经由第二电容器与差分放大器的输入节点耦合。在一些实例中，差分放大器820可以与参考图4描述的差分放大器450类似的方式配置。
在某些情况下，差分放大器820可被配置成使得差分放大器的输出节点处的电流与差分放大器的输入节点处的电压和差分放大器的第二输入节点处的电压之间的差成比例。
感测组件825可以可操作以基于生成感测信号确定存储器单元所存储的逻辑状态。在一些实例中，感测组件825可以与参考图1、2或4描述的感测组件130类似的方式配置。
在一些实例中，感测组件825可以可操作以锁存感测组件的第一节点处的信号和感测组件的第二节点处的信号之间的差。
在一些实例中，感测组件825可以可操作以在使差分放大器的输入节点与感测组件的第二节点耦合之后锁存感测组件的第一节点处的信号和感测组件的第二节点处的信号之间的差。
存储器单元830可以被配置成用于在存储器单元和存取线之间共享电荷，且生成感测信号可基于在第一电容器和存取线之间共享电荷以及在存储器单元和存取线之间共享电荷。
反馈连接组件835可以可操作以在对第一电容器施加偏压之前以及在使存储器单元与存取线耦合之前使差分放大器的输出节点与差分放大器的输入节点连接。在一些实例中，反馈连接组件835可以与参考图4描述的开关组件420-e类似的方式配置。
在一些实例中，反馈连接组件835可以可操作以在用接地电压对存取线施加偏压之后以及在对第一电容器施加偏压之前和在使存储器单元与存取线耦合之前，使差分放大器的输出节点与差分放大器的输入节点断开连接。
接地电压源840可以可操作以在差分放大器的输出节点与差分放大器的输入节点连接的同时用接地电压对存取线施加偏压。
在一些实例中，接地电压源840可以可操作以在生成感测信号期间用接地电压对差分放大器的第二输入节点施加偏压。在一些实例中，接地电压源840可以与参考图4描述的电压源410-f类似的方式配置。
第一感测耦合组件845可以可操作以使差分放大器的输出节点与感测组件的第一节点耦合。在一些实例中，第一感测耦合组件845可以与参考图4描述的开关组件420-h类似的方式配置。
在一些实例中，使差分放大器的输出节点与感测组件的第一节点耦合包含使输出节点与感测组件的第一部分耦合，感测组件的所述第一部分与第一电压隔离特性相关联。
第二感测耦合组件850可以可操作以使差分放大器的输入节点与感测组件的第二节点耦合。在一些实例中，第二感测耦合组件850可以与参考图4描述的开关组件420-l类似的方式配置。
写入操作组件855可以可操作以对存储器单元执行写入操作，其中所述写入操作包含经由绕过差分放大器的存取线使存储器单元与感测组件耦合。
旁路选择组件860可以可操作以经由绕过差分放大器的存取线使存储器单元与感测组件耦合，其可包含使存储器单元与感测组件的第二部分耦合，感测组件的所述第二部分与高于第一电压隔离特性的第二电压隔离特性相关联。在一些实例中，旁路选择组件860可以与参考图4描述的选择组件430-d类似的方式配置。
在某些情况下，反馈电容器865可具有相对于电压为非线性的电容。在一些实例中，反馈电容器865可以与参考图4描述的积分电容器460类似的方式配置。
单元偏压组件870可以可操作以在存储器单元与存取线耦合的同时对存储器单元施加偏压。
图9展示流程图，其示出根据本公开的方面支持用于感测存储器单元的差分放大器方案的一或多种方法900。方法900的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法900的操作可由如参考图8所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件，以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
在905处，存储器装置可对与存储器装置的存取线耦合的第一电容器施加偏压。可根据本文中所描述的方法来执行905的操作。在一些实例中，905的操作的方面可由参考图8所描述的参考电容器执行。
在910处，存储器装置可使存储器单元与存取线耦合。可根据本文所描述的方法来执行910的操作。在一些实例中，可由参考图8所描述的单元耦合组件来执行910的操作的方面。
在915处，存储器装置可基于对第一电容器施加偏压以及使存储器单元与存取线耦合而在差分放大器的输出节点处生成感测信号，其中存取线与差分放大器的输入节点耦合，且输出节点经由第二电容器与差分放大器的输入节点耦合。915的操作可根据本文中所描述的方法来执行。在一些实例中，可由参考图8所描述的差分放大器来执行915的操作的方面。
在920处，存储器装置可基于生成感测信号确定存储器单元所存储的逻辑状态。可根据本文所描述的方法来执行920的操作。在一些实例中，可由参考图8所描述的感测组件来执行920的操作的方面。
在一些实例中，如本文所描述的设备可执行一或多种方法，例如方法900。所述设备可包含特征、电路系统、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)，以用于：对与存储器装置的存取线耦合的第一电容器施加偏压；使存储器单元与存取线耦合；基于对第一电容器施加偏压以及使存储器单元与存取线耦合，在差分放大器的输出节点处生成感测信号，其中存取线与差分放大器的输入节点耦合，且输出节点经由第二电容器与差分放大器的输入节点耦合；基于生成感测信号确定存储器单元所存储的逻辑状态。
本文中所描述的方法900和设备的一些实例可进一步包含操作、特征、电路系统、构件或指令，以用于：在第一电容器和存取线之间共享电荷；以及在存储器单元和存取线之间共享电荷，且生成感测信号可基于在第一电容器和存取线之间共享电荷以及在存储器单元和存取线之间共享电荷。
本文中所描述的方法900和设备的一些实例可进一步包含操作、特征、电路系统、构件或指令，以用于：在对第一电容器施加偏压之前以及在使存储器单元与存取线耦合之前，使差分放大器的输出节点与差分放大器的输入节点连接；在差分放大器的输出节点可与差分放大器的输入节点连接的同时用接地电压对存取线施加偏压；以及在用接地电压对存取线施加偏压之后及在对第一电容器施加偏压之前及在使存储器单元与存取线耦合之前使差分放大器的输出节点与差分放大器的输入节点断开连接。
在本文中所描述的方法900和设备的一些实例中，确定逻辑状态可包含操作、特征、电路系统、构件或指令，以用于：使差分放大器的输出节点与感测组件的第一节点耦合；以及在感测组件处锁存感测组件的第一节点处的信号和感测组件的第二节点处的信号之间的差。
在本文中所描述的方法900和设备的一些实例中，确定逻辑状态可包含操作、特征、电路系统、构件或指令，以用于：使差分放大器的输入节点与感测组件的第二节点耦合；以及在使差分放大器的输入节点与感测组件的第二节点耦合之后锁存感测组件的第一节点处的信号和感测组件的第二节点处的信号之间的差。
本文中所描述的方法900和设备的一些实例可进一步包含操作、特征、电路系统、构件或指令以用于对存储器单元执行写入操作，且所述写入操作可包含经由绕过差分放大器的存取线使存储器单元与感测组件耦合。
在本文中所描述的方法900和设备的一些实例中，使差分放大器的输出节点与感测组件的第一节点耦合可包含操作、特征、电路系统、构件或指令以用于使输出节点与感测组件的第一部分耦合，感测组件的所述第一部分与第一电压隔离特性相关联，且经由绕过差分放大器的存取线使存储器单元与感测组件耦合可包含操作、特征、电路系统、构件或指令以用于使存储器单元与感测组件的第二部分耦合，感测组件的所述第二部分与可高于第一电压隔离特性的第二电压隔离特性相关联。
本文中所描述的方法900和设备的一些实例可进一步包含操作、特征、电路系统、构件或指令以用于在生成感测信号期间用接地电压对差分放大器的第二输入节点施加偏压。
在本文中所描述的方法900和设备的一些实例中，第二电容器可具有相对于电压为非线性的电容。
在本文中所描述的方法900和设备的一些实例中，差分放大器的输出节点处的电流可与差分放大器的输入节点处的电压和差分放大器的第二输入节点处的电压之间的差成比例。
本文中所描述的方法900和设备的一些实例可进一步包含操作、特征、电路系统、构件或指令以用于在存储器单元与存取线耦合的同时对存储器单元施加偏压。
应注意，本文所描述的方法是可能的实施方案，且操作和步骤可重新布置或以其它方式修改，且其它实施方案是可能的。此外，可以组合方法中的两种或两种以上方法的各部分。
描述一种设备。所述设备可包含存储器单元，以及差分放大器，所述差分放大器具有被配置成经由存取线与存储器单元耦合的输入节点，且具有经由第一电容器与输入节点耦合的输出节点。所述设备还可包含：第二电容器，其具有与输入节点耦合的第一节点和被配置成与电压源耦合的第二节点；以及感测组件，其被配置成基于在存储器单元和存取线之间以及在第二电容器和存取线之间共享电荷且基于使输出节点与输入节点耦合来确定存储器单元所存储的逻辑状态。
所述设备的一些实例可包含开关组件以选择性地使输出节点与输入节点耦合(例如，经由直接反馈线)。
所述设备的一些实例可包含第二开关组件以选择性地经由绕过差分放大器的存取线使感测组件与存储器单元耦合。
在一些实例中，可针对输出节点处的电流配置差分放大器(例如，配置为跨导差分放大器)，所述电流可与输入节点处的电压和第二输入节点处的电压之间的差成比例。
在一些实例中，当输入节点处的电压高于第二输入节点的电压时，可配置差分放大器以使电流流入输出节点。
在一些实例中，第二电容器可具有相对于电压为非线性的电容。
所述设备的一些实例可包含被配置成与差分放大器的第二输入节点耦合的接地电压源。
描述另一种设备。所述设备可包含：存储器单元；差分放大器，其具有第一输入节点、第二输入节点和经由第一电容器与第一输入节点耦合的输出节点；以及第二电容器，其与第一输入节点耦合。所述设备还可包含控制器，其被配置成致使所述设备：对第一电容器施加偏压，使存储器单元与第一输入节点耦合，且至少部分地基于对第一电容器施加偏压和使存储器单元与第一输入节点耦合而在输出节点处生成感测信号。所述设备还可包含被配置成基于感测信号确定存储器单元所存储的逻辑状态的感测组件。
所述设备的一些实例可包含开关组件，其被配置成在对第一电容器施加偏压且使存储器单元与第一输入节点耦合之前使输出节点与第一输入节点连接，在所述连接之后以及在对第一电容器施加偏压且使存储器单元与存取线耦合之前使输出节点与第一输入节点断开连接。
所述设备的一些实例可包含第二电压源，其被配置成在输出节点与第一输入节点连接的同时用接地电压对存取线施加偏压。
在一些实例中，为了确定逻辑状态，感测组件可被配置成锁存与输出节点选择性地耦合的感测组件的第一节点处的信号和感测组件的第二节点处的信号之间的差。
在一些实例中，为了确定逻辑状态，感测组件可被配置成使感测组件的第二节点与第一输入节点耦合，且在使感测组件的第二节点与第一输入节点耦合之后锁存感测组件的第一节点处的信号和感测组件的第二节点处的信号之间的差。
一些实例可进一步包含对存储器单元执行写入操作，其中所述写入操作包含经由绕过差分放大器的存取线使存储器单元与感测组件耦合。
在一些实例中，感测组件可包含：第一部分，其被配置成与差分放大器耦合且与第一电压隔离特性相关联；以及第二部分，其被配置成经由绕过差分放大器的存取线与存储器单元耦合且与可高于第一电压隔离特性的第二电压隔离特性相关联。
所述设备的一些实例可包含第三电压源，其被配置成在生成感测信号期间用接地电压对差分放大器的第二输入节点施加偏压。
在一些实例中，第二电容器可具有相对于电压为非线性的电容。
在一些实例中，差分放大器可被配置成支持输出节点处的电流(例如，被配置为跨导差分放大器)，所述电流与第一输入节点处的电压和第二输入节点处的电压之间的差成比例。
所述设备的一些实例可包含电压源，其被配置成在存储器单元与第一输入节点耦合的同时对存储器单元施加偏压。
所述设备的一些实例可包含使存储器单元与差分放大器耦合的存取线，且所述感测信号可基于第二电容器和存取线之间的第一电荷共享以及存储器单元和存取线之间的第二电荷共享。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子连通”、“导电接触”、“连接”及“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可以包含例如开关、晶体管或其它组件等中间组件。在一些实例中，可以例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能够经由导电路径在组件之间传送，在闭路关系中，信号可经由导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，所述组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器使两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
如本文中所使用，术语“电极”可指电导体，且在一些实例中，可用作到存储器阵列的存储器单元或其它组件的电接触件。电极可包含迹线、电线、导电线、导电层等，其提供存储器阵列的元件或组件之间的导电路径。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端子可经由例如金属等导电材料连接到其它电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的半导体区，例如简并半导体区。源极及漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，多数载流子为电子)，则FET可称为n型FET。如果沟道是p型(即，多数载流子为空穴)，则FET可被称作p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，通过依照虚线和第二标记来遵循参考标记可以区分相同类型的各种组件，这些虚线和第二标记在类似组件当中予以区分。如果在说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
可使用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本公开描述的各种说明性块和模块。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器结合DSP核心，或任何其它这类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读介质上或经由计算机可读介质发射。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任一个的组合执行的软件实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C，或者AB或AC或BC，或者ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
提供本文中的描述以使得所属领域的技术人员能够制造或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变型。因此，本公开不限于本文描述的实例和设计，而是应被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：
对与存储器装置的存取线耦合的第一电容器施加偏压；
使存储器单元与所述存取线耦合；
至少部分地基于对所述第一电容器施加偏压和使所述存储器单元与所述存取线耦合，在差分放大器的输出节点处生成感测信号，其中所述存取线与所述差分放大器的输入节点耦合，且所述输出节点经由第二电容器与所述差分放大器的所述输入节点耦合；以及
至少部分地基于生成所述感测信号确定所述存储器单元所存储的逻辑状态。
2.根据权利要求1所述的方法，其进一步包括：
在所述第一电容器和所述存取线之间共享电荷；以及
在所述存储器单元和所述存取线之间共享电荷，其中生成所述感测信号至少部分地基于在所述第一电容器和所述存取线之间共享电荷以及在所述存储器单元和所述存取线之间共享电荷。
3.根据权利要求1所述的方法，其进一步包括：
在对所述第一电容器施加偏压之前以及在使所述存储器单元与所述存取线耦合之前，使所述差分放大器的所述输出节点与所述差分放大器的所述输入节点连接；在所述差分放大器的所述输出节点与所述差分放大器的所述输入节点连接的同时，用接地电压对所述存取线施加偏压；以及
在用所述接地电压对所述存取线施加偏压之后及在对所述第一电容器施加偏压之前及在使所述存储器单元与所述存取线耦合之前，使所述差分放大器的所述输出节点与所述差分放大器的所述输入节点断开连接。
4.根据权利要求1所述的方法，其中确定所述逻辑状态包括：
使所述差分放大器的所述输出节点与感测组件的第一节点耦合；以及
在所述感测组件处锁存所述第一节点处的信号和所述感测组件的第二节点处的信号之间的差。
5.根据权利要求4所述的方法，其中确定所述逻辑状态包括：
使所述差分放大器的所述输入节点与所述感测组件的所述第二节点耦合；以及
在使所述差分放大器的所述输入节点与所述感测组件的所述第二节点耦合之后，锁存所述感测组件的所述第一节点处的所述信号和所述感测组件的所述第二节点处的所述信号之间的所述差。
6.根据权利要求4所述的方法，其进一步包括：
对所述存储器单元执行写入操作，其中所述写入操作包括经由绕过所述差分放大器的存取线使所述存储器单元与所述感测组件耦合。
7.根据权利要求1所述的方法，其进一步包括：
在所述生成所述感测信号期间用接地电压对所述差分放大器的第二输入节点施加偏压。
8.根据权利要求1所述的方法，其中所述第二电容器具有相对于电压为非线性的电容。
9.根据权利要求1所述的方法，其中所述差分放大器的所述输出节点处的电流与所述差分放大器的所述输入节点处的电压和所述差分放大器的第二输入节点处的电压之间的差成比例。
10.一种设备，其包括：
存储器单元；
差分放大器，其具有被配置成经由存取线与所述存储器单元耦合的输入节点，且具有经由第一电容器与所述输入节点耦合的输出节点；
第二电容器，其具有与所述输入节点耦合的第一节点和被配置成与电压源耦合的第二节点；以及
感测组件，其被配置成至少部分地基于在所述存储器单元和所述存取线之间以及在所述第二电容器和所述存取线之间共享电荷且至少部分地基于所述输出节点与所述输入节点的所述耦合而确定所述存储器单元所存储的逻辑状态。
11.根据权利要求10所述的设备，其进一步包括：
开关组件，其经由直接反馈线选择性地使所述输出节点与所述输入节点耦合。
12.根据权利要求10所述的设备，其进一步包括：
第二开关组件，其经由绕过所述差分放大器的存取线选择性地使所述感测组件与所述存储器单元耦合。
13.根据权利要求10所述的设备，其中所述差分放大器是针对所述输出节点处的电流配置，所述电流与所述输入节点处的电压和第二输入节点处的电压之间的差成比例。
14.根据权利要求10所述的设备，其中所述第二电容器具有相对于电压为非线性的电容。
15.根据权利要求10所述的设备，其进一步包括：
接地电压源，其被配置成与所述差分放大器的第二输入节点耦合。
16.一种设备，其包括：
存储器单元；
差分放大器，其具有第一输入节点、第二输入节点和经由第一电容器与所述第一输入节点耦合的输出节点；
第二电容器，其与所述第一输入节点耦合；
控制器，其被配置成致使所述设备：
对所述第一电容器施加偏压；
使所述存储器单元与所述第一输入节点耦合；以及
至少部分地基于对所述第一电容器施加偏压且使所述存储器单元与所述第一输入节点耦合，在所述输出节点处生成感测信号；以及
感测组件，其被配置成至少部分地基于所述感测信号确定所述存储器单元所存储的逻辑状态。
17.根据权利要求16所述的设备，其进一步包括：
开关组件，其被配置成：
在对所述第一电容器施加偏压且使所述存储器单元与所述第一输入节点耦合之前，使所述输出节点与所述第一输入节点连接；以及
在所述连接之后以及在对所述第一电容器施加偏压且使所述存储器单元与存取线耦合之前，使所述输出节点与所述第一输入节点断开连接。
18.根据权利要求17所述的设备，其进一步包括：
第二电压源，其被配置成在所述输出节点与所述第一输入节点连接的同时用接地电压对所述存取线施加偏压。
19.根据权利要求16所述的设备，其中，为了确定所述逻辑状态，所述感测组件被配置成：
锁存选择性地与所述输出节点耦合的所述感测组件的第一节点处的信号和所述感测组件的第二节点处的信号之间的差。
20.根据权利要求19所述的设备，其中，为了确定所述逻辑状态，所述感测组件被配置成：
使所述感测组件的所述第二节点与所述第一输入节点耦合；以及
在使所述感测组件的所述第二节点与所述第一输入节点耦合之后，锁存所述感测组件的所述第一节点处的所述信号和所述感测组件的所述第二节点处的所述信号之间的所述差。
21.根据权利要求19所述的设备，其中所述控制器配置成：
对所述存储器单元执行写入操作，其中所述写入操作包括经由绕过所述差分放大器的存取线使所述存储器单元与所述感测组件耦合。
22.根据权利要求16所述的设备，其中所述感测组件包括：
第一部分，其被配置成与所述差分放大器耦合且与第一电压隔离特性相关联；以及
第二部分，其被配置成经由绕过所述差分放大器的存取线与所述存储器单元耦合，且与高于所述第一电压隔离特性的第二电压隔离特性相关联。
23.根据权利要求16所述的设备，其进一步包括：
第三电压源，其被配置成在所述生成所述感测信号期间用接地电压对所述差分放大器的所述第二输入节点施加偏压。
24.根据权利要求16所述的设备，其中所述第二电容器具有相对于电压为非线性的电容。
25.根据权利要求16所述的设备，其中所述差分放大器被配置成支持所述输出节点处的电流，所述电流与所述第一输入节点处的电压和所述第二输入节点处的电压之间的差成比例。
CN202011305575.6A 2019-12-03 2020-11-19 用于感测存储器单元的差分放大器方案 Active CN112908367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/702,422 US11211101B2 (en) 2019-12-03 2019-12-03 Differential amplifier schemes for sensing memory cells
US16/702,422 2019-12-03

Publications (2)

Publication Number Publication Date
CN112908367A true CN112908367A (zh) 2021-06-04
CN112908367B CN112908367B (zh) 2024-06-07

Family

ID=76091867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011305575.6A Active CN112908367B (zh) 2019-12-03 2020-11-19 用于感测存储器单元的差分放大器方案

Country Status (2)

Country Link
US (2) US11211101B2 (zh)
CN (1) CN112908367B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211101B2 (en) * 2019-12-03 2021-12-28 Micron Technology, Inc. Differential amplifier schemes for sensing memory cells
US11152049B1 (en) * 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device
US11705177B2 (en) * 2021-03-12 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices and methods of manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120300566A1 (en) * 2011-05-23 2012-11-29 Infineon Technologies Ag Current sense amplifier with replica bias scheme
US20150302914A1 (en) * 2012-11-22 2015-10-22 Ps4 Luxco S.A.R.L. Semiconductor device
US20160064095A1 (en) * 2014-09-03 2016-03-03 Renesas Electronics Corporation Semiconductor device
US20170162275A1 (en) * 2015-12-02 2017-06-08 Nxp Usa, Inc. Compensation circuit for compensating for an input charge in a sample and hold circuit
CN109407816A (zh) * 2017-08-14 2019-03-01 美光科技公司 电子存储器设备及用于存取存储器单元的方法
US20190295641A1 (en) * 2018-03-20 2019-09-26 Stmicroelectronics S.R.L. Non-volatile memory device with switchable reading mode and related reading method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135730B2 (en) * 2004-01-20 2006-11-14 Broadcom Corporation Bias-independent capacitor based on superposition of nonlinear capacitors for analog/RF circuit applications
US7221605B2 (en) * 2004-08-31 2007-05-22 Micron Technology, Inc. Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets
JP6733381B2 (ja) * 2016-07-15 2020-07-29 セイコーエプソン株式会社 物理量検出回路、物理量検出装置、電子機器及び移動体
US20200105336A1 (en) * 2018-09-28 2020-04-02 Omnivision Technologies, Inc. Fast access dram with 2 cell-per-bit, common word line, architecture
US11211101B2 (en) * 2019-12-03 2021-12-28 Micron Technology, Inc. Differential amplifier schemes for sensing memory cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120300566A1 (en) * 2011-05-23 2012-11-29 Infineon Technologies Ag Current sense amplifier with replica bias scheme
US20150302914A1 (en) * 2012-11-22 2015-10-22 Ps4 Luxco S.A.R.L. Semiconductor device
US20160064095A1 (en) * 2014-09-03 2016-03-03 Renesas Electronics Corporation Semiconductor device
US20170162275A1 (en) * 2015-12-02 2017-06-08 Nxp Usa, Inc. Compensation circuit for compensating for an input charge in a sample and hold circuit
CN109407816A (zh) * 2017-08-14 2019-03-01 美光科技公司 电子存储器设备及用于存取存储器单元的方法
US20190295641A1 (en) * 2018-03-20 2019-09-26 Stmicroelectronics S.R.L. Non-volatile memory device with switchable reading mode and related reading method

Also Published As

Publication number Publication date
US11735234B2 (en) 2023-08-22
CN112908367B (zh) 2024-06-07
US11211101B2 (en) 2021-12-28
US20210166736A1 (en) 2021-06-03
US20220189514A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
CN111684526B (zh) 具有耦合电容的自我参考感测方案
KR102170106B1 (ko) 강유전성 메모리 셀 감지
KR102627708B1 (ko) 분할 커패시터를 갖는 감지 증폭기
CN112908367B (zh) 用于感测存储器单元的差分放大器方案
KR102384721B1 (ko) 멀티-스테이지 메모리 감지
CN109407816B (zh) 电子存储器设备及用于存取存储器单元的方法
US10957383B2 (en) Memory cell sensing based on precharging an access line using a sense amplifier
CN111801738B (zh) 用于感测存储器单元的差分放大器方案
CN109273038B (zh) 电子存储器设备和用于存取存储器单元的方法
KR20200136491A (ko) 메모리 셀 감지
US11545206B2 (en) Differential amplifier sensing schemes for non-switching state compensation in a memory device
TWI773181B (zh) 讀取操作期間之記憶體單元偏壓技術
CN112927739B (zh) 用于存储器装置的非切换状态补偿的差分放大器感测方案
CN113838513B (zh) 用于存储器装置的差分感测
CN112740329B (zh) 具有分离式电容器的感测放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant