CN112904202A - 一种保持工作在亚阈值区的动态自适应soc系统及调节方法 - Google Patents

Abstract

本发明涉及一种保持工作在亚阈值区的动态自适应SOC系统及调节方法，它包括亚阈值电源电压产生电路、工作状态检测电路、数字SOC电路和时钟模块；所述时钟模块输出同一个时钟或者频率到所述工作状态检测电路和数字SOC电路中，工作状态检测电路实时比较反馈的时钟或者频率动态自适应调节输出到所述亚阈值电源电压产生电路的基准电路，进而调节输入到数字SOC电路的电压，使其工作在亚阈值区。本发明实现了动态自适应调整，提高了生产良率，同时克服了不可预知的工作环境导致的失效。

Description

一种保持工作在亚阈值区的动态自适应SOC系统及调节方法

技术领域

本发明涉及集成电路SOC技术领域，尤其涉及一种保持工作在亚阈值区的动态自适应SOC系统及调节方法。

背景技术

IOT的兴起对超低功耗SOC(系统级芯片)的需求越来越强烈。实现超低功耗常用的一种方式是通过使SOC工作在亚阈值区域来实现，为了让系统工作在亚阈值区，只需要将系统的电源电压降低到亚阈值附近。由于系统工作在亚阈值区，电路的可靠性大幅降低，通常需要大量的实验来尝试合适的电源电压，但由于芯片制造过程中工艺参数按某种统计分布而非完全确定以及工作环境不可预知，这种实验得出的电源电压并不能很好的保证芯片的良率以及在不同的工作环境下都可靠的运行。

如图1所示，在现有的技术方案中，亚阈值电源电压产生电路通常是线性稳压器，通过调节参考电压或者线性稳压器的输出来产生数字SOC电路的工作电压，这种方式下亚阈值电源产生电路的输出时一个固定的电压，由于集成电路工艺参数总是按照某种统计分布而非完全确定的，所以，固定的数字SOC工作电压不能兼顾工艺参数变化以及工作环境的所有情况，采用固定电压会使得那些处于边缘参数或者极端工作环境的数字SOC电路不能工作在最佳状态，从而影响数字SOC电路的性能参数甚至导致数字SOC电路不能工作。

发明内容

本发明的目的在于克服现有技术的缺点，提供一种保持工作在亚阈值区的动态自适应SOC系统及调节方法，解决了现有数字SOC电路不能工作在最佳状态以及，从而影响数字SOC电路的性能参数甚至导致数字SOC电路不能工作的问题。

本发明的目的通过以下技术方案来实现：一种保持工作在亚阈值区的动态自适应SOC系统，它包括亚阈值电源电压产生电路、工作状态检测电路、数字SOC电路和时钟模块；所述时钟模块输出同一个时钟或者频率到所述工作状态检测电路和数字SOC电路中，工作状态检测电路实时比较反馈的时钟或者频率动态自适应调节输出到所述亚阈值电源电压产生电路的基准电路，进而调节输入到数字SOC电路的电压，使其工作在亚阈值区。

所述亚阈值电源电压产生电路包括一线性稳压器；所述线性稳压器的输出端连接一mos管的栅极，mos管的漏极串联两个电阻后接地，mos管的源极连接VDD电压端；两个电阻的连接端输出一个正向反馈到所述线性稳压器的正向输入端；所述mos管的漏极输出VDIG电压到所述数字SOC电路；根据输入的不同基准电压实现不同VDIG电压的输出。

所述工作状态检测电路包括一频率比较器；所述时钟模块与所述频率比较器的正向输入端连接；在所述频率比较器的负向输入端连接有一环形振荡器，频率比较器的输出端输出一基准电压到所述线性稳压器的负向输入端；所述振荡器与所述mos管的漏极连接；通过比较环形振荡器的频率变化控制调节输出的基准电压的高低。

所述环形振荡器包括由多级反相器串联组成，串联后两端的反相器连接到所述频率比较器的负向输入端；每级反相器均包括两个串联的mos管，两个串联mos管的一端接地，另一端与所述亚阈值电源电压产生电路中mos管的漏极连接。

所述环形振荡器包括由三级反相器串联组成；通过调节mos管的长度和沟道宽度将三个反相器中的两个串联mos管分别配置为工艺分布的最差值、工艺分布的中心值和工艺分布的最优值，以得到环形振荡器的频率变化。

所述工作状态检测电路为一延迟锁相环，所述延迟锁相环包括鉴频器、低通滤波器和压控延迟单元电路；所述时钟模块的输出端分别与所述鉴频器和所述压控延迟单元电路连接；所述鉴频器的输出端与所述低通滤波器连接；所述压控延迟单元电路的输出端与所述鉴频器连接；所述低通滤波器输出电压到所述压控延迟单元电路和所述线性稳压器的负向输入端；通过比较压控延迟单元电路输入输出时钟边沿对齐，控制调节输出的基准电压的高低。

所述压控延迟单元电路包括多个延迟单元串联组成，所述低通滤波器输出电压到每个延迟单元，所述时钟模块与第一个延迟单元的输入端连接，最后一个延迟单元的输出端与所述鉴频器连接；每个延迟单元由至少两个反相器串联组成，每个反相器内包括两个串联的mos管。

一种基于保持工作在亚阈值区的动态自适应SOC系统的调节方法，所述调节方法包括：

时钟模块输出同一个时钟或者频率到工作状态检测电路和数字SOC电路中；

工作状态检测电路实时比较反馈的时钟或者频率，并根据比较结果动态自适应调节输出到亚阈值电源电压产生电路的基准电路；

亚阈值电源电压产生电路根据输入的基准电压调节输入到数字SOC电路的电压，使其工作在亚阈值区。

工作状态检测电路实时比较反馈的频率，并根据比较结果动态自适应调节输出到亚阈值电源电压产生电路的基准电路包括：

时钟模块输出同一个频率到工作状态检测电路中的频率比较器的正向输入端和数字SOC电路；

工作状态电路中的频率比较器实时采集环形振荡器的频率变化，频率比较器实时对正向输入端和负向输入端的频率进行比较；

当负向输入端的频率低于正向输入端频率时，频率比较器升高输出的基准电压值，直到负向输入端频率与正向输入端频率一致为止；

当负向输入端的频率高于正向输入端频率时，频率比较器降低输出的基准电压值，直到负向输入端频率与正向输入端频率一致为止。

工作状态检测电路实时比较反馈的时钟，并根据比较结果动态自适应调节输出到亚阈值电源电压产生电路的基准电路包括：

时钟模块输出同一个时钟到工作状态检测电路中的压控延时单元、数字SOC电路和鉴频器；

延迟锁相环比较压控延时单元的输出时钟与输入时钟边沿的延迟情况；

当输出时钟的上升沿比输入时钟的上升沿快时，则延迟锁相环降低输出的基准电压，直到输出时钟和输入时钟边沿同步；

当输出时钟的上升沿比输入时钟的上升沿慢时，则延迟锁相环升高输出的基准电压，直到输出时钟和输入时钟边沿同步。

本发明具有以下优点：一种保持工作在亚阈值区的动态自适应SOC系统及调节方法，通过随时检测数字SOC电路的频率或者时序情况，并实时调节输入到亚阈值电源电压产生电路的基准电路，进而调节输入到数字SOC电路的电压大小，使得数字SOC电路一直工作在亚阈值区；整体系统实现了动态自适应调整，提高了生产良率，同时克服了不可预知的工作环境导致的失效。

附图说明

图1为现有技术方案的原理示意图；

图2为本发明的电路原理示意图；

图3为本发明实施例1的电路原理示意图；

图4为本发明实施例2的电路原理示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。

本发明的主要目的在于提供一种动态调整的工作在亚阈值区SOC系统，其主要是通过一工作状态检测电路来产生一个基准电压，通过将基准电压连接到亚阈值电源电压产生电路给亚阈值区工作的数字SOC电路供电。亚阈值电源电压产生电路为一个线性稳压器，它的输入为基准电压，输出为VDIG，VDIG是基准电压的某种线性比例输出VDIG＝基准电压×a，其中a为正数。当VDIG过低时，亚阈值区工作的数字SOC电路速度变慢，这时工作状态检测电路的输出升高，即基准电压升高，因而VDIG也升高，将使得亚阈值区工作的数字SOC电路速度变快；当VDIG过高时，亚阈值区工作的数字SOC电路速度变快，这时工作状态检测电路的输出降低，即基准电压降低，因而VDIG也降低，将使得亚阈值区工作的数字SOC电路速度变慢。

实施例1，如图2所示，它包括亚阈值电源电压产生电路、工作状态检测电路、数字SOC电路和时钟模块；所述工作状态检测电路与所述数字SOC电路相互连接，所述工作状态检测电路输出一个基准电压到所述亚阈值电源电压产生电路的输入端；所述亚阈值电源电压产生电路的电压输出端与所述数字SOC电路的输入端连接；所述时钟模块分别与所述工作状态检测电路和数字SOC电路的时钟端连接。

进一步地，亚阈值电源电压产生电路包括一线性稳压器；所述线性稳压器的输出端连接一mos管的栅极，mos管的漏极串联两个电阻后接地，mos管的源极连接VDD电压端；两个电阻的连接端输出一个正向反馈到所述线性稳压器的正向输入端；所述mos管的漏极输出VDIG电压到所述数字SOC电路。

进一步地，工作状态检测电路包括一频率比较器；所述时钟模块与所述频率比较器的正向输入端连接；在所述频率比较器的负向输入端连接有一环形振荡器，频率比较器的输出端输出一基准电压到所述线性稳压器的负向输入端；所述振荡器与所述mos管的漏极连接。

具体地，工作状态检测电路由一个三级环形振荡器以及一个频率比较器组成，为了反应工艺的变化，环形振荡器中mos管Mp2和Mn2为工艺分布的中心值，Mp1和Mn1位工艺分布的最差值，Mp3和Mn3位工艺分布的最优值；具体为，环形振荡器中mos管Mp2设置为Wp/Lmin，Mn2设置为Wn/Lmin，Lmin是所采用的工艺最小线宽，记为中心值(TT Corner)；Mp1设置为0.85×Wp/Lmin,Mn1，位置为0.85×Wn/Lmin，反应工艺分布的最差偏差(SS Corner)；Mp3设置为1.15×Wp/Lmin，Mn3设置为1.15×Wn/Lmin,反应工艺的最优偏差(FF corner)；其中，W表示mos的长度，L表示mos管的沟道宽度。

将环形振荡器的频率设计成在VDIG(数字SOC电路工作在亚阈值区时)时的频率与时钟模块的输出频率相同，即与数字SOC电路的工作频率一致；由于工艺、温度的偏差会导致环形振荡器的频率发生变化，如果某种工艺、温度的偏差导致环形振荡器的频率降低，直接反映出数字SOC电路的工作频率降低，这时候频率比较器输出的基准电压就会上升，进而亚阈值电源电压输出的VDIG电压也会上升，其中，VDIG＝基准电压×(1+R1/R2)；VDIG上升后环形振荡器的频率也会随之升高，在这个反馈的作用下直到环形振荡器的输出频率和时钟模块的频率一致，反之亦然。

实施例2，如图3所示，本实施例与实施例1的区别在于工作状态检测电路；本实施例中工作状态检测电路包括鉴频器、低通滤波器和压控延迟单元电路；所述时钟模块的输出端分别与所述鉴频器和所述压控延迟单元电路连接；所述鉴频器的输出端与所述低通滤波器连接；所述压控延迟单元电路的输出端与所述鉴频器连接；所述低通滤波器输出电压到所述压控延迟单元电路和所述线性稳压器的负向输入端。

进一步地，压控延迟单元电路包括多个延迟单元串联组成，所述低通滤波器输出电压到每个延迟单元，所述时钟模块与第一个延迟单元的输入端连接，最后一个延迟单元的输出端与所述鉴频器连接；每个延迟单元由至少两个反相器串联组成，每个反相器内包括两个串联的mos管。

具体地，时钟模块的时钟同时输出给亚阈值区工作的数字SOC电路以及鉴频器；压控延迟单元电路采用数字SOC中的各种规格的延迟单元构成，将所有延迟单元以串联的方式连接；低通滤波器的输出电压给压控延迟单元的电源电压供电，最后鉴频器、低通滤波器以及压控延迟单元构成延迟锁相环；延迟锁相环通过比较压控延迟单元的输出时钟与输入的时钟边沿对齐，当电压比较高的时候压控延迟单元电路中的延迟单元对时钟的延迟变小，进而导致输出时钟比输入时钟的边沿快，此时，延迟锁相环会降低输入到亚阈值电源电压产生电路的基准电压来使得输入输出时钟的上升沿同步；反之，当电压比较低的时候，压控延迟单元电路中的延迟单元会时钟的延迟会变大，导致输出时钟比输入时钟的上升沿慢，此时，延迟锁相环会提高到亚阈值电源电压产生电路的基准电压来使得输入输出时钟上升沿同步。

数字SOC电路能否正确工作是通过SetupTime(建立时间)和HoldTime(保持时间)所表示的时序是否满足要求正常工作要求来实现的，通过延迟锁相环可以让压控延迟单元满足一个时钟周期的翻转需求，所以压控延迟单元能准确的反应数字SOC的工作状态。将低通滤波器的输出电压作为亚阈值电源电压产生电路的基准电压来给亚阈值区工作的数字SOC电路供电。因此，在不同的工作环境下以及制造过程中工艺的偏差情况下，基准电压通过延迟锁相环动态的调整来使得数字SOC的工作正常，实现了动态自适应调整，提高了生产良率，同时克服了不可预知的工作环境导致的失效。

以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种保持工作在亚阈值区的动态自适应SOC系统，其特征在于：它包括亚阈值电源电压产生电路、工作状态检测电路、数字SOC电路和时钟模块；所述时钟模块输出同一个时钟或者频率到所述工作状态检测电路和数字SOC电路中，工作状态检测电路实时比较反馈的时钟或者频率动态自适应调节输出到所述亚阈值电源电压产生电路的基准电路，进而调节输入到数字SOC电路的电压，使其工作在亚阈值区。

2.根据权利要求1所述的一种保持工作在亚阈值区的动态自适应SOC系统，其特征在于：所述亚阈值电源电压产生电路包括一线性稳压器；所述线性稳压器的输出端连接一mos管的栅极，mos管的漏极串联两个电阻后接地，mos管的源极连接VDD电压端；两个电阻的连接端输出一个正向反馈到所述线性稳压器的正向输入端；所述mos管的漏极输出VDIG电压到所述数字SOC电路；根据输入的不同基准电压实现不同VDIG电压的输出。

3.根据权利要求2所述的一种保持工作在亚阈值区的动态自适应SOC系统，其特征在于：所述工作状态检测电路包括一频率比较器；所述时钟模块与所述频率比较器的正向输入端连接；在所述频率比较器的负向输入端连接有一环形振荡器，频率比较器的输出端输出一基准电压到所述线性稳压器的负向输入端；所述振荡器与所述mos管的漏极连接；通过比较环形振荡器的频率变化控制调节输出的基准电压的高低。

4.根据权利要求3所述的一种保持工作在亚阈值区的动态自适应SOC系统，其特征在于：所述环形振荡器包括由多级反相器串联组成，串联后两端的反相器连接到所述频率比较器的负向输入端；每级反相器均包括两个串联的mos管，两个串联mos管的一端接地，另一端与所述亚阈值电源电压产生电路中mos管的漏极连接。

5.根据权利要求4所述的一种保持工作在亚阈值区的动态自适应SOC系统，其特征在于：所述环形振荡器包括由三级反相器串联组成；通过调节mos管的长度和沟道宽度将三个反相器中的两个串联mos管分别配置为工艺分布的最差值、工艺分布的中心值和工艺分布的最优值，以得到环形振荡器的频率变化。

6.根据权利要求2所述的一种保持工作在亚阈值区的动态自适应SOC系统，其特征在于：所述工作状态检测电路为一延迟锁相环，所述延迟锁相环包括鉴频器、低通滤波器和压控延迟单元电路；所述时钟模块的输出端分别与所述鉴频器和所述压控延迟单元电路连接；所述鉴频器的输出端与所述低通滤波器连接；所述压控延迟单元电路的输出端与所述鉴频器连接；所述低通滤波器输出电压到所述压控延迟单元电路和所述线性稳压器的负向输入端；通过比较压控延迟单元电路输入输出时钟边沿对齐，控制调节输出的基准电压的高低。

7.根据权利要求6所述的一种保持工作在亚阈值区的动态自适应SOC系统，其特征在于：所述压控延迟单元电路包括多个延迟单元串联组成，所述低通滤波器输出电压到每个延迟单元，所述时钟模块与第一个延迟单元的输入端连接，最后一个延迟单元的输出端与所述鉴频器连接；每个延迟单元由至少两个反相器串联组成，每个反相器内包括两个串联的mos管。

8.一种基于保持工作在亚阈值区的动态自适应SOC系统的调节方法，其特征在于：所述调节方法包括：

时钟模块输出同一个时钟或者频率到工作状态检测电路和数字SOC电路中；

工作状态检测电路实时比较反馈的时钟或者频率，并根据比较结果动态自适应调节输出到亚阈值电源电压产生电路的基准电路；

亚阈值电源电压产生电路根据输入的基准电压调节输入到数字SOC电路的电压，使其工作在亚阈值区。

9.根据权利要求8所述的一种基于保持工作在亚阈值区的动态自适应SOC系统的调节方法，其特征在于：工作状态检测电路实时比较反馈的频率，并根据比较结果动态自适应调节输出到亚阈值电源电压产生电路的基准电路包括：

时钟模块输出同一个频率到工作状态检测电路中的频率比较器的正向输入端和数字SOC电路；

工作状态电路中的频率比较器实时采集环形振荡器的频率变化，频率比较器实时对正向输入端和负向输入端的频率进行比较；

当负向输入端的频率低于正向输入端频率时，频率比较器升高输出的基准电压值，直到负向输入端频率与正向输入端频率一致为止；

当负向输入端的频率高于正向输入端频率时，频率比较器降低输出的基准电压值，直到负向输入端频率与正向输入端频率一致为止。

10.根据权利要求8所述的一种基于保持工作在亚阈值区的动态自适应SOC系统的调节方法，其特征在于：工作状态检测电路实时比较反馈的时钟，并根据比较结果动态自适应调节输出到亚阈值电源电压产生电路的基准电路包括：

时钟模块输出同一个时钟到工作状态检测电路中的压控延时单元、数字SOC电路和鉴频器；

延迟锁相环比较压控延时单元的输出时钟与输入时钟边沿的延迟情况；

当输出时钟的上升沿比输入时钟的上升沿快时，则延迟锁相环降低输出的基准电压，直到输出时钟和输入时钟边沿同步；

当输出时钟的上升沿比输入时钟的上升沿慢时，则延迟锁相环升高输出的基准电压，直到输出时钟和输入时钟边沿同步。

Images