CN112889136A - 固态图像传感器 - Google Patents

固态图像传感器 Download PDF

Info

Publication number
CN112889136A
CN112889136A CN201980067933.3A CN201980067933A CN112889136A CN 112889136 A CN112889136 A CN 112889136A CN 201980067933 A CN201980067933 A CN 201980067933A CN 112889136 A CN112889136 A CN 112889136A
Authority
CN
China
Prior art keywords
substrate
transistor
solid
state image
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980067933.3A
Other languages
English (en)
Inventor
牛膓哲雄
长田雅海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112889136A publication Critical patent/CN112889136A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/05—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances characterised by the image sensor, e.g. camera, being in the distal end portion
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
    • G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
    • G02B23/2407—Optical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

根据本公开的固态成像元件(100)设置有具有光电转换元件(102)的第一半导体基板(200)和隔着绝缘膜(240)面对第一半导体基板(200)的第二半导体基板(300)。第二半导体基板(300)在第一主面(MSa)上具有用于放大从所述光电转换元件(102)输出的电气信号的放大晶体管(104)；和在与第一主面(MSa)相对的第二主面(MSb)上具有比第二半导体基板(300)的电阻更低电阻的区域(302)。第二半导体基板(300)经由该区域(302)接地。

Description

固态图像传感器
技术领域
本公开涉及一种固态图像传感器。
背景技术
存在用于层叠多半导体基板的三维安装技术。例如，在固态图像传感器中，已知的是将形成有像素区域的第一半导体基板和形成有逻辑电路的第二半导体基板进行层叠(例如，参见专利文献1)。
引用文献列表
专利文献
专利文献1：日本特开第2010-245506号公报
发明内容
发明要解决的问题
在专利文献1公开的固态图像传感器中，不能确保用于配置像素晶体管的足够空间。因此，例如，可以想到的是，进一步分离并层叠其中形成有光电转换元件的基板和其中形成有像素晶体管的基板。
然而，在这种构成中，其中形成有像素晶体管的基板的电位不是固定的，并且像素晶体管的操作变得不稳定。
因此，本公开提出了一种固态图像传感器，其能够在确保用于配置晶体管的空间的同时固定层叠的基板的电位。
问题的解决方案
根据本公开的固态图像传感器包括：具有光电转换元件的第一半导体基板；和隔着绝缘膜面对第一半导体基板的第二半导体基板，其中第二半导体基板在第一主面上具有放大从所述光电转换元件输出的电气信号的放大晶体管、在与第一主面相对的第二主面上具有比第二半导体基板的电阻更低电阻的区域并且经由该区域接地。
附图说明
图1是示出适用于本公开各实施方案的固态图像传感器的示意性构成的示例的图。
图2是示出图1的传感器像素和读出电路的示例的图。
图3是示出图1的传感器像素和读出电路的示例的图。
图4是示出图1的传感器像素和读出电路的示例的图。
图5是示出图1的传感器像素和读出电路的示例的图。
图6是示出多个读出电路和多个垂直信号线的连接模式的示例的图。
图7是示出图1的固态图像传感器在水平方向上的断面构成的示例的图。
图8是示出图1的固态图像传感器在水平方向上的断面构成的示例的图。
图9是示出图1的固态图像传感器在水平面内的配线布局的示例的图。
图10是示出图1的固态图像传感器在水平面内的配线布局的示例的图。
图11是示出图1的固态图像传感器在水平面内的配线布局的示例的图。
图12是示出图1的固态图像传感器在水平面内的配线布局的示例的图。
图13是示出图1的固态图像传感器在水平方向上的断面构成的变形例的图。
图14是示出图1的固态图像传感器在水平方向上的断面构成的变形例的图。
图15是示出图1的固态图像传感器在水平方向上的断面构成的变形例的图。
图16是示出图1的固态图像传感器在水平方向上的断面构成的变形例的图。
图17是示出图1的固态图像传感器在水平方向上的断面构成的变形例的图。
图18是示出图1的固态图像传感器在水平方向上的断面构成的变形例的图。
图19是示出图1的固态图像传感器在水平方向上的断面构成的变形例的图。
图20是示出根据图1的构成及其变形例的固态图像传感器的电路构成的变形例的示图。
图21是示出其中图20的固态图像传感器通过层叠三个基板而形成的示例的图。
图22是示出其中在设有传感器像素的基板和设有读出电路的基板之间划分逻辑电路的示例的图。
图23是示出在第三基板上形成逻辑电路的示例的图。
图24是示出根据本公开第一实施方案的固态图像传感器的断面的一部分的图。
图25是示出根据本公开第一实施方案的固态图像传感器的基板的贴合位置附近的示意图。
图26是示出根据本公开第一实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图27是示出根据本公开第一实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图28是示出根据本公开第一实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图29是用于比较根据本公开第一实施方案以及比较例1和2的固态图像传感器的图。
图30是示出根据本公开第一实施方案和比较例2的固态图像传感器的像素晶体管的配置的图。
图31是示出根据本公开第一实施方案的变形例1的固态图像传感器的基板的贴合位置附近的示意图。
图32是示出根据本公开第一实施方案的变形例2的固态图像传感器的基板的贴合位置附近的示意图。
图33是示出根据本公开第一实施方案的变形例3的固态图像传感器的断面的一部分的图。
图34是示出根据本公开第一实施方案的变形例4的固态图像传感器的断面的一部分的图。
图35是示出根据本公开第二实施方案的固态图像传感器的基板的贴合位置附近的示意图。
图36是示出根据本公开第二实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图37是示出根据本公开第二实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图38是用于比较根据本公开第二实施方案以及比较例1和2的固态图像传感器的图。
图39是示出根据本公开第二实施方案和比较例2的固态图像传感器的像素晶体管的配置的图。
图40是示出根据本公开第二实施方案的固态图像传感器的各个元件之间的连接的图。
图41是示出根据本公开第二实施方案的变形例1的固态图像传感器的基板的贴合位置附近的示意图。
图42是示出根据本公开第二实施方案的变形例2的固态图像传感器的基板的贴合位置附近的示意图。
图43是用于比较根据本公开第二实施方案、其变形例2以及比较例1和2的固态图像传感器的图。
图44是示出根据本公开第二实施方案的变形例3的固态图像传感器的基板的贴合位置附近的示意图。
图45是示出根据本公开第三实施方案的固态图像传感器的一部分的图。
图46是在将本公开第一和第二实施方案以及比较例2的构成适用于根据第三实施方案的固态图像传感器的情况下的比较图。
图47是示出在将本公开第一实施方案的构成适用于根据第四实施方案的半导体装置的情况下的基板的贴合位置附近的示意图。
图48是示出在将本公开第二实施方案的构成适用于根据第四实施方案的半导体装置的情况下的基板的贴合位置附近的示意图。
图49是示出根据本公开第四实施方案的变形例1的半导体装置的基板的贴合位置附近的示意图。
图50是示出根据本公开第四实施方案的变形例2的半导体装置的基板的贴合位置附近的示意图。
图51是示出根据本公开第五实施方案的固态图像传感器的基板的贴合位置附近的纵断面图。
图52是包括根据本公开第五实施方案的固态图像传感器的基板的贴合位置附近的断面图。
图53是示出根据本公开第五实施方案的固态图像传感器的一部分的立体图。
图54是示出根据本公开第五实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图55是示出根据本公开第五实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图56是示出根据本公开第五实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图57是示出根据本公开第五实施方案的固态图像传感器的制造处理的过程的示例的流程图。
图58是示出根据本公开第五实施方案的变形例1的固态图像传感器的制造处理的过程的示例的流程图。
图59是示出根据本公开第五实施方案的变形例1的固态图像传感器的制造处理的过程的示例的流程图。
图60是示出根据本公开第五实施方案的变形例2的固态图像传感器的制造处理的过程的示例的流程图。
图61是示出包括上述固态图像传感器的成像系统的示意性构成的示例的图。
图62是示出图61的成像系统中的成像过程的示例的图。
图63是示出车辆控制系统的示意性构成的示例的框图。
图64是示出车外信息检测单元和成像单元的安装位置的示例的说明图。
图65是示出内窥镜手术系统的示意性构成的示例的图。
图66是示出摄像头和CCU的功能构成的示例的框图。
图67是示出根据本公开第七实施方案的成像装置的功能构成的示例的框图。
图68是示出图67所示的成像装置的示意性构成的示意性平面图。
图69是示出沿着图68所示的线III-III’截取的断面构成的示意图。
图70是图67所示的像素共享单元的等效电路图。
图71是示出多个像素共享单元和多个垂直信号线的连接模式的示例的图。
图72是示出图69所示的成像装置的具体构成的示例的示意性断面图。
图73A是示出图72所示的第一基板的主要部分的平面构成的示例的示意图。
图73B是示出焊盘部连同图73A所示的第一基板的主要部分的平面构成的示意图。
图74是示出图72所示的第二基板(半导体层)的平面构成的示例的示意图。
图75是示出像素电路和第一基板的主要部分连同图72所示的第一配线层的平面构成的示例的示意图。
图76是示出图72所示的第一配线层和第二配线层的平面构成的示例的示意图。
图77是示出图72所示的第二配线层和第三配线层的平面构成的示例的示意图。
图78是示出图72所示的第三配线层和第四配线层的平面构成的示例的示意图。
图79是用于说明到图69所示的成像装置的输入信号的路径的示意图。
图80是用于说明图69所示的成像装置的像素信号的信号路径的示意图。
图81是示出图74所示的第二基板(半导体层)的平面构成的变形例的示意图。
图82是示出第一配线层和第一基板的主要部分连同图81所示的像素电路的平面构成的示意图。
图83是示出第二配线层连同图82所示的第一配线层的平面构成的示例的示意图。
图84是示出第三配线层连同图83所示的第二配线层的平面构成的示例的示意图。
图85是示出第四配线层连同图84所示的第三配线层的平面构成的示例的示意图。
图86是示出图73A所示的第一基板的平面构成的变形例的示意图。
图87是示出层叠在图86所示的第一基板上的第二基板(半导体层)的平面构成的示例的示意图。
图88是示出图87所示的像素电路和第一配线层的平面构成的示例的示意图。
图89是示出第二配线层连同图88所示的第一配线层的平面构成的示例的示意图。
图90是示出第三配线层连同图89所示的第二配线层的平面构成的示例的示意图。
图91是示出第四配线层连同图90所示的第三配线层的平面构成的示例的示意图。
图92是示出图86所示的第一基板的平面构成的其他示例的示意图。
图93是示出层叠在图92所示的第一基板上的第二基板(半导体层)的平面构成的示例的示意图。
图94是示出第一配线层连同图93所示的像素电路的平面构成的示例的示意图。
图95是示出第二配线层连同图94所示的第一配线层的平面构成的示例的示意图。
图96是示出第三配线层连同图95所示的第二配线层的平面构成的示例的示意图。
图97是示出第四配线层连同图96所示的第三配线层的平面构成的示例的示意图。
图98是示出图69所示的成像装置的其他示例的示意性断面图。
图99是用于说明到图98所示的成像装置的输入信号的路径的示意图。
图100是用于说明图98所示的成像装置的像素信号的信号路径的示意图。
图101是示出图72所示的成像装置的其他示例的示意性断面图。
图102是示出图70所示的等效电路的其他示例的图。
图103是示出图73A等中的像素分离部的其他示例的示意性平面图。
具体实施方式
在下文中，将基于附图详细说明本公开的实施方案。注意，在下面的各实施方案中，相同的部分由相同的附图标记表示，从而将省略重复的说明。
[固态图像传感器的示意性构成例]
将参照图1～19说明固态图像传感器的示意性构成例。
(固态图像传感器的电路构成例)
图1是示出适用于本公开各实施方案的固态图像传感器1的示意性构成的示例的图。固态图像传感器1将接收到的光转换成电气信号并将其作为像素信号输出。在该示例中，固态图像传感器1形成为互补金属氧化物半导体(CMOS)图像传感器。
如图1所示，固态图像传感器1包括三个基板，即，第一基板10、第二基板20和第三基板30。固态图像传感器1是通过将这三个基板贴合在一起而形成的三维结构的成像装置。第一基板10、第二基板20和第三基板30以该顺序层叠。
第一基板10在半导体基板11上具有执行光电转换的多个传感器像素12。多个传感器像素12以矩阵状设置在第一基板10的像素区域13内。第二基板20在半导体基板21上具有针对每四个传感器像素12的一个读出电路22，以基于从传感器像素12输出的电荷而输出像素信号。第二基板20具有在行方向上延伸的多个像素驱动线23和在列方向上延伸的多个垂直信号线24。第三基板30在半导体基板31上具有用于处理像素信号的逻辑电路32。逻辑电路32包括例如垂直驱动电路33、列信号处理电路34、水平驱动电路35和系统控制电路36。逻辑电路32，更具体地，水平驱动电路35将各传感器像素12的输出电压Vout输出到外部。在逻辑电路32中，例如，可以在与源电极和漏电极接触的杂质扩散区域的表面上形成包含使用自对准硅化物(SALICIDE)工艺形成的诸如CoSi2或NiSi等硅化物的低电阻区域。
垂直驱动电路33以行为单位顺次选择例如多个传感器像素12。列信号处理电路34例如对从垂直驱动电路33选择的行中的各传感器像素12输出的像素信号执行相关双采样(CDS)处理。列信号处理电路34例如通过执行CDS处理提取像素信号的信号电平，并且保持与各传感器像素12接收的光量相对应的像素数据。水平驱动电路35例如将列信号处理电路34中保持的像素数据顺次输出到外部。系统控制电路36例如控制逻辑电路32中的垂直驱动电路33、列信号处理电路34和水平驱动电路35的各个块的驱动。
图2～5是示出传感器像素12和读出电路22的示例的图。下面将说明四个传感器像素12共享一个读出电路22的情况。这里，“共享”是指四个传感器像素12的输出被输入到共用读出电路22。然而，作为共享的单位，像素的数量是无关的。例如，如同后述的第一和第二实施方案中那样，一个传感器像素12的输出可以被输入到一个读出电路22。此外，类似于本示例，如同第三实施方案中那样，四个传感器像素12的输出可以被输入到一个读出电路22。
如图2所示，各传感器像素12具有彼此共用的构成要素。在图2中，将识别号1、2、3、4添加到各传感器像素12的构成要素的附图标记的末尾，以将各传感器像素12的构成要素彼此区分开。在下文中，在需要将各传感器像素12的构成要素彼此区分开的情况下，在各传感器像素12的构成要素的附图标记的末尾添加识别号。在不需要将各传感器像素12的构成要素彼此区分开的情况下，省略了各传感器像素12的构成要素的附图标记的末尾的识别号。
各传感器像素12具有例如光电二极管PD、电气连接到光电二极管PD的传输晶体管TR和临时保持经由传输晶体管TR从光电二极管PD输出的电荷的浮动扩散部FD。光电二极管PD对应于本公开的“光电转换元件”的具体例。光电二极管PD执行光电转换以产生与接收的光量相对应的电荷。光电二极管PD的阴极电气连接到传输晶体管TR的源极，并且光电二极管PD的阳极电气连接到诸如接地线(GND)等基准电位线。传输晶体管TR的漏极电气连接到浮动扩散部FD，并且传输晶体管TR的栅极电气连接到像素驱动线23(参照图1)。传输晶体管TR例如是CMOS晶体管。
共享一个读出电路22的各传感器像素12的浮动扩散部FD彼此电气连接，并且电气连接到共用读出电路22的输入端。读出电路22具有例如复位晶体管RST、选择晶体管SEL和放大晶体管AMP。注意，如果需要，可以省略选择晶体管SEL。作为读出电路22的输入端的复位晶体管RST的源极电气连接到浮动扩散部FD，并且复位晶体管RST的漏极电气连接到电源线VDD和放大晶体管AMP的漏极。复位晶体管RST的栅极电气连接到像素驱动线23(参照图1)。放大晶体管AMP的源极电气连接到选择晶体管SEL的漏极，并且放大晶体管AMP的栅极电气连接到复位晶体管RST的源极。作为读出电路22的输出端的选择晶体管SEL的源极电气连接到垂直信号线24，并且选择晶体管SEL的栅极电气连接到像素驱动线23(参照图1)。
当传输晶体管TR导通时，光电二极管PD的电荷被传输到浮动扩散部FD。复位晶体管RST将浮动扩散部FD的电位复位为预定电位。当复位晶体管RST导通时，浮动扩散部FD的电位被复位为电源线VDD的电位。选择晶体管SEL控制来自读出电路22的像素信号的输出时机。放大晶体管AMP生成具有与浮动扩散部FD中保持的电荷的水平相对应的电压的信号作为像素信号。放大晶体管AMP形成源极跟随器型放大器，并且输出具有与光电二极管PD产生的电荷的水平相对应的电压的像素信号。当选择晶体管SEL导通时，放大晶体管AMP放大浮动扩散部FD的电位，并且经由垂直信号线24输出对应于该电位的电压到列信号处理电路34。复位晶体管RST、放大晶体管AMP和选择晶体管SEL例如是CMOS晶体管。
注意，如图3所示，选择晶体管SEL可以设置在电源线VDD和放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电气连接到电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电气连接到放大晶体管AMP的漏极，并且选择晶体管SEL的栅极电气连接到像素驱动线23(参照图1)。作为读出电路22的输出端的放大晶体管AMP的源极电气连接到垂直信号线24，并且放大晶体管AMP的栅极电气连接到复位晶体管RST的源极。
此外，如图4和图5所示，可以在复位晶体管RST的源极和放大晶体管AMP的栅极之间设置FD传输晶体管FDG。FD传输晶体管FDG用于切换转换效率。通常，当在黑暗的地方拍摄图像时，像素信号较小。如果在基于Q＝CV进行电荷-电压转换时浮动扩散部FD的FD电容C很大，则在由放大晶体管AMP转换时的电压V变小。另一方面，在明亮的地方，像素信号变大，因此，除非FD电容C很大，否则浮动扩散部FD不能接收光电二极管PD的电荷。此外，FD电容C需要很大，以使得在由放大晶体管AMP转换时的电压V不会变得太大。基于这些因素，当FD传输晶体管FDG导通时，FD传输晶体管FDG的量的栅极电容增加，因此整个FD电容C增加。另一方面，当FD传输晶体管FDG断开时，整个FD电容C减小。以这种方式，通过切换FD传输晶体管FDG的导通和断开，可以使FD电容C可变并且可以切换转换效率。
图6是示出多个读出电路22和多个垂直信号线24的连接模式的示例的图。当多个读出电路22在作为垂直信号线24的延伸方向的列方向上并排配置的情况下，可以将多个垂直信号线24中的一个分配给每个读出电路22。例如，如图6所示，当四个读出电路22在作为垂直信号线24的延伸方向上并排配置的情况下，可以将四个垂直信号线24中的一个分配给每个读出电路22。注意，在图6中，为了区别各垂直信号线24，将识别号1、2、3、4添加到各垂直信号线24的附图标记的末尾。
(固态图像传感器的物理构成例)
图7和图8是示出固态图像传感器1在水平方向上的断面构成的示例的图。图7和图8的上侧的图是示出图1的第一基板10在水平方向上的断面构成的示例的图。图7和图8的下侧的图是示出图1的第二基板20在水平方向上的断面构成的示例的图。图7例示了其中在第二方向H上配置两组2×2的四个传感器像素12的构成，并且图8例示了其中在第一方向V和第二方向H上配置四组2×2的四个传感器像素12的构成。注意，在图7和图8的上侧的断面图中，表示半导体基板11的表面构成的示例的图重叠在表示图1的第一基板10在水平方向上的断面构成的示例的图上。此外，在图7和图8的下侧的断面图中，表示半导体基板21的表面构成的示例的图重叠在表示图1的第二基板20在水平方向上的断面构成的示例的图上。
如图7和图8所示，多个贯通配线54、多个贯通配线48和多个贯通配线47在第一基板10的面内在作为图7的上下方向的第一方向V或作为图8的左右方向的第二方向H上以带状方式并排配置。注意，图7和图8例示了多个贯通配线54、多个贯通配线48和多个贯通配线47在第一方向V或第二方向H上并排配置成两列的情况。第一方向V或第二方向H平行于作为矩阵状配置的多个传感器像素12的两个排列方向的行方向和列方向中的一个排列方向(例如，列方向)。在共享读出电路22的四个传感器像素12中，例如，四个浮动扩散部FD经由像素隔离部43彼此接近地配置。在共享读出电路22的四个传感器像素12中，四个传输晶体管TR的栅电极TG被配置为围绕四个浮动扩散部FD，并且四个栅电极TG例如形成环形。
存在于上述半导体基板21的被多个贯通配线54贯通的部分中的绝缘层53包括在第一方向V或第二方向H上延伸的多个块。半导体基板21包括在第一方向V或第二方向H上延伸并且经由绝缘层53在彼此正交的第一方向V或第二方向H上并排配置的多个岛状的块21A。各块21A设置有例如复位晶体管RST、放大晶体管AMP和选择晶体管SEL的多个组。由四个传感器像素12共享的一个读出电路22包括例如在位于面对四个传感器像素12的区域内的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。由四个传感器像素12共享的一个读出电路22包括例如在上述绝缘层53的左邻的块21A内的放大晶体管AMP和在上述绝缘层53的右邻的块21A内的复位晶体管RST和选择晶体管SEL。
图9～12是示出固态图像传感器1在水平面内的配线布局的示例的图。图9～12例示了由四个传感器像素12共享的一个读出电路22设置在面对四个传感器像素12的区域内的情况。例如，图9～12中记载的配线在上述像素晶体管上设置在未示出的配线层的彼此不同的层内。配线层具有例如多个像素驱动线23和多个垂直信号线24、在配线层的表面上露出并且用于第二基板20和第三基板30之间的电气连接的焊盘电极(未示出)等。
例如，如图9所示，彼此相邻的四个贯通配线54电气连接到连接配线55。彼此相邻的四个贯通配线54经由连接配线55和连接部59进一步电气连接到绝缘层53的左邻的块21A内包含的放大晶体管AMP的栅极和绝缘层53的右邻的块21A内包含的复位晶体管RST的栅极。
如图10所示，例如，电源线VDD配置在面对在第二方向H上并排配置的各读出电路22的位置。例如，电源线VDD经由连接部59电气连接到在第二方向H上并排配置的各读出电路22的放大晶体管AMP的漏极和复位晶体管RST的漏极。例如，两个像素驱动线23配置在面对在第二方向H上并排配置的各读出电路22的位置。例如，一个像素驱动线23是电气连接到在第二方向H上并排配置的各读出电路22的复位晶体管RST的栅极的配线RSTG。例如，另一个像素驱动线23是电气连接到在第二方向H上并排配置的各读出电路22的选择晶体管SEL的栅极的配线SELG。例如，在各读出电路22中，放大晶体管AMP的源极和选择晶体管SEL的漏极经由配线25彼此电气连接。
例如，如图11所示，两个电源线VSS配置在面对在第二方向H上并排配置的各读出电路22的位置。例如，各电源线VSS在面对在第二方向H上并排配置的各传感器像素12的位置处电气连接到多个贯通配线47。例如，四个像素驱动线23配置在面对在第二方向H上并排配置的各读出电路22的位置。例如，四个像素驱动线23中的每个例如是电气连接到与在第二方向H上并排配置的各读出电路22对应的四个传感器像素12中的一个传感器像素12的贯通配线48的配线TRG。即，用作控制线的四个像素驱动线23电气连接到在第二方向H上并排配置的各传感器像素12的传输晶体管TR的栅电极TG。在图11中，将识别号1、2、3和4添加到各配线TRG的末尾，以区分各配线TRG。
例如，如图12所示，垂直信号线24配置在面对在第一方向V上并排配置的各读出电路22的位置。例如，用作输出线的垂直信号线24电气连接到作为在第一方向V上并排配置的各读出电路22的输出端的放大晶体管AMP的源极。
(变形例1)
图13和图14是示出上述固态图像传感器1在水平方向上的断面构成的变形例的图。图13和图14的上侧的图示出了图1的第一基板10在水平方向上的断面构成的变形例，图13的下侧的图示出了图1的第二基板20在水平方向上的断面构成的变形例。注意，在图13和图14的上侧的断面图中，表示图1的半导体基板11的表面构成的变形例的图重叠在表示图1的第一基板10在水平方向上的断面构成的变形例的图上。此外，在图13和图14的下侧的断面图中，表示半导体基板21的表面构成的变形例的图重叠在表示图1的第二基板20在水平方向上的断面构成的变形例的图上。
如图13和图14所示，多个贯通配线54、多个贯通配线48和多个贯通配线47在第一基板10的面内在作为图13和图14的左右方向的第二方向H上以带状方式并排配置。注意，图13和图14例示了多个贯通配线54、多个贯通配线48和多个贯通配线47在第二方向H上并排配置成两列的情况。在共享读出电路22的四个传感器像素12中，例如，四个浮动扩散部FD经由像素隔离部43彼此接近地配置。在共享读出电路22的四个传感器像素12中，四个传输栅TG1、TG2、TG3和TG4被配置为围绕四个浮动扩散部FD，并且四个传输栅TG例如形成环形。
绝缘层53包括在第一方向V上延伸的多个块。半导体基板21包括在第二方向H上延伸并且经由绝缘层53在与第二方向H正交的第一方向V上并排配置的多个岛状的块21A。各块21A设置有例如复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共享的一个读出电路22未与四个传感器像素12正对地配置，而是在第一方向V上偏移地配置。
在图13中，由四个传感器像素12共享的一个读出电路22在第二基板20中的从面对四个传感器像素12的区域在第一方向V上偏移的区域内包括复位晶体管RST、放大晶体管AMP和选择晶体管SEL。由四个传感器像素12共享的一个读出电路22包括例如在一个块21A内的放大晶体管AMP、复位晶体管RST和选择晶体管SEL。
在图14中，由四个传感器像素12共享的一个读出电路22在第二基板20中的从面对四个传感器像素12的区域在第一方向V上偏移的区域内包括复位晶体管RST、放大晶体管AMP、选择晶体管SEL和FD传输晶体管FDG。由四个传感器像素12共享的一个读出电路22包括例如在一个块21A内的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD传输晶体管FDG。
在本变形例中，由四个传感器像素12共享的一个读出电路22未与四个传感器像素12正对地配置，而是例如从与四个传感器像素12正对的位置在第一方向V上偏移。在这种情况下，可以缩短配线25(参照图10)，或者可以省略配线25并且在共用的杂质区域中形成放大晶体管AMP的源极和选择晶体管SEL的漏极。结果，可以减小读出电路22的尺寸，并且可以增大读出电路22内的其他部分的尺寸。
(变形例2)
图15是示出上述固态图像传感器1在水平方向上的断面构成的变形例的图。图15示出了图7的断面构成的变形例。
在本变形例中，半导体基板21包括经由绝缘层53在第一方向V和第二方向H上并排配置的多个岛状的块21A。各块21A包括例如复位晶体管RST、放大晶体管AMP和选择晶体管SEL的一组。在这种情况下，可以通过绝缘层53抑制彼此相邻的读出电路22之间的串扰，并且可以抑制再生图像的分辨率的降低和由混色引起的图像质量的劣化。
(变形例3)
图16是示出上述固态图像传感器1在水平方向上的断面构成的变形例的图。图16示出了图15的断面构成的变形例。
在本变形例中，由四个传感器像素12共享的一个读出电路22未与四个传感器像素12正对地配置，而是在第一方向V上偏移。在本变形例中，类似于变形例2，半导体基板21包括经由绝缘层53在第一方向V和第二方向H上并排配置的多个岛状的块21A。各块21A设置有例如复位晶体管RST、放大晶体管AMP和选择晶体管SEL的一组。在本变形例中，多个贯通配线47和多个贯通配线54也配置在第二方向H上。具体地，多个贯通配线47被配置在共享某个读出电路22的四个贯通配线54和共享与这个读出电路22在第二方向H上相邻的其他读出电路22的四个贯通配线54之间。在这种情况下，可以通过绝缘层53抑制彼此相邻的读出电路22之间的串扰，并且可以抑制再生图像的分辨率的降低和由混色引起的图像质量的劣化。
(变形例4)
图17是示出上述固态图像传感器1在水平方向上的断面构成的示例的图。图17示出了图7的断面构成的变形例。
在本变形例中，第一基板10具有针对每个传感器像素12的光电二极管PD和传输晶体管TR，并且浮动扩散部FD由每四个传感器像素12共享。因此，在本变形例中，针对每四个传感器像素12设置一个贯通配线54。
在矩阵状配置的多个传感器像素12中，与通过将对应于共享一个浮动扩散部FD的四个传感器像素12的单位区域在第一方向V上偏移一个传感器像素12而获得的区域相对应的四个传感器像素12被方便地称为四个传感器像素12A。此时，在本变形例中，第一基板10包括由每四个传感器像素12A共享的贯通配线47。因此，在本变形例中，针对每四个传感器像素12A设置一个贯通配线47。
在本变形例中，第一基板10具有分离针对每个传感器像素12的光电二极管PD和传输晶体管TR的元件隔离部43。当从半导体基板11的法线方向观察时，元件隔离部43没有完全包围传感器像素12，并且在连接到浮动扩散部FD的贯通配线54附近和贯通配线47附近具有作为未形成区域的间隙。于是，所述间隙允许由四个传感器像素12共享一个贯通配线54以及由四个传感器像素12A共享一个贯通配线47。在本变形例中，第二基板20包括针对共享浮动扩散部FD的每四个传感器像素12的读出电路22。
图18是示出根据本变形例的固态图像传感器1在水平方向上的断面构成的示例的图。图18示出了图15的断面构成的变形例。在本变形例中，第一基板10具有针对每个传感器像素12的光电二极管PD和传输晶体管TR，并且浮动扩散部FD由每四个传感器像素12共享。此外，第一基板10具有分离针对每个传感器像素12的光电二极管PD和传输晶体管TR的元件隔离部43。
图19是示出根据本变形例的固态图像传感器1在水平方向上的断面构成的示例的图。图19示出了图16的断面构成的变形例。在本变形例中，第一基板10具有针对每个传感器像素12的光电二极管PD和传输晶体管TR，并且浮动扩散部FD由每四个传感器像素12共享。此外，第一基板10具有分离针对每个传感器像素12的光电二极管PD和传输晶体管TR的元件隔离部43。
(变形例5)
图20是示出根据变形例的固态图像传感器1的电路构成的示例的图。根据本变形例的固态图像传感器1是配备有列并行ADC的CMOS图像传感器。
如图20所示，除了通过以矩阵状二维地配置包括光电转换元件的多个传感器像素12构成的像素区域13之外，根据本变形例的固态图像传感器1包括垂直驱动电路33、列信号处理电路34、基准电压供给单元38、水平驱动电路35、水平输出线37和系统控制电路36。
在这种系统构成中，系统控制电路36基于主时钟MCK生成时钟信号、控制信号等，作为垂直驱动电路33、列信号处理电路34、基准电压供给单元38、水平驱动电路35等的操作的基准，并将所产生的信号供给到垂直驱动电路33、列信号处理电路34、基准电压供给单元38、水平驱动电路35等。
另外，垂直驱动电路33与像素区域13内的各传感器像素12一起形成在第一基板10上，并且还形成在形成有读出电路22的第二基板20上。列信号处理电路34、基准电压供给单元38、水平驱动电路35、水平输出线37和系统控制电路36形成在第三基板30上。
尽管这里未示出，但是作为传感器像素12，例如可以使用具有除了光电二极管PD之外还包括传输晶体管TR的构成，传输晶体管TR将通过在光电二极管PD中的光电转换获得的电荷传输到浮动扩散部FD。另外，尽管这里未示出，但是作为读出电路22，例如可以使用具有由三晶体管构成的读出电路，包括控制浮动扩散部FD的电位的复位晶体管RST、输出与浮动扩散部FD的电位相对应的信号的放大晶体管AMP以及用于像素选择的选择晶体管SEL。
在像素区域13中，传感器像素12被二维地配置，并且各像素驱动线23按m行n列的像素配置的每行进行配线，并且各垂直信号线24按每列进行配线。多个像素驱动线23的各一端连接到垂直驱动电路33的各行对应的各输出端。垂直驱动电路33包括移位寄存器等，并且经由多个像素驱动线23执行像素区域13的行寻址和行扫描的控制。
列信号处理电路34具有例如ADC(模拟-数字转换电路)34-1～34-m，每一个针对像素区域13的每个像素列设置，即，针对每个垂直信号线24，并且将从像素区域13中的各传感器像素12的每列输出的模拟信号转换为数字信号，并且输出数字信号。
基准电压供给单元38具有例如电平随着时间倾斜状变化的DAC(数字-模拟转换电路)38A，作为生成所谓的斜坡(RAMP)波形的基准电压Vref的手段。应当注意，作为生成斜坡波形的基准电压Vref的手段，不限于DAC 38A。
DAC 38A在从系统控制电路36供给的控制信号CS1的控制下，基于从系统控制电路36供给的时钟CK来生成斜坡波形的基准电压Vref，并且将基准电压Vref供给到列处理部15的ADC 34-1～34-m。
注意，ADC 34-1～34-m中的每个被构造为选择性地执行与各操作模式相对应的AD转换操作，这些操作模式包括以读出所有传感器像素12的信息的逐行扫描方式的正常帧速率模式以及将传感器像素12的曝光时间设定为正常帧速率模式的1/N以将帧速率提高N倍(例如，将帧速率提高两倍)的高帧速率模式。通过从系统控制电路36供给的控制信号CS2和CS3的控制来执行这种操作模式的切换。另外，用于在各操作模式之间切换的指令信息，即，正常帧速率模式和高速帧速率模式，从相对于系统控制电路36的外部系统控制器(未示出)供给。
ADC 34-1～34-m均具有相同的构成，并且这里以ADC 34-m为例进行说明。ADC34-m包括比较器34A、用作计数手段的例如上下计数器(U/DCNT)34B、传输开关34C和存储装置34D。
比较器34A将对应于从像素区域13的第n列的各传感器像素12输出的信号的垂直信号线24的信号电压Vx与从基准电压供给单元38供给的斜坡波形的基准电压Vref进行比较.例如，在基准电压Vref大于信号电压Vx的情况下，将输出Vco变为“H”电平，在基准电压Vref等于或小于信号电压Vx的情况下，将输出Vco变为“L”电平。
上下计数器34B是异步计数器，并且在从系统控制电路36供给的控制信号CS2的控制下，通过与DAC 38A同时地从系统控制电路36接收时钟CK，并且与时钟CK同步地进行向下计数或向上计数，来测量比较器34A中的从比较操作的开始到结束的比较期间。
具体地，在正常帧速率模式下，在从一个传感器像素12读出信号的操作中，通过在第一次读出操作时进行向下计数来测量第一次读出时的比较时间，并且通过在第二次读出操作时进行向上计数来测量第二次读出时的比较时间。
另一方面，在高帧速率模式下，某行中的传感器像素12的计数结果保持原样，然后，对于下一行中的传感器像素12，通过从先前的计数结果在第一次读出操作时连续地进行向下计数来测量第一次读出操作时的比较时间，并且通过在第二次读出操作时进行向上计数来测量第二次读出操作时的比较时间。
在正常帧速率模式下，在从系统控制电路36供给的控制信号CS3的控制下，当对于某行的传感器像素12由上下计数器34B进行的计数操作完成时，传输开关34C导通(闭合)，并且将上下计数器34B的计数结果传输到存储装置34D。
另一方面，在高帧速率N＝2时，当对于某行的传感器像素12由上下计数器34B进行的计数操作完成时，传输开关34C保持断开(开启)，随后，当对于下一行中的传感器像素12由上下计数器34B进行的计数操作完成时，传输开关34C导通，并且将上下计数器34B的两个垂直像素的计数结果传输到存储装置34D。
因此，通过ADC 34-1～34-m中的比较器34A和上下计数器34B的各操作，从像素区域13中的传感器像素12经由垂直信号线24逐列地供给的模拟信号被转换为N位数字信号，并且数字信号被存储在存储装置34D中。
水平驱动电路35包括移位寄存器等，并且对列信号处理电路34中的ADC 34-1～34-m执行列寻址和列扫描的控制。在水平驱动电路35的控制下，通过各ADC 34-1～34-m中的A/D转换获得的N位数字信号被顺次地读出到水平输出线37，并且经由水平输出线37作为成像数据输出。
注意，除了上述构成要素之外，还可以设置对经由水平输出线37输出的成像数据执行各种信号处理的电路等；然而，这些电路等未示出，因为这些电路等与本公开不直接相关。
在包括根据本变形例的具有上述构成的列并行ADC的固态图像传感器1中，可以经由传输开关34C将上下计数器34B的计数结果选择性地传输到存储装置34D，这使得可以独立地控制上下计数器34B的计数操作以及将上下计数器34B的计数结果读出到水平输出线37的操作。
图21示出了其中通过层叠三个基板(第一基板10、第二基板20和第三基板30)来形成图20的固态图像传感器1的示例。
在本变形例中，在第一基板10中，在中央部形成有包括多个传感器像素12的像素区域13，并且在像素区域13的周围形成有垂直驱动电路33。
此外，在第二基板20中，在中央部形成有包括多个读出电路22的读出电路区域15，并且在读出电路区域15的周围形成有垂直驱动电路33。
此外，在第三基板30中，形成有列信号处理电路34、水平驱动电路35、系统控制电路36、水平输出线37和基准电压供给单元38。
利用上述构成，如同在图1的构成及其变形例中那样，不会发生由于基板彼此电气连接的结构而导致的芯片尺寸的增大和每像素的面积的减小的损害。结果，可以提供具有三层结构的固态图像传感器1，其具有与以前基本相同的芯片尺寸，而不会损害每像素的面积的减小。注意，垂直驱动电路33可以仅形成在第一基板10上，或者可以仅形成在第二基板20上。
图22示出了根据本变形例的固态图像传感器1的断面构成的变形例。在上述图1的构成及其变形例中，固态图像传感器1是通过层叠三个基板(第一基板10、第二基板20和第三基板30)而形成的。然而，在上述图1的构成及其变形例中，可以通过层叠两个基板(第一基板10和第二基板20)来构造固态图像传感器1。
此时，例如，如图22所示，通过在第一基板10和第二基板20之间划分来形成逻辑电路32。这里，逻辑电路32中的设置在第一基板10侧的电路32A包括具有栅极结构的晶体管，其中由耐高温工艺的材料(例如，高k)形成的高介电常数膜和金属栅电极被层叠。另一方面，在设置在第二基板20侧的电路32B中，使用自对准硅化物(SALICIDE)工艺形成的包含诸如CoSi2和NiSi等硅化物的低电阻区域形成在与源电极和漏电极接触的杂质扩散区域的表面上。包含硅化物的低电阻区域包含半导体基板的材料和金属的化合物。
因此，当形成传感器像素12时，可以使用诸如热氧化等高温工艺。此外，在逻辑电路32中的设置在第二基板20侧的电路32B中，在包含硅化物的低电阻区域26设置在与源电极和漏电极接触的杂质扩散区域的表面上的情况下，可以减小接触电阻。结果，可以提高逻辑电路32的运算速度。
图23示出了根据上述图1的构成及其变形例的固态图像传感器1的断面构成的变形例及其变形例。在根据上述图1的构成及其变形例的第三基板30的逻辑电路32中，可以在与源电极和漏电极接触的杂质扩散区域的表面上形成使用自对准硅化物(SALICIDE)工艺形成的包含诸如CoSi2和NiSi等硅化物的低电阻区域37。因此，当形成传感器像素12时，可以使用诸如热氧化等高温工艺。此外，在逻辑电路32中，在包含硅化物的低电阻区域37设置在与源电极和漏电极接触的杂质扩散区域的表面上的情况下，可以减小接触电阻。结果，可以提高逻辑电路32的运算速度。
[第一实施方案]
将参照图24～34说明第一实施方案的固态图像传感器。
(固态图像传感器的整体构成例)
图24是示出根据本公开第一实施方案的固态图像传感器100的断面的一部分的图。如图24所示，固态图像传感器100包括其中基板200、基板300和基板400贴合在一起的结构。图24所示的表面501表示基板200和基板300贴合在一起的表面。此外，图24所示的表面502表示基板300和基板400贴合在一起的表面。这些基板200～400彼此电气连接。
作为诸如硅基板等半导体基板的基板200包括多个光电转换元件102。光电转换元件102通过光电转换将接收的光转换成与接收的光量相对应的电气信号。一个光电转换元件102对应于一个像素。光电转换元件102包括例如PN结光电二极管。一个光电转换元件102可以包括多个光电二极管。在图24的示例中，光电转换元件102包括基板200的N型半导体区域201和形成为覆盖其侧面的P型半导体区域202。每个光电转换元件102由分离像素的像素分离部203电气分离。像素分离部203包含金属、绝缘膜(例如，SiO2)、其组合等。
光电转换元件102的下端，即，基板200的下面被绝缘膜211覆盖。绝缘膜211例如由具有固定电荷的膜等形成。可以在绝缘膜211的下端进一步配置作为绝缘膜等的平坦化膜213。绝缘膜211例如是氧化铪、氧化钽、氧化铝等的金属氧化膜。平坦化膜213例如是氧化硅、氮化硅等的绝缘膜。绝缘膜211和平坦化膜213可以分别设置为多层。
滤色器212配置在绝缘膜211的下方。片上透镜214配置在滤色器212之下。片上透镜214收集照射的光。所收集的光经由滤色器212被引导到光电转换元件102。
在光电转换元件102上形成有P型半导体区域204(P阱)。在图24的示例中，构成光电转换元件102的P型半导体区域202以覆盖半导体区域204的侧面的一部分的方式突出。然而，P型半导体区域202可以具有任意深度。例如，半导体区域202的上面和半导体区域204的下面可以处于相同的高度。
N型传输晶体管103配置在光电转换元件102的更上方。具体地，在半导体区域204的表面附近形成N型漏极区域221和N型源极区域222。栅电极223形成在半导体区域204上的N型漏极区域221和N型源极区域222之间。漏极区域221、源极区域222和栅电极223形成传输晶体管103。
在图24的示例中，栅电极223连接到形成光电转换元件102的N型半导体区域201。如上所述，针对一个光电转换元件102设置一个传输晶体管103。传输晶体管103将从光电转换元件102输出的电气信号传输到像素晶体管。
传输晶体管103的源极区域222用作浮动扩散部(FD)。浮动扩散部临时保持从光电转换元件102输出的电气信号。包括作为浮动扩散部的源极区域222的传输晶体管103被绝缘膜240覆盖。基板300配置在绝缘膜240上。
作为诸如P型硅基板等半导体基板的基板300包括具有多个N型放大晶体管104的像素晶体管。针对一个传输晶体管103设置诸如放大晶体管104等一个像素晶体管。像素晶体管执行读出与光电转换元件102接收的光量相对应的电气信号的处理。例如，放大晶体管104放大并输出由传输晶体管103从光电转换元件102传输的电气信号。
配线D1连接到放大晶体管104的栅电极313。配线D1经由接触部Cfd连接到作为浮动扩散部的传输晶体管103的源极区域222。
在图24的示例中，配线D1～D4在基板300中跨越四层形成。配线D1是形成在作为第一层的最下层的配线。配线D4是形成在作为第四层的最上层的配线。注意，配线层的数量不限于四个，并且可以根据设计条件等改变为任何数量。放大晶体管104和配线D1～D4被绝缘膜340覆盖。
将作为诸如硅基板等半导体基板的基板400上下翻转并接合到基板300的配线D4上。在图24的示例中，配线D4与基板400的配线之间的接合点503与配置像素的像素区域重叠。多个逻辑晶体管Tr连接到基板400的配线。基板400的配线和逻辑晶体管Tr被绝缘膜440覆盖。通过基板400的配线和逻辑晶体管Tr形成作为信号处理电路的逻辑电路。逻辑电路对应于固态图像传感器100的周边电路，该周边电路处理由光电转换元件102生成的电气信号等。
(固态图像传感器的详细构成例)
接下来，将参照图25说明第一实施方案的固态图像传感器100的详细构成例。图25是示出根据本公开第一实施方案的固态图像传感器100的基板200和300的贴合位置附近的示意图。图25的(a)是示出基板200和300的贴合位置附近的断面图，图25的(b)是基板300的俯视图。然而，在图25的(a)中)，接触部Cg的位置偏移。此外，在图25的(b)中，省略了绝缘膜340和配线D1。此外，在图25中，示出了放大晶体管104作为像素晶体管的示例。
如图25所示，固态图像传感器100包括作为具有光电转换元件102的第一半导体基板的基板200和作为隔着绝缘膜240面对基板200的第二半导体基板的基板300。基板200接地。即，基板200的电位固定为0V。基板200包括具有栅电极223和作为浮动扩散部的N型源极区域222的传输晶体管103。传输晶体管103形成为例如金属氧化物半导体(MOS)型的场效应晶体管(MOSFET)。
基板300在作为第一主面的主面MSa上具有放大从光电转换元件102输出的电气信号的放大晶体管104。放大晶体管104形成为例如MOSFET。放大晶体管104具有设置在基板300中的N型源极区域312和N型漏极区域311。放大晶体管104的栅电极313配置在源极区域312与漏极区域311之间的基板300上。源极区域312设置有连接到未示出的上层配线的接触部Cs。漏极区域311设置有连接到Cu等的配线D1a的接触部Cd。栅电极313设置有连接到Cu等的配线D1的接触部Cg。接触部Cfd连接到配线D1。接触部Cfd的另一端连接到传输晶体管103的源极区域222。
基板300在作为与主面MSa相对的第二主面的主面MSb上具有作为比基板300更低电阻的区域的基板接触层302。具体地，基板300具有某种导电类型，例如P型，并且基板接触层302包含比基板300的其他区域301更高浓度的杂质。设置在主面MSa上的放大晶体管104的N型源极区域312和N型漏极区域311以及设置在主面MSb上的P+型的基板接触层302被基板300的其他区域301隔开。这里，基板接触层302不一定整体上必须具有更低的电阻，并且不一定必须包含高浓度的杂质。仅仅要求基板接触层302的至少一部分区域具有比基板300的其他区域301更低的电阻和更高浓度的杂质。因此，基板接触层302中的杂质浓度不必须在整个基板接触层302上均匀。
基板300经由基板接触层302接地。具体地，固态图像传感器100包括从基板300的基板接触层302朝向基板200侧延伸的接触部Csub。更具体地，基板300以主面MSb侧面向基板200的方式配置在基板200上，并且固态图像传感器100包括将基板300的基板接触层302与基板200连接的接触部Csub。因此，基板300经由基板接触层302和基板200接地。即，基板300的电位固定为0V。
(固态图像传感器的制造处理的示例)
接下来，将参照图26～28说明第一实施方案的固态图像传感器100的制造处理的示例。图26～28是示出根据本公开第一实施方案的固态图像传感器100的制造处理的过程的示例的流程图。注意，图26～28的左图是固态图像传感器100的制造处理中的断面图。此外，除了图26的(a2)之外的图26～28的右图是固态图像传感器100的制造处理中的俯视图。
如图26的(a1)所示，包括N型半导体区域201的光电转换元件102、P型半导体区域204、传输晶体管103的栅电极223和作为浮动扩散部的源极区域222形成在基板200上。栅电极223和源极区域222被绝缘膜240覆盖。绝缘膜240被贯通以形成到达基板200的通孔，并且在通孔中埋入诸如W等导电材料，从而形成接触部Csub。
如图26的(a2)所示，基板接触层302形成在作为P型硅基板等的基板300的主面MSb上。基板接触层302可以通过例如离子注入法、固相扩散法、等离子体掺杂法等形成。
在使用离子注入法的情况下，例如，以约1×1016/cm3～1×1020/cm3的剂量将硼注入到基板300的主面MSb中，并在约600℃～900℃的温度下进行热处理，从而形成基板接触层302。
在使用固相扩散法的情况下，例如，使用B2H6/SiH4/O2气体通过低压化学气相沉积(LP-CVD)法在基板300的主面MSb上沉积诸如硼硅玻璃(BSG)膜等氧化硅膜。然后，在约900℃下执行热处理以使硼在基板300侧扩散。其后，用氢氟酸去除BSG膜，从而形成基板接触层302。
在使用等离子体掺杂法的情况下，用等离子体激发B2H6/He混合气体以使硼在基板300的主面MSb侧扩散，从而形成基板接触层302。
如图26的(b1)和图26的(b2)所示，将其上形成有基板接触层302的基板300以主面MSb侧面对基板200的方式贴合到图26的(a1)的基板200。此时，施加0.1MPa至数MPa的压力，并在约350℃～600℃下进行热处理。因此，基板300和基板200经由绝缘膜240接合。注意，在贴合基板300和基板200之前，可以分别对基板300的贴合面和基板200的贴合面进行O2等离子体处理。
如图27的(a1)和图27的(a2)所示，通过化学机械抛光(CMP)将基板300研磨至零点几μm至几μm的厚度。
如图27的(b1)和图27的(b2)所示，在基板300上执行元件隔离，同时保留其中形成有诸如放大晶体管104等像素晶体管的区域。具体地，通过光刻在形成像素晶体管的区域上形成抗蚀剂图案，并且通过干蚀刻来蚀刻其他区域。在灰化抗蚀剂图案之后，通过CVD法形成诸如氧化硅膜等绝缘膜340，以回填其中基板300的被蚀刻和去除的部分。通过CMP去除多余的绝缘膜340以露出基板300的表面。
如图28的(a1)和28的图(a2)所示，在基板300的主面MSa上形成放大晶体管104。具体地，通过热氧化法在基板300的表面上形成栅极氧化膜(未示出)。通过CVD法形成多晶硅膜等，通过光刻形成抗蚀剂图案，蚀刻多晶硅膜，并且灰化抗蚀剂图案以形成栅电极313。通过离子注入将磷或砷注入到栅电极313两侧的基板300中，并通过高温快速热退火(RTA)法对其进行热处理，以形成源极区域312和漏极区域311。
如图28的(b1)和图28的(b2)所示，形成接触部Cg、Cs、Cd和Cfd。具体地，通过CVD法进一步形成覆盖放大晶体管104的绝缘膜340。然后，通过CMP使绝缘膜340的表面平坦化。通过光刻在绝缘膜340的表面上形成抗蚀剂图案，并通过干蚀刻形成到达栅电极313、源极区域312、漏极区域311和基板200的通孔。在通过灰化去除抗蚀剂图案之后，通过CVD法在各通孔中填充W膜等，并且通过CMP去除多余的W膜。
其后，形成配线D1～D4，并且接合其上形成有逻辑晶体管Tr和配线的基板400，从而完成了固态图像传感器100的制造处理。
(比较例)
接下来，参照图29，将比较例1和2的构成与第一实施方案的构成进行比较。图29是用于比较根据本公开第一实施方案的固态图像传感器以及比较例1和2的图。
在专利文献1的固态图像传感器中，将其上形成有像素区域的半导体基板和其上形成有逻辑电路的半导体基板接合。即，光电转换元件和像素晶体管形成在同一半导体基板上。然而，在这种构成中，不能确保用于配置像素晶体管的足够空间。在像素晶体管中，例如，如果放大晶体管的尺寸小，则难以充分降低随机电报信号(RTS)噪声等的噪声水平。
因此，例如，可以想到的是，将其上形成有光电转换元件的基板和其上形成有像素晶体管的基板分离并且将它们接合在一起。作为比较例1，在图29中示出了这种构成。这里，由于其上形成有像素晶体管的基板经由绝缘膜与其他基板接合，因此是其中基板电位不固定的浮动基板。如果基板电位不定，则像素晶体管的操作变得不稳定。为了改善这一点，例如，如同图29所示的比较例2中那样，可以想到的是，设置通过元件隔离区域STI与放大晶体管的形成区域分开的基板接触层302’。可以通过将基板接触层302’连接到上层的接地线来固定基板电位。然而，在比较例2的构成中，通过被元件隔离区域STI和基板接触层302’压迫，必须减小放大晶体管的尺寸，并且损害了分离基板的效果。
在第一实施方案的固态图像传感器100中，将基板300的电位固定的基板接触层302配置在与形成基板300的放大晶体管104的一侧相对的主面MSb上。因此，主面MSa侧的面积不会被基板接触层302减小。此外，不必须单独设置用于分离基板接触层302的元件隔离层。因此，基板300的电位可以在确保用于配置放大晶体管104的空间的同时被固定。
当将各构成进行比较时，放大晶体管的尺寸(AMP Tr尺寸)是比较例1：比较例2：第一实施方案＝3：1：3，并且在第一实施方案中获得与比较例1相同的尺寸。因此，RTS噪声的噪声水平是比较例1：比较例2：第一实施方案＝0.33：1：0.33，其在第一实施方案中被充分降低。
通过以上构成，在第一实施方案的固态图像传感器100中，可以充分利用在分开的基板200和300之间将光电转换元件102和像素晶体管分离的优点。即，与将光电转换元件和像素晶体管配置在同一基板上的情况相比，可以扩大光电转换元件102和像素晶体管两者的面积。此外，可以增加每单位面积的像素数量。
此外，在第一实施方案的固态图像传感器100中，基板200和基板300经由接触部Cfd连接。此外，基板300和基板400通过基板300的配线D4和基板400的配线连接。利用这些构成，与例如通过在基板的周边区域中设置的硅通孔(TSV)连接各基板的情况相比，可以减小基板间连接所需的面积。因此，可以减小固态图像传感器100的芯片尺寸。可选择地，可以以相同的芯片尺寸来扩大像素区域。
另外，在第一实施方案的固态图像传感器100中，接触部Cfd和基板300的配线D4与基板400的配线之间的接合点503配置在像素区域内。因此，可以进一步减小芯片尺寸或可以进一步扩大像素区域。
这里，图30示出了各构成的更详细的俯视图。
图30是示出根据本公开第一实施方案和比较例2的固态图像传感器的像素晶体管的配置的图。图30的(a)是其上形成有比较例2的像素晶体管的基板的俯视图，图30的(b)是第一实施方案的基板300的俯视图，图30的(c)是第一实施方案的基板200的俯视图。然而，在图30中省略了绝缘膜的一部分。
如图30的(c)所示，传输晶体管103的栅电极223形成为大致U形的曲柄形状。通过将U形的栅电极223的两端分别配置在两个光电转换元件102上，传输晶体管103可以从光电转换元件102接收电气信号并将电气信号传输到放大晶体管104。传输晶体管103的栅电极223经由接触部Ctga和Ctgb连接到上层配线。
如图30的(b)所示，第一实施方案的基板300包括放大晶体管104、选择晶体管106和复位晶体管105。到此为止，仅仅示出了放大晶体管104作为像素晶体管的示例，但是如上所述，像素晶体管还包括复位晶体管105、选择晶体管106等。
为了处理由放大晶体管104放大的电气信号，选择晶体管106选择是否将电气信号传输到上层配线D1～D4。选择晶体管106具有栅电极323、源极区域322和漏极区域321。选择晶体管106的栅电极323与放大晶体管104的栅电极313平行配置，并且经由接触部Csg连接到上层配线D1～D4。选择晶体管106的源极区域322经由接触部Css连接到上层配线D1～D4。选择晶体管106的漏极区域321连接到放大晶体管104的源极区域312。
复位晶体管105将放大晶体管104的栅极的电位复位(初始化)为电源电位。复位晶体管105还是将浮动扩散部的电位复位的晶体管。复位晶体管105具有栅电极333、源极区域332和漏极区域331。复位晶体管105的栅电极333与选择晶体管106的栅电极323串联配置，并且经由接触部Crg连接到上层配线D1～D4。复位晶体管105的源极区域332经由接触部Crs和Cag以及配线D1连接到放大晶体管104的栅电极313。复位晶体管105的漏极区域331经由接触部Crd连接到上层配线D1～D4。
放大晶体管104的栅电极313经由接触部Cag和Cfd以及配线D1连接到作为传输晶体管103的源极区域222的浮动扩散部。放大晶体管104的漏极区域311经由接触部Cad连接到上层配线D1～D4。
如图30的(a)所示，同样在比较例2的结构中，放大晶体管104’和选择晶体管106’并列配置，选择晶体管106’和复位晶体管105’串联配置。然而，由于基板上的一部分区域被基板接触层302’和元件隔离区STI所占据，所以放大晶体管104’的尺寸受到限制。
如上所述，即使在示出了放大晶体管以外的像素晶体管的详细图中，也很清楚的是，第一实施方案的构成具有优于比较例2的构成的优点。
(变形例1)
接下来，将参照图31说明第一实施方案的变形例1的固态图像传感器。图3是示出根据本公开第一实施方案的变形例1的固态图像传感器的基板200和300的贴合位置附近的示意图。
如图31所示，变形例1的固态图像传感器包括在其中插入有至少一个或多个W等的配线D0的接触部Csub。因此，可以适当地调整基板200和基板300的基板接触层302的连接位置。即，基板200和基板300的基板接触层302的连接位置不必须在垂直方向上重叠。
利用这样的构成，增大了基板200和基板300之间的相对位置、各基板200和300中的各要素的配置等的自由度。
(变形例2)
接下来，将参照图32说明第一实施方案的变形例2的固态图像传感器。图32是示出根据本公开第一实施方案的变形例2的固态图像传感器的基板200和300a的贴合位置附近的示意图。
如图32所示，变形例2的固态图像传感器在基板300a的主面MSb的一部分中具有基板接触层302a。因此，基板接触层302a不必须覆盖基板300a的整个主面MSb。原理上，基板接触层302a仅需要具有其中在连接接触部Csub时的位移量被添加到接触部Csub所需的截面积上的面积。
(变形例3)
接下来，将参照图33说明第一实施方案的变形例3的固态图像传感器110。图33是示出根据本公开第一实施方案的变形例3的固态图像传感器110的断面的一部分的图。
如图33所示，在变形例2的固态图像传感器110中，传输晶体管103的栅电极223未连接到光电转换元件102而配置在半导体区域204上。即，可以采用传输晶体管103具有作为平面型传输栅的栅电极223的模式。
(变形例4)
接下来，将参照图34说明第一实施方案的变形例4的固态图像传感器120。图34是示出根据本公开第一实施方案的变形例4的固态图像传感器120的断面的一部分的图。
如图34所示，在变形例4的固态图像传感器120中，基板300和基板400在面对基板200的周边区域14的区域中电气连接。周边区域14对应于基板200的边框区域，并且设置在像素区域13的周缘。基板300在面对周边区域14的区域中具有多个焊盘电极58，并且基板400在面对周边区域14的区域中具有多个焊盘电极64。基板300和基板400通过设置在面对周边区域14的区域中的焊盘电极58和64的接合而彼此电气连接。
因此，由于通过将焊盘电极58和64彼此接合来连接基板300和基板400，因此与例如通过在基板的周边区域中设置的TSV来连接各基板的情况相比，可以减小芯片尺寸，或者可以扩大像素区域。
[第二实施方案]
接下来，将参照图35～44说明第二实施方案的固态图像传感器。在第二实施方案的固态图像传感器中，基板接触层302b的形状与第一实施方案的不同。
(固态图像传感器的详细构成例)
图35是示出根据本公开第二实施方案的固态图像传感器的基板200和300b的贴合位置附近的示意图。图35的(a)是示出基板200和300b的贴合位置附近的断面图，图35的(b)是基板300b的俯视图。然而，在图35的(a)中，接触部Cg的位置偏移。此外，在图35的(b)中，省略了绝缘膜340和配线D1。此外，在图35中，示出了放大晶体管104b作为像素晶体管的示例。
如图35所示，基板300b在作为与第二主面的主面MSb(与作为第一主面的主面MSa相对)上具有作为比基板300b更低电阻的区域的基板接触层302b。具体地，基板300b具有某种导电类型，例如P型，并且基板接触层302b包含比基板300b的其他区域301b更高浓度的杂质。即，基板接触层302b是P+型。这里，仅仅要求基板接触层302b的至少一部分区域具有比基板300b的其他区域301b更低的电阻和更高浓度的杂质。
基板300b的基板接触层302b具有在沿着基板300b的方向上朝向基板300b的外侧延伸的延伸部303。沿着基板300b的方向包括相对于基板300b水平的方向。即，延伸部303相对于基板300b在水平方向或大致水平方向上朝向基板300b的外侧延伸。换句话说，延伸部303从基板300b的侧面突出。
基板300b经由基板接触层302b接地。具体地，第二实施方案的固态图像传感器包括从基板300b的基板接触层302b延伸到基板200的相对侧的接触部Csubb。更具体地，延伸部303具有作为与基板300b的主面MSa面向同侧的第三主面的主面MSc，并且设置一端连接到延伸部303的主面MSc且另一端接地的接触部Csubb。基板300b的其他区域301b等不存于延伸部303的主面MSc上。因此，连接到延伸部303的主面MSc的接触部Csubb可以延伸到上层并连接到配线D1等。因此，可以通过经由基板接触层302b、接触部Csubb和配线D1～D4连接到接地线来使基板300b接地。即，基板300b的电位固定为0V。
基板300b在主面MSa上具有放大从光电转换元件102输出的电气信号的放大晶体管104b。放大晶体管104b形成为例如MOSFET。放大晶体管104b具有设置在基板300b中的N型源极区域312b和N型漏极区域311b。放大晶体管104b的栅电极313b配置在源极区域312b和漏极区域311b之间的基板300b上。基板300b的主面MSa的面积减小了例如基板接触层302b的延伸部303的面积。因此，放大晶体管104b的尺寸也略微减小。放大晶体管104b的尺寸小于第一实施方案的放大晶体管104的尺寸，并且大于比较例2的放大晶体管的尺寸。
(固态图像传感器的制造处理的示例)
接下来，将参照图36和图37说明第二实施方案的固态图像传感器的制造处理的示例。图36和图37是示出根据本公开第二实施方案的固态图像传感器的制造处理的过程的示例的流程图。注意，图36和图37的左图是固态图像传感器的制造处理中的断面图。此外，图36和图37的右图是固态图像传感器的制造处理中的俯视图。
第二实施方案的固态图像传感器经历与上述第一实施方案的图26和图27类似的制造处理。这里，将说明其后的制造处理的示例。
如图36的(a1)和图36的(a2)所示，相对于已经进行了元件隔离的基板300b，延伸部303形成在基板接触层302b上。具体地，通过光刻形成在与基板300b的延伸部303相对应的位置处具有开口的抗蚀剂图案，通过干蚀刻来蚀刻在开口部的基板300b，并且灰化抗蚀剂图案。因此，延伸部303的主面MSc露出。
如图36的(b1)和图36的(b2)所示，通过CVD法在延伸部303的主面MSc上形成诸如氧化硅膜等绝缘膜340，并且回填其中基板300b的通过蚀刻被去除的部分。通过CMP去除多余的绝缘膜340以露出基板300b的表面。
如图37的(a1)和图37的(a2)所示，通过与第一实施方案的放大晶体管104类似的方法，在基板300b的主面MSa上形成放大晶体管104b。
如图37的(b1)和图37的(b2)所示，如同第一实施方案中那样形成接触部Cg、Cs、Cd和Cfd。此外，接触部Csubb也可以通过与其他接触部Cg、Cs、Cd和Cfd类似的方法形成。
其后，形成配线D1～D4，并且接合其上形成有逻辑晶体管Tr和配线的基板400，从而完成了第二实施方案的固态图像传感器的制造处理。
(比较例)
接下来，参照图38，将上述比较例1和2的构成与第二实施方案的构成进行比较。图38是用于比较根据本公开第二实施方案的固态图像传感器以及比较例1和2的图。
在第二实施方案的固态图像传感器中，接触部Csubb连接到配置在主面MSb上的基板接触层302b的与主面MSa面向同侧的主面MSc侧。因此，尽管放大晶体管104b减少了基板接触层302b具有延伸部303的量，但是与比较例1和2相比仍然具有优点。
放大晶体管的尺寸(AMP Tr尺寸)是比较例1：比较例2：第二实施方案＝3：1：2，并且在第二实施方案中，获得了大于比较例2的尺寸。因此，RTS噪声的噪声水平是比较例1：比较例2：第二实施方案＝0.33：1：0.5，在第二实施方案中也被充分降低。
这里，图39示出了各构成的更详细的俯视图。
图39是示出根据本公开第二实施方案和比较例2的固态图像传感器的像素晶体管的配置的图。图39的(a)是其上形成有比较例2的像素晶体管的基板的俯视图，图39的(b)是第二实施方案的基板300b的俯视图，图39的(c)是第二实施方案的基板200的俯视图。然而，在图39中省略了绝缘膜的一部分。
如图39的(c)所示，第二实施方案的固态图像传感器还包括具有与第一实施方案类似的构成的基板200。
如图39的(b)所示，第二实施方案的固态图像传感器还包括放大晶体管104b、选择晶体管106和复位晶体管105，它们与第一实施方案中的配置基本类似。第二实施方案的固态图像传感器与第一实施方案的不同之处在于，基板接触层302b的延伸部303占据基板300b的一部分区域，并且放大晶体管104b减少了该量。
图40示出了图39的各部分的断面图。
图40是示出根据本公开第二实施方案的固态图像传感器的各个元件之间的连接的图。图40的(a)是第二实施方案的基板300b的俯视图，图40的(b)是沿着图40的(a)的线A-A’截取的断面图，图40的(c)是沿着图40的(a)的线B-B’截取的断面图，图40的(d)是沿着图40的(a)的线C-C’截取的断面图。
如图40的(b)所示，基板接触层302b经由在延伸部303处的接触部Csubb连接到上层配线D1～D4，并且接地。放大晶体管104b的漏极区域311b经由接触部Cad连接到上层配线D1～D4。选择晶体管106的源极区域322经由接触部Css连接到上层配线D1～D4。
如图40的(c)所示，作为浮动扩散部的传输晶体管103的源极区域222经由接触部Cfd连接到配线D1。尽管未示出，但是配线D1连接到放大晶体管104b的栅电极313b。传输晶体管103的栅电极223经由接触部Ctga连接到W等的配线D0。配线D0经由接触部Ctgb连接到上层配线。
如如图40的(d)所示，复位晶体管105的源极区域332经由接触部Crs连接到配线D1。尽管未示出，但是如上所述，配线D1连接到放大晶体管104b的栅电极313b。复位晶体管105的漏极区域331经由接触部Crd连接到上层配线D1～D4。
(变形例1)
接下来，将参照图41说明第二实施方案的变形例1的固态图像传感器。图41是示出根据本公开第二实施方案的变形例1的固态图像传感器的基板200和300c的贴合位置附近的示意图。
如图41所示，变形例1的固态图像传感器包括贯通延伸部303c、一端连接到基板200且另一端接地的接触部Csubc。即，基板300c的基板接触层302c具有被接触部Csubc贯通的延伸部303c。接触部Csubc经由上层配线D1～D4连接到接地线。基板200经由接触部Csubc接地。基板300c经由基板接触层302c的延伸部303c和接触部Csubc接地。
利用这样的构成，基板200和基板300c可以使用共用的构成接地，并且可以使配线结构更简单。此外，可以减小用于接地的构成所占用的体积。
(变形例2)
接下来，将参照图42和图43说明第二实施方案的变形例2的固态图像传感器。图42是示出根据本公开第二实施方案的变形例2的固态图像传感器的基板200和300d的贴合位置附近的示意图。
如图42所示，变形例2的固态图像传感器包括一端连接到延伸部303d的侧面且另一端接地的接触部Csubd。即，基板300d的基板接触层302d具有在侧面连接接触部Csubd的延伸部303d。接触部Csubd经由上层配线D1～D4连接到接地线。基板300d经由基板接触层302d的延伸部303d和接触部Csubd接地。
基板300d在作为第一主面的主面MSa上具有放大从光电转换元件102输出的电气信号的放大晶体管104d。放大晶体管104d形成为例如MOSFET。放大晶体管104d具有设置在基板300d中的N型源极区域312d和N型漏极区域311d。放大晶体管104d的栅电极313d配置在源极区域312d与漏极区域311d之间的基板300d上。
利用这样的构成，基板接触层302d的延伸部303d不必须具有在连接时的位移量被添加到接触部Csubd的截面积上的面积，并且延伸部303d可以形成为小于第二实施方案中的延伸部303。伴随于此，放大晶体管104d的尺寸可以稍微增大。放大晶体管104d的尺寸小于第一实施方案的放大晶体管104的尺寸，并且大于第二实施方案的放大晶体管104b的尺寸。
图43用于将上述比较例1和2的构成以及变形例2的构成进行比较。图43是用于比较根据本公开第二实施方案的固态图像传感器、其变形例以及比较例1和2的图。
在变形例2的固态图像传感器中，接触部Csubd连接到配置在主面MSb上的基板接触层302d的侧面。因此，与比较例1和2相比，第二实施方案的固态图像传感器具有进一步的优点。
放大晶体管的尺寸(AMP Tr尺寸)是比较例1：比较例2：第二实施方案：变形例2＝3：1：2：2.5，并且在变形例2中，获得了大于第二实施方案的尺寸。因此，RTS噪声的噪声水平是比较例1：比较例2：第二实施方案：变形例2＝0.33：1：0.5：0.4，并且变形例2具有比第二实施方案更好的噪声水平。
(变形例3)
接下来，将参照图44说明第二实施方案的变形例3的固态图像传感器。图44是示出根据本公开第二实施方案的变形例3的固态图像传感器的基板200e和300e的贴合位置附近的示意图。
如图44的(a)的断面图和图44的(b)的俯视图所示，在变形例3的固态图像传感器中，可以根据光电转换元件102和相应的传输晶体管103的数量增加放大晶体管104e的数量。
具体地，基板200e包括光电转换元件102-1和对应的传输晶体管103-1、光电转换元件102-2和对应的传输晶体管103-2、光电转换元件102-3和对应的传输晶体管103-3。
基板300e具有对应于光电转换元件102-1和传输晶体管103-1的放大晶体管104e-1。此外，基板300e具有对应于光电转换元件102-2和传输晶体管103-2的放大晶体管104e-2。此外，基板300e具有对应于光电转换元件102-3和传输晶体管103-3的放大晶体管104e-3。
设置各放大晶体管104e-1～104e-3的区域通过基板300e的底面的基板接触层302e连接。设置放大晶体管104e-1的区域和设置放大晶体管104e-2的区域通过基板接触层302e的延伸部303e-2连接。设置放大晶体管104e-2的区域和设置放大晶体管104e-3的区域通过基板接触层302e的延伸部303e-3连接。
用于使基板300e接地的接触部Csube-1连接到放大晶体管104e-1附近的延伸部303e-1。用于使基板300e接地的接触部Csube-2连接到放大晶体管104e-2附近的延伸部303e-2。此外，延伸部303e-2设置有被连接传输晶体管103-1的浮动扩散部和放大晶体管104e-1的栅电极的Cfd-1贯通的通孔303th-2。用于使基板300e接地的接触部Csube-3连接到放大晶体管104e-3附近的延伸部303e-3。此外，延伸部303e-3设置有被连接传输晶体管103-2的浮动扩散部和放大晶体管104e-2的栅电极的Cfd-2贯通的通孔303th-3。
利用这样的构成，即使光电转换元件102和传输晶体管103的数量增加，放大晶体管104e的数量也可以相应地增加。在图44的示例中，三个光电转换元件102、三个传输晶体管103和三个放大晶体管104e具有一一对应关系，但是这些元件的数量不限于三个。这些元件的数量可以是两个或四个或更多个。
[第三实施方案]
接下来，将参照图45和图46说明第三实施方案的固态图像传感器100f。第三实施方案的固态图像传感器100f与第一和第二实施方案的不同之处在于，多个光电转换元件102被集成并作为一个处理。
图45是示出根据本公开第三实施方案的固态图像传感器100f的一部分的图。图45的(a)是示出基板200的上面的一部分的图，图45的(b)是示出固态图像传感器100f的断面的一部分的图。
如图45的(a)所示，在基板200中，分别与四个光电转换元件102相对应的四个传输晶体管103配置在四个光电转换元件102聚集的中央附近。此外，作为四个传输晶体管103的浮动扩散部的源极区域222被四个传输晶体管103围绕并且彼此接近地配置。
如图45的(a)和图45的(b)所示，通过基板200上方的配线Dx将这四个源极区域222组合为一个。具体地，配线Dx具有连接到各个源极区域222的四个腿部Df。此外，一个接触部Cfd连接到配线Dx的上部。接触部Cfd的另一端连接到配线D1。
基板300f具有与四个光电转换元件102和四个传输晶体管103相对应的一个像素晶体管。即，基板300f对于四个光电转换元件102和四个传输晶体管103具有一个放大晶体管104f、一个复位晶体管105f和一个未示出的选择晶体管。
连接接触部Cfd的配线D1连接到放大晶体管104f的栅电极313f。此外，配线D1连接放大晶体管104f的栅电极313f和复位晶体管105f的源极区域332f。
上述第一和第二实施方案等的构成可以适用于这种固态图像传感器100f。图46是在将本公开第一和第二实施方案以及比较例2的构成适用于根据第三实施方案的固态图像传感器100f的情况下的比较图。
如图46所示，放大晶体管的尺寸(AMP Tr尺寸)是比较例2：第一实施方案：第二实施方案＝1：2：1.5，RTS噪声的噪声水平是比较例2：第一实施方案：第二实施方案＝1∶0.5∶0.67。
如上所述，与比较例2的适用例相比，第一实施方案相对于第三实施方案的适用例在放大晶体管的尺寸和RTS噪声的噪声水平方面均更加优异。与比较例2的适用例相比，第二实施方案相对于第三实施方案的适用例在放大晶体管的尺寸和RTS噪声的噪声水平方面均更加优异。与第二实施方案的适用例相比，第一实施方案相对于第三实施方案的适用例在放大晶体管的尺寸和RTS噪声的噪声水平方面均更加优异。
[第四实施方案]
上述第一和第二实施方案的构成也可以适用于具有诸如MOSFET等晶体管的半导体装置。图47和图48示出了各自的适用例。
图47是示出在将本公开第一实施方案的构成适用于根据第四实施方案的半导体装置的情况下基板500和600a的贴合位置附近的示意图。
如图47所示，第四实施方案的半导体装置包括作为第一半导体基板的基板500，其具有作为第一晶体管的晶体管530。作为硅基板等的基板500接地。即，基板500的电位固定为0V。晶体管530例如形成为MOSFET。晶体管530包括栅电极533、N型源极区域532和N型漏极区域531。栅电极533设置有连接到上层配线的接触部533c。源极区域532设置有连接到上层配线的接触部532c。漏极区域531设置有连接到上层配线的接触部531c。此外，基板500具有通过元件隔离区域520与其中配置有晶体管530的区域分开的P+型基板接触层510。
此外，第四实施方案的半导体装置包括作为经由绝缘膜580面对基板500的第二半导体基板的基板600a。即，基板600a和基板500接合。图47所示的表面561表示基板600a和基板500接合的表面。
基板600a在作为第一主面的主面MSa上具有作为第二晶体管的晶体管630。晶体管630形成为例如MOSFET。晶体管630包括栅电极633、N型源极区域632和N型漏极区域631。栅电极633设置有连接到上层配线的接触部633c。源极区域632设置有连接到上层配线的接触部632c。漏极区域631设置有连接到上层配线的接触部631c。晶体管630被绝缘膜681覆盖。
基板600a在作为与主面MSa相对的第二主面的主面MSb上具有作为比基板600a更低电阻的区域的基板接触层611。具体地，基板600a具有某种导电类型，例如P型，并且基板接触层611包含比基板600a的其他区域634更高浓度的杂质。即，设置在主面MSa上的晶体管630的N型源极区域632和N型漏极区域631以及设置在主面MSb上的P+型基板接触层611被基板600a的其他区域634隔开。这里，仅仅要求基板接触层611的至少一部分区域具有比基板600a的其他区域634更低的电阻和更高浓度的杂质。
基板600a经由基板接触层611接地。具体地，第四实施方案的半导体装置包括从基板600a的基板接触层611延伸到基板500侧的接触部611c。更具体地，基板600a以主面MSb侧面向基板500的方式配置在基板500上，并且半导体装置包括将基板600a的基板接触层611和基板500的基板接触层510连接的接触部611c。因此，基板600a经由基板接触层611和基板500接地。即，基板600a的电位固定为0V。
图48是示出在将本公开第二实施方案的构成适用于根据第四实施方案的半导体装置的情况下基板500和600b的贴合位置附近的示意图。
如图48所示，第四实施方案的半导体装置包括作为经由绝缘膜580面对基板500的第二半导体基板的基板600b。即，基板600b和基板500接合。图48所示的表面562表示基板600b和基板500接合的表面。
基板600b在作为第一主面的主面MSa上具有作为第二晶体管的晶体管640。晶体管640形成为例如MOSFET。晶体管640包括栅电极643、N型源极区域642和N型漏极区域641。栅电极643设置有连接到上层配线的接触部643c。源极区域642设置有连接到上层配线的接触部642c。漏极区域641设置有连接到上层配线的接触部641c。晶体管640被绝缘膜682覆盖。
基板600b在作为与主面MSa相对的第二主面的主面MSb上具有作为具有比基板600b更低电阻的区域的基板接触层612。具体地，基板600b具有某种导电类型，例如P型，并且基板接触层612包含比基板600b的其他区域644更高浓度的杂质。即，设置在主面MSa上的晶体管640的N型源极区域642和N型漏极区域641以及设置在主面MSb上的P+型基板接触层612被基板600b的其他区域644隔开。这里，仅仅要求基板接触层612的至少一部分区域具有比基板600b的其他区域644更低的电阻和更高浓度的杂质。
基板600b的基板接触层612具有在沿着基板600b的方向上朝向基板600b的外侧延伸的延伸部613。
基板600b经由基板接触层612接地。具体地，第四实施方案的半导体装置包括从基板600b的基板接触层612延伸到基板500的相对侧的接触部612c。更具体地，延伸部613具有作为与基板600b的主面MSa面向同侧的第三主面的主面MSc，并且设置有一端连接到延伸部613的主面MSc且另一端接地的接触部612c。因此，基板600b经由基板接触层612、接触部612c、上层配线等接地。即，基板600b的电位固定为0V。
在第四实施方案的半导体装置中，基板500的晶体管530以及基板600a和600b的晶体管630和640的用途可以不同。晶体管530适合于要求高速处理的应用。晶体管630和640具有比基板500的晶体管530更慢的操作速度，但是适合于要求低噪声的应用。因此，例如，晶体管530可以用作构成逻辑电路等的晶体管。此外，晶体管630和640可以用作构成模拟电路等的晶体管。
(变形例1)
接下来，将参照图49说明第四实施方案的变形例1的半导体装置。图49是示出根据本公开第四实施方案的变形例1的半导体装置的基板500c和600c的贴合位置附近的示意图。变形例1的半导体装置与上述第四实施方案的不同之处在于，N型晶体管530和640以及P型晶体管540和650被混合。
如图49的(a)的断面图所示，变形例1的半导体装置包括作为具有晶体管530的第一半导体基板的基板500c。基板500c具有作为第四晶体管的晶体管540，其通过元件隔离区域520与晶体管530隔开且导电类型不同于晶体管530的导电类型，例如P型。晶体管540形成为例如MOSFET。晶体管540包括栅电极543、P型源极区域542和P型漏极区域541。栅电极543设置有连接到上层配线的接触部543c。源极区域542设置有连接到上层配线的接触部542c。漏极区域541设置有连接到上层配线的接触部541c。
变形例1的半导体装置包括作为经由绝缘膜583面对基板500c的第二半导体基板的基板600c。即，基板600c和基板500c接合。图49所示的表面563表示基板600c和基板500c接合的表面。
如图49的(a)的断面图和图49的(b)的俯视图所示，基板600c在主面MSa上具有晶体管640。此外，基板600c具有作为第五晶体管的晶体管650，其通过元件隔离区域602和603与晶体管640隔开且导电类型不同于晶体管640的导电类型，例如P型。晶体管650形成为例如MOSFET。晶体管650包括栅电极653、P型源极区域652和P型漏极区域651。栅电极653设置有连接到上层配线的接触部653c。源极区域652设置有连接到上层配线的接触部652c。漏极区域651设置有连接到上层配线的接触部651c。元件隔离区域602还用作使接触部531c～533c从下层基板500c传递到上层配线侧的通孔。元件隔离区域603还用作使接触部541c～543c从下部基板500c传递到上层配线侧的通孔。包括晶体管640和650的整个基板600c被绝缘膜683覆盖。
基板600c在对应于主面MSb的晶体管640的位置处具有比基板600c的晶体管640附近的区域644更低电阻的基板接触层612。即，基板600c的区域644例如是P型，并且基板接触层612是P+型。基板接触层612具有在沿着基板600c的方向上朝向基板600c的外侧延伸的延伸部613。
基板600c在对应于主面MSb的晶体管650的位置处具有比基板600c的晶体管650附近的区域654更低电阻的基板接触层622。即，基板600c的区域654例如是N型，并且基板接触层622是N+型。这里，仅仅要求基板接触层622的至少一部分区域具有比基板600c的其他区域654更低的电阻和更高浓度的杂质。
基板接触层622具有在沿着基板600c的方向上朝向基板600c的外侧延伸的延伸部623。延伸部623具有作为与基板600c的主面MSa面向同侧的第三主面的主面MSc，并且设置有一端连接到延伸部623的主面MSc且另一端接地的接触部622c。
基板600c经由基板接触层612和622接地。
(变形例2)
接下来，将参照图50说明第四实施方案的变形例2的半导体装置。图50是示出根据本公开第四实施方案的变形例2的半导体装置的基板500c、700c和600c的贴合位置附近的示意图。变形例2的半导体装置与上述变形例1的不同之处在于，在基板500c和600c之间夹设有基板700c。
如图50所示，除了变形例1的构成之外，变形例2的半导体装置还包括作为第三半导体基板的基板700c，其是面对基板500c的浮动基板。即，作为硅基板等的基板700c接合到基板500c。图50所示的表面570表示基板500c和基板700c接合的表面。此外，基板600c接合到基板700c。图50所示的表面760表示基板700c和基板600c接合的表面。
基板500c接地并且具有固定为0V的电位。基板600c具有基板接触层612和622，经由连接到其上的接触部612c和622c接地，并且具有固定为0V的电位。基板700c不具有基板接触层等，并且不接地。即，基板700c是具有不定的基板电位的浮动基板。
基板700c具有作为第三晶体管的晶体管730和740。晶体管730和740形成为例如MOSFET。晶体管730具有栅电极733、N型源极区域732、N型漏极区域731和夹在这些区域之间的P型区域734。晶体管730具有完全耗尽型的绝缘体上硅(FD-SOI)结构，其中绝缘膜583配置在NPN结构的主体的正下方。晶体管740具有栅电极743、P型源极区域742、P型漏极区域741和夹在这些区域之间的N型区域744。晶体管740具有FD-SOI结构，其中绝缘膜583配置在PNP结构的主体的正下方。
通过这样在基板700c上构成晶体管730和740，可以使晶体管730和740小型化，并且可以抑制寄生电容以获得高速晶体管730、740。
注意，出于降噪效果的目的，类似于基板600c，基板700c可以设置有基板接触层以固定基板700c的电位。
此外，在上述变形例1和2中，已经说明了其中适用如图48所示的第二实施方案的构成的示例，但是在变形例1和2中，也可以适用如图47所示的第一实施方案的构成。
[第五实施方案]
在包括多种类型的像素晶体管的固态图像传感器中，如何抑制各个像素晶体管的阈值电压的变化也是一个问题。
在第五实施方案中，提出了一种能够调整像素晶体管的阈值电压的固态图像传感器。
(固态图像传感器的详细构成例)
图51是示出根据本公开第五实施方案的固态图像传感器100g的基板200和300g的贴合位置附近的纵断面图。图52是包括根据本公开第五实施方案的固态图像传感器100g的基板200和300g的贴合位置附近的断面图。图52的(a)是基板300g的断面图，其中省略了绝缘膜340。图52的(b)是绝缘膜240的断面图。图52的(c)是基板200的断面图，其中省略了绝缘膜240。
如图51所示，第五实施方案的固态图像传感器100g具有其中基板200和基板300g贴合在一起的构成。
作为第一基板的基板200例如具有与上述第一实施方案所示的基板200类似的构成。在图51中，示出了与第一实施方案所示的范围不同范围的断面。即，基板200在P型半导体区域204的表层部分上包括跨越像素分离部203的多个传输晶体管103。P型扩散区域230设置在作为P型半导体区域204的表层部分并且与形成传输晶体管103的区域分开的区域中。扩散区域230连接到例如接触部C2vs，并且接触部C2vs连接到配线D1vss。基板200的半导体区域204经由接触部C2vs、配线D1vss等接地。
如图51和图52的(c)所示，传输晶体管103包括栅电极223和作为浮动扩散部的N型源极区域222。栅电极223连接到接触部Ctg。源极区域222连接到接触部Cfd。
如图51所示，作为第二基板的基板300g具有P型半导体区域301，其具有作为第一主面的主面MSa和作为第二主面的主面MSb。主面MSa和MSb之间的距离，即，半导体区域301的厚度例如为100nm以下。基板300g的主面MSb经由覆盖基板200的整个传输晶体管103等的绝缘膜240贴合到基板200。绝缘膜240的厚度例如为约350nm。
基板300g在主面MSa侧上具有像素晶体管。像素晶体管处理从具有包括在基板200中的N型半导体区域201的光电转换元件输出的电气信号。图51示出包括作为像素晶体管的示例的选择晶体管106和复位晶体管105的断面。
P型扩散区域330设置在作为P型半导体区域301的表层部分并且与选择晶体管106、复位晶体管105等的形成区域分开的区域中。扩散区域330连接到例如接触部C3vs，并且接触部C3vs连接到配线D1vss。基板300的半导体区域301经由接触部C3vs、配线D1vss等接地。
在基板300g中，整个选择晶体管106、复位晶体管105等被绝缘膜340覆盖。绝缘膜340的厚度例如为约350nm。
如图51和52的(a)所示，选择晶体管106具有栅电极323、N型源极区域322和N型漏极区域321。栅电极323连接到接触部Csg。源极区域322连接到接触部Css，并且接触部Css经由配线D1vs1连接到源极线(未示出)。漏极区域321连接到接触部Csd。
复位晶体管105具有栅电极333、N型源极区域332和N型漏极区域331。栅电极333连接到接触部Crg。源极区域332连接到接触部Crs，并且接触部Crs经由配线D1和接触部Cfd连接到传输晶体管103的源极区域222。漏极区域331连接到接触部Crd，并且接触部Crd经由配线D1vdd连接到电源(未示出)。
如图52的(a)所示，放大晶体管104具有栅电极313、N型源极区域312和N型漏极区域311。栅电极313连接到接触部Cag，并且接触部Cag经由配线D1和接触部Cfd连接到传输晶体管103的源极区域222。源极区域312连接到接触部Cas。接触部Cas连接到接触部Csd，该接触部Csd连接到选择晶体管106的漏极区域321。放大晶体管104的漏极区域311连接到接触部Cad。
如图51和52的(a)所示，选择晶体管106、复位晶体管105和放大晶体管104通过在它们周围形成的元件隔离区域STI而彼此分离。
如图51和图52的(b)所示，在对应于选择晶体管106、复位晶体管105和放大晶体管104的位置处，在基板300g的半导体区域301的主面MSb侧附近，配置有包含多晶硅等的背栅电极251s、251r、251a。
即，作为第二电极的背栅电极251s配置在选择晶体管106的背面。此时，在俯视图中，背栅电极251s设置在至少与选择晶体管106的栅电极323、源极区域322和漏极区域321重叠的位置处，优选地，完全覆盖栅电极323、源极区域322和漏极区域321。
此外，作为第三电极的背栅电极251r配置在复位晶体管105的背面。此时，在俯视图中，背栅电极251r设置在至少与复位晶体管105的栅电极333、源极区域332和漏极区域331重叠的位置处，优选地，完全覆盖栅电极333、源极区域332和漏极区域331。
此外，作为第一电极的背栅电极251a配置在放大晶体管104的背面。此时，在俯视图中，背栅电极251a设置在至少与放大晶体管104的栅电极313、源极区域312和漏极区域311重叠的位置处，优选地，完全覆盖栅电极313、源极区域312和漏极区域311。
背栅电极251s、251r和251a与基板300g的半导体区域301的主面MSb之间的距离例如为10nm以下。例如，绝缘膜240以10nm以下的厚度夹在背栅电极251s、251r和251a与半导体区域301的主面MSb之间。
如图52的(b)所示，背栅电极251s、251r和251a分别连接到接触部Cbgs、Cbgr和Cbga。如图52的(a)所示，接触部Cbgs、Cbgr和Cbga分别连接到反偏压线BBL。
反偏压线BBL构造成使得可以经由接触部Cbgs、Cbgr和Cbga将电压施加到背栅电极251s、251r和251a。因此，可以从背栅电极251s、251r和251a向选择晶体管106、复位晶体管105和放大晶体管104施加反偏压(back bias)。反偏压是由各背栅电极251s、251r和251a的栅极电压与选择晶体管106、复位晶体管105和放大晶体管104中的每个的阈值电压之间的差值产生的偏压。
(固态图像传感器的操作例)
接下来，将参照图53说明根据第五实施方案的固态图像传感器100g的操作例。图53是示出根据本公开第五实施方案的固态图像传感器100g的一部分的立体图。在图53中，省略了绝缘膜240和340等。
来自光电转换元件的电气信号由传输晶体管103传输到包括在固态图像传感器100g中的放大晶体管104。与来自光电转换元件的电气信号的大小相对应的电压被施加到放大晶体管104的栅电极313。此时，预定的电压也经由接触部Cbga施加到配置在放大晶体管104的背面的背栅电极251a，并且调整放大晶体管104的阈值电压。因此，放大晶体管104可以以期望的电压值导通，并且来自光电转换元件的电气信号被放大。
在包括在固态图像传感器100g中的选择晶体管106中，经由接触部Csg将电压施加到栅电极323。此时，预定的电压也经由接触部Cbgs施加到配置在选择晶体管106的背面的背栅电极251s，并且调整选择晶体管106的阈值电压。因此，选择晶体管106可以以期望的电压值导通，并且由放大晶体管104放大的来自光电转换元件的电气信号经由配线D1vs1传输。
此外，在选择晶体管106中，背栅电极251s可以减小选择晶体管106的沟道电阻，即，导通电阻，并且可以加速选择晶体管106导通的时机。由于接触部Css、配线D1vsl等的电阻，源极线电位VSL上升需要时间，因此，可以通过将导通选择晶体管106的时机提前来缩短等待源极线电位VSL上升的时间。
在包括在固态图像传感器100g中的复位晶体管105中，经由接触部Crg将电压施加到栅电极333。此时，预定的电压也经由接触部Cbgr施加到配置在复位晶体管105的背面的背栅电极251r，并且调整复位晶体管105的阈值电压。因此，复位晶体管105可以以期望的电压值导通，并且放大晶体管104的栅电极313和作为浮动扩散部的传输晶体管103的源极区域222的电位被复位为电源电位VDD。
注意，在图52和图53的示例中，与选择晶体管106和复位晶体管105相对应的背栅电极251s和251r连接到共用的反偏压线BBL，但是可以连接到单独的反偏压线。因此，例如，可以将不同的电压分别施加到背栅电极251s、251r和251a，以分别控制选择晶体管106、复位晶体管105和放大晶体管104的各自的阈值电压。
(固态图像传感器的制造处理的示例)
接下来，将参照图54～57说明第五实施方案的固态图像传感器100g的制造处理的示例。图54～57是示出根据本公开第五实施方案的固态图像传感器100g的制造处理的过程的示例的流程图。
如图54的(a)所示，在基板200上形成包括N型半导体区域201的光电转换元件、P型半导体区域204、传输晶体管103的栅电极223和作为浮动扩散部的源极区域222。P型扩散区域230在远离传输晶体管103的位置形成。包括栅电极223和源极区域222的半导体区域204被绝缘膜240覆盖。多晶硅膜250通过例如CVD法在绝缘膜240上形成。
如图54的(b)所示，在多晶硅膜250中掺入N型杂质(离子注入)以形成N型多晶硅膜251。
如图54的(c)所示，对多晶硅膜51的一部分进行蚀刻，从而在与后面的选择晶体管106对应的位置处形成背栅电极251s、在与后面的复位晶体管105对应的位置处形成背栅电极251r。此时，未示出的背栅电极251a也形成在与后面的放大晶体管104对应的位置处。
如图54的(d)所示，绝缘膜240进一步形成，从而以例如10nm以下的厚度覆盖背栅电极251s和251r。
如图55的(a)所示，将厚膜(即，减薄前的基板300g)以主面MSb面对绝缘膜240的方式贴合在绝缘膜240上。
如图55的(b)所示，用研磨机G等对基板300g进行研磨以使半导体区域301成形，从而使半导体区域301的厚度例如为100nm以下。
如图56的(a)所示，去除连接到基板200的接触部Cfd和C2vs等被配置的部分的半导体区域301。
如图56的(b)所示，选择晶体管106和复位晶体管105形成在半导体区域301的主面MSa上。具体地，栅极氧化膜(未示出)通过热氧化法形成在半导体区域301的主面MSa上。通过CVD法形成多晶硅膜等，并对其进行部分蚀刻以形成选择晶体管106和复位晶体管105的栅电极323和333。将N型杂质离子注入到各个栅电极323和333的两侧上的半导体区域301中，从而形成源极区域322和332以及漏极区域321和331。未示出的放大晶体管104也与之平行地类似地形成。
其后，通过诸如浅沟槽隔离等技术在选择晶体管106、复位晶体管105等的周围形成元件隔离区域STI。
如图57的(a)所示，绝缘膜340形成为覆盖选择晶体管106、复位晶体管105等。
如图57的(b)所示，形成接触部Csg、Crg、Css、Crs、Csd、Crd、C3vs、C2vs和Cfd。具体地，通过干蚀刻形成到达栅电极323和333、源极区域322和332、漏极区域321和33以及基板200的通孔，通过CVD法在各通孔内添加W膜等，并且通过CMP去除多余的W膜。与未示出的放大晶体管104连接的接触部与之平行地类似地形成。
其后，形成各接触部Csg、Crg、Css、Crs、Csd、Crd、C3vs、C2vs和Cfd连接到其上的配线D1、D1dd、D1vsl、D1vss等。
其后，进一步形成未示出的上层配线，并且接合其上形成有逻辑晶体管和配线的基板，从而完成了固态图像传感器100g的制造处理。
(比较例)
固态图像传感器包括多个像素晶体管，例如选择晶体管、复位晶体管和放大晶体管。这些像素晶体管以整个晶圆的状态被制造和单片化。在比较例的固态图像传感器中，各个像素晶体管的阈值电压可能由于晶圆内的处理条件的变化而变化。即，在某些情况下，像素晶体管的阈值电压在固态图像传感器的芯片间或芯片内变化。
在第五实施方案的固态图像传感器100g中，用于施加反偏压的背栅电极251s、251r和251a设置在选择晶体管106、复位晶体管105和放大晶体管104的背面。因此，可以调整选择晶体管106、复位晶体管105和放大晶体管104的阈值电压以抑制阈值电压的变化。因此，降低了噪声。
注意，将电压施加到各个背栅电极251s、251r和251a的反偏压线BBL可以分开，从而分别将不同的电压施加到背栅电极251s、251r和251a。因此，进一步提高了选择晶体管106、复位晶体管105和放大晶体管104的阈值电压的可控制性。
在第五实施方案的固态图像传感器100g中，当电压被施加到选择晶体管106、复位晶体管105和放大晶体管104的栅电极323、333和313时，由背栅电极251s、251r和251a施加反偏压。因此，可以加宽选择晶体管106、复位晶体管105和放大晶体管104的操作裕度，并且提高了可靠性。
在第五实施方案的固态图像传感器100g中，背栅电极251s减小了选择晶体管106的导通电阻，从而提前了选择晶体管106导通的时机。因此，可以缩短源极线电位VSL上升的等待时间。
在第五实施方案的固态图像传感器100g中，背栅电极251s、251r和251a与基板300g的主面MSb之间的距离例如为10nm以下。此外，基板300g的半导体区域301的厚度例如为100nm以下。如上所述，由于背栅电极251s、251r和251a与选择晶体管106、复位晶体管105和放大晶体管104处于彼此足够接近的距离，因此可以获得足以调整阈值电压的反偏压效果。
(变形例1)
接下来，将参照图58和图59说明第五实施方案的变形例1的固态图像传感器。变形例1的固态图像传感器与上述第五实施方案的不同之处在于，其通过使用SOI基板300h来制造。
图58和图59是示出根据本公开第五实施方案的变形例1的固态图像传感器的制造处理的过程的示例的流程图。
如图58的(a)所示，准备绝缘体上硅(SOI)基板300h作为第二基板。SOI基板300h包括例如作为P型硅基板等的支撑基板301hdl、在支撑基板301hdl上的作为氧化硅层等的BOX层301box以及在BOX层301box上的作为P型硅层等的活性层301。BOX层301box和活性层301act各自具有例如大约几十μm的厚度。
如图58的(b)所示，用研磨机G等从支撑基板301hdl侧对SOI基板300h进行研磨，使得BOX层301box残留10nm以下的厚度。
如图59的(a)所示，将具有10nm以下厚度的BOX层301box的活性层301act以BOX层301box侧面对绝缘膜240侧的方式接合在基板200的绝缘膜240上。
如图59的(b)所示，用研磨机G等将活性层301act的表面研磨至厚度为100nm以下。
其后，通过执行与上述第五实施方案的图56和图57等中的处理类似的处理来制造变形例1的固态图像传感器。
在变形例1的固态图像传感器中，使用SOI基板300h。因此，可以精确地控制背栅电极251s、251r和251a与作为其中形成有各种像素晶体管的半导体区域的活性层301act之间的距离。
(变形例2)
接下来，将参照图60说明第五实施方案的变形例2的固态图像传感器。在变形例2的固态图像传感器中，通过使用与上述第五实施方案的材料不同的材料形成背栅电极252s和252r等。
图60是示出根据本公开第五实施方案的变形例2的固态图像传感器的制造处理的过程的示例的流程图。
如图60的(a)所示，通过蚀刻等在覆盖半导体区域204的绝缘膜240的表层中形成沟槽252tr。
如图60的(b)所示，例如，通过例如CVD法在绝缘膜240上形成诸如Cu膜等金属膜252。此时，沟槽252tr的内部也被金属膜252填充。
如图60的(c)所示，通过例如CMP法去除绝缘膜240上的金属膜252。此时，通过将金属膜252残留在沟槽252tr内，在与后面的选择晶体管对应的位置处形成背栅电极252s，并且在与后面的复位晶体管对应的位置处形成背栅电极252r。此时，未示出的背栅电极也形成在与后面的放大晶体管对应的位置处。
其后，通过执行与上述第五实施方案或第五实施方案的变形例1类似的处理来制造变形例2的固态图像传感器。
在变形例2的固态图像传感器中，通过使用金属膜252来形成背栅电极252s，252r等。因此，可以获得电阻较低的背栅电极252s，252r等。
[第六实施方案]
图61是示出包括第一至第三和第五实施方案及其变形例的固态图像传感器的成像系统2的示意性构成的示例的图。即，上述第一至第三实施方案及其变形例的任何固态图像传感器可以安装在成像系统2中。在下面的说明中，配备有第一实施方案的固态图像传感器100的成像系统2将被作为示例。
成像系统2例如是诸如数字静态相机或摄像机等成像装置或者诸如移动终端设备(例如，智能电话或平板终端)等电子设备。成像系统2包括例如第一实施方案的固态图像传感器100、DSP电路141、帧存储器142、显示单元143、存储单元144、操作单元145和电源单元146。在成像系统2中，固态图像传感器100、DSP电路141、帧存储器142、显示单元143、存储单元144、操作单元145和电源单元146经由总线147彼此连接。
固态图像传感器100输出与入射光相对应的图像数据。DSP电路141是处理作为从固态图像传感器100输出的信号的图像数据的信号处理电路。帧存储器142以帧为单位临时保持由DSP电路141处理的图像数据。显示单元143包括例如诸如液晶面板或有机电致发光(EL)面板等面板型显示装置，并且显示由固态图像传感器100捕获的运动图像或静止图像。存储单元144将由固态图像传感器100捕获的运动图像或静止图像的图像数据记录在诸如半导体存储器或硬盘等记录介质上。操作单元145根据使用者的操作发出用于成像系统2的各种功能的操作指令。电源单元146适当地供给各种电源作为固态图像传感器100、DSP电路141、帧存储器142、显示单元143、存储单元144和操作单元145的操作电源，并供给到这些供应对象。
接下来，将说明成像系统2中的成像过程。
图62表示成像系统2中的成像操作的流程图的示例。成像系统2通过使用者对操作单元145的操作等来接收成像的开始(步骤S101)。然后，操作单元145将成像指令发送到固态图像传感器100(步骤S102)。一旦接收到成像指令，则固态图像传感器100的系统控制电路(参照图1中的系统控制电路36等)通过预定的成像方式执行成像(步骤S103)。
固态图像传感器100将通过成像获得的图像数据输出到DSP电路141。这里，图像数据是针对基于临时保持在浮动扩散部FD中的电荷而生成的像素信号的所有像素的数据。DSP电路141基于从固态图像传感器100输入的图像数据执行诸如降噪处理等预定的信号处理(步骤S104)。DSP电路141使经过预定信号处理的图像数据保留在帧存储器142中，并且帧存储器142使图像数据存储在存储单元144中(步骤S105)。因此，执行成像系统2中的成像。
由于成像系统2配备有小型化或高清晰的固态图像传感器100，因此可以提供紧凑型或高清晰的成像系统2。
(应用例1)
根据本公开的技术可以适用于各种产品。例如，根据本公开的技术被实现为待安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船舶、机器人等任何类型的移动体上的装置。
图63是作为根据本公开的技术可以适用的移动体控制系统的示例的车辆控制系统的概略构成例的框图。
车辆控制系统12000包括经由通信网络12001连接在一起的多个电子控制单元。在图63所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、音频图像输出单元12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作诸如用于产生如内燃机或驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调整车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
主体系统控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如头灯、尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式装置传递的无线电波或各种开关的信号可以输入到主体系统控制单元12020。主体系统控制单元12020接收无线电波或信号的输入并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测安装车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像单元12031连接。车外信息检测单元12030使成像单元12031拍摄车外的图像并接收所拍摄的图像。车外信息检测单元12030可以基于接收到的图像进行诸如人、汽车、障碍物、标志、道路上的文字等物体检测处理或距离检测处理。
成像单元12031是接收光并输出对应于受光量的电气信号的光学传感器。成像单元12031可以输出电气信号作为图像或输出电气信号作为测距信息。此外，由成像单元12031接收的光可以是可见光或诸如红外线等不可见光。
车内信息检测单元12040检测车内的信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测单元12041连接。例如，驾驶员状态检测单元12041包括拍摄驾驶员的图像的相机，并且基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或集中度，或者可以判断驾驶员是否在坐姿中入睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以进行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等的高级驾驶员辅助系统(ADAS)的功能。
此外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以实现其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
此外，微型计算机12051可以基于由车外信息检测单元12030获得的车外的信息将控制指令输出到主体系统控制单元12020。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，以实现诸如将远光灯切换为近光灯等防止眩光。
音频图像输出单元12052将声音和图像输出信号中的至少一种传递到能够在视觉上或听觉上通知车辆乘员或车外的信息的输出装置。在图63的示例中，作为输出装置，音频扬声器12061、显示单元12062和仪表板12063被示出。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图64是成像单元12031的安装位置的示例的图。
在图64中，车辆12100包括成像单元12101，12102，12103，12104和12105作为成像单元12031。
成像单元12101，12102，12103，12104和12105中的每一个设置在例如车辆12100的车头、侧视镜、后保险杠、后门、车内的挡风玻璃的上侧等位置。设置在车头中的成像单元12101和设置在车内的挡风玻璃上侧的成像单元12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像单元12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像单元12104主要获得车辆12100的后方的图像。成像单元12101和12105所获取的前方图像主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
此外，图64示出了成像单元12101～12104的成像范围的示例。成像范围12111表示设置在车头中的成像单元12101的成像范围，成像范围12112和12113分别表示设置在侧视镜中的成像单元12102和12103的成像范围，成像范围12114表示设置在后保险杠或后门中的成像单元12104的成像范围。例如，由成像单元12101～12104拍摄的图像数据被彼此重叠，从而获得车辆12100的从上方看到的鸟瞰图像。
成像单元12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像单元12101～12104中的至少一个可以是包括多个固态图像传感器的立体相机，或者可以是具有相位差检测用的像素的固态图像传感器。
例如，基于从成像单元12101～12104获得的距离信息，微型计算机12051求出距各成像范围12111～12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，从而能够提取位于车辆12100的行驶路线上的特别是最邻近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型计算机12051可以设定在前方车辆的前方预先确保的车辆之间的距离，并且可以进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始控制)等。以这种方式，可以进行其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，基于从成像单元12101～12104获得的距离信息，通过将立体物分类为两轮车辆、普通车辆、大型车辆、行人和电线杆等其他立体物，微型计算机12051可以提取关于立体物的立体物数据，并利用提取的数据自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物和难以视觉识别的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞的可能性时，微型计算机12051可以通过经由音频扬声器12061和显示单元12062向驾驶者输出警告或者经由驱动系统控制单元12010进行强制减速或回避转向，从而能够进行碰撞避免的驾驶辅助。
成像单元12101～12104中的至少一个可以是用于检测红外线的红外相机。例如，微型计算机12051可以通过判断行人是否存在于成像单元12101～12104的拍摄图像中来识别行人。例如，通过提取作为红外相机的成像单元12101～12104的拍摄图像中的特征点的过程以及对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的过程来进行行人的识别。当微型计算机12051判断行人存在于成像单元12101～12104的拍摄图像中并且识别出行人时，音频图像输出单元12052控制显示单元12062，使其显示重叠的四边形轮廓线以强调所识别的行人。此外，音频图像输出单元12052可以控制显示单元12062，使其在期望的位置显示指示行人的图标等。
上面已经说明了根据本公开的技术适用的移动体车辆控制系统的示例。在上述构成中，根据本公开的技术可以适用于成像单元12031。具体地，根据上述第一至第三实施方案的固态图像传感器及其变形例可以适用于成像单元12031。通过将根据本公开的技术适用于成像单元12031，可以获得噪声较小的高清晰度拍摄图像，因此可以在移动体控制系统中执行使用拍摄图像的高精度控制。
(应用例2)
图65是示出根据本公开的技术可以适用的内窥镜手术系统的示意性构成的示例的图。
图65示出手术者(医生)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量处置器械11112等其他手术器械11110、支撑内窥镜11100的支撑臂装置11120以及其上安装有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括其中距远端预定长度的区域被插入患者11132的体腔内的透镜筒11101和摄像头11102，该摄像头与透镜筒11101的近端连接。在附图所示的示例中，示出了形成为包括硬性透镜筒11101的所谓硬镜的内窥镜11100，但是内窥镜11100可以形成为包括软性透镜筒的所谓的软镜。
透镜筒11101在其远端处设有物镜装配到其中的开口部。光源装置11203与内窥镜11100连接，并且将由光源装置11203生成的光通过延伸到透镜筒11101内部的光导引导到透镜筒的远端，并经由物镜将光朝向在患者11132的体腔内的观察对象发射。此外，内窥镜11100可以是直视镜、斜视镜或侧视镜。
在摄像头11102的内部设有上述第一至第三实施方案及其变形例的光学系统和固态图像传感器中的任一个，并且来自观察对象的反射光(观察光)通过光学系统会聚在固态图像传感器上。观察光由固态图像传感器执行光电转换，并且生成与观察光相对应的电气信号，即，与观察图像相对应的图像信号。图像信号作为RAW数据被传输到相机控制单元(CCU)11201。
CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且综合控制内窥镜11100和显示装置11202的操作。此外，CCU 11201接收来自摄像头11102的图像信号，并且执行诸如对图像信号的显像处理(去马赛克处理)等各种类型的图像处理以基于该图像信号显示图像。
显示装置11202通过CCU 11201的控制显示基于已经由CCU 11201对其进行了图像处理的图像信号的图像。
例如，光源装置11203包括诸如发光二极管(LED)等光源并且将用于拍摄手术部位等的照射光供给到内窥镜11100。
输入装置11204是用于内窥镜手术系统11000的输入接口。使用者可以经由输入装置11204向内窥镜手术系统11000输入各种类型的信息和指令。例如，使用者输入用于改变内窥镜11100的成像条件(照射光的类型、放大率、焦距等)的指令等。
处置器械控制装置11205控制能量处置器械11112的驱动，用于组织的烧灼、切开、血管的密封等。气腹装置11206经由气腹管11111向体腔内注入气体以使患者11132的体腔膨胀，以确保内窥镜11100的视野并确保手术者的工作空间。记录器11207是能够记录与手术有关的各种类型的信息的装置。打印机11208是能够以诸如文本、图像、图形等各种形式打印与手术有关的各种类型的信息的装置。
此外，将用于拍摄手术部位的照射光供给到内窥镜11100的光源装置11203可以包括例如LED、激光光源或它们组合的白色光源。在白色光源包括红、绿和蓝(RGB)激光光源的组合的情况下，可以高精度地控制各种颜色(波长)的输出强度和输出时机，从而可以在光源装置11203中进行所拍摄的图像的白平衡的调整。此外，在这种情况下，通过将来自各个RGB激光光源的激光按时间分割地发射到观察对象上并且与发射时机同步地控制摄像头11102的固态图像传感器的驱动，也可以按时间分割地拍摄对应于RGB的图像。根据该方法，在固态图像传感器中未设置滤色器的情况下，也可以获得彩色图像。
此外，可以控制光源装置11203的驱动，使得在预时机间间隔改变要输出的光的强度。通过与光强度的改变的时机同步地控制摄像头11102的固态图像传感器的驱动以按时间分割地获取图像并合成图像，可以生成没有曝光不足的遮挡阴影和曝光过度的高亮的高动态范围的图像。
此外，光源装置11203可以供给与特殊光观察相对应的预定波长带的光。在特殊光观察中，例如，通过使用身体组织中的光吸收的波长依赖性，通过发射与普通观察时的照射光(即，白光)相比具有窄带域的光，进行以高对比度对诸如粘膜表层的血管等预定组织进行拍摄的所谓的窄带域成像。此外，在特殊光观察中，可以进行通过发射激发光产生的荧光获得图像的荧光成像。在荧光成像中，例如，可以向身体组织照射激发光来观察来自身体组织的荧光(自体荧光成像)，或者可以将诸如吲哚菁绿(ICG)等试剂局部注射到身体组织中并发射与试剂的荧光波长相对应的激发光来获得荧光图像。光源装置11203可以供给与这种特殊光观察相对应的窄带域光和/或激发光。
图66是示出图65所示的摄像头11102和CCU 11201的功能构成的示例的框图。
摄像头11102包括透镜单元11401、成像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制部11413。摄像头11102和CCU 11201通过传输线缆11400连接，从而可以在它们之间进行通信。
透镜单元11401是设置在与透镜筒11101的连接部分处的光学系统。从透镜筒11101的远端接收的观察光被引导到摄像头11102并入射到透镜单元11401上。透镜单元11401包括具有变焦透镜和焦点透镜的多个透镜的组合。
成像单元11402由固态图像传感器组成。构成成像单元11402的固态图像传感器可以是一个元件(所谓的单板型)或者可以是多个元件(所谓的多板型)。当成像单元11402是多板型时，例如，通过各个固态图像传感器生成与RGB相对应的图像信号，并且可以通过对图像信号进行合成来获得彩色图像。此外，成像单元11402可以包括一对固态图像传感器，用于获取与三维(3D)显示相对应的右眼和左眼用的图像信号。通过进行3D显示，手术者11131可以更加准确地把握手术部位中的身体组织的深度。此外，当成像单元11402是多板型时，可以设置与各个固态图像传感器相对应的多个透镜单元11401。
此外，成像单元11402不必须设置在摄像头11102中。例如，成像单元11402可以设置在透镜筒11101内部的物镜的正后方。
驱动单元11403包括致动器，并且通过摄像头控制单元11405的控制使透镜单元11401的变焦透镜和焦点透镜沿着光轴移动预定距离。结果，可以适宜地调整由成像单元11402拍摄的图像的放大率和焦点。
通信单元11404包括用于向/从CCU 11201传输/接收各种类型的信息的通信装置。通信单元11404将从成像单元11402获取的图像信号作为RAW数据经由传输线缆11400传输到CCU 11201。
此外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号供给到摄像头控制单元11405。控制信号包括与成像条件有关的信息，例如，指定所拍摄的图像的帧速率的信息、指定在成像时的曝光值的信息和/或指定所拍摄的图像的放大率和焦点的信息等。
此外，诸如帧速率、曝光值、放大率和焦点等成像条件可以由使用者适宜地指定，或者可以由CCU 11201的控制部11413基于获取的图像信号来自动设定。在后一种情况下，所谓的自动曝光(AE)功能、自动对焦(AF)功能和自动白平衡(AWB)功能接合在内窥镜11100中。
摄像头控制单元11405基于经由通信单元11404接收的来自CCU 11201的控制信号来控制摄像头11102的驱动。
通信单元11411包括用于向/从摄像头11102传输/接收各种类型的信息的通信装置。通信单元11411经由传输线缆11400接收从摄像头11102传输的图像信号。
此外，通信单元11411将用于控制摄像头11102的驱动的控制信号传输到摄像头11102。图像信号和控制信号可以通过电气通信、光通信等来传输。
图像处理单元11412对作为从摄像头11102传输的RAW数据的图像信号进行各种类型的图像处理。
控制部11413进行与通过内窥镜11100进行的手术部位等的成像以及通过对手术部位等的成像获得的所拍摄的图像的显示有关的各种类型的控制。例如，控制部11413生成用于控制摄像头11102的驱动的控制信号。
此外，控制部11413基于已经由图像处理单元11412进行了图像处理的图像信号来使显示装置11202显示手术部位等的所拍摄的图像。在这种情况下，控制部11413可以通过使用各种图像识别技术来识别所拍摄的图像内的各种物体。例如，控制部11413检测包含在所拍摄的图像中的物体的边缘形状和/或颜色等，由此能够识别诸如钳子等手术器械、特定活体部位、出血、当使用能量处置器械11112时的雾等等。当使显示装置11202显示所拍摄的图像时，通过使用识别结果，控制部11413可以使显示装置11202重叠显示与手术部位的图像有关的各种类型的手术支持信息。手术支持信息被重叠显示，并呈现给手术者11131，由此可以减轻手术者11131的负担，并且手术者11131可以可靠地进行手术。
将摄像头11102和CCU 11201连接在一起的传输线缆11400是支持电气信号的通信的电气信号线缆、支持光通信的光纤或其复合线缆。
这里，在附图所示的示例中，通过使用传输线缆11400来执行有线通信，但是可以在摄像头11102和CCU 11201之间执行无线通信。
上面已经说明了根据本公开的技术适用的内窥镜手术系统的示例。在上述构成中，根据本公开的技术可以适当地适用于设置在内窥镜11100的摄像头11102中的成像单元11402。通过将根据本公开的技术适用于成像单元11402，成像单元11402可以被小型化或具有高清晰度，从而可以提供紧凑的或高清晰度的内窥镜11100。
[第七实施方案]
在说明第七实施方案时，从与上述各实施方案不同的观点选择术语并再次给出附图标记。因此，由以下的术语和附图标记指代的构成可能与以面说明的各实施方案中的类似术语和附图标记指代的构成不同。
(成像装置1的功能构成)
图67是示出根据本公开第七实施方案的成像装置(成像装置1)的功能构成的示例的框图。
图67的成像装置1包括例如输入单元510A、行驱动单元520、时序控制部530、像素阵列单元540、列信号处理单元550、图像信号处理单元560和输出单元510B。
像素541在像素阵列单元540中以阵列状重复地配置。更具体地，包括多个像素的像素共享单元539形成重复单位，并且这种重复单位在行方向和列方向上以阵列状重复地配置。注意，在本实施方案中，为了方便起见，行方向可以被称为H方向，并且与行方向正交的列方向可以被称为V方向。在图67的示例中，一个像素共享单元539包括四个像素(像素541A、541B、541C和541D)。像素541A、541B、541C和541D均具有光电二极管PD(在后述的图72等中示出)。像素共享单元539是共享一个像素电路(后述的图69中的像素电路210)的单位。换句话说，四个像素(像素541A、541B、541C和541D)的每个具有一个像素电路(后述的像素电路210)。通过以时分方式操作该像素电路，顺次读出像素541A、541B、541C和541D的各自的像素信号。像素541A、541B、541C和541D例如配置成两行×两列。像素阵列单元540连同像素541A、541B、541C和541D一起设置有多个行驱动信号线542和多个垂直信号线(列读出线)543。行驱动信号线542驱动在像素阵列单元540中在行方向上并排配置的多个像素共享单元539中的每一个所包括的像素541。在像素共享单元539中，在行方向上并排配置的各像素被驱动。如后面将参照图70详细说明的，像素共享单元539设置有多个晶体管。为了驱动多个晶体管中的每一个，多个行驱动信号线542连接到一个像素共享单元539。像素共享单元539连接到垂直信号线(列读出线)543。经由垂直信号线(列读出线)543从包括在像素共享单元539中的各个像素541A、541B、541C和541D读出像素信号。
行驱动单元520包括例如确定用于像素驱动的行位置的行地址控制部(换句话说，行解码器单元)以及产生用于驱动像素541A、541B、541C和541D的信号的行驱动电路单元。
列信号处理单元550包括例如负载电路单元，该负载电路单元连接到垂直信号线543并与像素541A、541B、541C和541D(像素共享单元539)形成源极跟随器电路。列信号处理单元550可以具有放大器电路单元，该放大器电路单元放大经由垂直信号线543从像素共享单元539读出的信号。列信号处理单元550可以具有噪声处理单元。在噪声处理单元中，例如，作为光电转换的结果，从从像素共享单元539读出的信号中去除系统的噪声水平。
列信号处理单元550具有例如模数转换器(ADC)。在模数转换器中，将从像素共享单元539读出的信号或上述的经过噪声处理的模拟信号转换为数字信号。ADC包括例如比较器单元和计数器单元。在比较器单元中，将要转换的模拟信号和作为该信号的比较对象的参照信号被进行比较。在计数器单元中，测量直到比较器单元中的比较结果被反转的时间。列信号处理单元550可以包括水平扫描电路单元，其执行控制以扫描读出列。
时序控制部530基于输入到装置的基准时钟信号和时序控制信号，将用于控制时序的信号供给到行驱动单元520和列信号处理单元550。
图像信号处理单元560是对作为光电转换的结果而获得的数据(换句话说，作为在成像装置1中的成像操作而获得的数据)进行各种信号处理的电路。图像信号处理单元560包括例如图像信号处理电路单元和数据保持单元。图像信号处理单元560可以包括处理器单元。
由图像信号处理单元560执行的信号处理的示例是色调曲线校正处理，该色调曲线校正处理在AD转换的成像数据是通过对暗被摄体成像而获得的数据的情况下增加灰度，而在其是通过对亮被摄体成像而获得的数据的情况下减小灰度。在这种情况下，期望基于成像数据的灰度将被校正的色调曲线，预先在图像信号处理单元560的数据保持单元中存储关于色调曲线的种类的色调曲线的特性数据。
输入单元510A用于从装置外部向成像装置1输入例如上述基准时钟信号、时序控制信号、特性数据等。时序控制信号例如是垂直同步信号和水平同步信号等。特性数据例如被存储在图像信号处理单元560的数据保持单元中。输入单元510A包括例如输入端子511、输入电路单元512、输入幅度改变单元513、输入数据转换电路单元514和电源单元(未示出)。
输入端子511是用于输入数据的外部端子。输入电路单元512用于将输入到输入端子511的信号获取到成像装置1的内部。在输入幅度改变单元513中，由输入电路单元512获取的信号的幅度被改变为可以容易地在成像装置1的内部使用的幅度。在输入数据转换电路单元514中，输入数据的数据串的布置改变。输入数据转换电路单元514包括例如串并转换电路。在串并转换电路中，作为输入数据接收的串行信号被转换为并行信号。注意，在输入单元510A中，可以省略输入幅度改变单元513和输入数据转换电路单元514。电源单元基于从外部供给到成像装置1的电源来供给被设定为成像装置1内部所需的各种电压的电源。
当成像装置1连接到外部存储设备时，输入单元510A可以设置有从外部存储设备接收数据的存储接口电路。外部存储设备例如是闪存、SRAM和DRAM等。
输出单元510B将图像数据输出到装置的外部。图像数据例如是由成像装置1捕获的图像的图像数据和由图像信号处理单元560信号处理的图像数据等。输出单元510B包括例如输出数据转换电路单元515、输出幅度改变单元516、输出电路单元517和输出端子518。
输出数据转换电路单元515包括例如并串转换电路，并且输出数据转换电路单元515将在成像装置1内部使用的并行信号转换为串行信号。输出振幅改变单元516改变成像装置1内部使用的信号的振幅。具有改变的振幅的信号对于连接到成像装置1外部的外部装置变得容易利用。输出电路单元517是将数据从成像装置1的内部输出到装置外部的电路，并且输出电路单元517驱动连接到输出端子518的成像装置1外部的配线。在输出端子518处，数据从成像装置1输出到装置的外部。在输出单元510B中，可以省略输出数据转换电路单元515和输出幅度改变单元516。
当成像装置1连接到外部存储设备时，输出单元510B可以设置有将数据输出到外部存储设备的存储接口电路。外部存储设备例如是闪存、SRAM和DRAM等。
(成像装置1的示意性构成)
图68和图69示出成像装置1的示意性构成的示例。成像装置1包括三个基板(第一基板100、第二基板200和第三基板300)。图68示意性地表示第一基板100、第二基板200和第三基板300中的每个的平面构成，并且图69示意性地表示彼此层叠的第一基板100、第二基板200和第二基板300的断面构成。图69对应于沿着图68所示的线III-III’截取的断面构成。成像装置1是具有通过将三个基板(第一基板100、第二基板200和第三基板300)贴合在一起而形成的三维结构的成像装置。第一基板100包括半导体层100S和配线层100T。第二基板200包括半导体层200S和配线层200T。第三基板300包括半导体层300S和配线层300T。这里，为了方便起见，将第一基板100、第二基板200和第三基板300的每一个中包括的配线与围绕该基板的层间绝缘膜的组合称为设置在每个基板(第一基板100、第二基板200和第三基板300)上的配线层(100T、200T和300T)。第一基板100、第二基板200和第三基板300以该顺序层叠，并且沿着层叠方向，半导体层100S、配线层100T、半导体层200S、配线层200T、配线层300T和半导体层300S顺次配置。稍后将说明第一基板100、第二基板200和第三基板300的具体构成。图69中所示的箭头指示入射在成像装置1上的光L的方向。在本实施方案中，为了方便起见，在以下断面图中，成像装置1中的光入射侧可以称为“底部”、“下侧”和“下方”并且与光入射侧相对的一侧称为“顶部”、“上侧”和“上方”。此外，在本实施方案中，为了方便起见，关于设置有半导体层和配线层的基板，可以将配线层侧的表面称为前面并且将半导体层侧的表面称为背面。注意，本说明书的记载不限于上述术语。成像装置1例如是背面照射型成像装置，其中光从具有光电二极管的第一基板100的背面侧入射。
像素阵列单元540和包括在像素阵列单元540中的像素共享单元539通过使用第一基板100和第二基板200两者来构成。第一基板100设置有包括在像素共享单元539中的多个像素541A、541B、541C和像素541D。这些像素541中的每一个具有光电二极管(后述的光电二极管PD)和传输晶体管(后述的传输晶体管TR)。第二基板200设置有包括在像素共享单元539中的像素电路(后述的像素电路210)。像素电路读出从各个像素541A、541B、541C和541D的光电二极管经由传输晶体管传输的像素信号，或者使光电二极管复位。除了这种像素电路之外，第二基板200还具有在行方向上延伸的多个行驱动信号线542和在列方向上延伸的多个垂直信号线543。第二基板200还具有沿着行方向延伸的电源线544。第三基板300具有例如输入单元510A、行驱动单元520、时序控制部530、列信号处理单元550、图像信号处理单元560和输出单元510B。例如，在第一基板100、第二基板200和第三基板300的层叠方向(下面，简称为层叠方向)上，行驱动单元520设置在与像素阵列单元540部分重叠的区域中。更具体地，在层叠方向上，行驱动单元520设置在与像素阵列单元540的H方向上的端部的附近重叠的区域中(图68)。在层叠方向上，列信号处理单元550例如设置在与像素阵列单元540部分重叠的区域中。更具体地，在层叠方向上，列信号处理单元550设置在与像素阵列单元540的V方向上的端部的附近重叠的区域中(图68)。尽管未示出，但是输入单元510A和输出单元510B可以配置在除了第三基板300之外的部分中，并且可以配置在例如第二基板200中。可选择地，输入单元510A和输出单元510B可以设置在第一基板100的背面(光入射面)侧。注意，上述设置在第二基板200上的像素电路作为别称也可以称为像素晶体管电路、像素晶体管组、像素晶体管、像素读出电路或读出电路。在本实施方案中，使用术语“像素电路”。
第一基板100和第二基板200通过例如贯通电极(后述的图72的贯通电极120E、121E)电气连接。第二基板200和第三基板300经由例如接触部201、202、301和302彼此电气连接。第二基板200设置有接触部201和202，第三基板300设置有接触部301和302。第二基板200的接触部201与第三基板300的接触部301接触，第二基板200的接触部202与第三基板300的接触部302接触。第二基板200具有设置有多个接触部201的接触区域201R和设置有多个接触部202的接触区域202R。第三基板300具有设置有多个接触部301的接触区域301R和设置有多个接触部302的接触区域302R。接触区域201R和301R在层叠方向上设置在像素阵列单元540和行驱动单元520之间(图69)。换句话说，接触区域201R和301R设置在例如行驱动单元520(第三基板300)和像素阵列单元540(第二基板200)在层叠方向上重叠的区域中，或者设置在该区域附近。接触区域201R和301R例如配置在该区域中的H方向的端部(图68)。在第三基板300中，例如，接触区域301R设置在与行驱动单元520的一部分(具体地，行驱动单元520的H方向的端部)重叠的位置(图68和图69)。接触部201和301连接例如设置在第三基板300中的行驱动单元520和设置在第二基板200中的行驱动线542。接触部201和301例如可以连接设置在第三基板300中的输入单元510A与电源线544和基准电位线(后述的基准电位线VSS)。接触区域202R和302R在层叠方向上设置在像素阵列单元540和列信号处理单元550之间(图69)。换句话说，接触区域202R和302R设置在例如列信号处理单元550(第三基板300)和像素阵列单元540(第二基板200)在层叠方向上重叠的区域中，或者设置在该区域附近。接触区域202R和302R例如配置在该区域中的V方向的端部(图68)。在第三基板300中，例如，接触区域301R设置在与列信号处理单元550的一部分(具体地，列信号处理单元550的V方向的端部)重叠的位置(图68和图69)。例如，接触部202和302用于将从包括在像素阵列单元540中的多个像素共享单元539的每个输出的像素信号(与作为光电二极管的光电转换而产生的电荷量相对应的信号)连接到设置在第三基板300中的列信号处理单元550。像素信号从第二基板200被发送到第三基板300。
图69是如上所述的成像装置1的断面图的示例。第一基板100、第二基板200和第三基板300经由配线层100T、200T和300T电气连接。例如，成像装置1具有将第二基板200和第三基板300电气连接的电气连接部。具体地，接触部201、202、301和302由从导电材料形成的电极形成。导电材料例如由诸如铜(Cu)、铝(Al)或金(Au)等金属材料形成。接触区域201R、202R、301R和302R例如通过将形成为电极的配线彼此直接接合而使第二基板200和第三基板300电气连接，从而能够从/向第二基板200和第三基板300输入和/或输出信号。
电气连接第二基板200和第三基板300的电气连接部可以设置在期望的位置。例如，如在图69中作为接触区域201R、202R、301R和302R说明的，它们可以被设置在与像素阵列单元540在层叠方向上重叠的区域中。此外，电气连接部可以设置在不与像素阵列单元540在层叠方向上重叠的区域中。具体地，电气连接部可以设置在与像素阵列单元540的外侧配置的周边部在层叠方向上重叠的区域中。
第一基板100和第二基板200例如设置有连接孔H1和H2。连接孔H1和H2贯通第一基板100和第二基板200(图69)。连接孔H1和H2设置在像素阵列单元540(或与像素阵列单元540重叠的部分)的外侧(图68)。例如，连接孔H1在H方向上配置在像素阵列单元540的外侧，并且连接孔H2在V方向上配置在像素阵列单元540的外侧。例如，连接孔H1到达设置在第三基板300中的输入单元510A，并且连接孔H2到达设置在第三基板300中的输出单元510B。连接孔H1和H2可以是中空的，并且其至少一部分可以包含导电材料。例如，存在其中接合线连接到形成为输入单元510A和/或输出单元510B的电极的构成。可选择地，存在其中形成为输入单元510A和/或输出单元510B的电极连接到设置在连接孔H1和H2中的导电材料的构成。设置在连接孔H1和H2中的导电材料可以埋入在连接孔H1和H2的一部分或全部中，或者导电材料可以在连接孔H1和H2的侧壁上形成。
注意，在图69中，在结构上，第三基板300设置有输入单元510A和输出单元510B，但是不限于此。例如，通过经由配线层200T和300T将第三基板300的信号发送到第二基板200，可以将输入单元510A和/或输出单元510B设置在第二基板200中。类似地，通过经由配线层100T和200T将第二基板200的信号发送到第一基板1000，可以将输入单元510A和/或输出单元510B设置在第一基板100中。
图70是示出像素共享单元539的构成例的等效电路图。像素共享单元539包括多个像素541(图70中示出了像素541A、541B、541C和541D的四个像素541)、连接到多个像素541的一个像素电路210和连接到像素电路210的垂直信号线5433。像素电路210包括例如四个晶体管，具体地，放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FD。如上所述，通过以时分方式操作一个像素电路210，像素共享单元539将像素共享单元539中包括的四个像素541(像素541A、541B、541C和541D)的各自像素信号顺次输出到垂直信号线543。将一个像素电路210连接到多个像素541并且通过一个像素电路210以时分方式输出多个像素541的像素信号的模式记载为“多个像素541共享一个像素电路210。”
像素541A、541B、541C和541D具有彼此共用的构成要素。在下文中，为了将像素541A、541B、541C和541D的构成要素彼此区分开，将识别号1添加到像素541A的构成要素的附图标记的末尾，将识别号2添加到像素541B的构成要素的附图标记的末尾，将识别号3添加到像素541C的构成要素的附图标记的末尾，将识别号4添加到像素541D的构成要素的附图标记的末尾。在不需要将像素541A、541B、541C和541D的构成要素彼此区分开的情况下，省略了像素541A、541B、541C和541D的构成要素的附图标记的末尾的识别号。
像素541A、541B、541C和541D各自具有例如光电二极管PD、电气连接到光电二极管PD的传输晶体管TR和电气连接到传输晶体管TR的浮动扩散部FD。在光电二极管PD(PD1、PD2、PD3、PD4)中，阴极电气连接到传输晶体管TR的源极，并且阳极电气连接到基准电位线(例如，接地)。光电二极管PD对入射光执行光电转换并产生与接收的光量相对应的电荷。传输晶体管TR(传输晶体管TR1、TR2、TR3、TR4)例如是n型互补金属氧化物半导体(CMOS)晶体管。在传输晶体管TR中，漏极电气连接到浮动扩散部FD，并且栅极电气连接到驱动信号线。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542(参照图67)的一部分。传输晶体管TR将由光电二极管PD产生的电荷传输到浮动扩散部FD。浮动扩散部FD(浮动扩散部FD1、FD2、FD3、FD4)是形成在p型半导体层中的n型扩散层区域。浮动扩散部FD是临时保持从光电二极管PD传输的电荷的电荷保持手段，并且是产生与电荷量相对应的电压的电荷-电压转换手段。
包括在一个像素共享单元539中的四个浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)彼此电气连接。并且电气连接到放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极。FD转换增益切换晶体管FDG的漏极连接到复位晶体管RST的源极，并且FD转换增益切换晶体管FDG的栅极连接到驱动信号线。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542的一部分。复位晶体管RST的漏极连接到电源线VDD，并且复位晶体管RST的栅极连接到驱动信号线。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542的一部分。放大晶体管AMP的栅极连接到浮动扩散部FD，放大晶体管AMP的漏极连接到电源线VDD，并且放大晶体管AMP的源极连接到选择晶体管SEL的漏极。选择晶体管SEL的源极连接到垂直信号线543，并且选择晶体管SEL的栅极连接到驱动信号线。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542的一部分。
当传输晶体管TR导通时，传输晶体管TR将光电二极管PD的电荷传输到浮动扩散部FD。传输晶体管TR的栅极(传输栅TG)包括例如所谓的纵型电极，并且如后述的图72所示，被设置成从半导体层(图72中的半导体层100S)的表面延伸到到达PD的深度。复位晶体管RST将浮动扩散部FD的电位复位为预定电位。当复位晶体管RST导通时，浮动扩散部FD的电位被复位为电源线VDD的电位。选择晶体管SEL控制来自像素电路210的像素信号的输出时机。放大晶体管AMP生成具有与浮动扩散部FD中保持的电荷的水平相对应的电压的信号作为像素信号。放大晶体管AMP经由选择晶体管SEL连接到垂直信号线543。在列信号处理单元550中，放大晶体管AMP与连接到垂直信号线543的负载电路单元(参照图67)一起形成源极跟随器。当选择晶体管SEL导通时，放大晶体管AMP将浮动扩散部FD的电压经由垂直信号线543输出到列信号处理单元550。复位晶体管RST、放大晶体管AMP和选择晶体管SEL例如是n型CMOS晶体管。
FD转换增益切换晶体管FDG用于改变浮动扩散部FD中的电荷-电压转换的增益。通常，当在黑暗的地方拍摄图像时，像素信号较小。如果在基于Q＝CV进行电荷-电压转换时浮动扩散部FD的电容(FD电容C)很大，则在由放大晶体管AMP转换为电压时的V变小。另一方面，在明亮的地方，像素信号变大，因此，除非FD电容C很大，否则浮动扩散部FD不能接收光电二极管PD的电荷。此外，FD电容C需要很大，以使得在由放大晶体管AMP转换为电压时的V不会变得太大(换句话说，使得其变小)。基于这些因素，当FD转换增益切换晶体管FDG导通时，FD转换增益切换晶体管FDG的量的栅极电容增加，因此整个FD电容C增加。另一方面，当FD转换增益切换晶体管FDG断开时，整个FD电容C减小。以这种方式，通过切换FD转换增益切换晶体管FDG的导通和断开，可以使FD电容C可变并且可以切换转换效率。FD转换增益切换晶体管FDG例如是n型CMOS晶体管。
注意，未设置FD转换增益切换晶体管FDG的构成也是可能的。此时，例如，像素电路210包括三个晶体管，例如，放大晶体管AMP、选择晶体管SEL和复位晶体管RST。像素电路210具有诸如放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG等像素晶体管中的至少一个。
选择晶体管SEL可以设置在电源线VDD和放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电气连接到电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电气连接到放大晶体管AMP的漏极，并且选择晶体管SEL的栅极电气连接到行驱动信号线542(参照图67)。放大晶体管AMP的源极(像素电路210的输出端)电气连接到垂直信号线543，并且放大晶体管AMP的栅极电气连接到复位晶体管RST的源极。注意，尽管未示出，但是共享一个像素电路210的像素541的数量可以是四个以外的。例如，二个或八个像素541可以共享一个像素电路210。
图71表示多个像素共享单元539和垂直信号线543的连接模式的示例。例如，在列方向排列的四个像素共享单元539被分成四组，并且垂直信号线543连接到四个组中的每个组。图71示出了其中为了简化说明四个组中的每个组具有一个像素共享单元539的示例，但是四个组中的每个组可以包括多个像素共享单元539。如上所述，在成像装置1中，在列方向上排列的多个像素共享单元539可以被分为包括一个或多个像素共享单元539的组。例如，垂直信号线543和列信号处理电路550连接到这些组中的每一个，并且像素信号可以同时从各个组中读出。可选择地，在成像装置1中，一个垂直信号线543可以连接到在列方向上并置的多个像素共享单元539。此时，以时分方式从连接到一个垂直信号线543的多个像素共享单元539顺次读出像素信号。
(成像装置1的具体构成)
图72表示在垂直于成像装置1的第一基板100、第二基板100和第三基板300的主面的方向上的断面构成的示例。图72是使得容易理解构成要素的位置关系的图示，并且可能与实际断面有所不同。在成像装置1中，第一基板100、第二基板200和第三基板300以该顺序层叠。成像装置1还具有在第一基板100的背面侧(光入射面侧)的光接收透镜401。可以在光接收透镜401与第一基板100之间设置滤色层(未示出)。例如，针对像素541A、541B、541C和541D中的每个设置光接收透镜401。成像装置1例如是背面照射型成像装置。成像装置1具有配置在中央部的像素阵列单元540和配置在像素阵列单元540的外侧的周边部540B。
第一基板100从光接收透镜401侧顺次具有绝缘膜111、固定电荷膜112、半导体层100S和配线层100T。半导体层100S包括例如硅基板。半导体层100S在表面(配线层100T侧的表面)的一部分及其附近具有例如p阱层115，并且在其他区域(比p阱层115更深的区域)具有n型半导体区域114。例如，n型半导体区域114和p阱层115构成pn结型光电二极管PD。p阱层115是p型半导体区域。
图73A示出了第一基板100的平面构成的示例。图73A主要表示像素分离部117、光电二极管PD、浮动扩散部FD、VSS接触区域118和传输晶体管TR的平面构成。将使用图73A连同图72一起来说明第一基板100的构成。
浮动扩散部FD和VSS接触区域118设置在半导体层100S的表面附近。浮动扩散部FD包括设置在p阱层115内的n型半导体区域。像素541A、541B、541C和541D的各个浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)设置为例如在像素共享单元539的中央部彼此接近(图73A)。尽管后面将说明细节，但是包括在该共享单元539中的四个浮动扩散部(浮动扩散部FD1、FD2、FD3和FD4)经由第一基板100内(更具体地，配线层100T内)的电气连接手段(后述的焊盘部120)彼此电气连接。另外，浮动扩散部FD经由电气手段(后述的贯通电极120E)从第一基板100连接到第二基板200(更具体地，从配线层100T连接到配线层200T)。在第二基板200中(更具体地，在配线层200T的内部)，电气手段将浮动扩散部FD电气连接到放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极。
VSS接触区域118是电气连接到基准电位线VSS的区域，并且配置成与浮动扩散部FD分开。例如，在像素541A、541B、541C和541D中，浮动扩散部FD配置在各像素的V方向上的一端，而VSS接触区域118配置在另一端(图73A)。VSS接触区域118包括例如p型半导体区域。VSS接触区域118连接到例如接地电位或固定电位。因此，基准电位被供给到半导体层100S。
第一基板100设置有传输晶体管TR以及光电二极管PD、浮动扩散部FD和VSS接触区域118。这些光电二极管PD、浮动扩散部FD、VSS接触区域118和传输晶体管TR分别设置在像素541A、541B、541C和541D的每个中。传输晶体管TR设置在半导体层100S的前面侧(与光入射面侧相对的一侧，即，第二基板200侧)。传输晶体管TR具有传输栅TG。传输栅TG包括例如面对半导体层100S的前面的水平部分TGb和设置在半导体层100S内的垂直部分TGa。垂直部分TGa在半导体层100S的厚度方向上延伸。垂直部分TGa的一端与水平部分TGb接触，另一端设置在n型半导体区域114内。通过由这种纵型晶体管形成传输晶体管TR，可以减少像素信号的传输不良的发生并且提高像素信号的读出效率。
传输栅TG的水平部分TGb从面对垂直部分TGa的位置例如在H方向上朝向像素共享单元539的中央部延伸(图73A)。因此，可以使到达传输栅TG的贯通电极(后述的贯通电极TGV)的H方向的位置接近连接到浮动扩散部FD和VSS接触区域118的贯通电极(后述的贯通电极120E和121E)的H方向的位置。例如，设置在第一基板100上的多个像素共享单元539具有彼此相同的构成(图73A)。
半导体层100S设置有将像素541A、541B、541C和541D彼此分离的像素分离部117。像素分离部117形成为在半导体层100S的法线方向(垂直于半导体层100S的表面的方向)上延伸。像素分离部117被设置为将像素541A、541B、541C和541D彼此隔开，并且具有例如格子状的平面形状(图73A和图73B)。像素分离部117例如将像素541A、541B、541C和541D彼此电气地和光学地分离。像素分离部117包括例如遮光膜117A和绝缘膜117B。对于遮光膜117A，例如，使用钨(W)等。绝缘膜117B设置在遮光膜117A与p阱层115或n型半导体区域114之间。绝缘膜117B包含例如硅的氧化物(SiO)。像素分离部117具有例如全沟槽隔离(FTI)结构并且贯通半导体层100S。尽管未示出，但是像素分离部117不限于贯通半导体层100S的FTI结构。例如，其可以具有不贯通半导体层100S的深沟槽隔离(DTI)结构。像素分离部117在半导体层100S的法线方向上延伸并且形成在半导体层100S的一部分中。
半导体层100S设置有例如第一钉扎区域113和第二钉扎区域116。第一钉扎区域113设置在半导体层100S的背面附近，并且配置在n型半导体区域114和固定电荷膜112之间。第二钉扎区域116设置在像素分离部117的侧面，具体地，在像素分离部117与p阱层115或n型半导体区域114之间。第一钉扎区域113和第二钉扎区域116包括例如p型半导体区域。
具有负的固定电荷的固定电荷膜112设置在半导体层100S和绝缘膜111之间。由固定电荷膜112诱导的电场在半导体层100S的光接收面(背面)侧的界面上形成空穴累积层的第一钉扎区域113。因此，抑制了由于在半导体层100S的光接收面侧的界面状态起因的暗电流的产生。固定电荷膜112例如由具有负的固定电荷的绝缘膜形成。具有负的固定电荷的绝缘膜的材料的示例包括氧化铪、氧化锆、氧化铝、氧化钛和氧化钽。
遮光膜117A设置在固定电荷膜112和绝缘膜111之间。遮光膜117A可以与形成像素分离部117的遮光膜117A连续地设置。固定电荷膜112和绝缘膜111之间的遮光膜117A例如在面对半导体层100S内的像素分离部117的位置处选择性地设置。绝缘膜111被设置为覆盖遮光膜117A。绝缘膜111包含例如氧化硅。
设置在半导体层100S和第二基板200之间的配线层100T从半导体层100S侧顺次具有层间绝缘膜119、焊盘部120和121、钝化膜122、层间绝缘膜123和接合膜124。传输栅TG的水平部分TGb例如设置在配线层100T中。层间绝缘膜119设置在半导体层100S的整个表面上并且与半导体层100S接触。层间绝缘膜119例如由氧化硅膜形成。注意，配线层100T的构成不限于上述的，并且仅仅要求是具有配线和绝缘膜的构成。
图73B表示焊盘部120和121的构成以及图73A所示的平面构成。焊盘部120和121设置在层间绝缘膜119上的选择区域中。焊盘部120用于将像素541A、541B、541C和541D的浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)彼此连接。针对每个像素共享单元539，焊盘部120在平面图中配置在例如像素共享单元539的中央部(图73B)。焊盘部120被设置为跨过像素分离部117，并且被配置为与浮动扩散部FD1、FD2、FD3和FD4中的每一个的至少一部分重叠(图72和图73B)。具体地，焊盘部120形成在与共享像素电路210的多个浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)中的每一个的至少一部分以及形成在共享像素电路210的多个光电二极管PD(光电二极管PD1、PD2、PD3和PD4)之间的像素分离部117的至少一部分在垂直于半导体层100S的表面的方向上重叠的区域中。层间绝缘膜119用于将焊盘部120与浮动扩散部FD1、FD2、FD3和FD4电气连接的连接过孔120C。连接过孔120C针对像素541A、541B、541C和541D中的每一个设置。例如，通过将焊盘部120的一部分埋入在连接过孔120C中，焊盘部120与浮动扩散部FD1、FD2、FD3和FD4电气连接。
焊盘部121用于将多个VSS接触区域118彼此连接。例如，在V方向相邻的一个像素共享单元539的像素541C和541D中设置的VSS接触区域118和在其他像素共享单元539的像素541A和541B中设置的VSS接触区域118通过焊盘部121电气连接。焊盘部121被设置为例如跨过像素分离部117，并且被配置为与这四个VSS接触区域118中的每一个的至少一部分重叠。具体地，焊盘部121形成在与多个VSS接触区域118中的每一个的至少一部分以及形成在多个VSS接触区域118之间的像素分离部117的至少一部分在垂直于半导体层100S的表面的方向上重叠的区域中。层间绝缘膜119设置有用于电气连接焊盘部121和VSS接触区域118的连接过孔121C。连接过孔121C针对像素541A、541B、541C和541D中的每一个设置。例如，通过将焊盘部121的一部分埋入在连接过孔121C中，焊盘部121与VSS接触区域118电气连接。例如，在V方向上并置的多个像素共享单元539中的每一个的焊盘部120和焊盘部121在H方向上被配置在基本相同的位置处(图73B)。
通过设置焊盘部120，可以减少在整个芯片中用于将各浮动扩散部FD连接到像素电路210(例如，放大晶体管AMP的栅电极)的配线。类似地，通过设置焊盘部121，可以减少在整个芯片中将电位供给到各VSS接触区域118的配线。因此，可以减小整个芯片的面积，抑制小型化像素中的配线之间的电气干扰，和/或通过减少部件数量来降低成本等。
焊盘部120和121可以设置在第一基板100和第二基板200上的期望位置处。具体地，焊盘部120和121可以设置在配线层100T或半导体层200S的绝缘区域212中。在设置于配线层100T中的情况下，可以使焊盘部120和121与半导体层100S直接接触。具体地，可以采用其中焊盘部120和121直接连接到各浮动扩散部FD和/或VSS接触区域118中的每一个的至少一部分的构成。此外，可以采用其中从连接到焊盘部120和121的浮动扩散部FD和/或VSS接触区域118中的每一个设置连接过孔120C和121C并且焊盘部120和121设置在配线层100T和半导体层200S的绝缘区域2112中的期望位置处的构成。
特别地，在焊盘部120和121设置在配线层100T中的情况下，可以减少在半导体层200S的绝缘区域212中连接到浮动扩散部FD和/或VSS接触区域118的配线。因此，在用于形成像素电路210的第二基板200中，可以减小用于形成用于将浮动扩散部FD连接到像素电路210的贯通配线的绝缘区域212的面积。因此，可以确保用于形成像素电路210的第二基板200的大面积。通过确保用于像素电路210的面积，可以形成大的像素晶体管，这可以通过减少噪声等而有助于提高图像质量。
特别地，在将FTI结构用于像素分离部117的情况下，优选的是，在每个像素541中设置浮动扩散部FD和/或VSS接触区域118。因此，通过使用焊盘部120和121的构成，可以大幅减少连接第一基板100和第二基板200的配线。
此外，如图73B所示，例如，连接有多个浮动扩散部FD的焊盘部120和连接有多个VSS接触部118的焊盘部121在V方向上直线状地交替配置。此外，焊盘部120和121形成在由多个光电二极管PD、多个传输栅TG和多个浮动扩散部FD围绕的位置处。因此，在用于形成多个元件的第一基板100中，可以自由地配置除了浮动扩散部FD和VSS接触区域118以外的元件，并且可以提高整个芯片的布局效率。此外，确保了在各像素共享单元539中形成的元件的布局的对称性，并且可以抑制各像素541的特性的变化。
焊盘部120和121包含例如多晶硅(Poly Si)，更具体地，其中添加有杂质的掺杂多晶硅。优选的是，焊盘部120和121由具有高耐热性的导电材料形成，如多晶硅、钨(W)、钛(Ti)和氮化钛(TiN)。因此，可以在第二基板200的半导体层200S贴合到第一基板100之后形成像素电路210。其原因将在下面说明。注意，在下面的说明中，在将第一基板100和第二基板200的半导体层200S贴合在一起之后形成像素电路210的方法称为第一制造方法。
这里，也可以考虑在第二基板200上形成像素电路210，然后将第二基板200贴合到第一基板100(以下称为第二制造方法)。在第二制造方法中，用于电气连接的电极预先形成在第一基板100的表面(配线层100T的表面)和第二基板200的表面(配线层200T的表面)上。当第一基板100和第二基板200贴合在一起时，同时，在第一基板100的表面和第二基板200的表面的每一个上形成的用于电气连接的电极彼此接触。因此，包括在第一基板100中的配线和包括在第二基板200中的配线之间形成电气连接。因此，通过使用第二制造方法的成像装置1的构成，例如，可以通过根据第一基板100和第二基板200的各自构成使用适当工艺来制造，因此可以制造高质量、高性能的成像装置。
在第二制造方法中，当将第一基板100和第二基板200贴合在一起时，由于用于贴合的制造设备的起因而可能发生对准误差。此外，第一基板100和第二基板200具有例如直径约几十厘米的尺寸，并且当第一基板100和第二基板200贴合在一起时，在第一基板100和第二基板200的各部分的微观区域中，可能发生基板的膨胀和收缩。基板的膨胀和收缩是由基板之间的接触时机的轻微偏移引起的。由于第一基板100和第二基板200的这种膨胀和收缩，可能在形成于第一基板100的表面和第二基板的表面的每一个上的用于电气连接的电极的位置中发生误差。在第二制造方法中，优选的是采取措施，使得即使发生这种误差，第一基板100和第二基板200的各自电极也彼此接触。具体地，考虑到上述误差，增加第一基板100和第二基板200的电极中的至少一者，或者优选地，两者均被增加。因此，当使用第二制造方法时，例如，形成在第一基板100或第二基板200的表面上的电极的尺寸(在基板的平面方向的尺寸)变得大于从第一基板100或第二基板200的内部在厚度方向上延伸到表面的内部电极的尺寸。
另一方面，通过用耐热性的导电材料形成焊盘部120和121，可以使用上述的第一制造方法。在第一制造方法中，在形成包括光电二极管PD和传输晶体管TR等的第一基板100之后，将第一基板100和第二基板200(半导体层2000S)贴合在一起。此时，第二基板200处于构成像素电路210的有源元件和配线层等的图案未形成的状态。由于第二基板200处于形成图案之前的状态，所以即使当第一基板100和第二基板200被贴合时在贴合位置发生误差，贴合误差也不会导致第一基板100的图案和第二基板200的图案之间的对准误差。这是因为在将第一基板100和第二基板200贴合在一起之后形成第二基板200的图案。注意，当在第二基板上形成图案时，例如，在用于图案形成的曝光设备中，在以在第一基板上形成的图案作为对准对象的同时形成图案。出于上述原因，在通过第一制造方法制造成像装置1中，第一基板100和第二基板200之间的贴合位置的误差不构成问题。出于类似的原因，由第二制造方法引起的基板的膨胀和收缩起因的误差在通过第一制造方法制造成像装置1中不构成问题。
在第一制造方法中，以这种方式将第一基板100和第二基板200(半导体层200S)贴合在一起之后，在第二基板200上形成有源元件。其后，形成贯通电极120E和121E以及贯通电极TGV(图72)。在形成贯通电极120E、121E和TGV时，例如，通过使用曝光设备减少的投影曝光，从第二基板200的上方形成贯通电极的图案。因为使用了减小的曝光投影，所以即使在第二基板200和曝光设备之间的对准中发生误差，误差的大小也仅是在第二基板200中的上述第二制造方法的误差的分数(减小的曝光投影倍率的倒数)。因此，通过使用第一制造方法形成成像装置1，容易对准形成在第一基板100和第二基板200上的各个元件，并且可以制造高质量和高性能的成像装置。
通过使用第一制造方法制造的成像装置1具有与通过第二制造方法制造的成像装置不同的特性。具体地，在通过第一制造方法制造的成像装置1中，例如，贯通电极120E、121E和TGV从第二基板200到第一基板100具有基本恒定的厚度(在基板平面方向上的尺寸)。可选择地，当贯通电极120E、121E和TGV具有锥形形状时，它们具有恒定倾角的锥形形状。在具有这种贯通电极120E、121E和TGV的成像装置1中，可以容易地使像素541小型化。
这里，当通过第一制造方法制造成像装置1时，由于在将第一基板100和第二基板200(半导体层200S)贴合在一起之后在第二基板200上形成有源元件，所以第一基板100还受到形成活性元件所需的热处理的影响。因此，如上所述，优选的是，将具有高耐热性的导电材料用于设置在第一基板100上的焊盘部120和121。例如，对于焊盘部120和121，优选的是使用具有比第二基板200的配线层200T中包含的配线材料的至少一部分更高的熔点(即，更高的耐热性)的材料。例如，诸如掺杂的多晶硅、钨、钛或氮化钛等具有高耐热性的导电材料用于焊盘部120和121。因此，可以通过使用上述第一制造方法来制造成像装置1。
钝化膜122设置在半导体层100S的整个表面上，以覆盖例如焊盘部120和121(图72)。钝化膜122例如由氮化硅(SiN)膜形成。层间绝缘膜123隔着钝化膜122覆盖焊盘部120和121。层间绝缘膜123例如设置在半导体层100S的整个表面上。层间绝缘膜123例如由硅的氧化物(SiO)膜形成。接合膜124设置在第一基板100(具体地，配线层100T)和第二基板200的贴合面上。即，接合膜124与第二基板200接触。接合膜124设置在第一基板100的整个主面上。接合膜124例如由氮化硅膜形成。
光接收透镜401例如隔着固定电荷膜112和绝缘膜111面对半导体层100S(图72)。光接收透镜401例如设置在面对像素541A、541B、541C和541D的各自光电二极管PD的位置。
第二基板200从第一基板100侧顺次具有半导体层200S和配线层200T。半导体层200S由硅基板形成。在半导体层200S中，在厚度方向上设置有阱区域211。阱区域211例如是p型半导体区域。第二基板20设置有针对每个像素共享单元539配置的像素电路210。像素电路210例如设置在半导体层200S的前面侧(配线层200T侧)。在成像装置1中，第二基板200以第二基板200的背面侧(半导体层200S侧)面对第一基板100的前面侧(配线层100T侧)的方式贴合到第一基板100。即，第二基板200前对背地贴合到第一基板100。
图74～78示意性地示出了第二基板200的平面构成的示例。图74示出了设置在半导体层200S的表面附近的像素电路210的构成。图75示意性地示出了配线层200T(具体地，后述的第一配线层W1)、连接到配线层200T的半导体层200S以及第一基板100的各部分的构成。图76～78表示配线层200T的平面构成的示例。在下文中，将参照图74～78连同图72一起说明第二基板200的构成。在图74和图75中，光电二极管PD的外形(像素分离部117和光电二极管PD之间的边界)由虚线表示，并且在与构成像素电路210的各晶体管的栅电极重叠的部分处的半导体层200S与元件隔离区域213或绝缘区域214之间的边界由点线表示。在与放大晶体管AMP的栅电极重叠的部分中，半导体层200S与元件隔离区域213之间的边界以及元件隔离区域213与绝缘区域213之间的边界设置在沟道宽度方向的一侧。
第二基板200设置有用于划分半导体层200S的绝缘区域212和设于半导体层200S的厚度方向的一部分中的元件隔离区域213(图72)。例如，在设置在H方向上彼此相邻的两个像素电路210之间的绝缘区域212中，配置有连接到这两个像素电路210的两个像素共享单元539的贯通电极120E和121E以及贯通电极TGV(贯通电极TGV1、TGV2、TGV3和TGV4)(图75)。
绝缘区域212具有与半导体层200S的厚度基本相同的厚度(图72)。半导体层200S被绝缘区域212划分。在绝缘区域212中配置有贯通电极120E和121E以及贯通电极TGV。绝缘区域212包含例如氧化硅。
贯通电极120E和121E以在厚度方向上贯通绝缘区域212的方式设置。贯通电极120E和121E的上端连接到配线层200T的配线(后述的第一配线W1、第二配线W2、第三配线W3和第四配线W4)。贯通电极120E和121E以贯通绝缘区域212、接合膜124、层间绝缘膜123和钝化膜122的方式设置，其下端连接到焊盘部120、121(图72)。贯通电极120E用于电气连接焊盘部120和像素电路210。即，贯通电极120E将第一基板100的浮动扩散部FD电气连接到第二基板200的像素电路210。贯通电极121E用于电气连接焊盘部121和配线层200T的基准电位线VSS。即，贯通电极121E将第一基板100的VSS接触区域118电气连接到第二基板200的基准电位线VSS。
贯通电极TGV以在厚度方向上贯通绝缘区域212的方式设置。贯通电极TGV的上端连接到配线200T的配线。贯通电极TGV以贯通绝缘区域212、接合膜124、层间绝缘膜123、钝化膜122和层间绝缘膜119的方式设置，其下端连接到传输栅TG(图72)。这样的贯通电极TGV用于将像素541A、541B、541C和541D中的每一个的传输栅TG(传输栅TG1、TG2、TG3、TG4)电气连接到配线层200T的配线(行驱动信号线542的一部分，具体地，后述的图77的配线TRG1、TRG2、TRG3、TRG4)。即，第一基板100的传输栅TG通过贯通电极TGV电气连接到第二基板200的配线TRG，并且驱动信号被发送到每个传输晶体管TR(传输晶体管TR1、TR2、TR3和TR4)。
绝缘区域212是用于通过与半导体层200S绝缘而设置为了将第一基板100和第二基板200电气连接的贯通电极120E和121E以及贯通电极TGV的区域。例如，在设置在H方向彼此相邻的两个像素电路210(共享单元539)之间的绝缘区域212中，配置有连接到这两个像素电路210的贯通电极120E、121E和贯通电极TGV(贯通电极TGV1、TGV2、TGV3和TGV4)。绝缘区域212被设置为例如在V方向上延伸(图74和图75)。这里，通过设计传输栅TG的水平部分TGb的配置，与垂直部分TGa的位置相比，贯通电极TGV在H方向上的位置被配置为更接近贯通电极120E和121E在H方向上的位置(图73A和图75)。例如，贯通电极TGV在H方向上配置在与贯通电极120E和120E基本相同的位置处。因此，贯通电极120E和121E以及贯通电极TGV可以在沿着V方向延伸的绝缘区域212中一起设置。作为另一个配置例，可以想到的是，仅仅在与垂直部分TGa重叠的区域中设置水平部分TGb。在这种情况下，贯通电极TGV形成在垂直部分TGa的大致正上方，并且例如，贯通电极TGV配置在各像素541的H方向和V方向的大致中央部。此时，贯通电极TGV的H方向的位置与贯通电极120E和121E的H方向的位置大大地偏离。例如，绝缘区域212被设置在贯通电极TGV以及贯通电极120E和121E的周围，以使它们与相邻的半导体层200S电气绝缘。在贯通电极TGV的H方向的位置与贯通电极120E和121E的H方向的位置大大地分开的情况下，需要在各贯通电极120E、121E和TGV的周围独立地设置绝缘区域212。因此，半导体层200S被微细地划分。另一方面，在贯通电极120E和121E以及贯通电极TGV在沿着V方向延伸的绝缘区域212中一起配置的布局中，可以增加半导体层200S在H方向上的尺寸。因此，可以确保半导体层200S中的半导体元件形成区域的大面积。因此，例如，可以增大放大晶体管AMP的尺寸并抑制噪声。
如参照图70所说明的，像素共享单元539具有以下结构，其中电气连接设置在多个像素541中的各个浮动扩散部FD，并且多个像素541共享一个像素电路210。然后，浮动扩散部FD之间的电气连接由设置在第一基板100上的焊盘部120进行(图72和图73B)。设置在第一基板100上的电气连接部(焊盘部120)和设置在第二基板200上的像素电路210经由一个贯通电极120E电气连接。作为另一个结构例，可以想到的是，在第二基板200上设置浮动扩散部FD之间的电气连接部。在这种情况下，像素共享单元539设置有连接到浮动扩散部FD1、FD2、FD3和FD4的四个贯通电极。因此，在第二基板200中，贯通半导体层200S的贯通电极的数量增加，并且使这些贯通电极的周围绝缘的绝缘区域212变大。另一方面，在将焊盘部120设置在第一基板100上的结构中(图72和图73B)，可以减少贯通电极的数量并且可以减小绝缘区域212。因此，可以确保半导体层200S中的半导体元件形成区域的大面积。因此，例如可以增大放大晶体管AMP的尺寸并抑制噪声。
元件隔离区域213设置在半导体层200S的表面侧。元件隔离区域213具有STI(浅沟槽隔离)结构。在元件隔离区域213中，在厚度方向(垂直于第二基板200的主面)上挖掘半导体层200S，并且绝缘膜被埋入在挖掘部中。绝缘膜包含例如氧化硅。元件隔离区域213根据像素电路210的布局在构成像素电路210的多个晶体管之间提供元件隔离。半导体层200S(具体地，阱区域211)在元件隔离区域213的下方(半导体层200S的深部)延伸。
这里，参照图73A、图73B和图74，将说明第一基板100中的像素共享单元539的外形形状(在基板的平面方向上的外形形状)和第二基板200中的像素共享单元539的外形形状之间的差异。
在成像装置1中，像素共享单元539设置在第一基板100和第二基板200两者上。例如，设置在第一基板100上的像素共享单元539的外形形状和设置在第二基板200上的像素共享单元539的外形形状彼此不同。
在图73A和图73B中，像素541A、541B、541C和541D的轮廓由交替的点划线表示，像素共享单元539的外形形状由粗线表示。例如，第一基板100的像素共享单元539包括在H方向上彼此相邻配置的两个像素541(像素541A和541B)和在V方向上与其相邻配置的两个像素541(像素541C和541D)。即，第一基板100的像素共享单元539包括相邻两行×两列的四个像素541，并且第一基板100的像素共享单元539具有大致正方形的外形形状。在像素阵列单元540中，这样的像素共享单元539以H方向上的两个像素间距(每个间距对应于两个像素541)和V方向上的两个像素间距(每个间距对应于两个像素541)彼此相邻地配置。
在图74和图75中，像素541A、541B、541C和541D的轮廓由交替的长短虚线表示，并且像素共享单元539的外形形状由粗线表示。例如，第二基板200的像素共享单元539的外形形状小于在H方向上的第一基板100的像素共享单元539并且大于在V方向上的第一基板100的像素共享单元539。例如，第二基板200的像素共享单元539以与H方向上的一个像素对应的尺寸(区域)和与V方向上的四个像素对应的尺寸形成。即，第二基板200的像素共享单元539以与相邻的一行×四列中排列的像素相对应的尺寸形成，并且第二基板200的像素共享单元539具有大致矩形的外形形状。
例如，在各像素电路210中，选择晶体管SEL、放大晶体管AMP，复位晶体管RST和FD转换增益切换晶体管FDG在V方向上顺次并排配置(图74)。如上所述，通过将各像素电路210的外形形状设置为大致矩形形状，可以将四个晶体管(选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG)在一个方向(图74中的V方向)并排配置。因此，放大晶体管AMP的漏极和复位晶体管RST的漏极可以由一个扩散区域(连接到电源线VDD的扩散区域)共享。例如，各像素电路210的形成区域也可以设置成大致正方形形状(参照后述的图87)。在这种情况下，沿着一个方向配置两个晶体管，并且难以在一个扩散区域中共享放大晶体管AMP的漏极和复位晶体管RST的漏极。因此，通过将像素电路210的形成区域设置为大致矩形形状，容易将四个晶体管彼此紧密地配置，并且可以减小像素电路210的形成区域。即，可以使像素小型化。此外，当不需要减小像素电路210的形成区域时，可以增大放大晶体管AMP的形成区域并抑制噪声。
例如，在半导体层200S的表面附近，除了选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG之外，还设置有连接到基准电位线VSS的VSS接触区域218。VSS接触区域218例如由p型半导体区域形成。VSS接触区域218经由配线层200T的配线和贯通电极121E电气连接到第一基板100(半导体层100S)的VSS接触区域118。VSS接触区域218例如经由元件隔离区域213设置在与FD转换增益切换晶体管FDG的源极相邻的位置(图74)。
接下来，将参照图73B和图74说明设置在第一基板100中的像素共享单元539和设置在第二基板200中的像素共享单元539之间的位置关系。例如，在第一基板100的V方向上排列的两个像素共享单元539中的一个像素共享单元539(例如，图73B中的纸面的上侧)连接到在第二基板200的H方向上排列的两个像素共享单元539中的一个像素共享单元539(例如，图74中的纸面的左侧)。例如，在第一基板100的V方向上排列的两个像素共享单元539中的另一个像素共享单元539(例如，图73B中的纸面的下侧)连接到在第二基板200的H方向上排列的两个像素共享单元539中的另一个像素共享单元539(例如，图74中的纸面的右侧)。
例如，在第二基板200的H方向上排列的两个像素共享单元539中，一个像素共享单元539的内部布局(晶体管的配置等)基本上等于其中另一个像素共享单元539的内部布局在V方向和H方向上反转的布局。下面将说明通过这种布局获得的效果。
在第一基板100的V方向上排列的两个像素共享单元539中，各个焊盘部120配置在像素共享单元539的外形形状的中央部，即，在像素共享单元539的V方向和H方向的中央部(图73B)。另一方面，如上所述，由于第二基板200的像素共享单元539具有在V方向上较长的大致矩形外形形状，因此，例如，连接到焊盘部120的放大晶体管AMP配置在从像素共享单元539的V方向的中央在纸面向上移位的位置。例如，当在第二基板200的H方向上排列的两个像素共享单元539的内部布局相同时，一个像素共享单元539的放大晶体管AMP与焊盘部120(例如，图73B中的纸面上侧的像素共享单元539的焊盘部120)之间的距离相对较短。然而，另一个像素共享单元539的放大晶体管AMP与焊盘部120(例如，图73B中的纸面下侧的像素共享单元539的焊盘部120)之间的距离较长。因此，连接放大晶体管AMP和焊盘部120所需的配线的面积较大，并且像素共享单元539的配线布局可能复杂。该因素可能影响成像装置1的小型化。
另一方面，在第二基板200的H方向排列的两个像素共享单元539中，通过至少在V方向上反转彼此的内部布局，这两个像素共享单元539二者的放大晶体管AMP和焊盘部120之间的距离可以缩短。因此，与在第二基板200的H方向上排列的两个像素共享单元539的内部布局相同的构成相比，成像装置1可以容易地小型化。注意，尽管第二基板200的多个像素共享单元539中的每一个的平面布局在图74所示的范围内是对称的，但是当包括后述的图75所示的第一配线层W1的布局时，平面布局是不对称的。
此外，优选的是，在第二基板200的H方向上排列的两个像素共享单元539的内部布局在H方向上彼此反转。其原因将在下面说明。如图75所示，在第二基板200的H方向上排列的两个像素共享单元539分别连接到第一基板100的焊盘部120和121。例如，焊盘部120和121配置在第二基板200的H方向上排列的两个像素共享单元539的H方向的中央部(在H方向上排列的两个像素共享单元539之间)。因此，通过使在第二基板200的H方向上排列的两个像素共享单元539的内部布局也在H方向上彼此反转，第二基板200的多个像素共享单元539中的每一个与焊盘部120和121之间的距离可以减小。即，可以更容易地使成像装置1小型化。
此外，第二基板200的像素共享单元539的轮廓的位置不必须与第一基板100的像素共享单元539的任何轮廓的位置对准。例如，在第二基板200的H方向上排列的两个像素共享单元539中的一个像素共享单元539(例如，图75中的纸面的左侧)中，V方向的一侧(例如，图75中的纸面的上侧)的轮廓配置在第一基板100的对应像素共享单元539(例如，图73B中的纸面的上侧)的V方向的一侧的轮廓的外侧。此外，在第二基板200的H方向上排列的两个像素共享单元539的另一个像素共享单元539(例如，图75中的纸面的右侧)中，V方向的另一侧(例如，图75中的纸面的下侧)的轮廓配置在第一基板100的对应像素共享单元539(例如，图73B中的纸面的下侧)的V方向的另一侧的轮廓的外侧。通过这样将第二基板200的像素共享单元539和第一基板100的像素共享单元539彼此并排配置，可以缩短放大晶体管AMP与焊盘部120之间的距离。因此，成像装置1可以容易地小型化。
此外，第二基板200的多个像素共享单元539的轮廓的位置不必须彼此对准。例如，在第二基板200的H方向上排列的两个像素共享单元539被配置为使得其V方向的轮廓的位置移位。因此，可以缩短放大晶体管AMP和焊盘部120之间的距离。因此，成像装置1可以容易地小型化。
参照图73B和图75说明像素阵列单元540中的像素共享单元539的重复配置。第一基板100的像素共享单元539具有H方向的两个像素541的尺寸和V方向的两个像素541的尺寸(图73B)。例如，在第一基板100的像素阵列单元540中，具有与这四个像素541相对应的尺寸的像素共享单元539以H方向的两个像素间距(每个间距对应于两个像素541)和V方向的两个像素间距(每个间距对应于两个像素541)相邻且重复地配置。可选择地，第一基板100的像素阵列单元540可以设置有成对的像素共享单元539，其中每两个像素共享单元539在V方向上彼此相邻地配置。在第一基板100的像素阵列单元540中，例如，成对的像素共享单元539以H方向的两个像素间距(每个间距对应于两个像素541)和V方向的四个像素间距(每个间距对应于四个像素541)相邻且重复地配置。第二基板200的像素共享单元539具有H方向的一个像素541的尺寸和V方向的四个像素541的尺寸(图75)。例如，第二基板200的像素阵列单元540设置有一对像素共享单元539，其包括具有与四个像素541相对应的尺寸的两个像素共享单元539。像素共享单元539在H方向上彼此相邻地配置并且在V方向上移位地配置。在第二基板200的像素阵列单元540中，例如，这样的成对的像素共享单元539以H方向的两个像素间距(每个间距对应于两个像素541)和V方向的四个像素间距(每个间距对应于四个像素541)相邻地且无间隙地配置。因此，通过像素共享单元539的这种重复配置，可以没有任何间隙地配置像素共享单元539。因此，成像装置1可以容易地小型化。
放大晶体管AMP优选具有例如Fin型等的三维结构(图72)。因此，有效栅极宽度的尺寸变大，并且可以抑制噪声。选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG具有例如平面结构。放大晶体管AMP可以具有平面结构。可选择地，选择晶体管SEL、复位晶体管RST或FD转换增益切换晶体管FDG可以具有三维结构。
配线层200T包括例如钝化膜221、层间绝缘膜222和多个配线(第一配线层W1、第二配线层W2、第三配线层W3和第四配线层W4)。钝化膜221例如与半导体层200S的表面接触，并且覆盖半导体层200S的整个表面。钝化膜221覆盖选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG的各自栅电极。层间绝缘膜222设置在钝化膜221和第三基板300之间。多个配线(第一配线层W1、第二配线层W2、第三配线层W3和第四配线层W4)通过层间绝缘膜222分开。层间绝缘膜222包含例如氧化硅。
配线层200T从半导体层200S侧顺次设有例如第一配线层W1、第二配线层W2、第三配线层W3、第四配线层W4以及接触部201和202。层间绝缘膜222设置有用于连接第一配线层W1、第二配线层W2、第三配线层W3或第四配线层W4与其下层的多个连接部。连接部是其中导电材料埋入在设于层间绝缘膜222中的连接孔内的部分。例如，层间绝缘膜222设置有连接第一配线层W1和半导体层200S的VSS接触区域218的连接部218V。例如，将第二基板200的元件彼此连接的连接部的孔径不同于贯通电极120E和121E以及贯通电极TGV的孔径。具体地，优选的是，将第二基板200的元件彼此连接的连接孔的孔径小于贯通电极120E和121E以及贯通电极TGV的孔径。其原因将在下面说明。设置在配线层200T内的连接部(连接部218V等)的深度小于贯通电极120E和121E以及贯通电极TGV的深度。因此，与贯通电极120E和121E以及贯通电极TGV相比，连接部允许容易地用导电材料填充连接孔。通过使连接部的孔径小于贯通电极120E和121E以及贯通电极TGV的孔径，成像装置1可以容易地小型化。
例如，第一配线层W1连接贯通电极120E、放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极(具体地，连接孔到达FD转换增益切换晶体管FDG的源极)。第一配线层W1连接例如贯通电极121E和连接部218V，从而电气连接半导体层200S的VSS接触区域218和半导体层100S的VSS接触区域118。
接下来，将参照图76～78说明配线层200T的平面构成。图76示出了第一配线层W1和第二配线层W2的平面构成的示例。图77示出了第二配线层W2和第三配线层W3的平面构成的示例。图78示出了第三配线层W3和第四配线层W4的平面构成的示例。
例如，第三配线层W3包括在H方向(行方向)上延伸的配线TRG1、TRG2、TRG3、TRG4、SELL、RSTL和FDGL(图77)。这些配线对应于参照图70说明的多个行驱动信号线542。配线TRG1、TRG2、TRG3和TRG4分别用于将驱动信号发送到传输栅TG1、TG2、TG3和TG4。配线TRG1、TRG2、TRG3和TRG4分别经由第二配线层W2、第一配线层W1和贯通电极120E连接到传输栅TG1、TG2、TG3和TG4。配线SELL用于将驱动信号发送到选择晶体管SEL的栅极，配线RSTL用于将驱动信号发送到复位晶体管RST的栅极，并且配线FDGL用于将驱动信号发送到FD转换增益切换晶体管FDG的栅极。配线SELL、RSTL和FDGL分别经由第二配线层W2、第一配线层W1和连接部连接到选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG的栅极。
例如，第四配线层W4包括在V方向(列方向)上延伸的电源线VDD、基准电位线VSS和垂直信号线543(图78)。电源线VDD经由第三配线层W3、第二配线层W2、第一配线层W1和连接部连接到放大晶体管AMP的漏极和复位晶体管RST的漏极。基准电位线VSS经由第三配线层W3、第二配线层W2、第一配线层W1和连接部218V连接到VSS接触区域218。此外，基准电位线VSS经由第三配线层W3、第二配线层W2、第一配线层W1、贯通电极121E和焊盘部121连接到第一基板100的VSS接触区域118。垂直信号线543经由第三配线层W3、第二配线层W2、第一配线层W1和连接部连接到选择晶体管SEL的源极(Vout)。
接触部201和202可以设置在平面图中与像素阵列单元540重叠的位置处(例如，图69)，或者可以设置在像素阵列单元540的外侧的周边部540B上(例如，图72)。接触部201和202设置在第二基板200的表面(配线层200T侧的表面)上。接触部201和202例如由诸如Cu(铜)和Al(铝)等金属形成。接触部201和202在配线层200T的表面(第三基板300侧的表面)上露出。接触部201和202用于第二基板200和第三基板300之间的电气连接以及用于将第二基板200和第三基板300彼此贴合。
图72示出了其中在第二基板200的周边部540B设置周边电路的示例。该周边电路可以包括行驱动单元520的一部分或者列信号处理单元550的一部分等。此外，如图69所示，在周边回路未配置在第二基板200的周边部540B的情况下，连接孔H1和H2可以配置在像素阵列单元540附近。
第三基板300从第二基板200侧顺次具有例如配线层300T和半导体层300S。例如，半导体层300S的表面设置在第二基板200侧。半导体层300S由硅基板形成。在半导体层300S的前面侧的一部分上设置电路。具体地，在半导体层300S的前面侧的一部分上，例如，设置有输入单元510A、行驱动单元520、时序控制部530、列信号处理单元550、图像信号处理单元560或输出单元510B中的至少一部分。设置在半导体层300S和第二基板200之间的配线层300T包括例如层间绝缘膜、被层间绝缘膜隔开的多个配线层以及接触部301和302。接触部301和302在配线层300T的表面(第二基板200侧的表面)上露出，接触部301与第二基板200的接触部201接触，接触部302与第二基板200的接触部202接触。接触部301和302电气连接到形成在半导体层300S中的电路(例如，输入单元510A、行驱动单元520、时序控制部530、列信号处理单元550、图像信号处理单元560或输出单元510B中的至少一个)。接触部301和302例如由诸如Cu(铜)和Al(铝)等金属形成。例如，外部终端端子TA经由连接孔H1连接到输入单元510A，外部端子TB经由连接孔H2连接到输出单元510B。
这里，将说明成像装置1的特征。
通常，成像装置主要包括光电二极管和像素电路。这里，如果增加光电二极管的面积，则作为光电转换的结果而产生的电荷增加，因此，像素信号的信噪比(S/N比)改善，并且成像装置可以输出更好的图像数据(图像信息)。另一方面，如果增大像素电路中包含的晶体管的尺寸(特别是放大晶体管的尺寸)，则像素电路中产生的噪声减小，因此，成像信号的S/N比改善，并且成像装置可以输出更好的图像数据(图像信息)。
然而，在其中光电二极管和像素电路设置在同一半导体基板上的成像装置中，如果在半导体基板的有限面积内增加光电二极管的面积，则可以想到的是，设置在像素电路中的晶体管的尺寸变小。此外，如果增大设置在像素电路中的晶体管的尺寸，则可以想到的是，光电二极管的面积变小。
为了解决这些问题，例如，本实施方案的成像装置1使用如下的结构，其中多个像素541共享一个像素电路210并且通过与光电二极管PD重叠来配置共享的像素电路210。因此，可以实现使光电二极管PD的面积尽可能大，并且在半导体基板的有限面积内使设置在像素电路210中的晶体管的尺寸尽可能大。因此，可以改善像素信号的S/N比，并且成像装置1可以输出更好的图像数据(图像信息)。
当实现其中多个像素541共享一个像素电路210并且通过与光电二极管PD重叠来配置像素电路210的结构时，多个配线从多个像素541的各自浮动扩散部FD延伸以连接到一个像素电路210。为了确保用于形成像素电路210的半导体基板200的较大面积，例如，可以形成将多个延伸配线互连并集成为一个的连接配线。类似地，对于从VSS接触区域118延伸的多个配线，可以形成将多个延伸配线互连并集成为一个的连接配线。
例如，如果将从多个像素541的各自浮动扩散部FD延伸的多个配线互连的连接配线形成在形成有像素电路210的半导体基板200上，则可以想到的是，形成包括在像素电路210中的晶体管的面积变小。类似地，如果将从多个像素541的各自VSS接触区域118延伸的多个配线互连并集成为一个的连接配线形成在形成有像素电路210的半导体基板200上，则可以想到的是，形成包括在像素电路210中的晶体管的面积变小。
为了解决这些问题，例如，在本实施方案的成像装置1中，可以设置如下的结构，其中多个像素541共享一个像素电路210并且通过与光电二极管PD重叠来配置共享的像素电路210，其中将多个像素541的各自浮动扩散部FD互连并集成为一个的连接配线以及将设置在多个像素541中的各自VSS接触区域118互连并集成为一个的连接配线设置在第一基板100上。
这里，如果上述第二制造方法用作用于在第一基板100中设置将多个像素541的各自浮动扩散部FD互连并集成为一个的连接配线以及将多个像素541的各自VSS接触区域118互连并集成为一个的连接配线的制造方法，例如，可以根据第一基板100和第二基板200中的每一个的构成使用适当的工艺来执行制造，并且可以制造高质量、高性能的成像装置。此外，第一基板100和第二基板200的连接配线可以通过简单的工艺来形成。具体地，在使用上述第二制造方法的情况下，在成为第一基板100和第二基板200之间的贴合界面的第一基板100的表面和第二基板200的表面上分别设置与浮动扩散部FD连接的电极和与VSS接触区域118连接的电极。此外，优选的是，扩大形成在第一基板100和第二基板200的表面上的电极，使得当这两个基板贴合在一起时，即使设置在两个基板的表面上的电极移位，在这两个基板的表面上形成的电极也彼此接触。在这种情况下，可以想到的是，可能难以在设于成像装置1中的各像素的有限面积中配置上述电极。
为了解决在第一基板100和第二基板200之间的贴合界面上需要大电极的问题，例如，作为本实施方案的成像装置1的制造方法(其中多个像素541共享一个像素电路210并且通过与光电二极管PD重叠来配置共享的像素电路210)，可以使用上述第一制造方法。因此，形成在第一基板100和第二基板200上的各元件可以容易地彼此对准，并且可以制造具有高质量和高性能的成像装置。此外，可以设置通过使用该制造方法产生的固有结构。即，设置如下的结构，其中第一基板100的半导体层100S和配线层100T以及第二基板200的半导体层200S和配线层200T顺次层叠，换句话说，第一基板100和第二基板200面对面地层叠，并且设置有从第二基板200的半导体层200S的前面侧贯通半导体层200S和第一基板100的配线层100T以到达第一基板100的半导体层100S的前面的贯通电极120E和121E。
在其中将多个像素541的各自浮动扩散部FD互连并集成为一个的连接配线以及将多个像素541的各自VSS接触区域118互连并集成为一个的连接配线设置在第一基板100上的结构中，如果使用第一制造方法将这种结构和第二基板200层叠并且在第二基板200上形成像素电路210，则存在如下的可能性，形成设置在像素电路210上的有源元件所需的热处理影响形成在第一基板100上的上述连接配线。
因此，为了解决当形成有源元件时的热处理影响连接配线的上述问题，在本实施方案的成像装置1中，期望的是，使用对于将多个像素541的各自浮动扩散部FD互连并集成为一个的连接配线以及将多个像素541的各自VSS接触区域118互连并集成为一个的连接配线具有高耐热性的导电材料。具体地，作为具有高耐热性的导电材料，可以使用具有比第二基板200的配线层200T中包含的至少一部分配线材料更高的熔点的材料。
如上所述，例如，本实施方案的成像装置1具有(1)第一基板100和第二基板200面对面地层叠的结构(具体地，第一基板100的半导体层100S和配线层100T以及第二基板200的半导体层200S和配线层200T顺次层叠)，(2)设置有从第二基板200的半导体层200S的前面侧贯通半导体层200S和第一基板100的配线层100T并到达第一基板100的半导体层100S的前面的贯通电极120E和121E的结构，和(3)其中将设置在多个像素541中的各自浮动扩散部FD互连并集成为一个的连接配线以及将设置在多个像素541中的各自VSS接触区域118互连并集成为一个的连接配线由高耐热性的导电材料形成的结构。因此，在第一基板100和第二基板200之间的界面处未设置大的电极的情况下，可以使第一基板100设置有将设置在多个像素541中的各自浮动扩散部FD互连并集成为一个的连接配线以及将设置在多个像素541中的各自VSS接触区域118互连并集成为一个的连接配线。
(成像装置1的操作)
接下来，将参照图79和图80说明成像装置1的操作。图79和图80是通过将表示各信号的路径的箭头添加到图69中而成的。在图79中，从外部输入到成像装置1的输入信号以及电源电位和基准电位的路径由箭头表示。在图80中，从成像装置1输出到外部的像素信号的信号路径由箭头表示。例如，经由输入单元510A输入到成像装置1的输入信号(例如，像素时钟和同步信号)被传送到第三基板300的行驱动单元520，并且在行驱动单元520中创建行驱动信号。行驱动信号经由接触部301和201被发送到第二基板200。此外，行驱动信号经由配线层200T内的行驱动信号线542到达像素阵列单元540的各个像素共享单元539。在已经到达第二基板200的像素共享单元539的行驱动信号中，传输栅TG以外的驱动信号被输入到像素电路210，并且包括在像素电路210中的各晶体管被驱动。用于传输栅TG的驱动信号经由贯通电极TGV输入到第一基板100的传输栅TG1、TG2、TG3和TG4，并且驱动像素541A、541B、541C和541D(图79)。此外，从成像装置1的外部供给到第三基板300的输入单元510A(输入端子511)的电源电位和基准电位经由接触部301和201被发送到第二基板200，并且经由配线层200T内的配线供给到像素共享单元539的各个像素电路210。基准电位还经由贯通电极121E供给到第一基板100的像素541A、541B、541C和541D。另一方面，由第一基板100的像素541A、541B、541C和541D光电转换的像素信号经由贯通电极120E被发送到每个像素共享单元539中的第二基板200的像素电路210。基于该像素信号的像素信号经由垂直信号线543以及接触部202和302从像素电路210发送到第三基板300。该像素信号由第三基板300的列信号处理单元550和图像信号处理单元560处理，然后经由输出单元510B输出到外部。
[效果]
在本实施方案中，像素541A、541B、541C和541D(像素共享单元539)以及像素电路210设置在不同的基板(第一基板100和第二基板200)上。因此，与像素541A、541B、541C，541C和541D以及像素电路210形成在同一基板上的情况相比，可以扩大像素541A、541B、541C和541D以及像素电路210的面积。因此，可以增大通过光电转换获得的像素信号的量并减少像素电路210的晶体管的噪声。因此，像素信号的信噪比改善，并且成像装置1可以输出更好的像素数据(图像信息)。此外，可以使成像装置1小型化(换句话说，可以减小像素尺寸并且可以减小成像装置1的尺寸)。成像装置1可以通过减小像素尺寸来增加每单位面积的像素数量，并且可以输出高质量图像。
此外，在成像装置1中，第一基板100和第二基板200通过设置在绝缘区域212中的贯通电极120E和121E彼此电气连接。例如，也可以考虑通过使焊盘电极彼此接合而连接第一基板100和第二基板200的方法，或者通过贯通半导体层的配线(例如，硅通孔(TSV))进行连接的方法。与这种方法相比，通过在绝缘区域212中设置贯通电极120E和121E，用于连接第一基板100和第二基板200的面积可以减小。因此，可以减小像素尺寸，并且可以进一步减小成像装置1的尺寸。此外，可以通过使每个像素的面积进一步最小化来进一步提高分辨率。当不需要减小芯片尺寸时，可以扩大像素541A、541B、541C和541D以及像素电路210的形成区域。因此，可以增大通过光电转换获得的像素信号的量并减少设置在像素电路210中的晶体管的噪声。因此，像素信号的信噪比改善，并且成像装置1可以输出更好的像素数据(图像信息)。
此外，在成像装置1中，像素电路210、列信号处理单元550和图像信号处理单元560设置在彼此不同的基板(第二基板200和第三基板300)上。因此，与像素电路210以及列信号处理单元550和图像信号处理单元560形成在同一基板上的情况相比，可以扩大像素电路210的面积以及列信号处理单元550和图像信号处理单元560的面积。因此，可以减少在列信号处理单元550中产生的噪声，并且可以在图像信号处理单元560中搭载先进的图像处理电路。因此，像素信号的信噪比改善，并且成像装置1可以输出更好的像素数据(图像信息)。
此外，在成像装置1中，像素阵列单元540设置在第一基板100和第二基板200上，并且列信号处理单元550和图像信号处理单元560设置在第三基板300上。此外，连接第二基板200和第三基板300的接触部201、202、301和302形成在像素阵列单元540的上方。因此，接触部201、202、301和302可以自由地布局，而没有设置在像素阵列中的各种配线对布局的干涉。因此，可以将接触部201、202、301和302用于第二基板200和第三基板300之间的电气连接。通过使用接触部201、202、301和302，例如，列信号处理单元550和图像信号处理单元560在布局上具有高度自由度。因此，可以减少在列信号处理单元550中产生的噪声，并且可以在图像信号处理单元560中搭载先进的图像处理电路。因此，像素信号的信噪比改善，并且成像装置1可以输出更好的像素数据(图像信息)。
此外，在成像装置1中，像素分离部117贯通半导体层100S。因此，即使在相邻像素(像素541A、541B、541C和541D)之间的距离的由于每个像素的面积的小型化而减小的情况下，也可以抑制像素541A、541B、541C和541D之间的混色。因此，像素信号的信噪比改善，并且成像装置1可以输出更好的像素数据(图像信息)。
此外，在成像装置1中，针对每个像素共享单元539设置像素电路210。因此，与针对像素541A、541B、541C和541D中的每一个设置像素电路210的情况相比，构成像素电路210的晶体管(放大晶体管AMP、复位晶体管RST、选择晶体管SEL、FD转换增益切换晶体管FDG)的形成区域可以增大。例如，可以通过增大放大晶体管AMP的形成区域来抑制噪声。因此，像素信号的信噪比改善，并且成像装置1可以输出更好的像素数据(图像信息)。
此外，在成像装置1中，在第一基板100中设置用于电气连接四个像素(像素541A、541B、541C和541D)的浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)的焊盘部120。因此，与在第二基板200上设置这种焊盘部120的情况相比，可以减少连接第一基板100和第二基板200的贯通电极(贯通电极120E)的数量。因此，可以使绝缘区域212变小，并且可以确保构成像素电路210的晶体管的形成区域(半导体层200S)有足够的尺寸。因此，可以减少设置在像素电路210中的晶体管的噪声并改善像素信号的信噪比，并且成像装置1可以输出更好的像素数据(图像信息)。
在下文中，将说明根据上述第七实施方案的成像装置1的变形例。在下面的变形例中，将用相同的附图标记说明与上述第七实施方案相同的组件。
(变形例1)
图81～85表示根据上述第七实施方案的成像装置1的平面构成的变形例。图81示意性地示出了第二基板200的半导体层200S的前面附近的平面构成，并且对应于上述第七实施方案中说明的图74。图82示意性地示出了第一配线层W1以及连接到第一配线层W1的半导体层200S和第一基板100的各个部分的构成，并且对应于上述第七实施方案中说明的图75。图83表示第一配线层W1和第二配线层W2的平面构成的示例，并且对应于上述第七实施方案中说明的图76。图84表示第二配线层W2和第三配线层W3的平面构成的示例，并且对应于上述第七实施方案中说明的图77。图85表示第三配线层W3和第四配线层W4的平面构成的示例，并且对应于上述第七实施方案中说明的图78。
在本变形例中，如图82所示，在第二基板200的H方向上排列的两个像素共享单元539中，一个像素共享单元539(例如，纸面的右侧)的内部布局通过仅在H方向上反转另一个像素共享单元539(例如，纸面的左侧)的内部布局来形成。此外，一个像素共享单元539的轮廓与另一个像素共享单元539的轮廓之间的V方向的位移大于上述第七实施方案中所说明的位移(图75)。因此，通过增加V方向的位移，另一个像素共享单元539的放大晶体管AMP和与其连接焊盘部120(在图73A和图73B所示的V方向上并置的两个像素共享单元539中的另一个(纸面的下侧)的焊盘部120)之间的距离可以减小。通过这样的布局，在图81～85所示的成像装置1的变形例1中，在不使沿H方向并置的两个像素共享单元539的平面布局在V方向上彼此反转的情况下，可以使其面积与上述第七实施方案中说明的第二基板200的像素共享单元539的面积相同。注意，第一基板100的像素共享单元539的平面布局与上述第七实施方案中说明的平面布局(图73A和图73B)相同。因此，本变形例的成像装置1可以获得类似于上述第七实施方案所说明的效果。第二基板200的像素共享单元539的配置不限于上述第七实施方案和本变形例中说明的配置。
(变形例2)
图86～91表示根据上述第七实施方案的成像装置1的平面构成的变形例。图86示意性地示出了第一基板100的平面构成，并且对应于上述第七实施方案中说明的图73A。图87示意性地示出了第二基板200的半导体层200S的前面附近的平面构成，并且对应于上述第七实施方案中说明的图74。图88示意性地示出了第一配线层W1以及连接到第一配线层W1的半导体层200S和第一基板100的各个部分的构成，并且对应于上述第七实施方案中说明的图75。图89表示第一配线层W1和第二配线层W2的平面构成的示例，并且对应于上述第七实施方案中说明的图76。图90表示第二配线层W2和第三配线层W3的平面构成的示例，并且对应于上述第七实施方案中说明的图77。图91表示第三配线层W3和第四配线层W4的平面构成的示例，并且对应于上述第七实施方案中说明的图78。
在本变形例中，各像素电路210的外形具有大致正方形的平面形状(图87等)。在此方面，本变形例的成像装置1的平面构成与上述第七实施方案中说明的成像装置1的平面构成不同。
例如，如在上述第七实施方案中所说明的，第一基板100的像素共享单元539形成在两行×两列的像素区域上并且具有大致正方形的平面形状(图86)。例如，在各个像素共享单元539中，一个像素列的像素541A和像素541C的传输栅TG1和TG3的水平部分TGb从其与垂直部分TGa重叠的位置开始在H方向上朝向像素共享单元539的中央部的方向(更具体地，朝向像素541A和541C的外边缘的方向并且朝向像素共享单元539的中央部的方向)延伸，并且另一个像素列的像素541B和像素541D的传输栅TG2和TG4的水平部分TGb从其与垂直部分TGa重叠的位置开始在H方向上朝向像素共享单元539的外侧的方向(更具体地，朝向像素541B和541D的外边缘的方向并且朝向像素共享单元539的外侧的方向)延伸。连接到浮动扩散部FD的焊盘部120设置在像素共享单元539的中央部(像素共享单元539的H方向和V方向的中央部)，并且连接到VSS接触区域118的焊盘部121至少在H方向上(在图86中在H方向和V方向上)设置在像素共享单元539的端部。
作为另一个配置例，可以想到的是，仅在面对垂直部分TGa的区域中设置传输栅TG1、TG2、TG3和TG4的水平部分TGb。此时，如在上述第七实施方案中所说明的，容易将半导体层200S微细地划分。因此，难以形成像素电路210的大晶体管。另一方面，类似于上述变形例，如果传输栅TG1、TG2、TG3和TG4的水平部分TGb从其与垂直部分TGa重叠的位置开始在H方向上延伸，则类似于上述第七实施方案所说明的，半导体层200S的宽度可以增大。具体地，连接到传输栅TG1和TG3的贯通电极TGV1和TGV3的H方向的位置可以配置成接近贯通电极120E的H方向的位置，并且连接到传输栅TG2和TG4的贯通电极TGV2和TGV4的H方向的位置可以配置成接近贯通电极121E(图88)。因此，如在上述第七实施方案中所说明的，在V方向上延伸的半导体层200S的宽度(在H方向上的尺寸)可以增大。因此，可以增大像素电路210的晶体管的尺寸，特别是放大晶体管AMP的尺寸。因此，像素信号的信噪比改善，并且成像装置1可以输出更好的像素数据(图像信息)。
第二基板200的像素共享单元539具有例如与第一基板100的像素共享单元539的H方向和V方向的尺寸基本相同的尺寸，并且设置在与例如大约两行×两列的像素区域对应的区域上。例如，在各像素电路210中，选择晶体管SEL和放大晶体管AMP在V方向上延伸的一个半导体层200S上在V方向上并排配置，并且FD转换增益切换晶体管FDG和复位晶体管RST在V方向上延伸的一个半导体层200S上在V方向上并排配置。设置有选择晶体管SEL和放大晶体管AMP的一个半导体层200S和设置有FD转换增益切换晶体管FDG和复位晶体管RST的一个半导体层200S经由绝缘区域212在H方向上并置。绝缘区域212在V方向上延伸(图87)。
这里，将参照图87和图88说明第二基板200的像素共享单元539的外形。例如，图86所示的第一基板100的像素共享单元539连接到设置在焊盘部120的H方向的一侧(图88中的纸面的左侧)的放大晶体管AMP和选择晶体管SEL以及设置在焊盘部120的H方向的另一侧(图88中的纸面的右侧)的FD转换增益切换晶体管FDG和复位晶体管RST。包括放大晶体管AMP、选择晶体管SEL、FD转换增益切换晶体管FDG和复位晶体管RST的第二基板200的共享单元541的外形由如下的四个外边缘来确定。
第一外边缘是在包括选择晶体管SEL和放大晶体管AMP的半导体层200S的V方向的一端(图88中的纸面的上侧的端部)处的外边缘。第一外边缘设置在包括在该像素共享单元539中的放大晶体管AMP和包括在与该像素共享单元539的V方向的一侧(图88中的纸面的上侧)相邻的像素共享单元539中的选择晶体管SEL之间。更具体地，第一外边缘设置在放大晶体管AMP和选择晶体管SEL之间的元件隔离区域213的V方向的中央部。第二外边缘是在包括选择晶体管SEL和放大晶体管AMP的半导体层200S的V方向的另一端(图88中的纸面的下侧的端部)处的外边缘。第二外缘设置在包括在该像素共享单元539中的选择晶体管SEL和包括在与该像素共享单元539的V方向的另一侧(图88中的纸面的下侧)相邻的像素共享单元539中的放大晶体管AMP之间。更具体地，第二外边缘设置在选择晶体管SEL和放大晶体管AMP之间的元件隔离区域213的V方向的中央部。第三外边缘是在包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S的V方向的另一端(图88中的纸面的下侧的端部)处的外边缘。第三外缘设置在包括在该像素共享单元539中的FD转换增益切换晶体管FDG和包括在与该像素共享单元539的V方向的另一侧(图88中的纸面的下侧)相邻的像素共享单元539中的复位晶体管RST之间。更具体地，第三外边缘设置在FD转换增益切换晶体管FDG和复位晶体管RST之间的元件隔离区域213的V方向的中央部。第四外边缘是在包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S的V方向的一端(图88中的纸面的上侧的端部)处的外边缘。第四外边缘设置在包括在该像素共享单元539中的复位晶体管RST和包括在与该像素共享单元539的V方向的一侧(图88中的纸面的上侧)相邻的像素共享单元539中的FD转换增益切换晶体管FDG(未示出)之间。更具体地，第四外边缘设置在复位晶体管RST和FD转换增益切换晶体管FDG之间的元件隔离区域213(未示出)的V方向的中央部。
在包括这样的第一、第二、第三和第四外边缘的第二基板200的像素共享单元539的外形中，相对于第一和第二外边缘，第三和第四外边缘配置为移位到V方向的一侧(换句话说，在V方向上偏移到一侧)。通过使用这样的布局，可以将放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极二者配置成尽可能接近焊盘部120。因此，减小了连接它们的配线的面积，并且成像装置1可以容易地小型化。注意，VSS接触区域218设置在包括选择晶体管SEL和放大晶体管AMP的半导体层200S与包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S之间。例如，多个像素电路210具有彼此相同的配置。
具有这样的第二基板200的成像装置1也可以获得类似于上述第七实施方案所说明的效果。第二基板200的像素共享单元539的配置不限于上述第七实施方案和本变形例中说明的配置。
(变形例3)
图92～97表示根据上述第七实施方案的成像装置1的平面构成的变形例。图92示意性地示出了第一基板100的平面构成，并且对应于上述第七实施方案中说明的图73B。图93示意性地示出了第二基板200的半导体层200S的前面附近的平面构成，并且对应于上述第七实施方案中说明的图74。图94示意性地示出了第一配线层W1以及连接到第一配线层W1的半导体层200S和第一基板100的各个部分的构成，并且对应于上述第七实施方案中说明的图75。图95表示第一配线层W1和第二配线层W2的平面构成的示例，并且对应于上述第七实施方案中说明的图76。图96表示第二配线层W2和第三配线层W3的平面构成的示例，并且对应于上述第七实施方案中说明的图77。图97表示第三配线层W3和第四配线层W4的平面构成的示例，并且对应于上述第七实施方案中说明的图78。
在本变形例中，第二基板200的半导体层200S在H方向上延伸(图94)。即，其基本上对应于其中上述图87等所示的成像装置1的平面构成旋转90度的构成。
例如，如在上述第七实施方案中所说明的，第一基板100的像素共享单元539形成在两行×两列的像素区域上并且具有大致正方形的平面形状(图92)。例如，在各个像素共享单元539中，一个像素行的像素541A和像素541B的传输栅TG1和TG2在V方向上朝向像素共享单元539的中央部延伸，并且另一个像素行的像素541C和像素541D的传输栅TG3和TG4在V方向上朝向像素共享单元539的外侧的方向延伸。连接到浮动扩散部FD的焊盘部120设置在像素共享单元539的中央部，并且连接到VSS接触区域118的焊盘部121至少在V方向上(在图92中在V方向和H方向上)设置在像素共享单元539的端部。此时，传输栅TG1和TG2的贯通电极TGV1和TGV2的V方向的位置接近贯通电极120E的V方向的位置，并且传输栅TG3和TG4的贯通电极TGV3和TGV4的V方向的位置接近贯通电极121E的V方向的位置(图94)。因此，出于与上述第七实施方案中所说明的类似原因，在H方向上延伸的半导体层200S的宽度(在V方向上的尺寸)可以增大。因此，可以增大放大晶体管AMP的尺寸并抑制噪声。
在各个像素电路210中，选择晶体管SEL和放大晶体管AMP在H方向上并排配置，并且复位晶体管RST隔着选择晶体管SEL和绝缘区域212配置在V方向上相邻的位置(图93)。FD转换增益切换晶体管FDG与复位晶体管RST在H方向上并排配置。VSS接触区域218在绝缘区域212中以岛状设置。例如，第三配线层W3在H方向上延伸(图96)，第四配线层W4在V方向上延伸(图97)。
具有这样的第二基板200的成像装置1也可以获得类似于上述第七实施方案所说明的效果。第二基板200的像素共享单元539的配置不限于上述第七实施方案和本变形例中说明的配置。例如，在上述第七实施方案和变形例1中说明的半导体层200S可以在H方向上延伸。
(变形例4)
图98示意性地示出了根据上述第七实施方案的成像装置1的断面构成的变形例。图98对应于上述第七实施方案中说明的图69。在本变形例中，除了接触部201、202、301和302之外，成像装置1在面对像素阵列单元540的中央部的位置处还具有接触部203、204、303和304。在此方面，本变形例的成像装置1与上述第七实施方案中说明的成像装置1不同。
接触部203和204设置在第二基板200上，并且在与第三基板300的接合面上露出。接触部303和304设置在第三基板300上，并且在与第二基板的接合面上露出。接触部203与接触部303接触，接触部204与接触部304接触。即，在成像装置1中，除了接触部201、202、301和302之外，第二基板200和第三基板300还通过接触部203、204、303和304连接。
接下来，将参照图99和图100说明成像装置1的操作。在图99中，从外部输入到成像装置1的输入信号以及电源电位和基准电位的路径由箭头表示。在图100中，从成像装置1输出到外部的像素信号的信号路径由箭头表示。例如，经由输入单元510A输入到成像装置1的输入信号被传送到第三基板300的行驱动单元520，并且在行驱动单元520中创建行驱动信号。行驱动信号经由接触部303和203被发送到第二基板200。此外，行驱动信号经由配线层200T内的行驱动信号线542到达像素阵列单元540的各个像素共享单元539。在已经到达第二基板200的像素共享单元539的行驱动信号中，传输栅TG以外的驱动信号被输入到像素电路210，并且包括在像素电路210中的各晶体管被驱动。用于传输栅TG的驱动信号经由贯通电极TGV输入到第一基板100的传输栅TG1、TG2、TG3和TG4，并且驱动像素541A、541B、541C和541D。此外，从成像装置1的外部供给到第三基板300的输入单元510A(输入端子511)的电源电位和基准电位经由接触部303和203被发送到第二基板200，并且经由配线层200T内的配线供给到像素共享单元539的各个像素电路210。基准电位还经由贯通电极121E供给到第一基板100的像素541A、541B、541C和541D。另一方面，由第一基板100的像素541A、541B、541C和541D光电转换的像素信号被发送到每个像素共享单元539中的第二基板200的像素电路210。基于该像素信号的像素信号经由垂直信号线543以及接触部204和304从像素电路210发送到第三基板300。该像素信号由第三基板300的列信号处理单元550和图像信号处理单元560处理，然后经由输出单元510B输出到外部。
具有这样的接触部203、204、303和304的成像装置1也可以获得类似于上述第七实施方案所说明的效果。可以根据第三基板300的电路等的设计来改变接触部的位置和数量等，第三基板300是经由接触部303和304的配线的连接目的地。
(变形例5)
图101表示根据上述第七实施方案的成像装置1的断面构成的变形例。图101对应于上述第七实施方案中说明的图72。在本变形例中，具有平面结构的传输晶体管TR设置在第一基板100上。在此方面，本变形例的成像装置1与上述第七实施方案中说明的成像装置1不同。
在传输晶体管TR中，传输栅TG仅包括水平部分TGb。换句话说，传输栅TG不具有垂直部分TGa，并且被设置为面对半导体层100S。
具有包括这样的平面结构的传输晶体管TR的成像装置1也可以获得类似于上述第七实施方案所说明的效果。此外，通过在第一基板100上设置平面型传输栅TG，与在第一基板100上设置纵型传输栅TG的情况相比，可以想到的是，形成更接近半导体层100S的前面的光电二极管PD，从而增加饱和信号量(Qs)。此外，与在第一基板100上形成纵型传输栅TG的方法相比，在第一基板100上形成平面型传输栅TG的方法具有较少的制造步骤，并且还可以想到的是，由制造过程引起的对光电二极管PD的不利影响不太可能发生。
(变形例6)
图102表示根据上述第七实施方案的成像装置1的像素电路的变形例。图102对应于上述第七实施方案中说明的图70。在本变形例中，针对每个像素(像素541A)设置像素电路210。即，像素电路210不被多个像素共享。在此方面，本变形例的成像装置1不同于上述第七实施方案中说明的成像装置1。
本变形例的成像装置1与上述第七实施方案说明的成像装置1相同之处在于，像素部541A和像素电路210设置在不同的基板(第一基板100和第二基板200)上。因此，根据本变形例的成像装置1也可以获得类似于上述第七实施方案所说明的效果。
(变形例7)
图103表示在上述第七实施方案中说明的像素分离部117的平面构成的变形例。可以在围绕像素541A、541B、541C和541D中的每一个的像素分离部117中设置间隙。即，不要求像素541A、541B、541C和541D的整个外周由像素分离部117围绕。例如，像素分离部117的间隙设置在焊盘部120和121附近(参照图73B)。
在上述第七实施方案中，已经说明了像素分离部117具有贯通半导体层100S的FTI结构的示例(参照图72)，但是像素分离部117可以具有除了FTI结构之外的构成。例如，像素分离部117不要求被设置为完全贯通半导体层100S，并且可以具有所谓的深沟槽隔离(DTI)结构。
[其他实施方案]
上述第一至第五实施方案等具有使得第二半导体基板的主面MSb侧面对第一半导体基板的构成，但是不限于此。形成第二半导体基板的晶体管的一侧的主面MSa可以面对第一半导体基板。在那种情况下，在第一实施方案的构成中，第二半导体基板的基板接触层可以通过连接到上层配线而接地。此外，在第二实施方案的构成中，第二半导体基板的基板接触层可以通过连接到第一半导体基板而接地。
除了上述之外，第一至第五实施方案及其变形例可以适当地彼此组合。
另外，本文记载的效果仅是示例，不限于此，并且可以提供其他效果。
注意，本技术可以具有以下构成。
(1)一种固态图像传感器，包括：
具有光电转换元件的第一半导体基板；和
隔着绝缘膜面对第一半导体基板的第二半导体基板，
其中第二半导体基板在第一主面上具有放大从所述光电转换元件输出的电气信号的放大晶体管、在与第一主面相对的第二主面上具有比第二半导体基板的电阻更低电阻的区域并且经由该区域接地。
(2)根据上述(1)所述的固态图像传感器，其中
第二半导体基板具有某种导电类型，和
与第二半导体基板的其他区域相比，具有更低电阻的该区域包含较高浓度的杂质。
(3)根据以上(1)或(2)所述的固态图像传感器，还包括
从第二半导体基板的该区域延伸到第一半导体基板侧的接触部。
(4)根据以上(1)或(2)所述的固态图像传感器，还包括
从第二半导体基板的该区域延伸到第一半导体基板的相对侧的接触部。
(5)根据以上(1)～(4)中任一项所述的固态图像传感器，其中
第二半导体基板以第二主面侧面向第一半导体基板的方式配置在第一半导体基板上。
(6)根据以上(5)所述的固态图像传感器，还包括
连接第二半导体基板的该区域和第一半导体基板的接触部。
(7)根据上述(5)所述的固态图像传感器，其中
第二半导体基板的该区域具有在沿着第二半导体基板的方向上朝向第二半导体基板的外侧延伸的延伸部。
(8)根据上述(7)所述的固态图像传感器，其中
所述延伸部具有与第二半导体基板的第一主面面向同侧的第三主面，和
所述固态图像传感器还包括一端连接到所述延伸部的第三主面且另一端接地的接触部。
(9)根据以上(7)所述的固态图像传感器，还包括
贯通所述延伸部、一端连接到第一半导体基板且另一端接地的接触部。
(10)根据以上(7)所述的固态图像传感器，还包括
一端连接到所述延伸部的侧面且另一端接地的接触部。
(11)根据以上(1)～(10)中任一项所述的固态图像传感器，其中
第一半导体基板具有将从所述光电转换元件输出的电气信号传输到所述放大晶体管的传输晶体管。
(12)根据以上(11)所述的固态图像传感器，其中
所述传输晶体管具有临时地保持从所述光电转换元件输出的电气信号的浮动扩散部。
(13)根据以上(1)～(12)中任一项所述的固态图像传感器，其中
第二半导体基板具有：
复位晶体管，其将所述放大晶体管的栅极的电位复位为电源电位；和
选择晶体管，其选择是否将由所述放大晶体管放大的电气信号传送到信号处理电路。
(14)根据以上(12)所述的固态图像传感器，其中
所述放大晶体管的栅极连接到所述浮动扩散部。
(15)根据以上(13)所述的固态图像传感器，其中
所述放大晶体管的栅极连接到所述复位晶体管的源极。
(16)一种半导体装置，包括：
具有第一晶体管的第一半导体基板；和
隔着绝缘膜面对第一半导体基板的第二半导体基板，
其中第二半导体基板在第一主面上具有第二晶体管、在与第一主面相对的第二主面上具有比第二半导体基板的电阻更低电阻的区域并且经由该区域接地。
(17)根据以上(16)所述的半导体装置，其中
第二半导体基板的该区域具有在沿着第二半导体基板的方向上朝向第二半导体基板的外侧延伸的延伸部。
(18)根据以上(16)或(17)所述的半导体装置，还包括
第三半导体基板，其是面对第一半导体基板的浮动基板，
其中第三半导体基板具有第三晶体管。
(19)根据以上(16)～(18)中任一项所述的半导体装置，其中
第一半导体基板具有与第一晶体管的导电类型不同且通过元件隔离区域与第一晶体管隔开的第四晶体管。
(20)根据上述(16)～(19)中任一项所述的半导体装置，其中
第二半导体基板具有与第二晶体管的导电类型不同且通过元件隔离区域与第二晶体管隔开的第五晶体管。
(21)一种固态图像传感器，包括：
具有光电转换元件的第一半导体基板；和
隔着绝缘膜面对第一半导体基板的第二半导体基板，
其中第二半导体基板包括：
在第一主面上的像素晶体管，其处理从所述光电转换元件输出的电气信号；和
被施加预定电压的电极，所述电极设置在与第一主面相对的第二主面附近并且与所述像素晶体管的栅电极对应的位置。
(22)根据以上(21)所述的固态图像传感器，还包括
将所述预定电压施加到所述电极的配线。
(23)根据以上(21)或(22)所述的固态图像传感器，其中
所述电极是通过施加所述预定电压而向所述像素晶体管施加反偏压的背栅电极。
(24)根据以上(21)～(23)中任一项所述的固态图像传感器，其中
所述像素晶体管包括：
放大晶体管，其放大从所述光电转换元件输出的电气信号；
选择晶体管，其控制由所述放大晶体管放大的电气信号的传送；和
复位晶体管，其将所述放大晶体管的栅极电位复位为电源电位，和
所述电极包括：
配置在与所述放大晶体管的栅电极对应的位置处的第一电极；配置在与所述选择晶体管的栅电极对应的位置处的第二电极；和
配置在与所述复位晶体管的栅电极对应的位置处的第三电极。
(25)根据以上(24)所述的固态图像传感器，其中
通过施加与所述放大晶体管的阈值电压不同的预定电压，第一电极向所述放大晶体管施加反偏压以控制所述放大晶体管的阈值电压，
通过施加与所述选择晶体管的阈值电压不同的预定电压，第二电极向所述选择晶体管施加反偏压以控制所述选择晶体管的阈值电压，和
通过施加与所述复位晶体管的阈值电压不同的预定电压，第三电极向所述复位晶体管施加反偏压以控制所述复位晶体管的阈值电压。
(26)根据以上(25)所述的固态图像传感器，其中
第一至第三电极分别向所述放大晶体管、所述选择晶体管和所述复位晶体管施加不同值的反偏压，以单独地控制所述放大晶体管、所述选择晶体管和所述复位晶体管的各自的阈值电压。
(27)根据以上(21)～(23)中任一项所述的固态图像传感器，其中
所述像素晶体管是选择晶体管。
(28)根据以上(27)所述的固态图像传感器，其中
所述电极向所述选择晶体管施加反偏压，以使所述选择晶体管的导通电阻不同。
(29)根据以上(21)～(28)中任一项所述的固态图像传感器，其中
从第二半导体基板的第二主面到所述电极的距离为10nm以下。
(30)根据以上(21)～(29)中任一项所述的固态图像传感器，其中
第二半导体基板的第一主面和第二主面之间的距离为100nm以下。
附图标记列表
100 固态图像传感器
200，300，300b，400 基板
102 光电转换元件
103 传输晶体管
104，104b 放大晶体管
105 复位晶体管
106 选择晶体管
251a，251r，251s，252r，252s 背栅电极
302，302b 基板接触层
303 延伸部
BBL 反偏压线
Cbga，Cbgr，Cbgs，Csub，Csubb 接触部
MSa，MSb，MSc 主面

Claims (20)

1.一种固态图像传感器，包括：
具有光电转换元件的第一半导体基板；和
隔着绝缘膜面对第一半导体基板的第二半导体基板，
其中第二半导体基板在第一主面上具有放大从所述光电转换元件输出的电气信号的放大晶体管、在与第一主面相对的第二主面上具有比第二半导体基板的电阻更低电阻的区域并且经由该区域接地。
2.根据权利要求1所述的固态图像传感器，其中
第二半导体基板具有某种导电类型，和
与第二半导体基板的其他区域相比，具有更低电阻的该区域包含较高浓度的杂质。
3.根据权利要求1所述的固态图像传感器，还包括
从第二半导体基板的该区域延伸到第一半导体基板侧的接触部。
4.根据权利要求1所述的固态图像传感器，还包括
从第二半导体基板的该区域延伸到第一半导体基板的相对侧的接触部。
5.根据权利要求1所述的固态图像传感器，其中
第二半导体基板以第二主面侧面向第一半导体基板的方式配置在第一半导体基板上。
6.根据权利要求5所述的固态图像传感器，还包括
连接第二半导体基板的该区域和第一半导体基板的接触部。
7.根据权利要求5所述的固态图像传感器，其中
第二半导体基板的该区域具有在沿着第二半导体基板的方向上朝向第二半导体基板的外侧延伸的延伸部。
8.根据权利要求7所述的固态图像传感器，其中
所述延伸部具有与第二半导体基板的第一主面面向同侧的第三主面，和
所述固态图像传感器还包括一端连接到所述延伸部的第三主面且另一端接地的接触部。
9.根据权利要求7所述的固态图像传感器，还包括
贯通所述延伸部、一端连接到第一半导体基板且另一端接地的接触部。
10.根据权利要求7所述的固态图像传感器，还包括
一端连接到所述延伸部的侧面且另一端接地的接触部。
11.一种固态图像传感器，包括：
具有光电转换元件的第一半导体基板；和
隔着绝缘膜面对第一半导体基板的第二半导体基板，
其中第二半导体基板包括：
在第一主面上的像素晶体管，其处理从所述光电转换元件输出的电气信号；和
被施加预定电压的电极，所述电极设置在与第一主面相对的第二主面附近并且与所述像素晶体管的栅电极对应的位置。
12.根据权利要求11所述的固态图像传感器，还包括
将所述预定电压施加到所述电极的配线。
13.根据权利要求11所述的固态图像传感器，其中
所述电极是通过施加所述预定电压而向所述像素晶体管施加反偏压的背栅电极。
14.根据权利要求11所述的固态图像传感器，其中
所述像素晶体管包括：
放大晶体管，其放大从所述光电转换元件输出的电气信号；
选择晶体管，其控制由所述放大晶体管放大的电气信号的传送；和
复位晶体管，其将所述放大晶体管的栅极电位复位为电源电位，和
所述电极包括：
配置在与所述放大晶体管的栅电极对应的位置处的第一电极；
配置在与所述选择晶体管的栅电极对应的位置处的第二电极；和
配置在与所述复位晶体管的栅电极对应的位置处的第三电极。
15.根据权利要求14所述的固态图像传感器，其中
通过施加与所述放大晶体管的阈值电压不同的预定电压，第一电极向所述放大晶体管施加反偏压以控制所述放大晶体管的阈值电压，
通过施加与所述选择晶体管的阈值电压不同的预定电压，第二电极向所述选择晶体管施加反偏压以控制所述选择晶体管的阈值电压，和
通过施加与所述复位晶体管的阈值电压不同的预定电压，第三电极向所述复位晶体管施加反偏压以控制所述复位晶体管的阈值电压。
16.根据权利要求15所述的固态图像传感器，其中
第一至第三电极分别向所述放大晶体管、所述选择晶体管和所述复位晶体管施加不同值的反偏压，以单独地控制所述放大晶体管、所述选择晶体管和所述复位晶体管的各自的阈值电压。
17.根据权利要求11所述的固态图像传感器，其中
所述像素晶体管是选择晶体管。
18.根据权利要求17所述的固态图像传感器，其中
所述电极向所述选择晶体管施加反偏压，以使所述选择晶体管的导通电阻不同。
19.根据权利要求11所述的固态图像传感器，其中
从第二半导体基板的第二主面到所述电极的距离为10nm以下。
20.根据权利要求11所述的固态图像传感器，其中
第二半导体基板的第一主面和第二主面之间的距离为100nm以下。
CN201980067933.3A 2018-11-21 2019-11-21 固态图像传感器 Pending CN112889136A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-218695 2018-11-21
JP2018218695 2018-11-21
JP2019-116983 2019-06-25
JP2019116983 2019-06-25
PCT/JP2019/045680 WO2020105713A1 (ja) 2018-11-21 2019-11-21 固体撮像素子

Publications (1)

Publication Number Publication Date
CN112889136A true CN112889136A (zh) 2021-06-01

Family

ID=70774225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067933.3A Pending CN112889136A (zh) 2018-11-21 2019-11-21 固态图像传感器

Country Status (7)

Country Link
US (1) US11985443B2 (zh)
EP (1) EP3886144A4 (zh)
JP (2) JP7395502B2 (zh)
KR (1) KR20210093869A (zh)
CN (1) CN112889136A (zh)
TW (1) TW202029490A (zh)
WO (1) WO2020105713A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022085722A1 (zh) * 2020-10-23 2022-04-28
WO2022097427A1 (ja) * 2020-11-09 2022-05-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法及び電子機器
CN116648785A (zh) * 2020-12-25 2023-08-25 索尼半导体解决方案公司 固态成像装置
CN117063286A (zh) * 2021-03-24 2023-11-14 索尼半导体解决方案公司 摄像元件和摄像装置
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP2023034113A (ja) * 2021-08-30 2023-03-13 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
JP2023146662A (ja) * 2022-03-29 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP2023150199A (ja) * 2022-03-31 2023-10-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び半導体装置
TWI828118B (zh) * 2022-04-19 2024-01-01 睿生光電股份有限公司 偵測裝置
WO2023210194A1 (ja) * 2022-04-28 2023-11-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2023210203A1 (ja) * 2022-04-28 2023-11-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN114792700B (zh) * 2022-06-24 2022-09-13 合肥新晶集成电路有限公司 优化图像传感器死线的方法及图像传感器
JP2024011954A (ja) 2022-07-15 2024-01-25 キヤノン株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196089A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 半導体装置
CN102468317A (zh) * 2010-11-16 2012-05-23 佳能株式会社 固态图像传感器、其制造方法和成像系统
US20160118425A1 (en) * 2014-10-24 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Imaging Device and Electronic Device
WO2017057277A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 撮像素子および撮像装置
JP2018050028A (ja) * 2016-09-15 2018-03-29 セイコーエプソン株式会社 固体撮像装置及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
TWI515885B (zh) * 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
JP6018376B2 (ja) 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP2013232471A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 相補型半導体装置及びその製造方法
JP6012262B2 (ja) * 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
US20150091114A1 (en) * 2013-10-01 2015-04-02 Forza Silicon Corporation Elemental Stacked Image Sensor
TW202407993A (zh) * 2013-11-06 2024-02-16 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
US9344658B2 (en) * 2014-07-31 2016-05-17 Omnivision Technologies, Inc. Negative biased substrate for pixels in stacked image sensors
JP6910814B2 (ja) * 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
KR20240031429A (ko) * 2018-02-01 2024-03-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 및 전자 기기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196089A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 半導体装置
CN102468317A (zh) * 2010-11-16 2012-05-23 佳能株式会社 固态图像传感器、其制造方法和成像系统
US20160118425A1 (en) * 2014-10-24 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Imaging Device and Electronic Device
WO2017057277A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 撮像素子および撮像装置
US20180294300A1 (en) * 2015-09-30 2018-10-11 Nikon Corporation Image sensor and image-capturing device
JP2018050028A (ja) * 2016-09-15 2018-03-29 セイコーエプソン株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
TW202029490A (zh) 2020-08-01
EP3886144A1 (en) 2021-09-29
EP3886144A4 (en) 2022-03-30
US20210400224A1 (en) 2021-12-23
JP2024019239A (ja) 2024-02-08
JP7395502B2 (ja) 2023-12-11
US11985443B2 (en) 2024-05-14
WO2020105713A1 (ja) 2020-05-28
JPWO2020105713A1 (ja) 2021-10-14
KR20210093869A (ko) 2021-07-28

Similar Documents

Publication Publication Date Title
JP7395502B2 (ja) 固体撮像素子
EP3993040A1 (en) Solid-state imaging apparatus
WO2020262582A1 (ja) 半導体装置及びその製造方法
WO2020262583A1 (ja) 半導体装置及びその製造方法
WO2020262131A1 (ja) 撮像装置
EP3993013A1 (en) Imaging device
JP2023169424A (ja) 固体撮像素子
WO2022138467A1 (ja) 固体撮像装置
WO2020262502A1 (ja) 固体撮像装置
CN113812001A (zh) 半导体装置和成像装置
EP3993012A1 (en) Imaging device
EP3993014A1 (en) Imaging device
WO2023223743A1 (ja) 光検出素子
WO2024014209A1 (ja) 撮像装置
WO2023243440A1 (ja) 比較器、光検出素子および電子機器
JP2022184222A (ja) 撮像素子
CN113940058A (zh) 摄像装置
CN116783709A (zh) 成像装置
CN115769366A (zh) 摄像器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination