CN116783709A - 成像装置 - Google Patents

Abstract

一种根据本公开的实施例的成像装置包括：像素，其中多个光电转换区域并排形成在半导体基板的平面中；第一晶体管，设置在多个光电转换区域中的每个光电转换区域之上并提取在多个光电转换区域中生成的电荷；第一分离部，设置为连续地在多个光电转换区域的周边周围；以及第二分离部，被设置为在相邻的光电转换区域之间与第一分离部相邻，并且通过向第一晶体管的下部和第一分离部单独地施加电位，第二分离部被间接施加预定电位。

Description

成像装置

技术领域

本公开涉及在像素中包括多个光电转换区域的成像装置。

背景技术

例如，PTL 1公开了一种在一个像素中提供的多个光电转换部之间设置有分离区域的成像装置。该成像装置在这个分离区域上设置有电位控制开关的栅极电极。这控制了多个光电转换部之间的分离区域的电位的高度。

引文列表

专利文献

PTL 1：日本未经审查的专利申请公开No.2013-41890

发明内容

顺便提及，请求成像装置实现距离测量性能和成像性能两者。

期望提供一种使得可以实现距离测量性能和成像性能两者的成像装置。

根据本公开的实施例的成像装置包括：像素；第一晶体管；第一分离部；以及第二分离部。多个光电转换区域在像素中并排形成在半导体基板的平面中。第一晶体管设置在多个光电转换区域中的每一个上方。第一晶体管提取在多个光电转换区域中的每一个中生成的电荷。第一分离部连续地设置在多个光电转换区域的周围。第二分离部在相邻的多个光电转换区域之间与第一分离部相邻地设置。通过向第一晶体管下方和第一分离部单独地施加电位，第二分离部具有间接被施加的预定电位。

根据本公开的实施例的成像装置在一个像素中设置有第一分离部和第二分离部，该像素在半导体基板的平面中包括并排部署的多个光电转换区域。将电位单独地施加到设置在多个光电转换区域中的每一个上方的第一晶体管下方和第一分离部以间接地调整第二分离部的电位。第一分离部围绕多个相应的光电转换区域。第二分离部在相邻的多个光电转换区域之间与第一分离部相邻。因而，在制造晶片之后，将第一分离部和第二分离部的电位各自适当地调整为期望值。

附图说明

图1是图示根据本公开的实施例的成像装置的功能构造的示例的框图。

图2是图示图1中所示的成像装置的示意性构造的平面示意图。

图3是图示沿着图2中所示的I-I'线截取的截面构造的示意图。

图4是图1中所示的像素共享单元的等效电路图。

图5是图示多个像素共享单元与多条垂直信号线之间的耦合模式的示例的图。

图6是图示图3中所示的成像装置的具体构造的示例的截面示意图。

图7是图示图6中所示的第一基板的平面构造的示例的示意图。

图8是图示沿着图7中所示的II-II'线截取的成像装置的截面构造的示意图。

图9是图6中所示的像素共享单元的等效电路图。

图10A是图示沿着图7中所示的A-A'线截取的截面构造的示意图。

图10B是图示沿着图7中所示的B-B'线截取的截面构造的示意图。

图10C是图示沿着图7中所示的C-C'线截取的截面构造的示意图。

图10D是图示沿着图7中所示的D-D'线截取的截面构造的示意图。

图10E是图示沿着图7中所示的E-E'线截取的截面构造的示意图。

图11是用于描述输入信号到图3中所示的成像装置的路径的示意图。

图12是用于描述图3中所示的成像装置的像素信号的信号路径的示意图。

图13A是图示在自动对焦期间的电荷累积时段中图7中所示的像素的各部的电位的图。

图13B是图示在自动对焦期间的非选择时段中图7中所示的像素的各部的电位的图。

图13C是图示在自动对焦期间的读出时段中图7中所示的像素的各部的电位的图。

图14A是图示在成像期间的电荷累积时段中图7中所示的像素的各部的电位的图。

图14B是图示在成像期间的非选择时段中图7中所示的像素的各部的电位的图。

图14C是图示在成像期间的读出时段中图7中所示的像素的各部的电位的图。

图15A是图示在低照度下的电荷累积时段中图7中所示的像素的各部的电位的图。

图15B是图示在低照度下的非选择时段中图7中所示的像素的各部的电位的图。

图15C是图示在低照度下的读出时段中图7中所示的像素的各部的电位的图。

图16A是图示在高照度下的电荷累积时段中图7中所示的像素的各部的电位的图。

图16B是图示在高照度下的非选择时段中图7中所示的像素的各部的电位的图。

图16C是图示在高照度下的读出时段中图7中所示的像素的各部的电位的图。

图17A是图示在高增益的情况下的电荷累积时段中图7中所示的像素的各部的电位的图。

图17B是图示在高增益的情况下的非选择时段中图7中所示的像素的各部的电位的图。

图17C是图示在高增益的情况下的读出时段中图7中所示的像素的各部的电位的图。

图18A是图示在低增益的情况下的电荷累积时段中图7中所示的像素的各部的电位的图。

图18B是图示在低增益的情况下的非选择时段中图7中所示的像素的各部的电位的图。

图18C是图示在低增益的情况下的读出时段中图7中所示的像素的各部的电位的图。

图19是图示根据本公开的修改示例1的成像装置的平面构造的示例的示意图。

图20是图示根据本公开的修改示例2的成像装置的第一基板的平面构造的示例的示意图。

图21A是图示沿着图20中所示的A-A'线截取的截面构造的示意图。

图21B是图示沿着图20中所示的B-B'线截取的截面构造的示意图。

图21C是图示沿着图20中所示的C-C'线截取的截面构造的示意图。

图21D是图示沿着图20中所示的D-D'线截取的截面构造的示意图。

图21E是图示沿着图20中所示的E-E'线截取的截面构造的示意图。

图22A是图示在电荷累积时段中图20中所示的像素的各部的电位的图。

图22B是图示在非选择时段中图20中所示的像素的各部的电位的图。

图22C是图示在读出时段中图20中所示的像素的各部的电位的图。

图23是图示根据本公开的成像装置的截面构造的示例的示意图。

图24是图示根据本公开的截面构造的另一个示例的示意图。

图25是图示根据本公开的截面构造的另一个示例的示意图。

图26是图示包括根据上述任何实施例及其修改示例的成像装置的成像系统的示意性构造的示例的图。

图27是图示图26中所示的成像系统的成像过程的示例的图。

图28是描绘车辆控制系统的示意性构造的示例的框图。

图29是辅助解释车外信息检测部和成像部的安装位置的示例的图。

图30是描绘内窥镜手术系统的示意性构造的示例的视图。

图31是描绘摄像机头和相机控制单元(CCU)的功能构造的示例的框图。

具体实施方式

下面参考附图详细描述本公开的实施例。以下描述是本公开的具体示例，但本公开不限于以下模式。此外，本公开也不限于相应图中所示的相应组件的部署、维度、维度比例等。应注意的是，按照以下次序给出描述。

1.实施例(其中包括多个光电二极管PD的像素设置有围绕多个光电二极管的第一分离部和分离多个光电二极管的第二分离部并且将相应的预定电位施加到第一分离部和第二分离部的成像装置的示例)

2.修改示例1(成像装置的构造的另一个示例)

3.修改示例2(平面构造的示例)

4.其它修改示例(第一基板、第二基板和第三基板的堆叠结构的示例)

5.应用示例(成像系统)

6.实际应用示例

<1.实施例>

[成像装置的功能构造]

图1是图示根据本公开的实施例的成像装置(成像装置1)的功能构造的示例的框图。

图1中的成像装置1包括例如输入部510A、行驱动部520、定时控制部530、像素阵列部540、列信号处理部550、图像信号处理部560和输出部510B。

在像素阵列部540中，像素541重复地部署在阵列中。更具体而言，包括多个像素的单位单元539用作重复单位。这些单位单元539重复地部署在具有行方向和列方向的阵列中。应注意的是，为了方便起见，本说明书有时将行方向称为H方向并且将与行方向正交的列方向称为V方向。在图1的示例中，一个单位单元539包括例如四个像素(像素541A、541B、541C和541D)。

像素阵列部540设置有多条行驱动信号线542和多条垂直信号线(列读出线)543连同像素541A、541B、541C和541D。每条行驱动信号线542驱动像素阵列部540中在行方向上并排布置的多个单位单元539中的每一个中所包括的像素541。单位单元539中行方向上并排布置的相应像素被驱动。虽然下面参考图4详细描述，但是单位单元539设置有多个晶体管。为了驱动多个这些相应的晶体管，多条行驱动信号线542耦合到一个单位单元539。单位单元539耦合到垂直信号线(列读出线)543。通过垂直信号线(列读出线)543从包括在单位单元539中的像素541A、541B、541C和541D中的每一个读出像素信号。

行驱动部520包括例如确定其中像素被驱动的行的位置的行地址控制部或行解码器部以及生成用于驱动像素541A、541B、541C和541D的信号的行驱动电路部。

列信号处理部550例如耦合到垂直信号线543。列信号处理部550包括与像素541A、541B、541C和541D(单位单元539)形成源极跟随器电路的负载电路部。列信号处理部550可以包括放大通过垂直信号线543从单位单元539读出的信号的放大电路部。列信号处理部550可以包括噪声处理部。例如，噪声处理部从作为光电转换的结果的从单位单元539读出的信号中移除系统的噪声水平。

列信号处理部550包括例如模数转换器(ADC)。模数转换器将从单位单元539读出的信号或经过上述噪声处理的模拟信号转换成数字信号。ADC包括例如比较器部和计数器部。比较器部比较要转换的模拟信号与要与之比较的参考信号。计数器部测量比较器部的比较结果反转所需的时间。列信号处理部550可以包括执行控制以扫描读出列的水平扫描电路部。

定时控制部530基于输入到装置的参考时钟信号或定时控制信号将各自用于控制定时的信号供应给行驱动部520和列信号处理部550。

图像信号处理部560是对作为光电转换的结果而获得的数据或作为成像装置1的成像操作的结果而获得的数据执行各种信号处理的电路。图像信号处理部560包括例如图像信号处理电路部和数据保持部。图像信号处理部560可以包括处理器部。

由图像信号处理部560执行的信号处理的示例包括在经过AD转换的成像数据是通过拍摄暗被摄体的图像而获得的数据的情况下提供多个色调并且在成像数据是通过拍摄亮被摄体的图像而获得的数据的情况下减少色调的色调曲线校正处理。在这种情况下，优选的是将色调曲线特征数据预先存储在图像信号处理部560的数据保持部中。色调曲线特征数据与使用什么色调曲线来校正成像数据的色调有关。

输入部510A用于将例如上述参考时钟信号、定时控制信号、特征数据等从装置的外部输入到成像装置1。定时控制信号的示例包括垂直同步信号、水平同步信号等。特征数据存储在例如图像信号处理部560的数据保持部中。输入部510A包括例如输入端子511、输入电路部512、输入振幅改变部513、输入数据转换电路部514和电源部(未示出)。

输入端子511是用于输入数据的外部端子。输入电路部512用于使输入到输入端子511的信号取入到成像装置1。输入振幅改变部513将由输入电路部512取入的信号的振幅改变成易于在成像装置1内部使用的振幅。输入数据转换电路部514重新排列输入数据的数据串。输入数据转换电路部514包括例如串行并行转换电路。这个串行并行转换电路将作为输入数据接收到的串行信号转换成并行信号。要注意的是，输入部510A可以省略输入振幅改变部513和输入数据转换电路部514。电源部基于从外部供应给成像装置1的电力来供应在成像装置1内部所需的各种电压下设定的电力。

在成像装置1耦合到外部存储器装置的情况下，输入部510A可以设置有从外部存储器装置接收数据的存储器接口电路。外部存储器装置的示例包括闪存存储器、SRAM、DRAM等。

输出部510B将图像数据输出到装置的外部。这个图像数据的示例包括由成像装置1拍摄的图像数据、经过图像信号处理部560的信号处理的图像数据等。输出部510B包括例如输出数据转换电路部515、输出振幅改变部516、输出电路部517和输出端子518。

输出数据转换电路部515包括例如并行串行转换电路。输出数据转换电路部515将成像装置1内部使用的并行信号转换成串行信号。输出振幅改变部516改变在成像装置1内部使用的信号的振幅。其振幅已被改变的信号更容易在耦合到成像装置1外部的外部装置中使用。输出电路部517是将数据从成像装置1的内部输出到装置的外部的电路。输出电路部517驱动成像装置1外部的布线。布线耦合到输出端子518。输出端子518将数据从成像装置1输出到装置的外部。输出部510B可以省略输出数据转换电路部515和输出振幅改变部516。

在成像装置1耦合到外部存储器装置的情况下，输出部510B可以设置有将数据输出到外部存储器装置的存储器接口电路。外部存储器装置的示例包括闪存存储器、SRAM、DRAM等。

[成像装置的示意性构造]

图2和图3中的每一个图示了成像装置1的示意性构造的示例。成像装置1包括三个基板(第一基板100、第二基板200和第三基板300)。图2示意性地图示了第一基板100、第二基板200和第三基板300的相应平面构造，并且图3示意性地图示了堆叠的第一基板100、第二基板200和第三基板300的截面构造。图3与沿着图2中所示的I-I'线截取的截面构造对应。成像装置1是具有三维结构的成像装置，其中三个基板(第一基板100、第二基板200和第三基板300)接合在一起。第一基板100包括半导体层100S和布线层100T。第二基板200包括半导体层200S和布线层200T。第三基板300包括半导体层300S和布线层300T。在此，为方便起见，第一基板100、第二基板200和第三基板300的相应基板中包括的布线和布线周围的层间绝缘膜统称为设置在相应基板(第一基板100、第二基板200和第三基板300)中的布线层(100T、200T和300T)。第一基板100、第二基板200和第三基板300按这个次序堆叠。半导体层100S、布线层100T、半导体层200S、布线层200T、布线层300T和半导体层300S沿着堆叠方向按这个次序部署。下面描述第一基板100、第二基板200和第三基板300的具体构造。图3中所示的箭头指示光L进入成像装置1的入射方向。为方便起见，在以下截面视图中，本说明书有时将成像装置1的光入射侧称为“下”、“下侧”和“下方”，并将与光入射侧相反的一侧称为“上”、“上侧”和“上方”。此外，为方便起见，本说明书有时将包括半导体层和布线层的基板的更靠近布线层的一侧称为表面并且将基板的更靠近半导体层的一侧称为背面。要注意的是，本说明书的描述不限于上述的措辞。成像装置1例如是光从包括光电二极管的第一基板100的背面侧进入的背面照射型成像装置。

像素阵列部540和包括在像素阵列部540中的单位单元539均通过使用第一基板100和第二基板200两者来构造。第一基板100设置有包括在单位单元539中的多个像素541A、541B、541C和541D。这些像素541中的每一个包括光电二极管(下面描述的光电二极管PD)和转移晶体管(下面描述的转移晶体管TR)。第二基板200设置有包括在单位单元539中的像素电路(下面描述的像素电路210)。像素电路读出通过转移晶体管从像素541A、541B、541C和541D中的每一个的光电二极管转移的像素信号或者复位光电二极管。除了这种像素电路之外，这个第二基板200还包括在行方向上延伸的多条行驱动信号线542和在列方向上延伸的多条垂直信号线543。第二基板200还包括在行方向上延伸的电源线544。第三基板300包括例如输入部510A、行驱动部520、定时控制部530、列信号处理部550、图像信号处理部560和输出部510B。行驱动部520在第一基板100、第二基板200和第三基板300的堆叠方向(以下简称为堆叠方向)上例如设置在与像素阵列部540部分重叠的区域中。更具体而言，行驱动部520在堆叠方向上设置在H方向上与像素阵列部540的端部附近的区域重叠的区域中(图2)。列信号处理部550在堆叠方向上例如设置在与像素阵列部540部分重叠的区域中。更具体而言，列信号处理部550在堆叠方向上设置在V方向上与像素阵列部540的端部附近的区域重叠的区域中(图2)。虽然未图示，但是输入部510A和输出部510B可以部署在除第三基板300以外的部分中。例如，输入部510A和输出部510B可以部署在第二基板200中。可替代地，第一基板100的背面(光入射面)侧可以设置有输入部510A和输出部510B。要注意的是，设置在上述第二基板200中的像素电路在一些情况下可替代地被称为像素晶体管电路、像素晶体管组、像素晶体管、像素读出电路或读出电路。本说明书使用像素电路的名称。

第一基板100和第二基板200例如通过贯通电极(例如，后述的图6中的贯通电极120E和121E)电耦合。第二基板200和第三基板300例如通过接触部201、202、301和302电耦合。第二基板200设置有接触部201和202，并且第三基板300设置有接触部301和302。第二基板200的接触部201与第三基板300的接触部301接触，并且第二基板200的接触部202与第三基板300的接触部302接触。第二基板200包括设置有多个接触部201的接触区域201R和设置有多个接触部202的接触区域202R。第三基板300包括设置有多个接触部301的接触区域301R和设置有多个接触部302的接触区域302R。接触区域201R和301R在堆叠方向上设置在像素阵列部540与行驱动部520之间(图3)。换句话说，接触区域201R和301R例如设置在其中行驱动部520(第三基板300)与像素阵列部540(第二基板200)在堆叠方向上彼此重叠的区域中或附近的区域中。接触区域201R和301R中的每一个例如部署在这种区域在H方向上的端部处(图2)。第三基板300例如在与行驱动部520的一部分重叠的位置处设置有接触区域301R。具体而言，在第三基板300中，例如在与行驱动部520的H方向的端部重叠的位置处设置有接触区域301R(图2和图3)。接触部201和301例如耦合设置在第三基板300中的行驱动部520和设置在第二基板200中的行驱动信号线542。接触部201和301可以耦合例如设置在第三基板300中的输入部510A以及电源线544和参考电位线(下面描述的参考电位线VSS)。接触区域202R和302R在堆叠方向上设置在像素阵列部540与列信号处理部550之间(图3)。换句话说，接触区域202R和302R例如设置在其中列信号处理部550(第三基板300)与像素阵列部540(第二基板200)在堆叠方向上彼此重叠的区域中或附近的区域中。接触区域202R和302R中的每一个例如部署在这种区域在V方向上的端部处(图2)。第三基板300例如在与列信号处理部550的一部分重叠的位置处设置有接触区域301R。具体而言，在第三基板300中，例如在与列信号处理部550的V方向的端部重叠的位置处设置有接触区域301R(图2和图3)。接触部202和302用于例如将从包括在像素阵列部540中的多个相应单位单元539输出的像素信号(与由于光电二极管的光电转换而生成的电荷量对应的信号)耦合到设置在第三基板300中的列信号处理部550。像素信号从第二基板200发送到第三基板300。

如上所述，图3是成像装置1的截面视图的示例。第一基板100、第二基板200和第三基板300通过布线层100T、200T和300T电耦合。例如，成像装置1包括将第二基板200和第三基板300电耦合的电耦合部。具体而言，各自通过使用导电材料形成的电极用于形成接触部201、202、301和302。导电材料通过使用例如诸如铜(Cu)、铝(Al)或金(Au)之类的金属材料形成。接触区域201R、202R、301R和302R例如通过直接接合形成为电极的布线来电耦合第二基板和第三基板，并且使得可以将信号输入到第二基板200和第三基板300和/或从第二基板200和第三基板300输出信号。

可以在期望的位置处提供电耦合部。电耦合部电耦合第二基板200和第三基板300。例如，如图3中所描述的，作为接触区域201R、202R、301R和302R，电耦合部可以设置在堆叠方向上与像素阵列部540重叠的区域中。此外，电耦合部可以设置在堆叠方向上不与像素阵列部540重叠的区域中。具体而言，电耦合部可以设置在堆叠方向上与周边部重叠的区域中。周边部部署在像素阵列部540的外部。

第一基板100和第二基板200例如设置有耦合孔部H1和H2。耦合孔部H1和H2延伸穿过第一基板100和第二基板200(图3)。耦合孔部H1和H2设置在像素阵列部540(或者在各自与像素阵列部540重叠的部分)的外部(图2)。例如，耦合孔部H1在H方向上部署在像素阵列部540的外部，并且耦合孔部H2在V方向上部署在像素阵列部540的外部。例如，耦合孔部H1到达设置在第三基板300中的输入部510A并且耦合孔部H2到达设置在第三基板300中的输出部510B。耦合孔部H1和H2中的每一个可以是中空的或可以至少部分地包括导电材料。例如，存在其中接合线耦合到形成为输入部510A和/或输出部510B的电极中的每一个的构造。可替代地，存在其中形成为输入部510A和/或输出部510B的电极与设置在耦合孔部H1和H2中的导电材料耦合的构造。设置在耦合孔部H1和H2中的导电材料可以嵌入到耦合孔部H1和H2的部分或整个耦合孔部H1和H2中，或者导电材料可以形成在耦合孔部H1和H2的侧壁上。

要注意的是，图3图示了其中第三基板300设置有输入部510A和输出部510B的结构，但这不是限制性的。例如，也可以通过经由布线层200T和300T将第三基板300的信号发送到第二基板200而将输入部510A和/或输出部510B提供给第二基板200。类似地，还可以通过经由布线层100T和200T将第二基板200的信号发送到第一基板1000而将输入部510A和/或输出部510B提供给第一基板100。

[成像装置的具体构造]

像素541A、541B、541C和541D中的每一个包括共通的组件。为了区分像素541A、541B、541C和541D的组件，以下在像素541A的组件的符号末尾附加标识号1，在像素541B的组件的符号末尾附加标识号2，在像素541C的组件的符号末尾附加标识号3，并且在像素541D的组件的符号末尾附加标识号4。在不需要将像素541A、541B、541C和541D的组件彼此区分的情况下，像素541A、541B、541C和541D的组件的符号末尾的标识号被省略。

根据本实施例的像素541A、541B、541C和541D中的每一个具有双像素结构，其中多个(例如，两个)光电二极管PD(参见下面针对PD1-1、PD1-2、PD2-1、PD2-2、PD3-1、PD3-2、PD4-1和PD4-2描述的图7)在H方向上并排部署。换句话说，像素541A、541B、541C和541D中的每一个中的两个子像素在H方向上并排部署。例如，像素541A中的子像素541A-1和541A-2在H方向上并排部署。像素541B中的子像素541B-1和541B-2在H方向上并排部署。像素541C中的子像素541C-1和541C-2在H方向上并排部署。像素541D中的子像素541D-1和541D-2在H方向上并排部署。单位单元539包括行方向上的四个子像素和列方向上的两个像素。在单位单元539中，例如在V方向上相邻的两个像素(例如，像素541A和像素541C或像素541B和像素541D)共享一个像素电路(下面描述的图3中的像素电路210)。使这个像素电路210以时分方式操作，从而从在V方向上相邻的两个像素(例如，像素541A和像素541C)中设置的四个子像素(例如，子像素541A-1、541A-2、541C-1和541C-2)顺序地读出像素信号。

图4是图示单位单元539的构造的示例的等效电路图。单位单元539包括多个像素541、耦合到多个这些像素541的一个像素电路210以及耦合到像素电路210的垂直信号线543。具体而言，例如在V方向上相邻的每两个像素(例如，像素541A和像素541C或像素541B和像素541C)耦合一个像素电路210，如上所述。作为用于在V方向上相邻的两个像素541的像素电路210的构造，用于像素541A和像素541C以及像素541B和像素541C的像素电路210具有类似的构造。图4描述了用于像素541A和像素541C的像素电路210。

像素电路210包括例如四个晶体管。具体而言，像素电路210包括放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG。如上所述，使一个像素电路210以时分方式操作，以使单位单元539向垂直信号线543顺序地输出设置在两个相邻像素中的四个相应子像素(例如，在V方向上相邻的像素541A和像素541C中设置的四个子像素541A-1、541A-2、541C-1和541C-2)的像素信号。一个像素电路210耦合到多个像素541。将多个这种像素541的像素信号从一个像素电路210以时分方式输出的模式被称为“多个像素541共享一个像素电路210”。

如上所述，像素541A、541B、541C和541D中的每一个包括例如两个光电二极管PD-1和PD-2(例如，像素541A中的光电二极管PD1-1和PD1-2)、转移晶体管TR-1和TR-2(例如，像素541A中的转移晶体管TR1-1和TR1-2)以及浮动扩散部FD-1和FD-2(例如，像素541A中的浮动扩散部FD1-1和FD1-2)。转移晶体管TR-1和TR-2分别电耦合到光电二极管PD-1和PD-2。浮动扩散部FD-1和FD-2分别电耦合到转移晶体管TR-1和TR-2。每个光电二极管PD具有电耦合到转移晶体管TR的源极的阴极并且具有电耦合到参考电位线(例如，地)的阳极。光电二极管PD对入射光进行光电转换以生成与接收到的光量对应的电荷。转移晶体管TR例如是n型CMOS(互补金属氧化物半导体)晶体管。转移晶体管TR具有电耦合到浮动扩散部FD的漏极并且具有电耦合到驱动信号线的栅极。这条驱动信号线是耦合到一个单位单元539的多条行驱动信号线542(参见图1)的一部分。转移晶体管TR将由光电二极管PD生成的电荷转移到浮动扩散部FD。浮动扩散部FD是形成在p型半导体层中的n型扩散层区域。浮动扩散部FD是暂时保持从光电二极管PD转移的电荷的电荷保持部件以及生成与电荷量对应的电压的电荷-电压转换部件。

在一个单位单元539中例如在V方向上相邻的两个像素541的四个相应子像素中设置的浮动扩散部FD(例如，设置在子像素541A-1中的浮动扩散部FD1-1、设置在子像素541A-2中的浮动扩散部FD1-2、设置在子像素541C-1中的浮动扩散部FD3-1以及设置在子像素541C-2中的浮动扩散部FD3-2)彼此电耦合。此外，浮动扩散部FD电耦合到放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极。FD转换增益切换晶体管FDG的漏极耦合到复位晶体管RST的源极并且FD转换增益切换晶体管FDG的栅极耦合到驱动信号线。这条驱动信号线是耦合到一个单位单元539的多条行驱动信号线542的一部分。复位晶体管RST的漏极耦合到电源线VDD并且复位晶体管RST的栅极耦合到驱动信号线。这条驱动信号线是耦合到一个单位单元539的多条行驱动信号线542的一部分。放大晶体管AMP的栅极耦合到浮动扩散部FD，放大晶体管AMP的漏极耦合到电源线VDD，并且放大晶体管AMP的源极耦合到选择晶体管SEL的漏极。选择晶体管SEL的源极耦合到垂直信号线543并且选择晶体管SEL的栅极耦合到驱动信号线。这条驱动信号线是耦合到一个单位单元539的多条行驱动信号线542的一部分。

在转移晶体管TR进入导通状态的情况下，转移晶体管TR将光电二极管PD的电荷转移到浮动扩散部FD。转移晶体管TR的栅极(转移栅极TG)包括例如所谓的垂直电极并且被提供为从半导体层(下面描述的图6中的半导体层100S)的表面延伸到PD的深度，如下面描述的图6中所示的。复位晶体管RST将浮动扩散部FD的电位复位到预定电位。在复位晶体管RST进入导通状态的情况下，复位晶体管RST将浮动扩散部FD的电位复位到电源线VDD。选择晶体管SEL控制来自像素电路210的像素信号的输出定时。放大晶体管AMP生成具有与浮动扩散部FD中保持的电荷的水平对应的电压的信号作为像素信号。放大晶体管AMP通过选择晶体管SEL耦合到垂直信号线543。这个放大晶体管AMP连同耦合到垂直信号线543的负载电路部(参见图1)一起包括在列信号处理部550中的源极跟随器中。在选择晶体管SEL进入导通状态的情况下，放大晶体管AMP通过垂直信号线543将浮动扩散部FD的电压输出到列信号处理部550。复位晶体管RST、放大晶体管AMP和选择晶体管SEL例如是N型CMOS晶体管。

FD转换增益切换晶体管FDG用于改变浮动扩散部FD进行的电荷-电压转换的增益。一般而言，在暗处拍摄图像时像素信号小。在基于Q＝CV执行电荷-电压转换的情况下，具有较大电容(FD电容C)的浮动扩散部FD导致在由放大晶体管AMP转换成电压的情况下而获得的V较小。相反，在亮处提供更大的像素信号。因此浮动扩散部FD不可能完全接收光电二极管PD的电荷，除非FD电容C大。另外，FD电容C必须大，以防止在由放大晶体管AMP转换成电压的情况下V太大(即，使V小)。考虑到这些，在FD转换增益切换晶体管FDG接通的情况下，用于FD转换增益切换晶体管FDG的栅极电容增加。这使得整个FD电容C大。相反，在FD转换增益切换晶体管FDG关断的情况下，整个FD电容C变小。以这种方式，将FD转换增益切换晶体管FDG接通和关断允许FD电容C可变。这使得可以切换转换效率。FD转换增益切换晶体管FDG例如是N型CMOS晶体管。

应该注意的是，其中不提供FD转换增益切换晶体管FDG的构造也是可能的。在这种情况下，例如，像素电路210包括例如放大晶体管AMP、选择晶体管SEL和复位晶体管RST这三个晶体管。像素电路210例如包括诸如放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG之类的像素晶体管中的至少一个。

选择晶体管SEL可以设置在电源线VDD与放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电耦合到电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电耦合到放大晶体管AMP的漏极，并且选择晶体管SEL的栅极电耦合到行驱动信号线542(参见图1)。放大晶体管AMP的源极(像素电路210的输出端)电耦合到垂直信号线543并且放大晶体管AMP的栅极电耦合到复位晶体管RST的源极。要注意的是，虽然未图示，但共享一个像素电路210的像素541的数量不一定是4个。例如，两个或八个像素541可以共享一个像素电路210。

图5图示了多个单位单元539与垂直信号线543之间的耦合模式的示例。例如，在列方向上布置的四个单位单元539被划分为四组并且垂直信号线543耦合到这四个相应的组。为了简化描述，图5图示了其中四组中的每一组包括一个单位单元539的示例，但四组中的每一组也可以包括多个单位单元539。以这种方式，在成像装置1中，在列方向上布置的多个单位单元539可以被划分为多个组，每个组包括一个或多个单位单元539。例如，垂直信号线543和列信号处理部550耦合到这些组中的每一组。可以同时从相应组中读出像素信号。可替代地，在成像装置1中，一条垂直信号线543可以耦合到在列方向上布置的多个单位单元539。然后以时分方式从耦合到一条垂直信号线543的多个单位单元539顺序地读出像素信号。

图6图示了成像装置1的第一基板100、第二基板200和第三基板300在垂直于主面的方向上的截面构造的示例。为了简单起见，图6示意性地图示了组件之间的位置关系并且可以图示与实际截面不同的截面。在成像装置1中，第一基板100、第二基板200和第三基板300按这个次序堆叠。成像装置1还包括位于第一基板100的背面侧(光入射面侧)的光接收透镜401。可以在光接收透镜401与第一基板100之间设置滤色器层402(参见例如图8)。光接收透镜401例如被提供给像素541A、541B、541C和541D中的每一个。成像装置1例如是背面照射型成像装置。成像装置1包括部署在中间部分中的像素阵列部540和部署在像素阵列部540外部的周边部540B。

第一基板100从光接收透镜401侧起依次包括绝缘膜111、固定电荷膜112、半导体层100S和布线层100T。半导体层100S例如包括硅基板。半导体层100S例如在表面(布线层100T侧的面)的一部分及其附近包括p阱层115。半导体层100S在其它区域(比p阱层115更深的区域)中包括n型半导体区域114。例如，这些n型半导体区域114和p阱层115包括在pn结光电二极管PD中。p阱层115是p型半导体区域。

图7示意性地图示了根据本实施例的第一基板100的平面构造的示例。图8示意性地图示沿着图7中所示的II-II'线截取的成像装置1的截面构造的示例。图9是图示图7中所示的单位单元539的构造的示例的等效电路图。图10A示意性地图示了沿着图7中所示的A-A'线截取的成像装置1的截面构造的示例。图10B示意性地图示了沿着图7中所示的B-B'线截取的成像装置1的截面构造的示例。图10C示意性地图示了沿着图7中所示的C-C'线截取的成像装置1的截面构造的示例。图10D示意性地图示了沿着图7中所示的D-D'线截取的成像装置1的截面构造的示例。图10E示意性地图示了沿着图7中所示的E-E'线截取的成像装置1的截面构造的示例。要注意的是，为了简单起见，图8和图10A至图10E各自省略了图6中所示的组件的一部分。根据本实施例的成像装置1具有双像素结构，其中如上所述例如在一个像素541中两个子像素例如在H方向上并排部署。

具体而言，像素541A包括两个子像素541A-1和541A-2。子像素541A-1和541A-2分别设置有光电二极管PD1-1和PD1-2作为光电二极管PD1。像素541B包括两个子像素541B-1和541B-2。子像素541B-1和541B-2分别设置有光电二极管PD2-1和PD2-2作为光电二极管PD2。像素541C包括两个子像素541C-1和541C-2。子像素541C-1和541C-2分别设置有光电二极管PD3-1和PD3-2作为光电二极管PD3。像素541D包括两个子像素541D-1和541D-2。子像素541D-1和541D-2分别设置有光电二极管PD4-1和PD4-2作为光电二极管PD4。

在像素541A、541B、541C和541D中的每一个中设置的两个光电二极管PD周围设置第一分离部131。另外，第二分离部在像素541A、541B、541C和541D中的每一个中并排部署的两个光电二极管PD之间与第一分离部131相邻地设置。换句话说，第二分离部132设置在从两个光电二极管PD周围的区域在V方向上在像素541A、541B、541C和541D中的每一个中的两个相邻光电二极管PD之间垂直延伸的第一分离部131之间。具体而言，在设置在像素541A中的光电二极管PD1-1和PD1-2的周围设置第一分离部131A，并且在光电二极管PD1-1与光电二极管PD1-2之间设置第二分离部132A。在设置在像素541B中的光电二极管PD2-1和PD2-2周围设置第一分离部131B，并且在光电二极管PD2-1与光电二极管PD2-2之间设置第二分离部132B。在设置在像素541C中的光电二极管PD3-1和PD3-2周围设置第一分离部131C，并且在光电二极管PD3-1与光电二极管PD3-2之间设置第二分离部132C。在设置在像素541D中的光电二极管PD4-1和PD4-2周围设置第一分离部131D，并且在光电二极管PD4-1与光电二极管PD4-2之间设置第二分离部132D。

第一分离部131和第二分离部132例如各自由p型半导体区域(p阱)构成。此外，第一分离部131可以各自通过例如单层或多层组合固定电荷膜和绝缘膜而形成。如果第二分离部132比至少在光电二极管PD的中心处更类似于p型半导体就足够了。与第一分离部131的电位对应的电位被施加到第二分离部132。例如，如图7中所示，像素541A、541B、541C和541D中的每一个在第一分离部131中设置有针对每个子像素的VSS接触区域118。在VSS接触区域118上设置焊盘部121。焊盘部121在子像素之间共享。下面描述VSS接触区域118。在本实施例中，控制转移栅极TG下方的半导体层100S的电位(以下称为转移栅极TG下方的电位)和第一分离部131的电位以间接控制第二分离部132的电位。具体而言，通过焊盘部121向光电二极管PD1、PD2、PD3和PD4以及设置在光电二极管PD1、PD2、PD3和PD4周围的第一分离部131A、131B、131C和131D单独地施加相应的电位。这向分别设置在像素541A、541B、541C和541D中的第二分离部132A、132B、132C和132D施加期望的电位。

浮动扩散部FD和VSS接触区域118设置在半导体层100S的表面附近。浮动扩散部FD包括设置在p阱层115中的n型半导体区域。为相应的子像素设置浮动扩散部FD。为相应的子像素设置的浮动扩散部FD在V方向上彼此相邻的两个像素的中间部分处彼此靠近地设置。具体而言，在V方向上相邻的相应两个像素541A和541C的子像素541A-1、541A-2、541C-1和541C-2中设置的浮动扩散部FD1-1、FD1-2、FD3-1和FD3-2在两个相邻像素541A和541C的中间部分处彼此靠近地设置。在V方向上相邻的相应两个像素541B和541D的子像素541B-1、541B-2、541D-1和541D-2中设置的浮动扩散部FD2-1、FD2-2、FD4-1和FD4-2在两个像素541B和541D的中间部分处彼此靠近地设置。虽然在下面详细描述，但是对于上述在V方向上相邻的每两个像素彼此靠近的四个浮动扩散部FD通过电耦合部件(下面描述的焊盘部120)在第一基板100中(更具体而言，在布线层100T中)彼此电耦合。另外，每个浮动扩散部FD通过电部件(下面描述的贯通电极120E)从第一基板100耦合到第二基板200(更具体而言，从布线层100T到布线层200T)。在第二基板200中(更具体而言，在布线层200T内)，这个电部件将每个浮动扩散部FD电耦合到放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极。

VSS接触区域118是电耦合到参考电位线VSS的区域。VSS接触区域118部署成远离浮动扩散部FD。例如，为像素541A、541B、541C和541D中的每一个的每个子像素提供VSS接触区域118。具体而言，在V方向上相邻的两个像素541A和541C的子像素541A-1、541A-2、541C-1和541C-2分别具有部署在V方向上的端部处的浮动扩散部FD1-1、FD1-2、FD3-1和FD3-2。子像素541A-1、541A-2、541C-1和541C-2具有部署在另一端处的相应VSS接触区域118。在V方向上相邻的两个像素541B和541D的子像素541B-1、541B-2、541D-1和541D-2分别具有部署在V方向上的端部处的浮动扩散部FD2-1、FD2-2、FD4-1和FD4-2。子像素541B-1、541B-2、541D-1和541D-2具有部署在另一端处的相应VSS接触区域118。VSS接触区域118由例如p型半导体区域构成。VSS接触区域118耦合到例如地电位或固定电位。这为半导体层100S供应参考电位。

第一基板100设置有转移晶体管TR连同光电二极管PD、浮动扩散部FD和VSS接触区域118。在本实施例中，如上所述为每个子像素提供这种光电二极管PD、这种浮动扩散部FD、这种VSS接触区域118和这种转移晶体管TR。对于像素541A、541B、541C和541D中的每一个的每个子像素，在半导体层100S的表面侧(与光入射面侧相对的一侧或第二基板200侧)设置转移晶体管TR。转移晶体管TR包括转移栅极TG。转移栅极TG例如包括与半导体层100S的表面相对的水平部分TGb和设置在半导体层100S中的垂直部分TGa(图6)。垂直部分TGa在半导体层100S的厚度方向上延伸。垂直部分TGa的一端与水平部分TGb接触并且另一端设置在n型半导体区域114中。转移晶体管TR包括这种垂直晶体管。这使得像素信号不那么频繁地经历转移不足并且使得可以提高像素信号的读出效率。

半导体层100S设置有将像素541A、541B、541C和541D彼此分离的像素分离部117。像素分离部117被形成为在半导体层100S的法线方向(与半导体层100S的表面垂直的方向)上延伸。提供像素分离部117以将像素541A、541B、541C和541D彼此分离。像素分离部117具有例如平面格子形状。像素分离部117还从像素541的周缘延伸到第二分离部132以分离子像素。例如，像素分离部117将像素541A、541B、541C和541D彼此电分离和光学分离。此外，像素分离部117将像素541A、541B、541C和541D中的每一个中设置的两个子像素电分离和光学分离。像素分离部117例如包括遮光膜117A和绝缘膜117B。例如，钨(W)等用于遮光膜117A。绝缘膜117B设置在遮光膜117A与p阱层115或n型半导体区域114之间。绝缘膜117B例如包括氧化硅(SiO)。像素分离部117具有例如FTI(全沟槽隔离)结构并且穿透半导体层100S。虽然未图示，但是设置在像素541A、541B、541C和541D中的每一个中的两个子像素之间设置的像素分离部117不限于其中穿透半导体层100S的FTI结构。例如，像素分离部117可以具有其中未穿透半导体层100S的DTI(深沟槽隔离)结构。在那种情况下子像素之间的像素分离部117在半导体层100S的法线方向上延伸并且形成在半导体层100S的区域的一部分中。

半导体层100S例如设置有第一钉扎区域113和第二钉扎区域116。第一钉扎区域113设置在半导体层100S的背面附近并且部署在n型半导体区域114与固定电荷膜112之间。第二钉扎区域116设置在像素分离部117的侧面上。具体而言，第二钉扎区域116设置在像素分离部117与p阱层115或n型半导体区114之间。第二钉扎区域116与上述第一分离部131对应。第一钉扎区域113和第二钉扎区域116各自由例如p型半导体区域构成。

具有负固定电荷的固定电荷膜112设置在半导体层100S与绝缘膜111之间。由固定电荷膜112感应出的电场在半导体层100S的受光面(背面)侧的界面处形成空穴累积层的第一钉扎区域113。这抑制了由半导体层100S的受光面侧的界面能级造成的暗电流的生成。固定电荷膜112例如通过使用具有负固定电荷的绝缘膜形成。这种具有负固定电荷的绝缘膜的材料的示例包括氧化铪、氧化锆、氧化铝、氧化钛或氧化钽。

遮光膜117A设置在固定电荷膜112与绝缘膜111之间。这个遮光膜117A可以被提供成与像素分离部117中包括的遮光膜117A连续。固定电荷膜112与绝缘膜111之间的这个遮光膜117A选择性地设置在例如半导体层100S中与像素分离部117相对的位置处。提供绝缘膜111以覆盖这个遮光膜117A。绝缘膜111包括例如氧化硅。

设置在半导体层100S与第二基板200之间的布线层100T从半导体层100S侧起依次包括层间绝缘膜119、焊盘部120和121、钝化膜122、层间绝缘膜123和接合膜124。转移栅极TG的水平部分TGb例如设置在这个布线层100T中。层间绝缘膜119设置在半导体层100S的整个表面之上并且与半导体层100S接触。层间绝缘膜119包括例如氧化硅膜。要注意的是，布线层100T不限于上述构造，而是如果布线层100T具有其中包括布线和绝缘膜的构造就足够了。

焊盘部120和121中的每一个设置在层间绝缘膜119上的选择性区域中。焊盘部120用于将例如浮动扩散部FD1-1、FD1-2、FD3-1和FD3-2彼此耦合。浮动扩散部FD1-1、FD1-2、FD3-1和FD3-2分别为相应像素541A和541C的子像素541A-1、541A-2、541C-1和541C-2设置。此外，焊盘部120用于将例如浮动扩散部FD2-1、FD2-2、FD4-1和FD4-2彼此耦合。浮动扩散部FD2-1、FD2-2、FD4-1和FD4-2分别为相应像素541B和541D的子像素541B-1、541B-2、541D-1和541D-2设置。焊盘部120例如部署在平面图中在V方向上相邻的两个像素的中间部分处(图7)。这个焊盘部120跨越在V方向上相邻的两个像素设置。焊盘部120被部署为与在两个像素的中间部分处彼此靠近地设置的四个相应浮动扩散部FD的至少部分重叠(图7)。层间绝缘膜119设置有用于电耦合焊盘部120和四个浮动扩散部FD的耦合通孔120C。为像素541A、541B、541C和541D中的每一个的每个子像素提供耦合通孔120C。例如，耦合通孔120C填充有焊盘部120的一部分。这电耦合焊盘部120与分别为例如在V方向上相邻的相应像素541A和541C的子像素541A-1、541A-2、541C-1和541C-2提供的浮动扩散部FD1-1、FD1-2、FD3-1和FD3-2。

焊盘部121用于将多个VSS接触区域118彼此耦合。例如，设置在像素541A、541B、541C和541D中的每一个中的两个相应子像素中设置的VSS接触区域118通过焊盘部121电耦合。具体而言，焊盘部121跨越这两个子像素设置。焊盘部121被部署为与设置在两个相应子像素中的VSS接触区域118的至少部分重叠。层间绝缘膜119设置有用于将焊盘部121和VSS接触区域118电耦合的耦合通孔121C。耦合通孔121C为像素541A、541B、541C和541D中的每一个的每个子像素设置。例如，耦合通孔121C填充有焊盘部121的一部分。这将焊盘部121与例如设置在像素541A的相应子像素541A-1和541A-2中的VSS接触区域118电耦合。例如，在V方向上布置的多个像素541中的每一个的焊盘部120和焊盘部121在H方向上部署在基本上相同的位置处。

提供焊盘部120允许整个芯片减少用于将相应浮动扩散部FD耦合到像素电路210(例如，放大晶体管AMP的栅极电极)的布线。类似地，提供焊盘部121允许整个芯片减少向每个VSS接触区域118供应电位的布线。这使得可以例如减小整个芯片的面积，抑制小型化像素中的布线之间的电干扰，和/或通过减少零件数量来降低成本。

可以在第一基板100和第二基板200中的期望位置处提供焊盘部120和121。具体而言，可以在布线层100T和半导体层200S的绝缘区域212中的任何一个中提供焊盘部120和121。在焊盘部120和121设置在布线层100T中的情况下，焊盘部120和121可以与半导体层100S直接接触。具体而言，焊盘部120和121中的每一个可以被构造为直接耦合到浮动扩散部FD的至少一部分和/或VSS接触区域118的一部分。此外，可以采用如下构造，其中从耦合到焊盘部120和121中的每一个的浮动扩散部FD和/或VSS接触区域118提供相应耦合通孔120C和121C并且焊盘部120和121设置在布线层100T和半导体层200S的绝缘区域212中的期望位置处。

特别地，在焊盘部120和121设置在布线层100T中的情况下，可以减少半导体层200S的绝缘区域212中耦合到浮动扩散部FD和/或VSS接触区域118的布线。这使得可以在其中形成有像素电路210的第二基板200中减小用于形成用于从浮动扩散部FD耦合到像素电路210的贯通布线的绝缘区域212的面积。因此可以确保形成有像素电路210的第二基板200的大面积。确保像素电路210的面积使得可以形成大像素晶体管并且例如通过降低噪声而有助于提高图像质量。

特别地，在FTI结构用于像素分离部117并且进一步使用其中每个像素541包括多个子像素的双像素结构的情况下，优选地为每个像素541的每个子像素提供浮动扩散部FD和/或VSS接触区域118。使用焊盘部120和121的构造使得可以显著减少耦合第一基板100和第二基板200的布线。

焊盘部120和121中的每一个包括例如多晶硅(PolySi)。更具体而言，焊盘部120和121中的每一个包括添加有杂质的掺杂多晶硅。焊盘部120和121中的每一个优选地包括诸如多晶硅、钨(W)、钛(Ti)和氮化钛(TiN)之类的耐热性高的导电材料。这使得可以在将第二基板200的半导体层200S接合到第一基板100之后形成像素电路210。

钝化膜122设置在例如半导体层100S的整个表面之上以覆盖焊盘部120和121(图6)。钝化膜122包括例如氮化硅(SiN)膜。层间绝缘膜123覆盖焊盘部120和121，钝化膜122介于层间绝缘膜123与焊盘部120和121之间。这个层间绝缘膜123设置在半导体层100S的整个表面之上。层间绝缘膜123包括例如氧化硅(SiO)膜。接合膜124设置在第一基板100(具体而言，布线层100T)与第二基板200之间的接合面上。换句话说，接合膜124与第二基板200接触。这个接合膜124设置在第一基板100的整个主面之上。接合膜124例如包括氮化硅膜或氧化硅膜。

光接收透镜401与半导体层100S相对，例如，固定电荷膜112和绝缘膜111介于光接收透镜401与半导体层100S之间。光接收透镜401例如设置在与像素541A、541B、541C和541D中的每一个相对的位置处。

第二基板200从第一基板100侧起依次包括半导体层200S和布线层200T。半导体层200S包括硅基板。半导体层200S在厚度方向上设置有阱区域211。阱区域211例如是p型半导体区域。第二基板200设置有像素电路210。例如为单位单元539中在V方向上彼此相邻的每两个像素部署像素电路210。这个像素电路210例如设置在半导体层200S的表面侧(布线层200T侧)。在成像装置1中，第二基板200接合到第一基板100以使第二基板200的背面侧(半导体层200S侧)与第一基板100的表面侧(布线层100T侧)相对。换句话说，第二基板200面对背地接合到第一基板100。

第二基板200设置有将半导体层200S分开的绝缘区域212和设置在半导体层200S的厚度方向上的一部分中的元件分离区域213。例如，两个单位单元539的贯通电极120E和121E以及贯通电极TGV部署在绝缘区域212中。绝缘区域212设置在H方向上相邻的两个像素电路210之间。两个单位单元539耦合到这两个像素电路210。

绝缘区域212具有与半导体层200S的厚度基本上相同的厚度。半导体层200S被这个绝缘区域212划分。贯通电极120E和121E以及贯通电极TGV部署在这个绝缘区域212中。绝缘区域212例如包括氧化硅。

贯通电极120E和121E被设置为在厚度方向上穿透绝缘区域212。贯通电极120E和121E的上端耦合到布线层200T的布线(后述的第一布线层W1、第二布线层W2、第三布线层W3和第四布线层W4)。这些贯通电极120E和121E被设置为穿透绝缘区域212、接合膜124、层间绝缘膜123和钝化膜122。贯通电极120E和121E的下端耦合到焊盘部120和121。贯通电极120E用于将焊盘部120与像素电路210电耦合。换句话说，贯通电极120E将第一基板100的浮动扩散部FD电耦合到第二基板200的像素电路210。贯通电极121E用于将焊盘部121与布线层200T的参考电位线VSS电耦合。换句话说，贯通电极121E将第一基板100的VSS接触区域118与第二基板200的参考电位线VSS电耦合。

贯通电极TGV被设置为在厚度方向上穿透绝缘区域212。贯通电极TGV的上端耦合到布线层200T的布线。这个贯通电极TGV被设置为穿透绝缘区域212、接合膜124、层间绝缘膜123、钝化膜122和层间绝缘膜119。贯通电极TGV的下端耦合到转移栅极TG。像这样的贯通电极TGV用于电耦合为像素541A、541B、541C和541D中的每一个中设置的每两个子像素提供的转移栅极TG(转移栅极TG1-1、TG1-2、TG2-1、TG2-2、TG3-2、TG3-2、TG4-1或TG4-2)与布线层200T的布线(行驱动信号线542的一部分)。换句话说，贯通电极TGV将第一基板100的转移栅极TG电耦合到第二基板200的布线TRG，并且驱动信号被发送到相应的转移晶体管TR(转移栅极TG1-1、TG1-2、TG2-1、TG2-2、TG3-2、TG3-2、TG4-1和TG4-2)。

绝缘区域212是其中上述贯通电极120E和121E以及贯通电极TGV被设置为与半导体层200S绝缘的区域。贯通电极120E和121E以及贯通电极TGV用于将第一基板100与第二基板200电耦合。例如，贯通电极120E和121E以及贯通电极TGV部署在绝缘区域212中。绝缘区域212设置在H方向上相邻的两个像素电路210之间。贯通电极120E和121E耦合到这两个像素电路210。绝缘区域212被设置为例如在V方向上延伸。

元件分离区域213设置在半导体层200S的表面侧。元件分离区域213具有STI(浅沟槽隔离)结构。在这个元件分离区域213中，半导体层200S在厚度方向(与第二基板200的主面垂直的方向)上被挖出并且这个挖出的部分被绝缘膜填充。这个绝缘膜包括例如氧化硅。元件分离区域213根据像素电路210的布局在像素电路210中包括的多个晶体管之间执行元件分离。半导体层200S(具体而言，阱区域211)在元件分离区域213(半导体层200S的深部分)下方延伸。

布线层200T包括例如钝化膜221、层间绝缘膜222和多条布线(第一布线层W1、第二布线层W2、第三布线层W3和第四布线层W4)。钝化膜221例如与半导体层200S的表面接触并且覆盖半导体层200S的整个表面。这个钝化膜221覆盖选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG的相应栅极电极。层间绝缘膜222设置在钝化膜221与第三基板300之间。这个层间绝缘膜222将多条布线(第一布线层W1、第二布线层W2、第三布线层W3和第四布线层W4)分离。层间绝缘膜222包括例如氧化硅。

布线层200T从半导体层200S侧起依次设置有例如第一布线层W1、第二布线层W2、第三布线层W3、第四布线层W4以及接触部201和202。它们通过层间绝缘膜222彼此绝缘。层间绝缘膜222设置有耦合第一布线层W1、第二布线层W2、第三布线层W3或第四布线层W4及其下面的层的多个耦合部。每个耦合部是通过用导电材料填充设置在层间绝缘膜222中的耦合孔而获得的一部分。例如，层间绝缘膜222设置有将第一布线层W1与半导体层200S的VSS接触区域218耦合的耦合部218V。例如，这种耦合第二基板200的元件的耦合部的孔尺寸不同于贯通电极120E和121E以及贯通电极TGV中的每一个的孔尺寸。具体而言，优选的是耦合第二基板200的元件的耦合孔的孔尺寸小于贯通电极120E和121E以及贯通电极TGV中的每一个的孔尺寸。下面描述其原因。设置在布线层200T中的耦合部(诸如，耦合部218V)的深度小于贯通电极120E和121E以及贯通电极TGV中的每一个的深度。这使得与贯通电极120E和121E以及贯通电极TGV相比，更容易用导电材料填充耦合部的耦合孔。这个耦合部的孔尺寸比贯通电极120E和121E以及贯通电极TGV中的每一个的孔尺寸小，从而促进成像装置1的小型化。

例如，第一布线层Wl耦合贯通电极120E与放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极(具体而言，到达FD转换增益切换晶体管FDG的源极的耦合孔)。第一布线层W1例如耦合贯通电极121E与耦合部218V。这将半导体层200S的VSS接触区域218与半导体层100S的VSS接触区域118电耦合。

例如，第三布线层W3包括在H方向(行方向)上延伸的布线TRG1、TRG2、TRG3、TRG4、SELL、RSTL和FDGL(未图示)。这些布线与参考图4描述的多条行驱动信号线542对应。布线TRG1、TRG2、TRG3和TRG4用于分别向转移栅极TG1(TG1-1和TG1-2)、TG2(TG2-1和TG2-2)、TG3(TG3-1和TG3-2)和TG4(TG4-1和TG4-2)发送驱动信号。布线TRG1、TRG2、TRG3和TRG4通过第二布线层W2、第一布线层W1和贯通电极120E分别耦合到转移栅极TG1(TG1-1和TG1-2)、TG2(TG2-1和TG2-2)、TG3(TG3-1和TG3-2)和TG4(TG4-1和TG4-2)。布线SELL、布线RSTL和布线FDGL用于分别向选择晶体管SEL的栅极、复位晶体管RST的栅极和FD转换增益切换晶体管FDG的栅极发送驱动信号。布线SELL、RSTL和FDGL通过第二布线层W2、第一布线层W1和耦合部分别耦合到选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG的相应栅极。

例如，第四布线层W4包括在V方向(列方向)上延伸的电源线VDD、参考电位线VSS和垂直信号线543。电源线VDD通过第三布线层W3、第二布线层W2、第一布线层W1和耦合部耦合到放大晶体管AMP的漏极和复位晶体管RST的漏极。参考电位线VSS通过第三布线层W3、第二布线层W2、第一布线层W1和耦合部218V耦合到VSS接触区域218。此外，参考电位线VSS通过第三布线层W3、第二布线层W2、第一布线层W1、贯通电极121E和焊盘部121耦合到第一基板100的VSS接触区域118。垂直信号线543通过第三布线层W3、第二布线层W2、第一布线层W1和耦合部耦合到选择晶体管SEL的源极(Vout)。

接触部201和202可以设置在平面图中与像素阵列部540重叠的位置处(例如，图3)，或者可以设置在像素阵列部540外部的周边部540B中(例如，图6)。接触部201和202设置在第二基板200的表面(布线层200T侧的面)上。接触部201和202中的每一个例如包括诸如Cu(铜)和Al(铝)之类的金属材料。接触部201和202从布线层200T的表面(第三基板300侧的面)露出。接触部201和202中的每一个用于将第二基板200与第三基板300电耦合并将第二基板200和第三基板300接合在一起。

图6图示了其中第二基板200的周边部540B设置有周边电路的示例。这个周边电路可以包括行驱动部520的一部分、列信号处理部550的一部分等。此外，如图3中所示，第二基板200的周边部540B中没有部署周边电路，但是耦合孔部H1和H2可以部署在像素阵列部540附近。

第三基板300从第二基板200侧起依次包括例如布线层300T和半导体层300S。例如，半导体层300S的表面设置在第二基板200侧。半导体层300S包括硅基板。半导体层300S的在表面侧的这个部分设置有电路。具体而言，半导体层300S的在表面侧的该部分例如设置有输入部510A、行驱动部520、定时控制部530、列信号处理部550、图像信号处理部560和输出部510B的至少一部分。设置在半导体层300S与第二基板200之间的布线层300T例如包括层间绝缘膜、由这个层间绝缘膜分离的多个布线层以及接触部301和302。接触部301和302从布线层300T的表面(第二基板200侧的面)露出。接触部301和接触部302分别与第二基板200的接触部201和第二基板200的接触部202接触。接触部301和302中的每一个电耦合到形成在半导体层300S中的电路(例如，输入部510A、行驱动部520、定时控制部530、列信号处理部550、图像信号处理部560和输出部510B中的至少任何一个)。接触部301和302中的每一个例如包括诸如Cu(铜)和铝(Al)之类的金属材料。例如，外部端子TA通过耦合孔部H1耦合到输入部510A，并且外部端子TB通过耦合孔部H2耦合到输出部510B。

[成像装置的操作]

接下来，参考图11和图12描述成像装置1的操作。图11和图12中的每一个向图3添加了箭头。箭头指示相应信号的路径。图11用箭头图示了从外部输入到成像装置1的输入信号、电源电位和参考电位的路径。图12用箭头图示了从成像装置1输出到外部的像素信号的信号路径。例如，通过输入部510A输入到成像装置1的输入信号(例如，像素时钟和同步信号)被传输到第三基板300的行驱动部520，并且行驱动部520产生行驱动信号。这个行驱动信号通过接触部301和201被发送到第二基板200。另外，这个行驱动信号通过布线层200T中的行驱动信号线542到达像素阵列部540的每个单位单元539。到达第二基板200的单位单元539的行驱动信号当中转移栅极TG以外的驱动信号被输入到像素电路210，并且像素电路210中包括的相应晶体管被驱动。转移栅极TG的驱动信号通过贯通电极TGV被输入到第一基板100的转移栅极TG1(TG1-1和TG1-2)、TG2(TG2-1和TG2-2)、TG3(TG3-1和TG3-2)和TG4(TG4-1和TG4-2)并且像素541A、541B、541C和541D被驱动(图11)。此外，从成像装置1的外部供应给第三基板300的输入部510A(输入端子511)的电源电位和参考电位通过接触部301和201被发送到第二基板200，并且通过布线层200T中的布线被供应给每个单位单元539的像素电路210。参考电位还通过贯通电极121E被供应给第一基板100的像素541A、541B、541C和541D中的每一个。同时，由第一基板100的像素541A、541B、541C和541D中的每一个电转换的像素信号通过贯通电极120E被发送到用于每个单位单元539的第二基板200的像素电路210。基于这个像素信号的像素信号通过垂直信号线543以及接触部202和302从像素电路210发送到第三基板300。这个像素信号在被第三基板300的列信号处理部550和图像信号处理部560处理之后通过输出部510B输出到外部。

[效果]

根据本实施例的成像装置1在一个像素541中设置有两个光电二极管PD-1和PD-2。两个光电二极管PD-1和PD-2并排部署在半导体层100S的平面中。根据本实施例的成像装置1设置有第一分离部131和第二分离部132。第一分离部131围绕这两个光电二极管PD-1和PD-2。第二分离部132在光电二极管PD-1与光电二极管PD-2之间与第一分离部131相邻。转移栅极TG下方的电位和第一分离部131的电位单独地被控制，以间接地调整第二分离部132的电位。因而，第一分离部和第二分离部的电位在制造晶片之后各自被适当调整至期望值。下面对此进行描述。

具有其中成像装置在一个像素中包括多个(例如，两个)光电转换部的称为所谓双像素结构的像素结构的成像装置比较从设置在多个像素中的每个像素中的两个光电转换部获得的信号，从而对成像透镜执行焦点检测。

顺便提及，具有双像素结构的成像装置将像素中的两个光电转换部的信号相加来获取用于一个像素的图像的信号。焦点检测和成像要求分离设置在像素中的两个光电转换部的电位势垒(用于分离相同颜色的电位)的高度反向。换句话说，期望在焦点检测期间用于分离相同颜色的电位高，以维持两个光电转换部之间的分离比。相反，在两个光电转换部的灵敏度不同或入射光量不同的情况下，在成像期间可能无法获得适当的图像。因此，期望用于分离相同颜色的电位低，以维持两个光电转换部的相加输出特征的线性度。

但是，在具有双像素结构的典型成像装置中，设置在一个像素中的多个光电转换部之间的分离电位(用于分离相同颜色的电位)通过使用用于离子注入的剂量来调整。因此可能无法在制造晶片之后调整这个分离电位。

作为控制分离电位的方法，已经报道了一种方法，其中设置在一个像素中的多个光电转换部之间设置分离区域并且在这个分离区域上设置电位控制开关的栅极电极，如上所述。在通过以这种方式使用栅极电极来控制用于分离相同颜色的电位的情况下，入射光撞击栅极电极。撞击栅极电极的入射光被反射和衍射。这引起对诸如灵敏度降低之类的光学特征降低或混色特征劣化的担忧。

相比之下，在本实施例中，第一分离部131设置在一个像素541中的并排部署的两个光电二极管PD-1和PD-2周围。第二分离部132在光电二极管PD-1与光电二极管PD-2之间设置在与第一分离部131相邻的位置处。具体而言，第二分离部132在V方向上设置在光电二极管PD-1与光电二极管PD-2之间垂直延伸的第一分离部131之间。转移栅极TG下方的电位和第一分离部131的电位单独地被控制，以间接地调整第二分离部132的电位。这使得可以在制造晶片之后将第一分离部131和第二分离部132的电位适当地调整到期望值。下面结合工作示例给出描述。

图13A至图13C示意性地图示了在自动对焦期间的电荷累积时段(图13A)、非选择时段(图13B)和读出时段(图13C)中转移栅极TG下方的电位(电位)以及第一分离部131和第二分离部132的电位(电位)。图14A至图14C示意性地图示了在成像期间的电荷累积时段(图14A)、非选择时段(图14B)和读出时段(图14C)中转移栅极TG下方的电位以及第一分离部131和第二分离部132的电位。

在根据本实施例的成像装置1中，电压被单独地施加到转移栅极TG下方和第一分离部131，如上所述。第一分离部131围绕设置在像素541中的两个光电二极管PD-1和PD-2。

例如，在自动对焦期间的电荷累积时段中，转移栅极TG下方具有负(-)偏置(低)并且第一分离部131各自具有正(+)偏置(高)。要注意的是，第一分离部131的电位与图13A中的PD-1和PD-2对应(这同样适用于以下描述)。具体而言，如图13A中所示，满足第二分离部132的电位＞转移栅极TG下方的电位。此外，两个光电二极管PD-1和PD-2与第二分离部132具有大电位差(两个光电二极管PD-1和PD-2的电位>>第二分离部132的电位)。这增加了两个光电二极管PD-1和PD-2的饱和电荷量Qs并且增加了分离比。在非选择时段中，例如，转移栅极TG下方具有负(-)偏置(与第二分离部132的电位基本上相同的电位)。第一分离部131(PD-1和PD-2)各自具有零偏置(图13B)。在读出时段中，第一分离部131(PD-1和PD-2)各自具有零偏置。转移栅极TG下方具有正(+)偏置(图13C)。这使得在两个光电二极管PD-1和PD-2中的每一个中累积的信号电荷从转移栅极TG被读出。

相比之下，如图14A中所示，在成像期间的电荷累积时段中，转移栅极TG下方具有负(-)偏置并且第一分离部131(PD-1和PD-2)各自具有正(+)偏置。具体而言，两个光电二极管PD-1和PD-2与第二分离部132具有小电位差。换句话说，第二分离部132与转移栅极TG下方具有大电位差(第二分离部132的电位>>转移栅极TG下方的电位)。这促进光电二极管PD-1和PD-2之间的消隐并提高线性度。在非选择时段中，例如，转移栅极TG下方具有负(-)偏置并且第一分离部131(PD-1和PD-2)各自具有零偏置，与自动对焦一样(图14B)。与自动对焦一样，在读出时段中，第一分离部131(PD-1和PD-2)各自具有零偏置。转移栅极TG下方具有正(+)偏置(图14C)。这使得在两个光电二极管PD-1和PD-2中的每一个中累积的信号电荷从转移栅极TG被读出。

此外，上述自动对焦和成像期间的电荷累积时段、非选择时段和读出时段中的相应部的电位是示例。例如，转移栅极TG下方的电位以及第一分离部131(PD-1和PD-2)和第二分离部132的电位根据入射光量和模拟增益被适当调整。这使得可以在各种条件下实现分离比和线性度两者。

图15A至图15C示意性地图示了在低照度下的电荷累积时段(图15A)、非选择时段(图15B)以及读出时段(图15C)中转移栅极TG下方的电位以及第一分离部131和第二分离部132的电位。图16A至图16C示意性地图示了在高照度下的电荷累积时段(图16A)、非选择时段(图16B)以及读出时段(图16C)中转移栅极TG下方的电位以及第一分离部131和第二分离部132的电位。

例如，在低照度下的电荷累积时段中转移栅极TG下方具有负(-)偏置并且第一分离部131(PD-1和PD-2)各自具有正(+)偏置。具体而言，如图15A中所示，满足第二分离部132的电位＞转移栅极TG下方的电位。此外，两个光电二极管PD-1和PD-2与第二分离部132具有大电位差(两个光电二极管PD-1和PD-2的电位>>第二分离部132的电位)。相反，例如，在高照度下的电荷累积时段中，转移栅极TG下方具有负(-)偏置并且第一分离部131(PD-1和PD-2)各自具有正(+)偏置。具体而言，如图16A中所示，两个光电二极管PD-1和PD-2与第二分离部132具有小电位差。换句话说，第二分离部132与转移栅极TG下方具有大电位差(第二分离部132的电位>>转移栅极TG下方的电位)。以这种方式，在输出信号量增加的高照度下的电荷累积时段中，第二分离部132的电位比在低照度下的电位高(设定为更靠近正(+)偏置侧)。这使得可以减少泄漏到相邻像素541的电荷并维持成像期间的线性度。

图17A至图17C示意性地图示了在高增益的情况下的电荷累积时段(图17A)、非选择时段(图17B)以及读出时段(图17C)中转移栅极TG下方的电位以及第一分离部131和第二分离部132的电位。图18A至图18C示意性地图示了在低增益的情况下的电荷累积时段(图18A)、非选择时段(图18B)以及读出时段(图18C)中转移栅极TG下方的电位以及第一分离部131和第二分离部132的电位。一般而言，信号在低照度下以高增益放大并在高照度下以低增益放大。

例如，在高增益的情况下的电荷累积时段中转移栅极TG下方具有负(-)偏置并且第一分离部131(PD-1和PD-2)各自具有正(+)偏置。具体而言，如图17A中所示，满足第二分离部132的电位＞转移栅极TG下方的电位。此外，两个光电二极管PD-1和PD-2与第二分离部132具有大电位差(两个光电二极管PD-1和PD-2的电位>>第二分离部132的电位)。相反，例如，在低增益的情况下的电荷累积时段中，转移栅极TG下方具有负(-)偏置并且第一分离部131(PD-1和PD-2)各自具有正(+)偏置。具体而言，如图18A中所示，两个光电二极管PD-1和PD-2与第二分离部132具有小电位差。换句话说，第二分离部132与转移栅极TG下方具有大电位差(第二分离部132的电位>>转移栅极TG下方的电位)。以这种方式，在输出信号量增加的低增益的情况下的电荷累积时段中，第二分离部132的电位比高增益的情况下高(设定为更靠近正(+)偏置侧)。这使得可以减少成像期间泄漏到相邻像素541的电荷并维持线性度。

如上所述，在根据本实施例的成像装置1中可以实现距离测量性能(分离比)和成像性能(线性度)两者。

下面描述上述实施例的修改示例(修改示例1和2)以及应用示例和实际应用示例。以下对与上述实施例的组件类似的组件标注相同的符号并适当省略其描述。

<2.修改示例1>

图19示意性地图示了根据本公开的修改示例1的成像装置(成像装置2)的平面构造的示例。在上述实施例中，已经对其中像素电路210中包括的多个晶体管设置在与设置有光电二极管PD的半导体层100S不同的半导体层200S中的示例进行了描述，但并不限于此。例如，包括在像素电路210中的多个晶体管可以设置在半导体层100S中。

包括在像素电路210中的多个晶体管(复位晶体管RST、放大晶体管AMP和选择晶体管SEL)可以例如沿着以两行两列部署的像素(像素541A、541B、541C和541D)的H方向设置，例如如图19中所示。

<3.修改示例2>

图20示意性地图示了根据本公开的修改示例2的成像装置(成像装置3)的平面构造的示例。图21A示意性地图示了沿着图20中所示的A-A'线截取的成像装置3的截面构造的示例。图21B示意性地图示了沿着图20中所示的B-B'线截取的成像装置3的截面构造的示例。图21C示意性地图示了沿着图20中所示的C-C'线截取的成像装置3的截面构造的示例。图21D示意性地图示了沿着图20中所示的D-D'线截取的成像装置3的截面构造的示例。图21E示意性地图示了沿着图20中所示的E-E'线截取的成像装置3的截面构造的示例。

在上述实施例中，已经描述了其中电位被共同地施加到设置在像素541A、541B、541C和541D中的每一个中的两个光电二极管PD周围设置的第一分离部131的示例。但是，例如，单独的电位也可以被施加到相应光电二极管PD周围的第一分离部131的第一分离部(例如，光电二极管PD1-1周围的第一分离部131A-1和光电二极管PD1-2周围的第一分离部131A-2)。第一分离部131A-1和第一分离部131A-2设置在像素541A中。

围绕像素541左侧的光电二极管PD-1的第一分离部131-1(第一分离部131A-1、131B-1、131C-1或131D-1)、围绕像素541右侧的光电二极管PD-2的第一分离部131-2(第一分离部131A-2、131B-2、131C-2或131D-2)以及第二分离部132各自由例如p型半导体区域构成。如上述实施例中那样，第一分离部131-1和第一分离部131-2通过像素分离部117和第二分离部132彼此电分离。在本修改示例中，焊盘部121设置在相应VSS接触区域118中。相应VSS接触区域118设置在第一分离部131-1和第一分离部131-2中。这使得可以向第一分离部131-1和第一分离部131-2施加相应的单独电位。

图22A至图22C示意性地图示了在电荷累积时段(图22A)、非选择时段(图22B)和读出时段(图22C)中在根据本修改示例的成像装置3中的像素541的转移栅极TG下方的电位以及第一分离部131-1和131-2以及第二分离部132的电位。如本修改示例中那样，对像素541中围绕光电二极管PD-1的第一分离部131-1和围绕光电二极管PD-2的第一分离部131-2施加彼此不同的电位。这使得例如在两个光电二极管PD-1和PD-2中累积的电荷量不均匀的情况下，可以可选地调整光电二极管PD-1和PD-2的饱和电荷量Qs。

<4.其它修改示例>

图23至图25中的每一个示意性地图示了例如在图7和图8中的任一个中所示的成像装置1中的第一基板100、第二基板200和第三基板300的堆叠结构的示例。

在成像装置1中，第一基板100和第二基板200可以例如通过贯通电极120E电耦合，并且第二基板200和第三基板300可以例如通过CuCu耦合、例如通过如图23中所示的接触部204和303彼此电耦合。

可替代地，在成像装置1中，第一基板100和第二基板200可以例如通过如图24中所示的CuCu耦合来电耦合。具体而言，在第一基板100中，接触部101形成在布线层100T的与第二基板200相对的表面上。在第二基板200中，布线层200T-1形成在半导体层200S的与第一基板100相对的背面200S2侧。接触部203形成在布线层200T-1的与第一基板100相对的面上。第一基板100和第二基板200可以例如通过这些接触部101和203通过CuCu耦合彼此电耦合。

此外，图23和图24中的每一个图示了第一基板100和第二基板200面对背接合在一起的示例，但这不是限制性的。如图25中所示，在成像装置1中可以面对面地接合第一基板100和第二基板200。在那种情况下，第一基板100和第二基板200例如通过接触部101和接触部204通过CuCu耦合彼此电耦合。接触部101形成在布线层100T的表面上。接触部204形成在布线层200T-2的表面上，布线层200T-2在第二基板200中设置在半导体层200S的表面200S1侧。第二基板200和第三基板300例如通过第三基板300侧的接触部203和接触部303例如通过CuCu耦合彼此电耦合。接触部203形成在布线层200T-1的面上，该布线层200T-1设置在半导体层200S的背面200S2侧。

要注意的是，图23至图25中的每一个图示了其中第一基板100的半导体层100S具有图7和图8中的任一个中所示的像素构造的示例，但这不是限制性的。上述堆叠结构例如也适用于具有图6中所示的像素结构的成像装置。可替代地，上述堆叠结构也适用于上述修改示例1和2中描述的成像装置2和3。此外，将第一基板100、第二基板200和第三基板300彼此电耦合的接触部(例如，接触部101、203、204和303)可以各自通过使用铜(Cu)以外的金属材料或电导体形成。例如，接触部101、203、204和303可以各自通过使用包括诸如铜(Cu)、铝(Al)或金(Au)之类的一种或多种金属材料的金属、Cu合金、多晶硅等形成。

<5.应用示例>

图26图示了包括根据上述任何实施例及其修改示例的成像装置(例如，成像装置1)的成像系统4的示意性构造的示例。

成像系统4例如是包括诸如数字静态相机或摄像机之类的成像装置、诸如智能电话或平板终端之类的移动终端装置等的电子装置。成像系统4包括例如根据上述任何实施例及其修改示例的成像装置1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248。在成像系统4中，根据上述任何实施例及其修改示例的成像装置1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248通过总线249彼此耦合。

根据上述任何实施例及其修改示例的成像装置1输出与入射光对应的图像数据。DSP电路243是对从根据上述任何实施例及其修改示例的成像装置1输出的信号(图像数据)进行处理的信号处理电路。帧存储器244以帧为单位临时保持由DSP电路243处理的图像数据。显示部245例如包括诸如液晶面板或有机EL(电致发光)面板之类的面板型显示器并且显示由根据上述任何实施例及其修改示例的成像装置1捕获的移动图像或静态图像。存储部246将由根据上述任何实施例及其修改示例的成像装置1捕获的移动图像或静态图像的图像数据记录在诸如半导体存储器或硬盘之类的记录介质中。操作部247根据用户的操作发出用于成像系统4的各种功能的操作指令。电源部248向作为供应目标的根据上述任何实施例及其修改示例的成像装置1、DSP电路243、帧存储器244、显示部245、存储部246和操作部247适当地供应用于操作的各种电力。

接下来，描述成像系统4中的成像过程。

图27图示了成像系统4中的成像操作的流程图的示例。用户通过操作操作部247发出开始成像的指令(步骤S101)。操作部247然后向成像装置1传输成像指令(步骤S102)。成像装置1(具体而言，系统控制电路36)在接收到成像指令后以预定的成像方案执行成像(步骤S103)。

成像装置1将通过成像提供的图像数据输出到DSP电路243。在此，图像数据是指基于临时保持在浮动扩散部FD中的电荷而生成的像素信号的所有像素的数据。DSP电路243基于从成像装置1输入的图像数据执行预定的信号处理(例如，降噪处理等)(步骤S104)。DSP电路243使帧存储器244保持经过预定信号处理的图像数据，并且帧存储器244使存储部246存储图像数据(步骤S105)。以这种方式，执行成像系统4中的成像。

在本应用示例中，根据上述任何实施例及其修改示例的成像装置1被应用于成像系统4。这允许成像装置1的尺寸更小或清晰度更高。这使得可以提供小型或高清晰度成像系统4。

<6.实际应用示例>

[实际应用示例1]

根据本公开的技术(本技术)适用于多种产品。例如，根据本公开的技术可以被实现为安装在诸如汽车、电动车辆、混合动力电动车辆、摩托车、自行车、个人移动装置、飞机、无人机、船只或机器人之类的任何类型的移动体上的装置。

图28是描绘作为可以对其应用根据本公开的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造的示例的框图。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图28中所描绘的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053被图示为集成控制单元12050的功能构造。

驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作用于生成车辆的驱动力的诸如内燃机、驱动马达等的驱动力生成装置、用于向车轮传递驱动力的驱动力传递机构、用于调整车辆的转向角的转向机构、用于生成车辆的制动力的制动装置等的控制装置。

车身系统控制单元12020根据各种程序控制提供给车身的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、倒车灯、刹车灯、转向灯、雾灯等等的各种灯的控制装置。在这种情况下，从作为钥匙的替代的移动装置传输的无线电波或各种开关的信号可以输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并控制车辆的门锁装置、电动车窗装置、灯等。

车外信息检测单元12030检测关于包括车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031对车辆外部的图像进行成像，并接收成像的图像。基于接收到的图像，车外信息检测单元12030可以执行检测诸如人、车辆、障碍物、标志、路面上的字符等的物体的处理，或检测到它的距离的处理。

成像部12031是接收光的光学传感器，并且输出与光的接收光量对应的电信号。成像部12031可以将电信号作为图像输出，或者可以将电信号作为关于测得的距离的信息输出。此外，由成像部12031接收到的光可以是可见光，或者可以是诸如红外线等的不可见光。

车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员进行成像的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的注意力，或者可以确定驾驶员是否在打瞌睡。

微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算用于驱动力生成装置、转向机构或制动装置的控制目标值，并向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，ADAD的功能包括车辆防撞或减震、基于跟车距离的跟车驾驶、车速维持驾驶、车辆碰撞警告、车辆偏离车道警告等。

此外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息控制驱动力生成装置、转向机构、制动装置等来执行旨在使车辆自动行驶而不取决于驾驶员的操作的自动驾驶等的协同控制。

此外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车辆外部的信息向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以通过例如根据由车外信息检测单元12030检测到的先行车辆或迎面而来的车辆的位置控制前照灯以从远光灯切换为近光灯来执行旨在防止眩光的协同控制。

声音/图像输出部12052将声音和图像中的至少一种的输出信号传输到能够向车辆的乘员或车辆的外部视觉或听觉地通知信息的输出装置。在图57的示例中，音频扬声器12061、显示部12062和仪表面板12063被图示为输出装置。显示部12062可以例如包括车载显示器和平视显示器中的至少一种。

图29是描绘成像部12031的安装位置的示例的图。

在图29中，成像部12031包括成像部12101、12102、12103、12104和12105。

成像部12101、12102、12103、12104和12105例如部署在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置处以及车辆内部的挡风玻璃的上部上的位置处。提供给前鼻的成像部12101和提供给车辆内部的挡风玻璃的上部的成像部12105主要获得车辆12100前方的图像。提供给侧视镜的成像部12102和12103主要获得车辆12100侧面的图像。提供给后保险杠或后门的成像部12104主要获得车辆12100后方的图像。提供给车辆内部的挡风玻璃的上部的成像部12105主要用于检测前车、行人、障碍物、信号灯、交通标志、车道等。

顺便提及，图29描绘了成像部12101至12104的拍摄范围的示例。成像范围12111表示提供给前鼻的成像部12101的成像范围。摄像范围12112和12113分别表示提供给侧视镜的成像部12102和12103的成像范围。成像范围12114表示提供给后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101至12104成像的图像数据获得从上方查看的车辆12100的鸟瞰图像。

成像部12101至12104中的至少一个可以具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。

例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息来确定到成像范围12111至12114内的每个三维物体的距离和距离的时间改变(相对于车辆12100的相对速度)，并由此提取特别是存在于车辆12100的行驶路径上并以预定速度(例如，等于或大于0公里/小时)在与车辆12100基本上相同的方向上行驶的最近的三维物体作为前车。另外，微型计算机12051可以预先设定与前方前车维持的跟车距离，并执行自动制动控制(包括跟车停止控制)、自动加速控制(包括跟车起动控制)等。因此可以执行旨在使车辆自动行驶而不取决于驾驶员的操作等的自动驾驶的协同控制。

例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息将关于三维物体的三维物体数据分类为两轮车、标准尺寸车辆、大型车辆、行人、电线杆以及其它三维物体的三维物体数据，提取分类的三维物体数据，并将提取出的三维物体数据用于障碍物的自动避让。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定指示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并经由驾驶系统控制单元12010执行强制减速或避让转向。微型计算机12051由此可以辅助驾驶以避免碰撞。

成像部12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定在成像部12101至12104的成像图像中是否存在行人来识别行人。例如通过提取作为红外相机的成像部12101至12104的成像图像中的特征点的过程以及通过对表示物体轮廓的一系列特征点执行模式匹配处理来确定是否是行人的过程来执行行人的这种识别。当微型计算机12051确定在成像部12101至12104的成像图像中存在行人并因此识别出行人时，声音/图像输出部12052控制显示部12062以使得显示用于强调的方形轮廓线以便叠加在识别出的行人身上。声音/图像输出部12052还可以控制显示部12062，使得表示行人的图标等显示在期望的位置处。

以上描述了可以对其应用根据本公开的技术的移动体控制系统的示例。根据本公开的技术可以应用于上述组件当中的成像部12031。具体而言，根据上述任何实施例及其修改示例的成像装置1适用于成像部12031。将根据本公开的技术应用于成像部12031使得可以获得噪声少的高清晰拍摄图像，因此可以在移动体控制系统中使用拍摄图像执行高度准确的控制。

[实际应用示例2]

图30是描绘可以对其应用根据本公开的实施例的技术(本技术)的内窥镜手术系统的示意性构造的示例的视图。

在图30中，图示了外科医生(医生)11131正对病床11133上的患者11132使用内窥镜手术系统11000执行手术的状态。如所描绘的，内窥镜手术系统11000包括内窥镜11100，诸如气腹管11111和能量装置11112之类的其它手术工具11110、在其上支撑内窥镜11100的支撑臂装置11120以及其上安装用于内窥镜手术的各种装置的推车11200。

内窥镜11100包括镜筒11101和摄像机头11102，镜筒11101具有从其远端插入到患者11132的体腔中预定长度的区域，并且摄像机头11102连接到镜筒11101的近端。在所描绘的示例中，内窥镜11100被描绘为包括硬型镜筒11101的刚性内窥镜。但是，内窥镜11100可以以其它方式被包括为具有柔性类型的镜筒11101的柔性内窥镜。

镜筒11101在其远端处具有其中装配物镜的开口。光源装置11203连接到内窥镜11100，使得由光源装置11203生成的光通过在镜筒11101的内部延伸的光导被引入到镜筒11101的远端并通过物镜朝着患者11132的体腔中的观察目标照射。应该注意的是，内窥镜11100可以是前视内窥镜，或者可以是斜视内窥镜或侧视内窥镜。

光学系统和图像拾取元件设置在摄像机头11102的内部，使得来自观察目标的反射光(观察光)通过光学系统会聚在图像拾取元件上。观察光由图像拾取元件光电转换以生成与观察光对应的电信号，即，与观察图像对应的图像信号。图像信号作为RAW数据被传输到CCU 11201。

CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并整体控制内窥镜11100和显示装置11202的操作。另外，CCU 11201从摄像机头11102接收图像信号，并针对图像信号执行用于显示基于图像信号的图像的各种图像处理，诸如例如显影处理(去马赛克处理)。

在CCU 11201的控制下，显示装置11202在其上显示CCU 11201已经对其执行了图像处理的基于图像信号的图像。

光源装置11203包括诸如例如发光二极管(LED)之类的光源并且在手术区域成像时向内窥镜11100供应照射光。

输入装置11204是用于内窥镜手术系统11000的输入接口。用户可以通过输入装置11204向内窥镜手术系统11000执行各种信息的输入或指令输入。例如，用户将输入指令等，以改变内窥镜11100的图像拾取条件(照射光的类型、放大倍率、焦距等)。

治疗工具控制装置11205控制能量装置11112的驱动，用于组织的烧灼或切开、血管的密封等。气腹装置11206通过气腹管11111将气体馈送到患者11132的体腔内以对体腔进行充气以便确保内窥镜11100的视场并确保外科医生的工作空间。记录器11207是能够记录与手术相关的各种信息的装置。打印机11208是能够以诸如文本、图像或曲线图之类的各种形式打印与手术相关的各种信息的装置。

要注意的是，在手术区域要成像时向内窥镜11100供应照射光的光源装置11203可以包括白色光源，该白色光源包括例如LED、激光光源或它们的组合。在白色光源包括红色、绿色和蓝色(RGB)激光光源的组合的情况下，由于可以针对每种颜色(每个波长)以高准确度控制输出强度和输出定时，因此可以由光源装置11203执行所拾取的图像的白平衡的调整。另外，在这种情况下，如果来自相应RGB激光光源的激光束时分地照射在观察目标上并且摄像机头11102的图像拾取元件的驱动与照射定时同步地被控制，那么也可以时分地拾取分别与R、G和B颜色单独对应的图像。根据这种方法，即使不为图像拾取元件设置滤色器，也可以获得彩色图像。

另外，可以控制光源装置11203使得要输出的光的强度对于每个预定时间被改变。通过与光强度改变的定时同步地控制摄像机头11102的图像拾取元件的驱动以时分地获取图像并合成图像，可以创建没有曝光不足的遮挡阴影和曝光过度的高光的高动态范围图像。

另外，光源装置11203可以被构造为供应准备用于特殊光观察的预定波长带的光。在特殊光观察中，例如，通过利用人体组织中光吸收的波长依赖性来照射较窄带的光，与普通观察时的照射光(即，白光)相比，以高对比度执行成像诸如粘膜的面部的血管等的预定组织的窄带观察(窄带成像)。可替代地，在特殊光观察中，还可以执行荧光观察，以从由激发光的照射生成的荧光获得图像。在荧光观察中，可以通过在身体组织上照射激发光进行来自身体组织的荧光的观察(自发荧光观察)，或者通过将诸如吲哚菁绿(ICG)之类的试剂局部注入到身体组织中并将与试剂的荧光波长对应的激发光照射到身体组织上来获得荧光图像。光源装置11203可以被构造为供应适合于如上所述的特殊光观察的这种窄带光和/或激发光。

图31是描绘图30中描绘的摄像机头11102和CCU 11201的功能构造的示例的框图。

摄像机头11102包括透镜单元11401、图像拾取部11402、驱动部11403、通信部11404和摄像机头控制部11405。CCU 11201包括通信部11411、图像处理部11412和控制部11413。摄像机头11102和CCU 11201通过传输缆线11400彼此连接以进行通信。

透镜单元11401是光学系统，设置在镜筒11101的连接位置处。从镜筒11101的前端取入的观察光被引导至摄像机头11102，并被导入透镜单元11401中。透镜单元11401包括多个透镜的组合，包括变焦透镜和聚焦透镜。

图像拾取部11402包括的图像拾取元件的数量可以是一个(单板型)或多个(多板型)。当图像拾取部11402被构造为多板型时，例如由图像拾取元件生成与相应R、G和B对应的图像信号，并可以将图像信号合成以获得彩色图像。图像拾取部11402还可以被构造为具有一对图像拾取元件，以获取用于右眼和左眼的相应图像信号，准备好进行三维(3D)显示。如果执行3D显示，那么可以由外科医生11131更准确地掌握手术区域中的活体组织的深度。要注意的是，在图像拾取部11402被构造为立体型的情况下，与各个图像拾取元件对应地设置透镜单元11401的多个系统。

另外，图像拾取部11402可能不一定设置在摄像机头11102上。例如，图像拾取部11402可以紧接在镜筒11101内部的物镜后方设置。

驱动部11403包括致动器并且在摄像机头控制部11405的控制下沿着光轴将透镜单元11401的变焦透镜和聚焦透镜移动预定距离。因此，可以适当地调整图像拾取部11402的拾取图像的放大倍率和焦点。

通信部11404包括用于向CCU 11201传输和从CCU 11201接收各种信息的通信装置。通信部11404通过传输缆线11400将从图像拾取部11402获取的图像信号作为RAW数据传输到CCU 11201。

此外，通信部11404从CCU 11201接收用于控制摄像机头11102的驱动的控制信号并将该控制信号供应给摄像机头控制部11405。控制信号包括与图像拾取条件相关的信息，诸如，例如，指定拾取图像的帧速率的信息、指定图像拾取时的曝光值的信息和/或指定拾取图像的放大倍率和焦点的信息。

要注意的是，诸如帧速率、曝光值、放大倍率或焦点之类的图像拾取条件可以由用户指定或者可以由CCU 11201的控制部11413基于获取的图像信号来自动设定。在后一种情况下，内窥镜11100中包含自动曝光(AE)功能、自动对焦(AF)功能和自动白平衡(AWB)功能。

摄像机头控制部11405基于通过通信部11404接收的来自CCU 11201的控制信号来控制摄像机头11102的驱动。

通信部11411包括用于向摄像机头11102传输各种信息以及从摄像机头11102接收各种信息的通信装置。通信部11411通过传输缆线11400接收从摄像机头11102向其传输的图像信号。

另外，通信部11411将用于控制摄像机头11102的驱动的控制信号传输到摄像机头11102。可以通过电通信、光通信等来传输图像信号和控制信号。

图像处理部11412对从摄像机头11102传输到其的RAW数据形式的图像信号执行各种图像处理。

控制部11413执行与内窥镜11100的手术区域等的图像拾取以及通过手术区域的图像拾取等获得的拾取图像的显示相关的各种控制。例如，控制部11413创建用于控制摄像机头11102的驱动的控制信号。

另外，控制部11413基于已经由图像处理部11412执行了图像处理的图像信号控制显示装置11202以显示其中对手术区域等进行成像的拾取图像。于是，控制部11413可以使用各种图像识别技术来识别所拾取的图像中的各种物体。例如，控制部11413可以通过检测包括在所拾取的图像中的物体的边缘的形状、颜色等来识别诸如钳子之类的手术工具、特定活体区域、出血、使用能量装置11112时的薄雾等。控制部11413可以在其控制显示装置11202显示所拾取的图像时使用识别的结果使各种手术支持信息以与手术区域的图像重叠的方式显示。在以重叠的方式显示手术支持信息并将其呈现给外科医生11131的情况下，可以减轻外科医生11131的负担并且外科医生11131可以确定地进行手术。

将摄像机头11102和CCU 11201彼此连接的传输缆线11400是准备好用于电信号通信的电信号缆线、用于光学通信的光纤或准备用于电通信和光学通信两者的复合缆线。

在此，虽然在所描绘的示例中使用传输缆线11400通过有线通信来执行通信，但是摄像机头11102与CCU 11201之间的通信可以通过无线通信来执行。

以上已经描述了可以对其应用根据本公开的技术的内窥镜手术系统的示例。根据本公开的技术可以有利地应用于上述组件当中的提供到内窥镜11100的摄像机头11102的图像拾取部11402。将根据本公开的技术应用于图像拾取部11402允许图像拾取部11402的尺寸更小或清晰度更高，因此可以提供小型或高清晰度的内窥镜11100。

虽然以上已经参考实施例以及修改示例1和2以及应用示例和实际应用示例描述了本公开，但是本公开不限于上述实施例等。各种修改是可能的。

要注意的是，本文描述的效果仅仅是说明性的。根据本公开的效果不限于本文描述的效果。本公开可以具有本文描述的效果以外的效果。

要注意的是，本公开还可以具有如下构造。根据以下构造，第一分离部和第二分离部设置在包括在半导体基板的平面中并排部署的多个光电转换区域的一个像素中。电位单独地施加到设置在多个光电转换区域中的每一个上方的第一晶体管下方和第一分离部，以间接控制第二分离部的电位。第一分离部围绕多个相应的光电转换区域。第二分离部在相邻的多个光电转换区域之间与第一分离部相邻。这使得可以在制造晶片之后将第一分离部和第二分离部的电位适当地调整为期望值。可以实现距离测量性能和成像性能两者。

(1)

一种成像装置，包括：

像素，其中多个光电转换区域并排形成在半导体基板的平面中；

第一晶体管，设置在所述多个光电转换区域中的每一个上方，所述第一晶体管提取在所述多个光电转换区域中的每一个中生成的电荷；

第一分离部，连续地设置在所述多个光电转换区域的周围；以及

第二分离部，在相邻的多个光电转换区域之间与所述第一分离部相邻地设置，通过向所述第一晶体管下方和所述第一分离部单独地施加电位，所述第二分离部具有间接被施加的预定电位。

(2)

根据(1)所述的成像装置，其中，所述第一分离部的电位、所述第二分离部的电位和所述第一晶体管下方的电位各自随时间变化。

(3)

根据(1)或(2)所述的成像装置，其中，所述第一分离部的电位各自高于所述第二分离部的电位。

(4)

根据(1)至(3)中的任一项所述的成像装置，其中，在电荷在所述多个光电转换区域中累积的电荷累积时段中，所述第一晶体管下方的电位比所述第二分离部的电位低，并且在累积在所述多个光电转换区域中的电荷被读出的读出时段中，所述第一晶体管下方的电位比所述第二分离部的电位高。

(5)

根据(1)至(4)中的任一项所述的成像装置，其中，在所述像素的非选择时段中，所述第一晶体管下方的电位与所述第二分离部的电位具有基本上相同的电位。

(6)

根据(1)至(5)中的任一项所述的成像装置，其中，所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差根据入射光量而不同。

(7)

根据(6)所述的成像装置，其中，在高照度下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差大于在低照度下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差。

(8)

根据(1)至(7)中的任一项所述的成像装置，其中，所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差根据模拟增益而不同。

(9)

根据(8)所述的成像装置，其中，在低增益的情况下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差大于在高增益的情况下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差。

(10)

根据(1)至(9)中的任一项所述的成像装置，其中，在自动对焦与成像之间，所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差是不同的。

(11)

根据(10)所述的成像装置，其中，在成像期间电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差大于在自动对焦期间电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差。

(12)

根据(1)至(11)中的任一项所述的成像装置，其中，为所述多个光电转换区域相应地设定在所述像素中设置的所述多个光电转换区域的阱电位。

(13)

根据(1)至(12)中的任一项所述的成像装置，其中，所述第一分离部和所述第二分离部各自由p型半导体区域构成。

(14)

根据(1)至(13)中的任一项所述的成像装置，还包括：

第一基板，其中所述多个光电转换区域作为所述像素并排形成以掩埋在所述半导体基板的平面中；

第二基板，堆叠在所述第一基板上，所述第二基板设置有包括在像素电路中的第二晶体管的至少一部分，所述像素电路输出基于从所述像素输出的电荷的像素信号；以及

贯通布线，电耦合所述第一基板和所述第二基板。

本申请要求基于2020年11月20日向日本专利局提交的日本专利申请No.2020-193592的优先权，该日本专利申请的整体内容通过引用并入本申请。

本领域技术人员应当理解的是，可以取决于设计要求和其它因素进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (14)

1.一种成像装置，包括：

像素，其中多个光电转换区域并排形成在半导体基板的平面中；

第一晶体管，设置在所述多个光电转换区域中的每个光电转换区域上方，所述第一晶体管提取在所述多个光电转换区域中的每个光电转换区域中生成的电荷；

第一分离部，连续地设置在所述多个光电转换区域的周围；以及

第二分离部，在相邻的所述多个光电转换区域之间与所述第一分离部相邻地设置，通过向所述第一晶体管下方和所述第一分离部单独地施加电位，所述第二分离部具有间接被施加的预定电位。

2.根据权利要求1所述的成像装置，其中，所述第一分离部的电位、所述第二分离部的电位和所述第一晶体管下方的电位各自随时间变化。

3.根据权利要求1所述的成像装置，其中，所述第一分离部的电位各自高于所述第二分离部的电位。

4.根据权利要求1所述的成像装置，其中，在电荷在所述多个光电转换区域中累积的电荷累积时段中，所述第一晶体管下方的电位比所述第二分离部的电位低，并且在累积在所述多个光电转换区域中的电荷被读出的读出时段中，所述第一晶体管下方的电位比所述第二分离部的电位高。

5.根据权利要求1所述的成像装置，其中，在所述像素的非选择时段中，所述第一晶体管下方的电位和所述第二分离部的电位具有基本上相同的电位。

6.根据权利要求1所述的成像装置，其中，所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差根据入射光量而不同。

7.根据权利要求6所述的成像装置，其中，在高照度下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差大于在低照度下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差。

8.根据权利要求1所述的成像装置，其中，所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差根据模拟增益而不同。

9.根据权利要求8所述的成像装置，其中，在低增益的情况下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差大于在高增益的情况下电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差。

10.根据权利要求1所述的成像装置，其中，在自动对焦与成像之间，所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差是不同的。

11.根据权利要求10所述的成像装置，其中，在成像期间电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差大于在自动对焦期间电荷在所述多个光电转换区域中累积的电荷累积时段中所述第一晶体管下方的电位与所述第二分离部的电位之间的电位差。

12.根据权利要求1所述的成像装置，其中，为所述多个光电转换区域相应地设定在像素中设置的所述多个光电转换区域的阱电位。

13.根据权利要求1所述的成像装置，其中，所述第一分离部和所述第二分离部各自由p型半导体区域构成。

14.根据权利要求1所述的成像装置，还包括：

第一基板，其中所述多个光电转换区域作为所述像素并排形成以掩埋在所述半导体基板的平面中；

第二基板，堆叠在所述第一基板上，所述第二基板设置有包括在像素电路中的第二晶体管的至少一部分，所述像素电路输出基于从所述像素输出的电荷的像素信号；以及

贯通布线，电耦合所述第一基板和所述第二基板。