CN112888153A - 一种多层堆栈式eebg结构及其设计方法 - Google Patents

一种多层堆栈式eebg结构及其设计方法 Download PDF

Info

Publication number
CN112888153A
CN112888153A CN202110044021.3A CN202110044021A CN112888153A CN 112888153 A CN112888153 A CN 112888153A CN 202110044021 A CN202110044021 A CN 202110044021A CN 112888153 A CN112888153 A CN 112888153A
Authority
CN
China
Prior art keywords
eebg
layer
stacked
metal sheet
square metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110044021.3A
Other languages
English (en)
Inventor
王敬文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110044021.3A priority Critical patent/CN112888153A/zh
Publication of CN112888153A publication Critical patent/CN112888153A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/10—Processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层堆栈式EEBG结构，包括：至少一个单位元；所述单位元包括平型金属板、至少一个堆栈式EEBG；所述堆栈式EEBG设在所述平行金属板的电源层与接地层之间；所述堆栈式EEBG包括第一EEBG和第二EEBG；所述第一EEBG与所述电源层连接；所述第二EEBG置于所述第一EEBG与所述电源层之间，且穿过所述第一EEBG与所述接地层连接；通过上述方式，本发明能够利用不同尺寸的EBG配置，还有多层的堆栈使得其本身的电容性增加，可以形成低阻抗表面，使噪声源可以顺利导通进入到GND接地层，由此电源所产生的噪声也可以明显地减少许多，使带宽可以增加并且截止深度和中心频率也能够往高频移动。

Description

一种多层堆栈式EEBG结构及其设计方法
技术领域
本发明涉及数字电路技术领域，特别是涉及一种多层堆栈式EEBG结构及其设计方法。
背景技术
由于科技的快速发展，计算机的进步也一日千里，现今在数位电路设计中已朝向高速、高带宽、小体积、低操作电压等趋势进行发展，然而也代表着电路组件越来越容易受到噪声的影响，从而影响到整个系统的正常运作。
对于数位电路所产生的噪声问题，在目前众多方法之中最为广泛的就是使用去耦合电容(Decoupling Capacitor)，但在高频时抑制噪声的效果比较差，另外还有使用内嵌式电容(Embedded Capacitor)，虽然在高频部分的抑制效果有比去耦合电容好，但是在制作上的成本相对来说会比较贵，另外还有电源层形成所谓的电源隔离岛(Power IsolatedIslands)形式，改变板子的尺寸来破坏内部的共振特性，或者是由连通柱并连接焊盘的方式，目前上述提到几种抑制噪声的方法，有两种缺点，第一高频抑制效果不好，第二相对来说成本过高。
目前还存在一种EBG结构进行降噪，但是抑制噪声效果不明显，带宽范围只有局部的应用。
发明内容
本发明主要解决是目前抑制噪声的方法高频抑制效果不好，且成本过高，以及带宽范围只有局部的应用的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种多层堆栈式EEBG结构，包括：至少一个单位元；
所述单位元包括平行金属板、至少一个堆栈式EEBG；
所述平行金属板包括平行设置的电源层和接地层；
所述堆栈式EEBG设在所述电源层与接地层之间；所述堆栈式EEBG包括第一EEBG和第二EEBG；所述第一EEBG与所述电源层连接；所述第二EEBG置于所述第一EEBG与所述电源层之间，且穿过所述第一EEBG与所述接地层连接。
优选的，所述第一EEBG由第一方形金属片和第一连通柱组成；所述方形片上开有若干连通孔；所述第一连通柱一端与所述第一方形金属片相连，另一端与所述电源层连接；
所述第二EEBG由第二方形金属片和第二连通柱组成，所述第二连通柱一端与所述第二方形片相连，另一端穿过所述连通孔并与所述接地层连接。
优选的，所述第一EEBG中第一方形金属片和第二EEBG中第二方形金属片分别与所述电源层产生电感；所述第一EEBG中第一方形金属片和第二EEBG中第二方形金属片分别与所述接地层产生电容。
优选的，所述连通孔的半径大于所述第二连通柱的半径。
优选的，所述电源层与所述接地层之间设有介电材料。
优选的，若干所述第二EEBG的面积之和小于所述第一EEBG的面积。
优选的，所述若干第二EEBG之间设有间距且呈矩阵排列，所述间距大于所述第一连通柱直径。
本发明还提供一种多层堆栈式EEBG结构设计方法，包括以下步骤：
通过EEBG的等效电路计算等效电路的输入阻抗公式；
根据所述输入阻抗公式得出并联增加电感和电容使输入阻抗减小；
根据EEBG等效电路中电感与电容产生关系设计多层堆栈式EEBG结构，所述多层堆栈式EEBG结构包括若干堆栈式EEBG。
优选的，所述电感与电容产生关系为：
所述电感为所述EEBG中方形金属片与电源层产生，所述电容为所述EEBG中方形金属片与接地层产生。
本发明的有益效果是：
1、本发明所述的多层堆栈式EEBG结构，可以对产生频带范围在中频和高频以上有明显的抑制噪声的效果，且频带的带宽，相比于以往传统方法，抑制噪声的效果有明显的提升，且制作成本较低。
2、本发明所述的多层堆栈式EEBG结构设计方法，用不同尺寸的EBG配置，还有多层的堆栈使得其本身的电容性增加，可以形成一个低阻抗表面,使噪声源可以顺利导通进入到GND接地层，藉此电源所产生的噪声也可以明显地减少许多,另外就是加入不同尺寸的EEBG可以减少其电感性，使其带宽可以增加并且截止深度和中心频率也能够往高频移动，提升抑制噪声的效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是去耦合电容设计架构示意图；
图2是去耦合电容的等效电路图；
图3是电源层平面切割架构示意图；
图4是内嵌式EBG结构架构示意图；
图5是内嵌式EBG结构等效电路图；
图6是本发明实施例1所述的多层堆栈式EEBG结构中俯视图a，侧视图b，透视图c的示意图；
图7是本发明实施例1所述的多层堆栈式EEBG结构尺寸图；
图8是本发明实施例1所述的多层堆栈式EEBG结构仿真结果示意图；
图9是本发明实施例2所述的多层堆栈式EEBG结构设计方法流程示意图；
图10是本发明实施例2所述的多层堆栈式EEBG结构设计方法中进行测试的内嵌式EBG整体结构图；
图11是本发明实施例2所述的多层堆栈式EEBG结构设计方法中进行测试的内嵌式EBG仿真结果图；
图12是本发明实施例2所述的多层堆栈式EEBG结构设计方法中二层堆栈等效电路示意图.
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
需要说明的是，
在众多消除噪声的方法中，使用去耦合电容是最为常见普遍的方法，请参阅图1与图2，电容常用于放置在较为敏感的IC以及噪声源的周围，去耦合电容的功用主要是在于可对噪声提供一个低阻抗的接地路径，当噪声脉波的频率愈高时则电容生成的阻抗(Z)会愈小可视为短路状态，因此可让噪声藉由此低阻抗路径回流至接地端，如此一来噪声不会继续传播而干扰到其他的电路组件；
其阻抗Z的具体公式如下：
Figure BDA0002896889930000051
消除噪音的方法还包括电源层Power/接地层GND的平面切割方法，请参阅图3，此方法是对电源层和接地层做适当的切割，切出一块适当的缝隙，缝隙槽的宽度能够有效阻挡噪声的传播路径，这个方法应用在较敏感的电路组件或者是各个电路组件需要电源不同，在电路组件周围切割出缝隙而隔开，可提供不用的电压源分布，且可确保其不受外来噪声的干扰以及电路组件自身产生的噪音去干扰其他电路组件；
消除噪音的方法还包括电磁带隙(Electromagnetic Band Gap，EBG)是利用金属片构成类似蘑菇状的几何结构，在特定的条件下让此结构的表面成为一高阻抗表面(HighImpedance Surface，HIS)。对电磁波而言相当于是一条高阻抗的传播路径，因此可有效的阻挡电磁波的传播。
EBG的等效电路和工作原理，就是将EBG结构嵌入于电源层和接地层之间，但是其结构形态是多样化的，下面举例一种情况来进行说明，请参阅图4，为方形金属片下方连接一根连通柱而构成的内嵌式的EBG结构，抑制噪声的原理请参阅图5的等效电路，电容值C1，C2分别是由金属片与电源层以及接地层之间所产生的，电感L是由连通柱产生的，等效电路的输入阻抗为
Figure BDA0002896889930000061
FR4环氧玻璃纤维板(环氧板)，主要材料为进口半固化片，颜色有白色、黄色、绿色、常温150℃下仍有较高的机械强度、干态、湿态下电气性能好、阻燃、用于电气、电子等行业绝缘结构零部件。
OZ是ounce的缩写，中文是“盎司”的意思，在PCB行业指的是涂覆铜的厚度。
EEBG指的是内嵌式EBG缩写(Embedded EBG)。
dB为分贝，decibel。
GHz为吉赫。PWR层为电源层，GND层为接地层。
实施例1
本发明实施例还提供一种多层堆栈式的EEBG结构，若干个使用两种不同尺寸的EEBG结构，方向相反相互配置安装而成，请参阅图6和图7，包括：二十个单位元，二十个单位元呈矩阵排列，单位元包括：平行金属板的PWR层、若干堆栈式EEBG、平行金属板的GND层；堆栈式EEBG包括第一EEBG、四个第二EEBG；四个第二EEBG也呈矩阵排列；
堆栈式EEBG安装在平行金属板的PWR层和GND层之间；
第一EEBG由第一方形金属片和第一连通柱构成；方形片上开有若干连通孔；第一连通柱一端与方形片相连，另一端与所述电源层连接；
第一EEBG与第二EEBG为正方形；
第一EEBG尺寸为P1＝10mm，第二EEBG尺寸为P2＝4.8mm，平行金属板的尺寸大小为51.6mm*41.2mm；
四个第二EEBG面积相加小于第一EEBG面积。
第一EEBG上设有第一连通柱以及连通孔，且第一连通柱与PWR层连接；第二EEBG上设有第二连通柱，且第二连通柱通过连通孔穿过第一EEBG与GND层连接；
第二EEBG两个相邻的间距为0.4mm，且间距大于第一连通孔的直径；连通孔的半径为0.15mm；连通孔的半径大于第二连通柱的半径。若干个单位元互相之间的间距为0.4mm。第一EEBG与接地层的距离为0.5mm，第二EEBG与第一EEBG的距离为0.5mm，第二EEBG与电源层的距离为0.5mm。
第一EEBG与第二EEBG的厚度为1oz＝0.035mm，这个厚度为PCB板制板时规定的厚度；在PWR层与GND层中间放置有FR4(ε＝4.4)的介电材料；且介电材料的厚度为1.57mm，介电材料厚度为PWR层与GND层之间的距离。
第一EEBG中第一方形金属片和第二EEBG中第二方形金属片分别与电源层产生电感；第一EEBG中第一方形金属片和第二EEBG中第二方形金属片分别与接地层产生电容。
对上述多层堆栈式的架构EEBG结构进行仿真，其噪声源与观察点的位置分别位于Port1与Port2，仿真结果请参阅图8，发现在中频和高频以上时对抑制噪声的效果明显，且带宽有明显的增加；再进行用未加入EEBG结构的平行金属板进行仿真，并且以-30dB为截止频带的标准，加入二堆栈式的架构后产生的截止频带范围为6.3GHz(0.9～2.6和3.3～6.9和7～8)，对比不加入二堆栈式的EEBG结构发现抑制噪声的效果有明显的提升。
实施例2
本发明实施例提供一种多层堆栈式EEBG结构设计方法，请参阅图9，包括以下步骤：
S100，对内嵌EBG结构对PCB抑制噪声效果进行仿真测试，请参阅图10，其中进行仿真测试时的参数平行板(PWR/GND)的尺寸为60*50(mm)，基板厚度为1.54(mm)，并且使用FR4(ε＝4.4)的介电材料，在平行板中间嵌入6*4块方形的EEBG结构，并且方形的EEBG金属片尺寸为p＝8mm，方形的EEBG金属片与电源层和接地层的距离均为0.77mm，方形的EEBG金属片下方安装连通柱的半径r为0.4mm，EEBG金属片互相之间的间距g为0.4mm。
通过此结构进行仿真，请参阅图11的仿真结果，其中虚线部分为未加入内嵌式EBG结构的情形；得出内嵌EBG结构有抑制噪声的效果，但是目前的内嵌EBG结构抑制噪声效果不明显，带宽范围只有局部的应用，带宽较小；
S200，通过EBG的等效电路的输入阻抗得出，增加L和C的并联，可以使输入阻抗变更小，此达到降噪的功能；
S300，通过步骤S200我们知道，增加L和C的并联，可以减小阻抗，因为L和C时通过金属片与电源层以及接地层之间所产生的，电感L是由连通柱产生的，所以可以得出将电源层与接地层多增加金属片将阻抗变得更小，可以将两个两种不同尺寸的EEBG结构，方向相反相互配置安装变为两层堆叠结构，等效电路请参阅图12，具体公式为
Figure BDA0002896889930000081
其中ω是共振效应产生的，通过通过电感L，C1，C2，C3计算而出，在进行带入Zin中，得出输入阻抗相对于EEBG阻抗更加接近于0，由此得出降噪效果更好。
也可以是三个不同尺寸的EEBG结构变为三层堆叠结构，亦或者时四个不同尺寸的EEBG结构变为四层堆叠结构，或者将电源层与接地层之前放入若干不同尺寸的EEBG结构变为多层堆叠结构。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种多层堆栈式EEBG结构，其特征在于，包括：
至少一个单位元；
所述单位元包括平行金属板、至少一个堆栈式EEBG；
所述平行金属板包括平行设置的电源层和接地层；
所述堆栈式EEBG设在所述电源层与接地层之间；所述堆栈式EEBG包括第一EEBG和第二EEBG；所述第一EEBG与所述电源层连接；所述第二EEBG置于所述第一EEBG与所述电源层之间，且穿过所述第一EEBG与所述接地层连接。
2.根据权利要求1所述的一种多层堆栈式EEBG结构，其特征在于：所述第一EEBG由第一方形金属片和第一连通柱组成；所述方形片上开有若干连通孔；所述第一连通柱一端与所述第一方形金属片相连，另一端与所述电源层连接；
所述第二EEBG由第二方形金属片和第二连通柱组成，所述第二连通柱一端与所述第二方形片相连，另一端穿过所述连通孔并与所述接地层连接。
3.根据权利要求2所述的一种多层堆栈式EEBG结构，其特征在于：所述第一EEBG中第一方形金属片和第二EEBG中第二方形金属片分别与所述电源层产生电感；所述第一EEBG中第一方形金属片和第二EEBG中第二方形金属片分别与所述接地层产生电容。
4.根据权利要求2所述的一种多层堆栈式EEBG结构，其特征在于：所述连通孔的半径大于所述第二连通柱的半径。
5.根据权利要求1或2所述的一种多层堆栈式EEBG结构，其特征在于：所述电源层与所述接地层之间设有介电材料。
6.根据权利要求1或2所述的一种多层堆栈式EEBG结构，其特征在于：若干所述第二EEBG的面积之和小于所述第一EEBG的面积。
7.根据权利要求1或2所述的一种多层堆栈式EEBG结构，其特征在于：所述若干第二EEBG之间设有间距且呈矩阵排列，所述间距大于所述第一连通柱直径。
8.一种多层堆栈式EEBG结构设计方法，其特征在于，包括以下步骤：
通过EEBG的等效电路计算等效电路的输入阻抗公式；
根据所述输入阻抗公式得出并联增加电感和电容使输入阻抗减小；
根据EEBG等效电路中电感与电容产生关系设计多层堆栈式EEBG结构，所述多层堆栈式EEBG结构包括若干堆栈式EEBG。
9.根据权利要求8所述的一种多层堆栈式EEBG结构设计方法，其特征在于：所述电感与电容产生关系为：
所述电感为所述EEBG中方形金属片与电源层产生，所述电容为所述EEBG中方形金属片与接地层产生。
CN202110044021.3A 2021-01-13 2021-01-13 一种多层堆栈式eebg结构及其设计方法 Withdrawn CN112888153A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110044021.3A CN112888153A (zh) 2021-01-13 2021-01-13 一种多层堆栈式eebg结构及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110044021.3A CN112888153A (zh) 2021-01-13 2021-01-13 一种多层堆栈式eebg结构及其设计方法

Publications (1)

Publication Number Publication Date
CN112888153A true CN112888153A (zh) 2021-06-01

Family

ID=76045716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110044021.3A Withdrawn CN112888153A (zh) 2021-01-13 2021-01-13 一种多层堆栈式eebg结构及其设计方法

Country Status (1)

Country Link
CN (1) CN112888153A (zh)

Similar Documents

Publication Publication Date Title
US8516695B2 (en) Method for forming a circuit board via structure for high speed signaling
US20110203843A1 (en) Multilayer substrate
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
US8094429B2 (en) Multilayer capacitors and methods for making the same
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US9167683B2 (en) Printed circuit boards including strip-line circuitry and methods of manufacturing same
JP2007013109A (ja) 通信回路モジュール
JP2013232613A (ja) 配線基板及び電子機器
JP2010010183A (ja) 導波路構造およびプリント配線板
US20050224912A1 (en) Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
WO2009144829A1 (en) Multilayer substrate
US8766104B2 (en) Printed circuit boards including strip-line circuitry and methods of manufacturing same
CN113079623B (zh) 一种w波段毫米波芯片多层介质基板
US20120138338A1 (en) Printed circuit board having stepped conduction layer
KR20100060825A (ko) 전자기 밴드갭 구조물 및 회로 기판
US11044803B2 (en) Flexible circuit board
US9351395B2 (en) Printed circuit boards including strip-line circuitry and methods of manufacturing same
CN112888153A (zh) 一种多层堆栈式eebg结构及其设计方法
JPWO2008010445A1 (ja) 多層プリント回路基板
US9277645B2 (en) Method of manufacturing a printed circuit board
CN217589384U (zh) 滤波结构及电子设备
WO2022161178A1 (zh) 一种带阻滤波器和多阻带滤波器
WO2011105193A1 (ja) ノイズ抑制構造を有する回路基板
CN117580244A (zh) 一种印制板电磁抑制结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210601