CN112868088A - 用于共同制造多个半导体结构的方法 - Google Patents

用于共同制造多个半导体结构的方法 Download PDF

Info

Publication number
CN112868088A
CN112868088A CN201980068128.2A CN201980068128A CN112868088A CN 112868088 A CN112868088 A CN 112868088A CN 201980068128 A CN201980068128 A CN 201980068128A CN 112868088 A CN112868088 A CN 112868088A
Authority
CN
China
Prior art keywords
islands
growth
active layer
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980068128.2A
Other languages
English (en)
Other versions
CN112868088B (zh
Inventor
D·索塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN112868088A publication Critical patent/CN112868088A/zh
Application granted granted Critical
Publication of CN112868088B publication Critical patent/CN112868088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于共同制造多个半导体结构(8)的方法。所述方法包括：提供由具有主表面的载体(2)、布置于载体(2)的主表面上的介电层(3)和布置于介电层(3)上的多个晶体半导体生长岛(4)形成的衬底。所述方法还包括：在生长岛上形成至少一个晶体半导体有源层(6)。根据本发明，所述方法包括：在形成有源层(6)的步骤之后，在有源层(6)和生长岛(4)中形成沟槽(7)，以界定多个半导体结构(8)。

Description

用于共同制造多个半导体结构的方法
技术领域
本发明涉及一种用于共同制造多个半导体结构的方法。
背景技术
例如，从文献FR2992465中已知一种用于共同制造多个半导体结构的方法。在该文献中提供了衬底，所述衬底由载体、由位于载体的主表面上的介电层和由多个InGaN制成的至少部分地弛豫的生长岛形成。接着，在生长岛上形成半导体层的堆叠，以生产发光二极管(LED)。该堆叠包括n型接触层、有源层和p型接触层。在引用的文献中，岛呈正方形并且具有1mm尺寸的边长。
例如在文献EP2151852和EP2151856中描述的，由晶体半导体材料形成的生长岛的驰豫可以在用于制造衬底的预备工艺期间获得。因此，可以获得具有种子表面的生长岛，该种子表面能够容纳形成半导体结构的层的堆叠，并且可以选择其晶格参数。所选择的晶格参数不能总是由以合理成本获得的块体半导体的表面提供。因此，用于制造衬底的预备工艺特别有利。
在文献WO2018060570中观察到，形成在诸如前述法国文献中描述的“包括岛的”衬底上的由晶体半导体制成的层(特别是InGaN层)可能具有不均匀的厚度。具体地说，岛的边缘上的层的厚度可能与更靠近岛的中心的层的相对恒定的厚度非常不同。这种厚度的差异可能从生长岛的外围边缘延伸约1μm的距离。
因此，当岛的尺寸较小时，例如当岛内接在直径为0.1μm至5μm之间的圆内时，难以形成厚度非常可控的层。此外，旨在形成于这些小尺寸的生长岛上的半导体结构并不总是工作。
因此，以高产量共同生产多个小尺寸的半导体结构提出了本发明旨在解决的问题。
发明内容
为了实现这一目的，本发明的主题涉及一种用于共同制造多个半导体结构的方法，所述方法包括：
-提供由具有主表面的载体、位于载体的主表面上的介电层和位于介电层上的多个晶体半导体生长岛形成的衬底；以及
-在生长岛上形成晶体半导体有源层。
根据本发明，所述方法包括：在形成有源层的步骤之后，在有源层和生长岛中形成沟槽，以界定多个半导体结构。
通过在相对较大尺寸的生长岛上形成有源层和通过在已经形成了有源层之后界定半导体结构(其具有相对较小的尺寸)，生长岛的边缘处的不均匀性的影响被限制到有限数量的半导体结构，这使得能够以高制造产量获得结构。
根据本发明的其它有利的和非限制性的特征，其可以单独实现或以任何技术上可行的组合实现：
·生长岛直接位于介电层上并与所述介电层接触；
·有源层是III-V型材料；
·生长岛由InGaN制成；
·沟槽的形成使得介电层暴露；
·沟槽具有0.1μm至5μm之间的宽度；
·半导体结构具有0.1μm至3μm之间的主尺寸；
·生长岛具有5微米至2毫米之间的主尺寸；
·生长岛彼此间隔大于或等于5微米的距离；
·所述方法包括去除至少一个生长岛(4)和位于岛上的有源层(6)的外围段。
附图说明
从以下参照附图给出的本发明的详细描述中，本发明的其他特征和优点将变得显而易见，附图中：
-图1a至图1c示出了在根据本发明的制造方法的主要步骤期间的衬底的示意性截面图；
-图2a示出了“包括岛的”衬底的示意性俯视图；
-图2b示出了在根据本发明的方法结束时的衬底的示意性俯视图。
具体实施方式
本发明旨在共同制造多个小尺寸的半导体结构。在本专利申请中，“半导体结构”指的是能够被单独控制或利用并且包括了界定有源层(即，具有光电特性的层)的半导体层的堆叠的任何半导体装置。例如，它可以是发光二极管、激光二极管、光伏电池或任何其它光电装置的问题。除了形成有源层的半导体层的堆叠之外，功能性装置可以包括其它元件，例如载体、接触垫或者导电通孔或微透镜，使得能够使其实际起作用。
在共同制造方法结束时或在共同制造方法期间，没有必要使每个半导体结构与其它结构区别开以制造完全独立的装置。可以使一组结构保持彼此连接以便位于单个封装中，同时保持每个结构的单独可控或可利用的特性。例如，该方法可以旨在制造微LED的单片面板，面板的每个微LED能够被单独控制。
图1a至图1c示出了根据本发明的方法的主要步骤。该方法包括提供“包括岛的”衬底10的初始步骤。
如图2a的示意性俯视图中可以看出，衬底10可以采用标准尺寸(例如2英寸(50毫米)、4英寸(100毫米)或甚至200毫米直径)的圆形晶片的形式。然而，本发明绝不限于这些尺寸或这种形状。
衬底10包括载体2，例如由硅或蓝宝石制成。载体2具有主表面。介电层3位于载体2的主表面上。介电层3可以由二氧化硅、氮化硅或例如由这些材料制成的一个或多个层的堆叠制成。介电层3可以具有10nm至几微米之间的厚度。
衬底10还包括介电层3上的多个晶体半导体岛4(在说明书的其余部分中更简单地称为“生长岛”)。“多个岛”指的是由一组独立且不连续的区域形成的膜，这些区域可以由暴露介电层3的沟槽限定，如图1a中可见。这些岛都可以具有彼此相同或不同的尺寸和/或形状。
为了实现的简化，生长岛4直接位于介电层上并且与介电层接触。
本发明绝不限于特定性质的岛4，但是当这些岛由驰豫或部分驰豫的III-V材料(特别是InGaN)制成时，结构10具有特别有利的应用。InGaN材料可以包含比例在1％至20％之间的铟。每个岛可以具有100nm至200nm之间的厚度，并且在载体2限定的平面中具有几微米(例如5微米)至几mm(例如2mm)之间的主要尺寸(取决于岛的形状的直径或长度)。岛4可以彼此间隔大于或等于5微米的距离。
因此，可以形成具有岛4的衬底10，岛4的暴露表面具有0.3189nm至0.3220nm之间的晶格参数，能够容纳至少一个由III-V材料制成的有源层，以便形成诸如发光二极管的半导体装置。例如，在文献EP2151852和EP2151856中描述了用于制造这种“包括岛的”衬底的方法。
取决于所制造的半导体衬底的性质，还可以选择由AlGaN或由任何其它材料(例如III-V材料，更具体地由III-N材料)形成多个岛。
如图1b所示，用于共同制造多个半导体结构的方法随后包括旨在于生长岛4上形成至少一个晶体半导体层6的步骤，该晶体半导体层6在本说明书的下文中称为“有源层”。
为此，结构10可以位于传统生长设备的腔室中。众所周知，温度升高的腔室使前体气体的气流通过，从而输送制成有源层的物种。流动通过腔室的前体气体中包括的物种与结构10的暴露表面反应。在生长岛4的暴露表面上，通过外延附生逐渐形成晶体有源层6。
可以控制生长设备以便形成多个晶体半导体层，以便形成界定光电有源层的堆叠。因此，举例来说，当共同制造方法旨在生产LED时，可以在晶格参数可以大于0.3205nm的部分驰豫的InGaN生长岛上形成由n型接触层、量子阱和势垒层的交替以及p型接触层组成的堆叠，n型接触层与供体层的晶格参数失配小于1％并且其厚度可以在100nm至2微米之间，量子阱和势垒层的交替是为了提供大于530nm的发射波长，p型接触层与InGaN岛的晶格参数失配小于1％并且厚度在10nm至1微米之间。
在该步骤结束时，无论已经沉积的晶体半导体层的数量和性质如何，在每个生长岛4的表面上获得厚度不均匀的有源层6。该层6的材料的厚度在生长岛4的外围周边上更大或更小。厚度的这种外围变化可以从生长岛4的边缘延伸一微米或更多微米的距离。
在接下来的步骤中，如图1c和图2b所示，在有源层6中并且在岛4中形成沟槽7，以便界定多个半导体结构8。沟槽完全穿过有源层6。生长岛4不必被沟槽7完全穿过，尽管在形成这些沟槽期间采用介电层3作为停止层是有利的。
可以使用光刻和湿式或干式蚀刻技术来非常简单地形成沟槽7。这些技术本身是公知的，旨在使用抗蚀剂来掩蔽要从蚀刻剂保留的区域，衬底10暴露于所述蚀刻剂。该蚀刻剂与有源层6和/或生长岛4的暴露表面反应以形成沟槽7。
在该步骤结束时，并且如图1c中可以非常清楚地看到的，如此界定的大多数半导体结构8包括厚度非常均匀的有源层6。
位于生长岛4的外围的半导体结构8的厚度可以是不均匀的，或者是将可以与在岛4的外围周边的内部中更靠近中心形成的有源层的厚度不同的厚度。该特征可能使这些半导体结构8不工作，但影响少量的这种结构。
在一个有利的实施方案中，界定半导体结构8的步骤以这样一种方式进行以去除生长岛4和位于这些岛上的厚度可能不均匀的有源层6的外围段。当通过光刻和蚀刻产生沟槽7时，该实施方案随后包括不使用抗蚀剂掩蔽该外围段，以使其暴露于蚀刻剂。因此，避免了界定可能是非功能性的半导体结构。在该实施方案结束时获得的衬底如图2b所示，其中可以清楚地看到岛4'的外围段(在该图中以虚线限定)已经被去除。
界定结构8的沟槽7产生为在宽度上尽可能小，并且例如使得它们的宽度在0.1微米至5微米之间。
由沟槽7界定的半导体结构8具有任何形状和尺寸，这些形状和尺寸可以依据目标应用来指定或选择。因此，当沟槽7是直线并且彼此垂直交叉时，可能是正方形或矩形形状的问题。然而，本发明绝不限于该示例，并且任何其它形状，例如圆形或八边形，都可以是合适的。本领域技术人员将能够非常容易地限定沟槽7的形状和布置，以使结构8具有所选择的形式。
半导体结构8的主要尺寸(直径或长度)可以在0.1微米至3μm之间。
通过在相对较大尺寸的生长岛上形成有源层并且通过在已经形成了有源层之后界定半导体结构(其具有相对较小的尺寸)，生长岛的边缘处的不均匀性的影响被限制到有限数量的半导体结构，这使得能够以高制造产量获得结构。
在本发明的上下文中，衬底10的生长岛4的尺寸和形状仅由用于制造该衬底的方法，特别是由该方法的驰豫步骤决定。通过调整沟槽的形状和布置，半导体结构8的尺寸和/或形状是为它们/它的部分选择为与目标应用完美匹配。
换句话说，本发明中采用的方法使得衬底10的生长岛4的特征能够与半导体结构8的特征分离，在已知的方法中并不是这样的情况。令人惊讶的是，这种方法使得制造产量能够显著提高。
当然有利的是，使岛4的尺寸与结构8的尺寸之间的比例最大化，并且使沟槽7占据的面积最小化。因此，可以实现在每个生长岛中和每个载体上形成非常高数量的半导体结构8的目标。因此，在每个生长岛4上将可以产生几十个或者甚至几百个结构8。
当然，本发明不限于所描述的实施方案并且其变化形式可以落入例如由权利要求所限定的本发明的范围内。
根据本发明的方法当然可以包括除了在本说明书中详细描述的那些步骤之外的其他步骤，以便使半导体结构完全功能化。因此，所述方法可以包括：在有源层6的组成层上形成电接触(p型和n型接触层，以继续前面的示例)、去除载体2并将结构8转移到另一衬底以及将每个结构或一组结构8单片化并封装。

Claims (10)

1.一种用于共同制造多个半导体结构(8)的方法，所述方法包括：
-提供由具有主表面的载体(2)、位于载体(2)的主表面上的介电层(3)和位于介电层(3)上的多个晶体半导体生长岛(4)形成的衬底(10)；以及
-在生长岛(4)上形成晶体半导体有源层(6)；
所述方法的特征在于其包括：在形成有源层(6)的步骤之后，在有源层(6)和生长岛(4)中形成沟槽(7)，以界定多个半导体结构(8)。
2.根据前述权利要求所述的制造方法，其中，生长岛(4)直接位于介电层(3)上并与所述介电层(3)接触。
3.根据前述权利要求中的一项所述的制造方法，其中，有源层(6)是III-V材料。
4.根据前述权利要求中的一项所述的制造方法，其中，生长岛(4)由InGaN制成。
5.根据前述权利要求中的一项所述的制造方法，其中，沟槽(7)的形成使得介电层(3)暴露。
6.根据前述权利要求中的一项所述的制造方法，其中，沟槽(7)具有0.1μm至5μm之间的宽度。
7.根据前述权利要求中的一项所述的制造方法，其中，半导体结构(8)具有0.1μm至3μm之间的主尺寸。
8.根据前述权利要求中的一项所述的制造方法，其中，生长岛(4)具有5微米至2毫米之间的主尺寸。
9.根据前述权利要求中的一项所述的制造方法，其中，生长岛(4)彼此间隔大于或等于5微米的距离。
10.根据前述权利要求中的一项所述的制造方法，其包括去除至少一个生长岛(4)和位于岛上的有源层(6)的外围段。
CN201980068128.2A 2018-11-08 2019-10-24 用于共同制造多个半导体结构的方法 Active CN112868088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1860294 2018-11-08
FR1860294A FR3088478B1 (fr) 2018-11-08 2018-11-08 Procede de fabrication collective d'une pluralite de structures semi-conductrices
PCT/FR2019/052538 WO2020094944A1 (fr) 2018-11-08 2019-10-24 Procede de fabrication collective d'une pluralite de structures semi-conductrices

Publications (2)

Publication Number Publication Date
CN112868088A true CN112868088A (zh) 2021-05-28
CN112868088B CN112868088B (zh) 2024-04-16

Family

ID=66218153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980068128.2A Active CN112868088B (zh) 2018-11-08 2019-10-24 用于共同制造多个半导体结构的方法

Country Status (6)

Country Link
US (1) US11876073B2 (zh)
EP (1) EP3878005A1 (zh)
CN (1) CN112868088B (zh)
FR (1) FR3088478B1 (zh)
TW (1) TWI796525B (zh)
WO (1) WO2020094944A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763183A (en) * 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
JPH01185935A (ja) * 1988-01-21 1989-07-25 Toshiba Corp 半導体装置の製造方法
JP2001044276A (ja) * 1999-07-30 2001-02-16 Sony Corp 半導体装置及びその製造方法
US6521510B1 (en) * 2001-03-23 2003-02-18 Advanced Micro Devices, Inc. Method for shallow trench isolation with removal of strained island edges
EP2381488A1 (en) * 2010-04-22 2011-10-26 Imec Method of manufacturing a light emitting diode
CN105917444A (zh) * 2013-11-27 2016-08-31 塞伦光子学有限公司 半导体器件及制造方法
CN106486482A (zh) * 2015-08-24 2017-03-08 意法半导体公司 拉伸性硅和压缩性硅锗的共整合
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法
FR3056825A1 (fr) * 2016-09-29 2018-03-30 Soitec Silicon On Insulator Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
US20180269253A1 (en) * 2017-03-17 2018-09-20 Soitec Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the susbstrate, in particular in the field of micro-display screens

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2903811B1 (fr) * 2006-07-12 2008-08-29 Commissariat Energie Atomique Dispositif electronique comprenant des composants electroniques relies a un substrat et mutuellement connectes et procede de fabrication d'un tel dispositif
US8058161B2 (en) * 2006-09-29 2011-11-15 Texas Instruments Incorporated Recessed STI for wide transistors
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763183A (en) * 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
JPH01185935A (ja) * 1988-01-21 1989-07-25 Toshiba Corp 半導体装置の製造方法
JP2001044276A (ja) * 1999-07-30 2001-02-16 Sony Corp 半導体装置及びその製造方法
US6521510B1 (en) * 2001-03-23 2003-02-18 Advanced Micro Devices, Inc. Method for shallow trench isolation with removal of strained island edges
EP2381488A1 (en) * 2010-04-22 2011-10-26 Imec Method of manufacturing a light emitting diode
CN105917444A (zh) * 2013-11-27 2016-08-31 塞伦光子学有限公司 半导体器件及制造方法
CN106486482A (zh) * 2015-08-24 2017-03-08 意法半导体公司 拉伸性硅和压缩性硅锗的共整合
FR3056825A1 (fr) * 2016-09-29 2018-03-30 Soitec Silicon On Insulator Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
US20180269253A1 (en) * 2017-03-17 2018-09-20 Soitec Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the susbstrate, in particular in the field of micro-display screens
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法

Also Published As

Publication number Publication date
US20220005785A1 (en) 2022-01-06
WO2020094944A1 (fr) 2020-05-14
EP3878005A1 (fr) 2021-09-15
TW202038299A (zh) 2020-10-16
US11876073B2 (en) 2024-01-16
FR3088478A1 (fr) 2020-05-15
FR3088478B1 (fr) 2020-10-30
TWI796525B (zh) 2023-03-21
CN112868088B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US20210234066A1 (en) Process for producing adjacent chips comprising led wires and device obtained by the process
US8435820B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
EP3025378B1 (en) Method of separating light emitting devices formed on a substrate wafer
US9112103B1 (en) Backside transparent substrate roughening for UV light emitting diode
TWI401823B (zh) 發光二極體元件的製造方法
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
KR102328495B1 (ko) 파장 변환 발광 디바이스를 형성하는 방법
US11245049B2 (en) Method of manufacturing optoeletronic device epitaxial structure
EP2839519B1 (en) Method for creating a w-mesa street
US9202878B2 (en) Gallium nitride based semiconductor device and method of manufacturing the same
US8779445B2 (en) Stress-alleviation layer for LED structures
WO2009146583A1 (en) Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device
EP3241246A1 (fr) Procédé de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles
US11417794B2 (en) Method of making a semiconductor device using nano-imprint lithography for formation of a selective growth mask
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US11495710B2 (en) Method for producing a patterned layer of material
US8703587B2 (en) Method of manufacturing of a semi-conductor element and semi-conductor element
CN117219706A (zh) 制造微型元件的方法
CN109791877B (zh) 包括单晶半导体岛的结构以及制造这种结构的方法
CN112868088B (zh) 用于共同制造多个半导体结构的方法
JP2010532916A (ja) 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
US20190058082A1 (en) Uniform semiconductor nanowire and nanosheet light emitting diodes
EP2544249A1 (en) Method of manufacturing a semi-conductor element and semi-conductor element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant