CN112864127A - 集成电路的导线互连结构 - Google Patents

集成电路的导线互连结构 Download PDF

Info

Publication number
CN112864127A
CN112864127A CN201911188634.3A CN201911188634A CN112864127A CN 112864127 A CN112864127 A CN 112864127A CN 201911188634 A CN201911188634 A CN 201911188634A CN 112864127 A CN112864127 A CN 112864127A
Authority
CN
China
Prior art keywords
conductive
conductive line
transistors
wiring layer
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911188634.3A
Other languages
English (en)
Other versions
CN112864127B (zh
Inventor
许筱妊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201911188634.3A priority Critical patent/CN112864127B/zh
Priority to US17/075,711 priority patent/US11469179B2/en
Publication of CN112864127A publication Critical patent/CN112864127A/zh
Application granted granted Critical
Publication of CN112864127B publication Critical patent/CN112864127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种集成电路的互连结构，包括第一、第二与第三布线层和第一、第二与第三导电过孔结构。第一布线层包括横跨第一与第二晶体管的第一与第二导线，且第一导线连接第一晶体管，第二导线连接第二晶体管。第二布线层位于第一布线层上方，其包括垂直第一与第二导线的第三与第四导线。第三布线层位于第二布线层上方，其包括平行第一与第二导线的第五与第六导线，且第五与第六导线分别连接上方的一第一与一第二接触垫。第一导电过孔结构在第一与第二布线层之间，第二导电过孔结构在第二与第三布线层之间。第三导电过孔结构在第三布线层与第一、第二接触垫之间，使第一晶体管透过第一导线电连接至第一接触垫，且第二晶体管透过第二导线电连接至第二接触垫。

Description

集成电路的导线互连结构
技术领域
本发明涉及一种集成电路的布局设计，且特别是涉及一种集成电路的导线互连结构。
背景技术
近年来对信息流量的需求不断成长，因此除了对运算单元的性能要求随之提高外，也需要高速接口通讯技术来提升数据的总带宽，以增加数据传输的速率。信号的传输速度与电流量及耦合相关，电流越大信号的传输速度越快，而耦合越大则会造成信号的传输越慢。相较于低速信号电路，在高速信号的电路中，为了提供较大的电流量以提升信号的传输速率，通常会设置较多的晶体管来提供足够的电流。例如Serdes高速串行接口，通常是使用配合许多晶体管的差动对(differential pair)执行计算机或高效能芯片间的信号传输。然而为了承受多个晶体管在同一导线上传输的电流量，导线的宽度必须一起增加以承载电流的传输，避免导线烧毁。
然而，上述导线宽度的增加，在不改变线路布局面积的情况下将增加线路间的耦合问题，拉低信号的传输速度。反之，若要避免线路间的耦合问题加重，则意味着布局面积必须增加。布局面积增加会导致布局成本增加，而耦合问题严重的话，可能造成讯号的逻辑转换延迟，甚至转换失效，而大大地降低讯号带宽(Bandwidth，BW)。
发明内容
有鉴于此，本发明提供一种集成电路的导线互连结构，其可透过布线方式的设计来控制电流路径，以缩减导线宽度，达到降低耦合并藉此达成高带宽的功效。
根据本发明的实施例，集成电路的导线互连结构能分别电连接多个第一晶体管至第一接触垫(pad)以及电连接多个第二晶体管至第二接触垫。所述导线互连结构包括第一布线层、第二布线层、第三布线层、多个第一导电过孔(via)结构、多个第二导电过孔结构以及多个第三导电过孔结构。第一布线层位于第一晶体管与第二晶体管上，其中第一布线层包括横跨第一晶体管与第二晶体管的至少一第一导线与至少一第二导线，且第一导线连接第一晶体管，第二导线连接第二晶体管。第二布线层位于第一布线层上方以及位于第一接触垫与第二接触垫的下方，其中第二布线层包括垂直第一导线及第二导线的多条第三导线及多条第四导线。第三布线层位于第二布线层上方以及位于第一接触垫与第二接触垫的下方，其中第三布线层包括至少一第五导线与至少一第六导线，所述第五导线及所述第六导线平行所述第一导线及所述第二导线，且所述第五导线连接所述第一接触垫，所述第六导线连接所述第二接触垫。第一导电过孔结构设置于所述第一布线层与所述第二布线层之间，第二导电过孔结构设置于所述第二布线层与所述第三布线层之间，且第三导电过孔结构设置于所述第三布线层与第一接触垫之间以及设置于所述第三布线层与第二接触垫之间。所述第一导线经由第一导电过孔结构、第三导线、第二导电过孔结构与第五导线电连接至所述第一接触垫，且所述第二导线经由第一导电过孔结构、第四导线、第二导电过孔结构与第六导线电连接至所述第二接触垫。
基于上述，在本发明的一实施例中，可通过布局设计来控制电流路径，让每条导线只需承载较少的晶体管的电流，因此能缩减导线本身的宽度，不但能使布局面积缩减，还可降低差动路径耦合(Differential path coupling)，以避免数据传输速度降低，藉此达成高带宽的功效。
附图说明
图1为本发明的第一实施例的一种集成电路的导线互连结构的示意图；
图2为本发明的第二实施例的一种集成电路的导线互连结构的示意图；
图3为本发明的第三实施例的一种集成电路的导线互连结构的示意图。
附图标号说明
100、200、300：集成电路的导线互连结构；
102a：第一晶体管； 102b：第二晶体管；
104a：第一接触垫； 104b：第二接触垫；
106：第一布线层； 108：第二布线层；
110：第三布线层； 112：第一导电过孔结构；
114：第二导电过孔结构； 116第三导电过孔结构；
118：第一导线； 120：第二导线；
122：第三导线； 124：第四导线；
126：第五导线； 128：第六导线；
130a：第一延伸导线； 130b：第二延伸导线。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。在附图中，为求明确起见对于各构件以及其相对尺寸可能未按实际比例绘制。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
图1为本发明的第一实施例的一种集成电路的导线互连结构的示意图。
请参照图1，本实施例的集成电路的导线互连结构100分别电连接多个第一晶体管102a至第一接触垫104a以及电连接多个第二晶体管102b至第二接触垫104b。而所述多个第一晶体管102a及多个第二晶体管102b则依不同需求及设计而构成具有特定功能的元件，例如为电流镜。其中，所述晶体管沿第一方向排列，即除边缘的晶体管外，各个晶体管沿着第一方向的两侧分别有其他相邻的晶体管。在本实施例中，各个第二晶体管102b的一侧是第一晶体管102a，各个第二晶体管102b的另一侧是另一个第二晶体管102b。同时，本实施例中各个第一晶体管102a也会是一侧为第二晶体管102b，而另一侧是另一个第一晶体管102a。本实施例的第一晶体管102a与第二晶体管102b的数量、类型或传输的电流量等特性皆相同，然而本发明并不限于此。所述导线互连结构100包括第一布线层106、第二布线层108、第三布线层110、多个第一导电过孔结构112、多个第二导电过孔结构114以及多个第三导电过孔结构116。
第一布线层106位于第一晶体管102a与第二晶体管102b上，所述第一布线层106包括横跨第一晶体管102a与第二晶体管102b的至少一第一导线118与至少一第二导线120，换言之，第一导线118与第二导线120与晶体管同样沿第一方向延伸。第一导线118可透过多个接触窗(contact)(未绘出)连接多个第一晶体管102a，第二导线120可透过不同的多个接触窗(未绘出)连接多个第二晶体管102b。
请继续参照图1，第二布线层108位于第一布线层106上方以及位于第一接触垫104a与所第二接触垫104b的下方，所述第二布线层108包括沿着第二方向延伸的多条第三导线122及多条第四导线124。所述第二方向垂直于第一方向。亦即第二布线层108的所述第三导线122及第四导线124垂直于第一布线层106的第一导线118与第二导线120。第三导线122与第四导线124的位置可在各个第一晶体管102a与各个第二晶体管102b之间或者位在第一晶体管102a与第二晶体管102b上方。其中，各个第四导线124的两侧分别是第三导线122及另一条第四导线124。同样地，各个第三导线122的两侧分别是第四导线124及另一条第三导线122。多个第一导电过孔结构112设置于第一布线层106与第二布线层108之间，以便各条第三导线122通过第一导电过孔结构112连接第一导线118、各条第四导线124通过第一导电过孔结构112连接第二导线120。此外，第三导线122与第四导线124的数量总和例如第一导线118横跨的第一晶体管102a与第二晶体管102b的总和的一半。例如第一晶体管102a与第二晶体管102b的总和为16个晶体管时，第三导线122与第四导线124的数量总和可为8条。更进一步来说，第三导线122与第四导线124的数量相同，分别为4条。然而，本发明并不限于此。在另一实施例中，第三导线122与第四导线124的数量总和还可界于4条与第一晶体管102a与第二晶体管102b的总和之间。
在图1中，第三布线层110位于第二布线层108上方以及位于第一接触垫104a与第二接触垫104b的下方，所述第三布线层110包括平行于第一方向的至少一第五导线126与至少一第六导线128，也就是第五导线126与第六导线128平行第一导线118与第二导线120。第二导电过孔结构114设置于第二布线层108与第三布线层110之间，以便第三导线122通过第二导电过孔结构114连接第五导线126、第四导线124通过不同的第二导电过孔结构114连接第六导线128。
第三导电过孔结构116则是设置于第三布线层110与第一接触垫104a之间以及设置于第三布线层110与第二接触垫104b之间，以便第一接触垫104a通过第三导电过孔结构116连接第五导线126，第二接触垫104b通过不同的
第三导电过孔结构116中的至少另一个连接第六导线128。在本实施例中，第一接触垫104a通过至少一第一延伸导线130a连接到与第五导线126连接的第三导电过孔结构116上，且第二接触垫104b通过至少一第二延伸导线130b连接到与第六导线128连接的第三导电过孔结构116上。然而，本发明并不限于此。在另一实施例中，第一接触垫104a可直接与第三导电过孔结构116接触、第二接触垫104b也可直接与不同的第三导电过孔结构116接触。
因此，电连接多个第一晶体管102a的第一导线118能经由第一导电过孔结构112、第三导线122、第二导电过孔结构114与第五导线126电连接至第一接触垫104a，形成差动对信号中的第一路径。类似地，电连接多个第二晶体管102b的第二导线120能经由第一导电过孔结构112、第四导线124、第二导电过孔结构114与第六导线128电连接至第二接触垫104b，形成差动对信号中的第二路径。
值得一提的是，基于图1的实施例，所述第一导线118与所述第二导线120可为多层结构。所述多层结构譬如是在第一布线层106及第二布线层108之间更包括多层中间布线层(未绘出)，各所述中间布线层也分别包括与第一布线层106相同配置的至少一第一导线与至少一第二导线，并且在相邻中间布线层之间可设置多个中间导电过孔结构(未绘出)，以连接这些多层中间布线层的线路。此外，所述第三导线122与所述第四导线124亦可为多层结构。所述多层结构譬如是在第二布线层108及第三布线层110之间更包括多层中间布线层(未绘出)，第二布线层108及第三布线层110之间的各中间布线层也分别包括与第二布线层108相同配置的多条第三导线122及多条
第四导线124。在相邻中间布线层之间可设置多个中间导电过孔结构(未绘出)，以使各层之间的第三导线可互连导通，以及使各层之间的第四导线可互连导通。
根据本实施例的布局设计，所述的导线互连结构能分散电流路径，让第一布线层106中的每条导线(第一导线118与第二导线120)只需承载较少的晶体管的电流。如图1所示实施例，第二布线层108的任一第三导线122或任一第四导线124分别位于两个晶体管之间，而当第一晶体管102a在第一路径上传输电流时，电流会经由第一导线118流经最接近的第三导线122。因此，各个第一晶体管102a将在第一导线118上朝不同方向将电流传输至最接近的一条第三导线122，而非集中流向同一条第三导线122，因而分散了第一导线118上所需承载的电流量。藉此，本实施例所揭示的导线互连结构100不需大幅增加第一导线118的宽度以因应更多的第一晶体管102a所传输的电流，第二导线120亦同理。换言之，总电流量相同的状况下，相较于先前技术为因应晶体管的数量增加所采用的增加导线宽度的方式，本实施例的手段能大幅度缩减导线宽度，使布局面积缩减，同时也可降低差动路径耦合，以避免数据传输率降低，藉此达成高带宽的功效。
图2为本发明的第二实施例的一种集成电路的导线互连结构的示意图，其中使用与第一实施例相同或相似标号表示相同或相似的部件，其材料、工艺和功效于上述实施例已进行详尽地描述，故不再重复赘述。
请参照图2，本实施例的集成电路的导线互连结构200与第一实施例的差别是，各个第一晶体管102a与各个第二晶体管102b是交错配置，且各条第三导线122与各条第四导线124也是交错配置。换言之，各第一晶体管102a的两侧皆为第二晶体管102b，而各第二晶体管102b的两侧皆为第一晶体管102a。类似地，各条第三导线122的两侧皆为第四导线124，而各条第四导线124的两侧皆为第三导线122。第一导电过孔结构112与第二导电过孔结构114同样对应调整位置。因此，第二实施例的导线互连结构200的第三导线122能通过第一导电过孔结构112连接第一导线118以及通过第二导电过孔结构114连接第五导线126，且第四导线124能通过第一导电过孔结构112连接第二导线120以及通过第二导电过孔结构114连接第六导线128。通过控制电流路径，让第一布线层106中的每条导线(第一导线118与第二导线120)只需承载较少的晶体管的电流，大幅度缩减导线宽度，进而缩减布局面积、增加集成电路密度。
图3为本发明的第三实施例的一种集成电路的导线互连结构的示意图，其中使用与第一实施例相同或相似标号表示相同或相似的部件，其材料、工艺和功效于上述实施例已进行详尽地描述，故不再重复赘述。
请参照图3，本实施例的集成电路的导线互连结构300与第一实施例的差别是，第一晶体管102a与第二晶体管102b排列成阵列；举例来说，所述阵列是由两行排列顺序相同的数个第一晶体管102a与数个第二晶体管102b所构成。因此，连接至第一晶体管102a与第二晶体管102b的第一布线层106也相应地变更为包含两条第一导线118与两条第二导线120。而且，第一延伸导线130a变更为多个，在本实施例中为三个，第二延伸导线130b也变更为三个，其中第一接触垫104a通过所述三个第一延伸导线130a连接到与第五导线126连接的三个第三导电过孔结构116上，且第二接触垫104b通过所述三个第二延伸导线130b连接到与第六导线128连接的三个第三导电过孔结构116上。然而，本发明并不限于此，只要能分散电流，在本实施例中的第一延伸导线130a与第二延伸导线130b也可分别变更为两条，即省略图3的三个第一延伸导线130a的中间那一条以及三个第二延伸导线130b的中间那一条。在本实施例中，电流路径同样能让第一布线层106中的每条导线(第一导线118与第二导线120)只需承载较少的晶体管的电流，以大幅度缩减导线宽度，使布局面积缩减。
基于上述，根据本发明的布局设计，能控制电流路径，以缩减原本单层导线的宽度，达到降低耦合并藉此达成高带宽的功效。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种集成电路的导线互连结构，经由所述导线互连结构分别电连接多个第一晶体管至第一接触垫以及电连接多个第二晶体管至第二接触垫，其特征在于，所述导线互连结构包括：
第一布线层，位于所述多个第一晶体管与所述多个第二晶体管上，其中所述第一布线层包括横跨所述多个第一晶体管与所述多个第二晶体管的至少一第一导线与至少一第二导线，且所述第一导线连接所述多个第一晶体管，所述第二导线连接所述多个第二晶体管；
第二布线层，位于所述第一布线层上方以及位于所述第一接触垫与所述第二接触垫的下方，其中所述第二布线层包括垂直所述第一导线及所述第二导线的多条第三导线及多条第四导线；
第三布线层，位于所述第二布线层上方以及位于所述第一接触垫与所述第二接触垫的下方，其中所述第三布线层包括至少一第五导线与至少一第六导线，所述第五导线及所述第六导线平行所述第一导线及所述第二导线，且所述第五导线连接所述第一接触垫，所述第六导线连接所述第二接触垫；
多个第一导电过孔结构，设置于所述第一布线层与所述第二布线层之间；
多个第二导电过孔结构，设置于所述第二布线层与所述第三布线层之间；以及
多个第三导电过孔结构，设置于所述第三布线层与第一接触垫之间以及设置于所述第三布线层与第二接触垫之间，
所述第一导线经由所述多个第一导电过孔结构、所述多条第三导线、所述多个第二导电过孔结构与所述第五导线电连接至所述第一接触垫，且
所述第二导线经由所述多个第一导电过孔结构、所述多条第四导线、所述多个第二导电过孔结构与所述第六导线电连接至所述第二接触垫。
2.根据权利要求1所述的集成电路的导线互连结构，其特征在于，各个所述第一晶体管的一侧是所述第二晶体管，各个所述第一晶体管的另一侧是另一个所述第一晶体管，且各个所述第二晶体管的一侧是所述第一晶体管，各个所述第二晶体管的另一侧是另一个所述第二晶体管。
3.根据权利要求2所述的集成电路的导线互连结构，其特征在于，所述多条第三导线通过所述多个第一导电过孔结构连接所述第一导线以及通过所述多个第二导电过孔结构连接所述第五导线，所述多条第四导线通过所述多个第一导电过孔结构连接所述第二导线以及通过所述多个第二导电过孔结构连接所述第六导线，且各所述第三导线的一侧是所述第四导线，各个所述第三导线的另一侧是另一个所述第三导线，各所述第四导线的一侧是所述第三导线，各个所述第四导线的另一侧是另一个所述第四导线。
4.根据权利要求1所述的集成电路的导线互连结构，其特征在于，各个所述第一晶体管与各个所述第二晶体管是交错配置。
5.根据权利要求4所述的集成电路的导线互连结构，其特征在于，所述多条第三导线通过所述多个第一导电过孔结构连接所述第一导线以及通过所述多个第二导电过孔结构连接所述第五导线，所述多条第四导线通过所述多个第一导电过孔结构连接所述第二导线以及通过所述多个第二导电过孔结构连接所述第六导线，且各所述第三导线与各所述第四导线是交错配置。
6.根据权利要求1所述的集成电路的导线互连结构，其特征在于，所述多个第一晶体管的数量与所述多个第二晶体管的数量相同。
7.根据权利要求1所述的集成电路的导线互连结构，其特征在于，所述第一导线、所述第二导线、所述第三导线与所述第四导线为单层或多层结构。
8.根据权利要求7所述的集成电路的导线互连结构，其特征在于，所述多层结构还包括多个中间导电过孔结构，设置于所述多层结构的不同层之间。
9.根据权利要求1所述的集成电路的导线互连结构，其特征在于，所述第一接触垫通过所述多个第三导电过孔结构中的至少一个连接所述第五导线，所述第二接触垫通过所述多个第三导电过孔结构中的至少另一个连接所述第六导线。
10.根据权利要求1所述的集成电路的导线互连结构，其特征在于，所述多个第一晶体管与所述多个第二晶体管排列成阵列。
11.根据权利要求10所述的集成电路的导线互连结构，其特征在于，所述第一导线为两条以上，所述第二导线为两条以上。
12.根据权利要求1所述的集成电路的导线互连结构，其特征在于，所述导线互连结构还包括：至少一第一延伸导线，连接所述第一接触垫到与所述第五导线连接的所述第三导电过孔结构上；以及至少一第二延伸导线，连接所述第二接触垫到与所述第六导线连接的所述第三导电过孔结构上。
13.根据权利要求1所述的集成电路的导线互连结构，其特征在于，所述多条第三导线与所述多条第四导线的数量是各所述第一导线横跨的所述多个第一晶体管与所述多个第二晶体管的总和的一半。
CN201911188634.3A 2019-11-28 2019-11-28 集成电路的导线互连结构 Active CN112864127B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911188634.3A CN112864127B (zh) 2019-11-28 2019-11-28 集成电路的导线互连结构
US17/075,711 US11469179B2 (en) 2019-11-28 2020-10-21 Wire interconnect structure of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911188634.3A CN112864127B (zh) 2019-11-28 2019-11-28 集成电路的导线互连结构

Publications (2)

Publication Number Publication Date
CN112864127A true CN112864127A (zh) 2021-05-28
CN112864127B CN112864127B (zh) 2024-03-08

Family

ID=75985230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911188634.3A Active CN112864127B (zh) 2019-11-28 2019-11-28 集成电路的导线互连结构

Country Status (2)

Country Link
US (1) US11469179B2 (zh)
CN (1) CN112864127B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030129829A1 (en) * 2002-01-08 2003-07-10 David Greenlaw Three-dimensional integrated semiconductor devices
US20090072888A1 (en) * 2007-09-18 2009-03-19 Sony Corporation Semiconductor integrated circuit
US20100301449A1 (en) * 2007-12-31 2010-12-02 Sandisk 3D Llc Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
US20110286283A1 (en) * 2010-05-21 2011-11-24 Macronix International Co., Ltd. 3d two-bit-per-cell nand flash memory
US20160141274A1 (en) * 2012-12-22 2016-05-19 Monolithic 3D Inc. Novel semiconductor device and structure
WO2016126307A1 (en) * 2015-02-05 2016-08-11 Sandisk Technologies, Llc Memory device with comb electrode and method of making thereof
WO2016154521A1 (en) * 2015-03-25 2016-09-29 3B Technologies, Inc. Three dimensional integrated circuits employing thin film transistors
US20170221813A1 (en) * 2016-01-28 2017-08-03 Kwang-Soo Kim Integrated circuit device including vertical memory device and method of manufacturing the same
EP3206230A1 (fr) * 2016-02-11 2017-08-16 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Dispositif a structure d'interconnexions pour former un chemin de conduction ou un plan conducteur a forte capacite de decouplage
US20180197812A1 (en) * 2012-12-29 2018-07-12 Monolithic 3D Inc. 3d semiconductor device and structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030651B2 (en) * 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
US9299641B2 (en) * 2012-08-10 2016-03-29 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US9972624B2 (en) 2013-08-23 2018-05-15 Qualcomm Incorporated Layout construction for addressing electromigration
JP2017212295A (ja) * 2016-05-24 2017-11-30 東芝メモリ株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030129829A1 (en) * 2002-01-08 2003-07-10 David Greenlaw Three-dimensional integrated semiconductor devices
US20090072888A1 (en) * 2007-09-18 2009-03-19 Sony Corporation Semiconductor integrated circuit
US20100301449A1 (en) * 2007-12-31 2010-12-02 Sandisk 3D Llc Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
US20110286283A1 (en) * 2010-05-21 2011-11-24 Macronix International Co., Ltd. 3d two-bit-per-cell nand flash memory
US20160141274A1 (en) * 2012-12-22 2016-05-19 Monolithic 3D Inc. Novel semiconductor device and structure
US20180197812A1 (en) * 2012-12-29 2018-07-12 Monolithic 3D Inc. 3d semiconductor device and structure
WO2016126307A1 (en) * 2015-02-05 2016-08-11 Sandisk Technologies, Llc Memory device with comb electrode and method of making thereof
WO2016154521A1 (en) * 2015-03-25 2016-09-29 3B Technologies, Inc. Three dimensional integrated circuits employing thin film transistors
US20170221813A1 (en) * 2016-01-28 2017-08-03 Kwang-Soo Kim Integrated circuit device including vertical memory device and method of manufacturing the same
EP3206230A1 (fr) * 2016-02-11 2017-08-16 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Dispositif a structure d'interconnexions pour former un chemin de conduction ou un plan conducteur a forte capacite de decouplage

Also Published As

Publication number Publication date
US20210167008A1 (en) 2021-06-03
US11469179B2 (en) 2022-10-11
CN112864127B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US7102905B2 (en) Stacked memory, memory module and memory system
JP5167335B2 (ja) 半導体装置
CN100495383C (zh) 三维多处理器系统芯片
US8368217B2 (en) Integrated circuit package with segregated Tx and Rx data channels
US8916910B2 (en) Reconfigurable RF/digital hybrid 3D interconnect
EP1580808A2 (en) Method and apparatus for routing differential signals across a semiconductor chip
US8324735B2 (en) Semiconductor device
TW201639113A (zh) 半導體裝置
JP4723178B2 (ja) メモリシステム及びメモリモジュール
US20040144562A1 (en) Printed wiring board
US20140226479A1 (en) Enhanced 3D Torus
KR101711616B1 (ko) 백플레인 장치 및 이를 이용한 스위칭 시스템
CN112864127B (zh) 集成电路的导线互连结构
US8583850B2 (en) Micro crossbar switch and on-die data network using the same
JP2002026235A (ja) メモリモジュール及びメモリモジュールソケット並びにこれらを含むシステムボード
JP3496661B2 (ja) データパスに適したプログラマブル相互接続網を有する再構成可能デバイス
CN102625568A (zh) 具有均衡化串扰的电路互连
US6417688B1 (en) Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
JP7066772B2 (ja) 信号伝送回路およびプリント基板
JP4483198B2 (ja) 方向性結合素子を使用したメモリバスシステム
CN103455104A (zh) 一种交换板及刀片服务器
JP2013065870A (ja) 半導体装置
CN114968868B (zh) 数据传输模组及移动终端
US20130155752A1 (en) Wiring configuration of a bus system and power wires in a memory chip
US6765295B1 (en) Multiplexing system and method for crossing signals on a single metal layer of an integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant