CN1128381A

CN1128381A - 图象生成装置

Info

Publication number: CN1128381A
Application number: CN95103279A
Authority: CN
Inventors: 古桥真; 田中正善; 铃置雅一; 丰祯治
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-04-08
Filing date: 1995-04-07
Publication date: 1996-08-07
Anticipated expiration: 2015-04-07
Also published as: EP0676720A3; CA2146516A1; JPH07282269A; KR950033916A; KR100340311B1; MY113049A; CN1111301C; EP0676720B1; EP0676720A2; DE69510483D1; ATE181779T1; AU1625195A; JP3462566B2; DE69510483T2; AU701873B2; US6392643B1

Abstract

一种图象生成装置包括一个用来从帧缓冲器中读取前面已经绘制的图象的象素数据的读取电路、一个用来把从该帧缓冲器中读取的该象素数据与将要进行下一次绘制操作的对应位置的象素数据按规定的混合比率加以混合的混合电路、一个用来把作为在该混合电路混合的结果的象素数据写入该帧缓冲器的对应象素位置的写入电路、一个用来存储一组混合比率的混合比率存储部分、以及一个用来根据包含在绘图命令中的混合比率选择信息从混合比率存储部分中选择将要供给混合电路的混合比率的变址存储器。

Description

图象生成装置

本发明涉及一种图像生成装置，该装置适合于用于例如电视游戏机和图形计算机之类必须用有限的硬件资源实现高度形象化的利用计算机绘图技术的装置之上。更确切地说，本发明涉及所谓半透明处理。

在计算机绘图技术中，通常称为3D(三维)绘图系统的系统绘制一个物体的给出实体感的一个图象(下文把被绘制的物体简称为物体)，办法是首先把物体的表面分割成一组多边形(多边形是由绘图装置所处理的图形的最小单元(三角形和四边形))并且在一个与一监视显示屏配套的帧存储器(下文称为帧缓冲器)中依次绘制这些多边形以便重组一个具有三维外观的图形。

在一个这种类型的常规的图象生成装置中，在CPU与帧缓冲器之间设置一个专用绘图装置以提高处理速度。在生成图象期间，CPU不直接访问帧缓冲器，但产生一些绘制如三角形和四边形(多边形)之类的基本图形的命令(下文简称绘图命令)并把这些命令送到绘图装置。该绘图装置解释这些绘图命令并在帧缓冲器中绘制图形。

在计算机绘图系统中，前面已经显示的图象的象素数据(在本说明书中，这种数据是由例如三元色数据组成的)以预定的比率与下一个将要绘制的图象的象素数据混合以便实现一种半透明处理。该半透明处理由一个绘图装置来实现，而一个绘图装置的一个半透明处理部分已经画出，如先有技术中的图11中所示的那样。

在图11中，标号10代表一个帧缓冲器而标号20代表一个绘图装置。该绘图装置20包括一个用于半透明处理的混合电路21、一个用来从该帧缓冲器10中读取象素数据的读取电路22、一个用来把象素数据写入该帧缓冲器10的写入电路23、一个用来对传送给该绘图装置20的绘图命令进行译码的绘图命令译码部分24、一个用来根据该绘图命令译码部分24所译码的绘图命令来生成一个图象的图象生成电路25、一个混合比率存储器26、以及一个用来整体地控制该半透明处理的控制部分27。

一个绘图命令包括混合比率数据，该数据由绘图命令译码部分24提取并存储于混合比率存储器26中。混合比率存储器26针对构成由图象生成部分25根据图象生成部分25所提供的绘制象素位置信息生成的图象的每个象素存储混合比率。

该半透明处理如下进行。读取电路22从帧缓冲器10中读取在进行绘图的象素位置处的以前的象素数据V_m并把该数据供给混合电路21。针对需新绘制的象素的数据V_c从图象生成部分25供给混合电路21。针对需新绘制的象素的混合比率a从混合比率存储器26中读取并供给混合电路21。

在混合电路21中，象素数据V_m和V_c按照混合比率a混合。具体地说，混合的输出象素数据V_o由以下计算获得：

(1－a)V_m＋aV_c＝V_o作为混合的结果的象素数据由写入电路23写回到与上所述在帧缓冲器10中读取的象素数据V_m的地址同样的地址中。

此时，以前象素的颜色按照混合比率a保留在新象素上并且显示成半透明颜色。如果混合比率a＝1，则该颜色完全不透明，而如果混合比率a＝0，则该颜色完全透明。

申请人已经作出了与本发明的绘图装置有关的下列日本专利申请。

05—190763(1993年6月30日提出)

05—190764(1993年7月2日提出)

05—258625(1993年10月15日提出)

06—027405(1994年1月31日提出)上述申请中的每一项都属于本发明的受让人并通过引用包括于此。(与这四项日本专利申请对应的美国专利申请正在待决中)。

如上所述，在常规的半透明处理中，一个绘图指令包括各混合比率a的值，根据这些值针对每个象素在混合比率存储器26中存储一个混合比率a。因此，当不断设置混合比率时，混合比率a所需的位(bit)数变大。这造成一个绘图命令的数据量增加，致使必须增加混合比率存储器26的容量。

为了简化绘图装置的配置，需要具有包括在半透明处理中的完全透明处理和完全不透明处理的能力。然而，如上所述，在半透明处理中，必须针对每个象素进行三个处理步骤，即从帧缓冲器10中读取、混合及写回帧缓冲器10中，而这造成处理时间变得较长的问题。

本发明的一个目的在于提供一种不需要增加一个绘图命令的数据量且可以利用小容量的混合比率存储器的图象生成装置。

本发明的另一个目的在于提供一种能够利用一个半透明处理高速地进行完全透明处理和完全不透明处理的图象生成装置。

为了解决上述问题，根据本发明提供了一种图象生成装置，其中由CPU42生成的绘图命令传送到绘图装置部分61，该部分通过根据该绘图命令依次进行绘制而在一个帧缓冲器63上生成一个图象，绘图装置部分61包括一个用来从帧缓冲器63中读取以前已经绘制的图象的象素数据的读取装置102、一个用来按照规定的混合比率混合从帧缓冲器63中读取的象素数据与将要进行下一次绘制操作处的对应位置的象素数据的混合电路101、一个用来把作为在混合电路101中的混合结果的象素数据写入帧缓冲器63中的对应象素位置的写入装置103、一个用来存储多个混合比率的混合比率存储部分106、以及一个用来根据包含在绘图命令中的混合比率选择信息从混合比率存储部分106中选择要供给混合电路101的混合比率的选择装置107。

根据本发明的另一方面，提供了一种图象生成装置，其中由CPU42生成的绘图命令传送到绘图装置部分61，该部分通过根据该绘图命令依次进行绘制在帧缓冲器63上生成一个图象，绘图装置部分61包括一个用来从帧缓冲器63中读取以前已经绘制的图象的象素数据的读取装置102、一个用来按照规定的混合比率混合从帧缓冲器63中读取的象素数据与将要进行下一次绘制操作处的对应位置的象素数据的混合电路101、一个用来把作为在混合电路101中的混合结果的象素数据写入帧缓冲器63中的对应象素位置的写入装置103、一个用来存储供给混合电路101的混合比率的混合比率存储部分106、一个用来提取一个与包含在绘图命令中的混合处理有关的标志并用来判定该标志的状态的标志判定装置109、以及一个用来根据由标志判定装置109判定的结果这样进行控制的控制装置108，即如果该标志处于一种状态，则省略由读取装置102从帧缓冲器63中读出象素数据而由写入装置103把将要进行下一次绘制操作处的对应位置的象素数据原封不动地写入帧缓冲器63中的对应象素位置，而如果该标志处于另一种状态，则省略由读取装置102从帧缓冲器63中读取象素数据和由写入装置103写入帧缓冲器63。

根据具有上述配置的本发明，关于混合比率的信息预先存储在绘图装置部分61的混合比率存储部分106中。一个绘图命令包含指示存储在混合比率存储部分106中的那些比率当中所用的混合比率的选择信息。供给混合电路101的混合比率根据此选择信息来确定。仅需要针对每个象素准备此选择信息。由于此选择信息仅需要能从存储在混合比率存储部分106中的混合比率中进行选择的位数，该位数可以小于其中混合比率本身必须包含在一个绘图命令中的先有技术中位数。这不仅减少一个绘图命令中的数据量，而且减少选择混合比率所需要的存储器容量。

根据本发明的第二方面，判定装置109根据包含在绘图命令中的一位标志来判定究竟是进行完全透明处理(混合比率＝0)还是进行完全不透明处理(混合比率＝1)。

在完全透明处理的场合，无论是由读取电路102从帧缓冲器63中读取象素数据还是由写入电路103写入帧缓冲器63均不进行。结果，由于跳过了读取过程和写入过程，即便用一个具有混合电路101、读取电路102和写入电路103的半透明处理装置也能高速地进行完全透明处理。

在完全不透明处理的场合，不进行由读取电路102从帧缓冲器63中读取象素数据而仅进行由写入电路103把新数据写入帧缓冲器。因而，由于跳过了从帧缓冲器63中读取象素数据的过程，在这种情况下也提高了处理速度。

如上所述，根据本发明，一个绘图命令无需包含用于半透明处理的混合比率本身，而仅需要包含用来从设在绘图装置部分中的一个混合比率表中选择想要的混合比率的变址数据(index data)。这造成所需位数的减少。此外，绘图装置部分仅需要一个用来存储混合比率表的存储器和一个用来存储变址数据的存储器。因而，可以使用小容量的存储器。

根据本发明的第二方面，即便使用用于半透明处理的电路也能高速地进行完全不透明处理和完全透明处理，因为在前一种情况下可以跳过从帧缓冲器中读取象素数据，而在后一种情况下可以跳过从帧缓冲器中读取象素数据和把象素数据写回帧缓冲器中。

图1是根据本发明的一种图象生成装置的主要部分的一个实施例的方块图。

图2是表示根据本发明的一种图象生成装置的一个实施例的总体配置的方块图。

图3表示本发明的一个实施例的帧存储器区。

图4表示根据本发明一个实施例的命令数据结构的一个例子。

图5表示根据本发明一个实施例的绘图命令传输的一个例子。

图6表示网纹描绘(texture mapping)。

图7表示根据本发明第一实施例的混合比率表的一个例子。

图8是本发明的第二实施例的主要部分的方块图。

图9表示是根据本发明第二实施例的绘图命令的一个例子。

图10表示根据本发明第二实施例的混合比率表的一个例子。

图11是解释半透明处理电路的方块图。

下面对照附图描述本发明的一个实施例。图2表示根据本发明一个实施例的一种图象生成装置的配置的一个例子。这是该发明在一个具有三维绘画功能和动态图象再现功能的游戏机上的实施例。

在图2中，一个CPU42、一个主存储器43和一个分类控制器45连接于系统总线(主总线)41。

一个图象去压缩装置部分51也经由一个用于输入的FIFO(先进先出)缓冲存储器54(下文把FIFO缓冲存储器简称为FIFO缓冲器)和一个用于输出的FIFO缓冲器55连接于系统总线41。此外，一个CD—ROM(光盘只读存储器)译码器52和一个绘图装置部分61也分别经由一个FIFO缓冲器56和一个FIFO缓冲器62连接于系统总线41。

作为一个控制输入装置的一个控制小键盘71也经由一个接口72连接于系统总线41。此外，一个其中存储着用来起动该游戏机的程序的一个引导ROM73连接于系统总线41。

CD—ROM译码器52连接于CD—ROM驱动器53并对一个应用程序(例如游戏程序)及记录在装进CD—ROM驱动器53中的CD—ROM盘上的数据进行译码。例如，一个CD—ROM盘存储用于曾经受采用离散余弦变换(DCT)的图象压缩的动态图象和定格图象(still images)的图象数据和用于网纹图象以便修改多边形的图象数据。CD—ROM盘中的应用程序包括多边形绘制命令。FIFO缓冲器56具有存储记录在CD—ROM盘上的一个扇区的数据的容量。

CPU42整体地管理该系统。CPU42还进行绘制作为许多多边形的聚集(aggregate)的物体的一部分处理。具体地说，CPU42在主存储器43上生成绘图命令并且还生成控制命令，如下文所述。也如下文所述，它在主存储器43上生成作为绘图命令和控制命令的混合体的绘图命令的实例。

CPU42包括一个超高速缓冲存储器46，该存储器允许某些CPU指令无需在系统总线41上读取该指令即被执行。再者，CPU42配备一个坐标计算部分44，作为CPU的一个内部协处理器，该部分在产生绘图命令和控制命令时进行用于转换多边形坐标的计算和用于控制目的的坐标值计算。坐标计算部分44进行用于三维坐标转换和三维坐标向显示屏上的二维坐标的转换的计算。

由于CPU42与如上所述的命令超高速缓存器46和坐标计算部分44相结合，在CPU42中的处理在一定程度上无需使用系统总线41即可进行，这增加了保持系统总线41不被占用的机会。

图象去压缩装置部分51对从CD—ROM盘复现的已压缩图象数据进行去压缩并且包括用于一个用来对霍夫曼(Huffman)码进行译码的译码器、一个反量化电路一个离散余弦反变换电路的硬件。在霍夫曼码译码器部分的处理可由CPU42在软件基础上进行。

在此实施例中，图象去压缩装置部分51把一个(一帧)图象分割成一些小区域，每个小区域由例如16×16个象素组成(下文把这样一个区域称为宏模块)并对每个宏模块进行图象去压缩译码。数据在宏模块基础上在此部分与主存储器43之间传送。因而，FIFO缓冲器54和55具有存储一个宏模块的容量。

一个帧存储器63经由一个局部总线11连接于绘图装置部分61。绘图装置部分61执行从主存储器43经由FIFO缓冲器62传送到其上的绘图命令并把结果写入帧存储器63。FIFO缓冲器62具有存储一个绘图命令的存储器容量。

帧存储器63包括一个用来存储已绘图象的图象存储区、一个用来存储网纹图象的网纹存储区和一个用来存储一个颜色检查表(Look—up table)(或颜色转换表)CLUT的表存储区。

图3表示帧存储器63的存储空间。该帧存储器是用二维地址即列地址与行地址来编址的。在此二维地址空间中，一个区AT用作网纹存储区。在此网纹区AT中可设置多种网纹图形。AC代表用于颜色转换表CLUT的表存储区。

如下文详述，颜色转换表CLUT中的数据被分类控制器45从CD—ROM盘经由CD—ROM译码器52向帧存储器63传送。CD—ROM中的网纹图象数据在图象去压缩装置部分51处经受数据去压缩并经由主存储器43向帧存储器63传送。

在图3中，AD代表一个图象存储区，该区包括两个帧缓冲区，即一个绘制区和一个显示区。在此实施例中，当前用于显示的帧缓冲区称为显示缓冲区，而其中正在进行绘制的区称为绘制缓冲区。在这种情况下，当用一个区作为绘制缓冲区进行绘制时，另一区用作显示缓冲区。当绘制完成时，这些缓冲区的功能被切换。当绘制完成时绘制缓冲区与显示缓冲区的切换按照垂直同步同时进行。

从帧存储器63的显示缓冲器中读取的图象数据经由一个D—A转换器64向一个图象监视器装置65输出以便在它的屏幕上显示。

分类控制器45具有与所谓DMA(直接存储器存取)控制器的功能类似的功能并构成用来在主存储器43与图象去压缩装置部分51之间传送图象数据和用来从主存储器43向绘图装置部分61传送绘图命令串的传送装置。分类控制器45利用系统总线41未被CPU42和控制小键盘71之类其他装置占用时的时间间隔无需CPU42的干预而进行上述传送过程。在这种情况下，可以这样实现一种安排，即CPU42通知分类控制器45系统总线41未被占用状态或者分类控制器45强行要求CPU42让出总线。

为了存储动态图象和定格图象的图象数据，主存储器43包括一个用于已压缩图象数据的存储区和一个用于经过去压缩译码的去压缩图象数据的存储区。主存储器43还包括一个用于例如绘图命令串之类的绘图数据的存储区(下文把这样一区称为包缓冲器)。

包缓冲器用来设置由CPU42进行的绘图命令串而该绘图命令串向绘图装置部分的传送由CPU42和绘图装置部分61来分担。为了允许在CPU42与绘图装置部分61之间并行处理，在此实施例中，设置两个包缓冲器，即一个用来设置绘图命令串的包缓冲器(下文称为设置包缓冲器)和一个用于传送的包缓冲器(下文称为执行包缓冲器)。当这些缓冲器之一被用作设置包缓冲器时，另一个被用作执行包缓冲器，并且当用执行包缓冲器的执行结束时，两个包缓冲器的功能被切换。

当图2中的实施例中的装置(游戏机)接通电源并装入一个CD—ROM盘时，CPU42在准备执行引导ROM73中的游戏时执行一个用于所谓初始化过程程序。然后读取记录在CD—ROM盘上的数据。此时，根据包含在CD—ROM盘的每个扇区中的用户数据中的识别信息ID进行用户数据的译码以便检查该数据。根据此项检查的结果，CPU42按照每个ID所指示内容的复现数据执行处理。

具体地说，经由CD—ROM驱动器53和CD—ROM译码器52从CD—ROM盘中读取压缩图象数据、绘图命令和需由CPU42执行的程序，并由分类控制器45装入主存储器43中。在所装入的数据当中，颜色变换表的信息被传送到帧存储器63的CLUT区。〔压缩图象数据的去压缩和传送〕

在输入到主存储器43的数据当中，压缩图象数据经受由CPU42进行的霍夫曼码译码，然后由CPU42重新写入主存储器43中。分类控制器45把已经过霍夫曼码译码的图象数据从主存储器43经由FIFO缓冲器54传送到图象去压缩装置部分51。

去压缩图象数据由分类控制器45经由FIFO缓冲器55传送到主存储器43。图象去压缩装置部分51在如上所述的宏模块基础上对图象数据进行去压缩。结果，在宏模块基础上的压缩数据被分类控制器45从主存储器43传送到输入FIFO缓冲器54。在完成一个宏模块的去压缩译码时，图象脱压缩装置部分51把得到的去压缩图象数据送入FIFO缓冲器55以便输出并从输入FIFO缓冲器54中读取下一个宏模块的压缩数据以便对它进行去压缩译码。

如果系统总线41未被占用而图象去压缩装置部分51的输出FIFO缓冲器55仍未空闲，则分类控制器45把针对一个宏模块的去压缩图象数据传送到主存储器43并把针对下一个宏模块的压缩图象数据从主存储器43传送到图象去压缩装置51的输入FIFO缓冲器54。

当主存储器43中累计了预定数目的去压缩图象数据宏模块时，CPU42把该去压缩数据经由绘图装置部分61传送到帧存储器63。如果该去压缩数据被传送到帧存储器63的图象存储区AD，则它将原封不动地作为背景动态图象显示在图象监视装置65上。要不然，该数据可能被传送到帧存储器63的网纹存储区AT。在网纹存储区AT中的图象数据被用作网纹图象以便修改多边形。〔绘图命令串的处理和传送〕

构成物体的各个面的多边形可按符号Z数据的深度递减的次序绘制，Z数据是关于把一个具有三维外观的图象显示在一个二维图象显示表面上的三维深度的信息。CPU42在主存储器43上产生一串绘图命令，该串命令使绘图装置部分61按上述深度递减的次序绘制多边形。

本实施例中一个命令IP的数据结构的实例图示于图4中的A处。此数据结构由一个标题部分和一个命令数据部分构成。

标题部分由一个标志TG和一个命令识别码CODE构成。主存储器43上存储下一个绘图命令或控制命令的地址写进该标志TG中。该命令识别码CODE包括识别命令的识别数据IDP和，可选择地，命令所需要的其他信息。在命令数据部分PD中写入坐标值和其他参数。需写入该命令数据部分PD的参数是针对每个命令IP预先确定的。

标志TG的功能如下。在其中把一个三维图象画在一个二维屏幕上的计算机绘图技术中，必须按深度递减的次序进行绘制。为了做到这一点，必须按这样一种绘制次序即从主存储器43向绘图装置部分61依次传送绘图命令。

在使用常规DMA控制器从主存储器43向绘图装置部分61进行DMA传送的情况下，必须在主存储器43上按其将要执行的次序对绘图命令进行重新排序处理，即改变绘图命令所存储的地址的处理。然而，由于重新排序处理需要时间，这造成处理时间的增加，使得难以进行实时处理。

考虑到以上情况，在本实施例中，绘图命令包含如上所述的标志TG，该标志由CPU42按绘图命令的次序重新写入。分类控制器45按标志TG向绘图装置部分61传送这些绘图命令。于是，CPU42无需改变绘图命令本身在主存储器43上的地址就能在主存储器43上进行确定显示多边形图象的优先性的处理。

多边形绘图命令的一个实例示于图4中的B处。此多边形绘图命令是绘制一个三角多边形的命令，而这是由命令识别码CODE中的识别数据IDP来指示的。当多边形的内部要描绘成一种颜色时，针对将要描绘的三元色的颜色数据(R，G，B)作为另一个必要的信息而包含在码CODE中。作为命令数据的参数规定三个顶点的坐标(X0，Y0)、(X1，Y1)和(X2，Y2)。再者，如下文所述，该参数包含用于半透明处理的变址数据INDX。

CPU42计算物体和观察点的运动并根据经由控制小键盘71来自用户的控制输入在主存储器43上产生绘图命令。然后，用Z数据按照绘制次序重写绘图命令的标志TG，从而在主存储器43上产生一串绘图命令。此时，命令在主存储器43中的地址不变，而仅重写标志。

当完成此绘图命令串时，如图5中所示，分类控制器45按标志TG1、TG2、TG3、…TGn的次序一个接一个地从主存储器43向绘图装置部分61传送绘图命令IP1、IP2、IP3、…、IPn。因而，FIFO缓冲器62仅需具有存储一个命令的容量。

由于传送到绘图装置部分61的数据已被存储，所以绘图装置部分61依次执行命令IP1、IP2、IP3、…IPn并把结果存储到帧存储器63的绘图区AD。

当绘制一个多边形时，为了一项斜率计算，数据被送到绘图装置部分61的一个斜率计算单元。一项斜率计算是一项得到用来填满所画的多边形内部的描绘数据平面的斜率的计算。在加网纹的场合，用网纹图形数据填满多边形，而在加光影(glow shading)的场合，用亮度值填满多边形。

当构成物体的一个面的多边形被加网纹时，网纹区AT中的网纹数据经受二维描绘(mapping)。例如，把图6中A处所示的网纹图形T1、T2和T3转换成二维屏幕上的坐标，以便它们能填满构成如图6中B处所示物体的各个面的多边形。如图6中C处所示，这样描绘的网纹图形T1、T2和T3被贴在物体OB1的各个面上。作品放在图象存储区AD中并显示在图象显示监视器65的显示屏上。

在定格图象加网纹的场合，主存储器43中的网纹图形经由绘图装置部分61传送到帧存储器63的网纹区AT。绘图装置部分61把它们贴在多边形上。这提供在物体上的定格图象网纹。诸如定格图象网纹图形之类的数据可记录在CD—ROM盘上。

再者，可以给动态图象加网纹。在动态图象加网纹的场合，来自CD—ROM盘的压缩动态图象数据如上所述被暂时读进主存储器43。然后，该压缩图象数据送到图象去压缩装置部分51，该部分对图象数据去压缩。

去压缩图象数据送到帧存储器63的网纹区AT。由于网纹区AT设在帧存储器63内，所以网纹图形本身可以在逐帧基础上重写。于是，当动态图象送到网纹区AT时，网纹作为在逐帧基础上重写的结果而动态地改变。利用网纹区中的这些动态图象进行网纹描绘将能用动态图象加网纹。

如上所述，通过把由图象去压缩装置部分51所去压缩的图象数据送到帧存储器63的图象存储区AD，可以在图象监视屏65的屏幕上作为背景图象显示出动态图象并且仅用根据由CPU42产生的绘图命令生成的图象填满图象存储区AD以便在图象显示监视器65的屏幕上绘制图象。也可以利用由CPU42在通过对来自CD—ROM盘的图象数据进行去压缩而得到的一个定格图象上绘制多边形而在图象存储区AD上绘制一个物体。〔半透明处理的第一实施例的描述〕

图1是绘图装置部分61的区域的第一实施例的方块图。

具体地说，为了进行半透明处理，绘图装置部分61包括一个混合电路101、一个用来从帧缓冲器63中读取象素数据的读取电路102、一个用来把象素数据写入帧缓冲器63的写入电路103，一个用来对传送给该绘图装置部分61的绘图命令进行译码的绘图命令译码部分104、一个用来根据该绘图命令译码部分104所译码的该绘图命令生成一个图象的图象生成电路105、一个混合比率表存储器106、一个用来存储规定将要选择并供给混合电路101的混合比率的变址数据的变址存储器107、以及一个用来整体地控制半透明处理的控制部分108。

例如，如图7中所示的混合比率β预先存储于混合比率表存储器106。所准备的混合比率β是经常用于半透明处理的混合比率。此混合比率表可在存储器106中预先设置。要不然，它可从一个CD—ROM盘传送。

如图3中所示包含在一个绘图命令中的上述变址数据用作用来在此混合比率表中选择混合比率的选择信息。具体地说，绘图命令中的变址数据对应着图7中所示的混合比率表中的索引号(即它对应着在存储器106中的地址)。于是，具有这些索引号的混合比率可从存储器106中选择并读取。

绘图命令中的变址数据由绘图命令译码部分104来提取，并且供给并存储于变址存储器107。变址存储器107根据来自图象生成部分105的象素位置信息针对构成由图象生成部分105生成的图象的一部分的每个象素存储变址数据。

在这种情况下，一个半透明处理如下进行。读取电路102从帧缓冲器63中读取将要进行绘制处的一个象素位置的象素数据Va并把它供给混合电路101。图象生成部分105把将要绘制的象素数据Vb供给混合电路101。

另一方面，从变址存储器107中读取将要绘制的象素的变址数据，并根据所读的变址数据从混合比率表10β中选择并读取一个混合比率β。

此混合比率β供给混合电路101。在混合电路101中，象素数据Va和Vb按混合比率β混合。具体地说，进行一项计算“(1－β)Va＋βVb＝Ve”以求出混合输出图象数据Ve。象素数据Ve作为混合的结果由写入电路103写回帧缓冲器63中与已如上述读取的象素数据Va的地址相同的地址位置。

在这种情况下，以前象素的颜色保留在新的象素上并按照混合比率β显示成半透明颜色。如果混合比率β＝1，则该颜色完全不透明，而如果混合比率β＝0，则该颜色完全透明。〔半透明处理的第二实施例的描述〕

图8是绘图装置部分61中半透明处理电路区域的第二实施例的方块图。在此实施例中，绘图命令的数据包含一个表明完全透明处理或完全不透明处理的标志。

图9表示根据本实施例的绘图命令的一个实例。根据本实施例一个绘图命令在命令识别码CODE的一部分中包含作为一位数据的上述标志F。像上述第一实施例一样，变址数据INDX包含在命令数据的参数中。

在本实施例中，混合比率表不包含混合比率β＝0和β＝1，如图10中所示。

如图8中所示，用于半透明处理的该绘图装置部分61的配置除了图1中所示的实施例中的电路框图之外还包括一个标志判定电路109。绘图命令译码部分104提取绘图命令的标志F并把它供给标志判定电路109。如果标志F＝〔1〕，则标志判定电路109识别将要进行完全不透明处理并把判定结果供给控制部分108。如果标志F＝〔0〕，则标志判定电路109识别将要进行完全透明处理并把判定结果供给控制部分108，在根据有关的绘图命令生成图象期间，标志F不断地从绘图命令译码部分104供给标志判定电路109。

如果标志F的判定输出表明将要进行完全不透明处理，则控制部分108禁止读取电路102从帧缓冲器63中读取象素数据。控制部分108这样进行控制，以致来自图象生成电路105的象素数据经由混合电路101原封不动地供给帧缓冲器63，并且这样控制写入电路103，以致它把该象素数据写入将要绘制的象素位置。于是该象素仅有新象素数据，而以前的象素被新象素完全遮住。

如果标志F的判定输出表明将要进行完全透明处理，则控制部分108禁止读取电路102从帧缓冲器63中读取象素数据，并禁止写入电路103写入。结果，以前的象素数据原封不动地保留在试图绘制的象素位置并以完全透明的状态显示。

虽然图8中所示的实施例是其中根据变址数据从混合比率表中读取混合比率的本发明的一个侧面与允许高速处理的另一侧面的组合，但是高速处理可由其中混合比率a像先有技术中那样包含在每个绘图命令中并使用一个存储器来存储这样的混合比率的半透明处理来实现。

虽然在上述实施例中图象数据和应用程序记录在CD—ROM盘中，但是可以使用包括磁盘和存储器卡之类的半导体存储器在内的其他记录媒体。

根据以上描述和附图，对于本专业的技术人员来说，对本发明的各种修改将变得显而易见。因此，本发明仅限于以下权利要求书的范围。

Claims

1.一种图象生成装置，其中由一个CPU生成的绘图命令传送到一个绘图装置部分，该绘图装置部分根据所述的绘图命令通过依次进行绘制在一个帧缓冲器上生成一个图象，所述的绘图装置部分包括

一个用来从所述的帧缓冲器中读取前面已经绘制的图象的象素数据的读取装置；

一个用来把从所述的帧缓冲器中读取的该象素数据与将要进行下一次绘制操作的对应位置的象素数据按一个规定的混合比率加以混合的混合电路；

一个用来把作为在所述的混合电路处的混合的一个结果的象素数据写入所述的帧缓冲器中的对应象素位置的写入装置；

一个用来存储一组所述的混合比率的混合比率存储部分；以及

一个用来根据包含在所述的绘图命令中的混合比率选择信息从所述的混合比率存储部分中选择将要供给所述的混合电路的该混合比率的选择装置。

2.一种图形生成装置，其中由一个CPU生成的绘图命令传送到一个绘图装置部分，该绘图装置部分根据所述的绘图命令通过依次进行绘制在一个帧缓冲器上生成一个图象，所述的绘图装置部分包括：

一个用来存储供给所述的混合电路的所述的混合比率的混合比率存储部分；

一个用来提取一个与包含在一个绘图命令中的该混合处理相关的标志并用来判定所述的标志的状态的标志判定装置；以及

一个用来根据由所述的标志判定装置判定的结果这样进行控制的控制装置，即如果所述的标志处于一种状态，则省略由所述的读取装置从所述的帧缓冲器中读取象素数据而且由所述的写入装置把将要进行下一次绘制操作的对应位置的象素数据原封不动地写入所述的帧缓冲器中的对应象素位置，而如果所述的标志处于另一种状态，则省略由所述的读取装置从所述的帧缓冲器中读取象素数据和由所述的写入装置向所述的帧缓冲器写入。

3.根据权利要求2所述的图象生成装置，它还包括一个控制输入装置，其中所述的CPU生成所述的绘图命令并根据用所述的控制输入装置进行的控制输入在所述的绘图命令中设置所述的混合比率信息。

4.根据权利要求3所述的图象生成装置，其中所述CPU生成所述的绘图命令并根据用所述的控制输入装置进行的控制输入在所述的绘图命令中设置所述的标志。

5.根据权利要求4所述的图象生成装置，它还包括一个盘复现部分，其中所述的图象数据从装进所述的盘复现部分的一个盘中复现。

6.根据权利要求5所述的图象生成装置，它还包括一个用来把一个数字信号转换成一个模拟信号的D—A转换电路，其中来自所述的帧缓冲器的数字信号输入到所述的D—A转换电路并转换成一个将要输出的模拟信号。

7.根据权利要求6所述的图象生成装置，它还包括一个用来连接来自所述的控制输入装置、绘图装置部分及盘复现部分的信号的公用总线(系统总线)。

8.根据权利要求7所述的图象生成装置，它还包括一些设置在所述的绘图装置部分与所述的公用总线之间及设置在所述的盘复现部分与所述的公用总线之间的缓冲存储器。

9.一种生成图象的方法，其中由一个CPU生成的绘图命令传送到一个绘图装置部分，该绘图装置部分根据所述的绘图命令通过依次进行绘制在一个帧缓冲器上生成一个图象，该方法包括以下步骤：

从所述的帧缓冲器中读取前面已经绘制的图象的象素数据；

把从所述的帧缓冲器中读取的该象素数据与将要进行下一次绘制操作的对应位置的象素数据按一个规定的混合比率加以混合；

把作为在所述的混合步骤的混合的一个结果的象素数据写入所述的帧缓冲器中的对应象素位置；

存储一组所述的混合比率到一个混合比率存储部分中；以及

根据包含在所述的绘图命令中的混合比率选择信息从所述的混合比率存储部分中选择将要供给所述的混合步骤的该混合比率。

10.一种生成图象的方法，其中由一个CPU生成的绘图命令传送到一个绘图装置部分，该绘图装置部分根据所述的绘图命令通过依次进行绘制在一个帧缓冲器上生成一个图象，该方法包括以下步骤：

从所述的帧缓冲器中读取前面已经绘制的图象的象素数据；

存储供给所述的混合步骤的所述的混合比率；

提取一个与包含在一个绘图命令中的该混合处理相关的标志并判定所述的标志的状态；以及

根据由所述的标志判定步骤判定的结果这样进行控制，即如果所述的标志处于一种状态，则省略由所述的读取步骤从所述的帧缓冲器中读取该象素数据而且由所述的写入步骤把将要进行下一次绘制操作的对应位置的象素数据原封不动地写入所述的帧缓冲器中的该对应象素位置，而如果所述的标志处于另一种状态，则省略由所述的读取步骤从所述的帧缓冲器中读取该象素数据和由所述的写入步骤向所述的帧缓冲器写入。

11.根据权利要求10所述的生成图象的该方法，该方法还包括设置一个控制输入装置的步骤，其中所述的CPU生成所述的绘图命令并根据用所述的控制输入装置进行的控制输入在所述的绘图命令中设置所述的混合比率信息。

12.根据权利要求11所述的生成图象的该方法，其中所述的CPU生成所述的绘图命令并根据用所述的控制输入装置进行的控制输入在所述的绘图命令中设置所述的标志。