CN112802891A - 一种空气桥互连条形阳极的准垂直肖特基二极管 - Google Patents

一种空气桥互连条形阳极的准垂直肖特基二极管 Download PDF

Info

Publication number
CN112802891A
CN112802891A CN202110047632.3A CN202110047632A CN112802891A CN 112802891 A CN112802891 A CN 112802891A CN 202110047632 A CN202110047632 A CN 202110047632A CN 112802891 A CN112802891 A CN 112802891A
Authority
CN
China
Prior art keywords
metal
anode
epitaxial layer
doped epitaxial
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110047632.3A
Other languages
English (en)
Other versions
CN112802891B (zh
Inventor
代鲲鹏
张凯
范道雨
吴少兵
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202110047632.3A priority Critical patent/CN112802891B/zh
Publication of CN112802891A publication Critical patent/CN112802891A/zh
Application granted granted Critical
Publication of CN112802891B publication Critical patent/CN112802891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种空气桥互连条形阳极的准垂直肖特基二极管,包括半绝缘衬底、高掺杂外延层、低掺杂外延层台面、阴极金属、条形阳极金属、保护介质、阳极加电金属平板和金属空气桥;高掺杂外延层和阳极加电金属平板之间相隔一段间距、均设于所述半绝缘衬底上;低掺杂外延层台面和阴极金属相距一段距离或相接触、均设于所述高掺杂外延层上;条形阳极金属设于所述低掺杂外延层台面上,条形阳极金属与阴极金属之间保持一段间距;金属空气桥位于所述阳极金属和阳极加电金属平板之上,将条形阳极金属和阳极加电金属平板相连接。本发明通过采用条形阳极结构降低了肖特基二极管串联电阻,提高了截至频率和散热能力。

Description

一种空气桥互连条形阳极的准垂直肖特基二极管
技术领域
本发明涉及的准垂直肖特基二极管,尤其涉及一种空气桥互连条形阳极的准垂直肖特基二极管。
背景技术
肖特基二极管由于是多子器件,其与PN结相比具有更高的频率响应特性,同时也具有较低的开启电压。因此肖特基二极管非常适合高频使用,在毫米波亚毫米波以及太赫兹频段内的混频、开关、倍频以及检波等使用场景下发挥重要作用。在结电容一定的情况下,肖特基二极管的导通电阻(也称串联电阻)是影响肖特基二极管性能的关键参数。随着肖特基二极管使用场景的电磁波频率越来越高,受限于当前高频率功率源输出不足,二极管所能获得的功率也越来越小。
影响准垂直肖特基二极管串联电阻大小的几个因素通常包含低掺杂外延层和高掺杂外延层电子迁移率μ1和μ2,低掺杂外延层和高掺杂外延层的杂浓度N1和N2,低掺杂外延层和高掺杂外延层厚度d1和d2、阳极面积A以及阴极的欧姆接触电阻Rc等。半导体的迁移率是半导体材料的固有特性,通常难以改变,而掺杂浓度和厚度的优化在特定使用场景下起到的效果并不明显。肖特基二极管使用场景的频率越高,对器件尺寸要求也越小,在基于平面工艺的准垂直肖特基二极管设计制备中,当器件尺寸越来越小,其有效的欧姆接触面积Sr也越来越小这就导致欧姆接触电阻Rc所贡献的串联电阻越大。此外器件越来越小会使电流较为集中于小尺寸阳极处从而使产热较为集中,从而降低肖特基二极管的功率负载能力。
发明内容
发明目的:本发明的目的是提供一种串联电阻小、电流分布广以及引入寄生电容小的空气桥互连条形阳极的准垂直肖特基二极管。
技术方案:本发明的准垂直肖特基二极管,包括半绝缘衬底、高掺杂外延层、低掺杂外延层台面、阴极金属、条形阳极金属、保护介质、阳极加电金属平板和金属空气桥;高掺杂外延层和阳极加电金属平板之间相隔一段间距、均设于所述半绝缘衬底上;低掺杂外延层和阴极金属相距一段距离或相接触、均设于所述高掺杂外延层上;条形阳极金属设于所述低掺杂外延层上,条形阳极金属与阴极金属之间保持一段间距;金属空气桥位于所述阳极金属和阳极加电金属平板之上,将条形阳极金属和阳极加电金属平板相连接;高掺杂外延层的表面和低掺杂外延层的表面均被阴极金属覆盖,所述保护介质覆盖部分阴极金属表面;金属空气桥分别与阴极金属、半绝缘衬底之间存在间隙。
进一步,半绝缘衬底的厚度为3μm~100μm;所述高掺杂外延层厚度为0.5μm~3μm;所述加电金属平板厚度为0.5μm~5μm;所述低掺杂外延层台面厚度为50nm~500nm;所述阴极金属厚度为0.3μm~2μm;所述金属空气桥厚度为0.3μm~4μm。
条形阳极金属为数量不等的条形结构,排列方式为平行排列或环绕形式排列,厚度为 0.3μm~2μm,长宽比大于2;各阳极金属间距在5μm~30μm之间。
进一步,保护介质选用氮化硅或二氧化硅,厚度为10nm~500nm;半绝缘衬底选用GaAs、或GaN、或SiC、或Si、或InP、或金刚石、或蓝宝石;所述高掺杂外延层和低掺杂外延层选用GaAs、或AlGaAs、或GaN、或AlGaN、或SiC、或Si、或InGa、或InP。
本发明与现有技术相比,其显著效果如下:1、与圆形阳极相比,在相同阳极面积下将阳极设计成一条或多条的条形结构能增加阳极的周长面积比,理论上不改变结电容的大小; 2、阳极面积一定的情况下增加阳极周长,在阴极金属包围阳极的设计下能增加阴极的有效欧姆接触面积,从而降低欧姆接触电阻;3、条形阳极通过金属空气桥互联不增加寄生电容; 4、与圆形阳极相比,条形阳极尤其是多个条形阳极能增加阳极的分布区域,更有利于散热; 5、更大的周长面积比的阳极能拓宽电流分布路径,减轻电流集边效应的的影响。
附图说明
图1(a)为本发明的准垂直肖特基二极管的总俯视图、 (b)为A-A的剖视图、(c)为B-B的剖视图;
图2为本发明的半导体衬底上高掺杂外延层和低掺杂外延层的截面图;
图3(a)为在图2基础上去除阳极区以外的低掺杂外延层后的俯视图、 (b)为C-C剖视图、(c)为D-D剖视图;
图4(a)为在图3基础上完成制备阴极金属后的俯视图、 (b)为E-E剖视图、(c)为F-F剖视图;
图5(a)为在图4基础上完成制备条形阳极金属后的俯视图、 (b)为G-G剖视图、(c)为H-H剖视图;
图6(a)为在图5基础上完成高掺杂外延层刻蚀后的俯视图、 (b)为I-I剖视图、(c)为K-K剖视图;
图7(a)为在图6基础上完成阳极加电平板金属制备后的俯视图、 (b)为P-P剖视图、(c)为M-M剖视图;
图8(a)为在图7基础上完成空气桥互联后的俯视图、 (b)为N-N剖视图、(c)为P-P剖视图。
具体实施方式
下面结合说明书附图和具体实施方式对本发明做进一步详细描述。
(一)结构组成
如图1所示为本发明的空气桥互连条形阳极的肖特基二极管,包括半绝缘衬底1、高掺杂外延层2、低掺杂外延层3、阴极金属4、条形阳极金属5、保护介质6、阳极加电金属平板7和金属空气桥8;高掺杂外延层2形成在半绝缘衬底1上,低掺杂外延层3形成在高掺杂外延层2表面,条形阳极金属5形成在低掺杂外延层3表面,保护介质6形成在阴极金属4和低掺杂外延层3表面,阳极加电金属平板7形成在半绝缘衬底1表面的。
阴极金属4形成在高掺杂外延层2表面且与低掺杂外延层3台面侧壁基础/或相距一定距离;条形阳极5和阳极加电金属平板7通过金属空气桥8互联;条形阳极金属5和阴极金属4的边缘处被保护介质6覆盖;保护介质6可以是SiO2、SiNx、Al2O3中的一种介质或多种复合介质;阳极加电金属平板7与阴极金属4相距一段距离;金属空气桥8将条形阳极金属5和阳极加电金属平板7连接在一起。
(二)制备工艺
根据本发明的空气桥互连条形阳极的肖特基二极管的先后制备顺序,按图2到图8的顺序制备过程如下:
图2是制备器件的半导体材料截面图,底部的半绝缘层1的厚度在3μm~100μm之间,半绝缘衬底1可以是GaAs、GaN、SiC、Si、InP、金刚石和蓝宝石中的任一种;半绝缘衬底1上的高掺杂外延层2的厚度在0.5μm~3μm之间;高掺杂外延层2上的低掺杂外延层3 的厚度在50nm~500nm之间。所述高掺杂外延层2和低掺杂外延层3可以是GaAs、AlGaAs、 GaN、AlGaN、SiC、Si、InGaP和InP中的任一种。
图3是在图2的基础上将除阳极区域外其他n-层刻蚀掉的三视图。其中n-层的刻蚀深度略大于低掺杂外延层3厚度,最后使低掺杂外延层3形成条形的台面。
图4是制备完阴极金属4后器件的三视图。阴极金属4包括欧姆接触金属以及其加厚金属,阴极金属4的厚度在0.3μm~2μm之间。阴极金属4可与低掺杂外延层3刚好接触,部分覆盖在低掺杂外延层3上或与低掺杂外延层3相隔一定距离。阴极金属4将留下的低掺杂外延层3台面完全包围,或者在金属空气桥8的引出方向留下一个开口。
图5是制备完条形阳极金属5后的三视图。条形阳极金属5包括了肖特基金属以及其加厚金属,条形阳极金属5厚度在0.3μm~2μm之间、长宽比大于2;各条形阳极的间距在 5μm~30μm之间。条形阳极金属5制备在低掺杂外延层3台面上,条形阳极金属5边缘与阴极金属4之间保持一定间距。保护介质6形成在阴极金属4、条形阳极金属5和低掺杂外延层3表面,保护介质6可以是SiO2、SiNx、Al2O3中的一种介质或多种复合介质,保护介质6的厚度在10nm~500nm之间。
图6是在图5基础上刻蚀完高掺杂外延层后的三视图。图中除阴极金属4所包围范围内的高掺杂外延层2保留外,其它地方的高掺杂外延层2都刻蚀去除掉形成一个带阴极和阳极的有源区台面。
图7是在图6基础上制备完阳极加电金属平板7后的三视图。阳极加金属电平板7为有源区台面刻蚀后在远离台面一侧制备的金属层,阳极加金属电平板7的厚度在0.5μm~5μm 之间,阳极加金属电平板7用于外部线路与器件阳极的过渡连接。
图8是制备完金属空气桥后完整器件的三视图。金属空气桥8的厚度在0.3μm~4μm之间,金属空气桥8将条形阳极金属5连接起来,同时也将条形阳极金属5与阳极加电金属平板7连接起来。金属空气桥8与低掺杂外延层3、阴极金属4层以及高掺杂外延层2无任何直接接触。
(三)设计原理
本发明的准垂直肖特基二极管的串联电阻Rs可表示如下:
Rs=Rn-+Rn++Rc+Ra (g1)
式(g1)中,Rs为总的串联电阻,Rn-为低掺杂外延层所贡献的电阻,Rn+为阳极到阴极之间的高掺杂外延层所贡献的电阻,Rc为欧姆接触电阻;其中Rn-
Figure RE-GDA0002976969030000041
成正相关;Rn+
Figure RE-GDA0002976969030000042
成正相关,其中C为阳极的周长,Lac为阳极到阴极之间的距离。
Rc根据TLM模型可得
Figure RE-GDA0002976969030000043
式(g2)中,RSH为材料方阻;W为欧姆金属长度,在准垂直肖特基二极管中表现为靠近阳极边沿一侧的阴极金属边沿长度;Lt为传输长度,
Figure RE-GDA0002976969030000044
c为比接触电阻率,此项一般和制备欧姆接触的具体工艺相关)。
Ra是由于为阳极各区域与阳极边沿的距离不一致引入的电阻,电阻大小和阳极各区域到阳极边沿的平均距离La成正相关;
结电容Cj与
Figure RE-GDA0002976969030000045
成正相关,Cf为二极管阳极连接线的寄生电容;
肖特基二极管的截止频率ft=1/(2πRsCj)。
从上述公式中可得出:增加阳极面积A、增加阳极周长C、增加靠近阳极边沿一侧的阴极金属边沿长度W、降低阳极各区域到阳极边沿的平均距离La可有效降低肖特基二极管的串联电阻Rs。但是若增加面积A则结电容Cj也会增加,不利于提高截止频率,因此通过增加C、W和减小La可在不影响结电容Cj的同时有效降低串联电阻。此外,由于阳极和阴极之间的距离是一致的,因此对应的阴极金属边沿长度W是和阳极周长C成正相关的,只需增加C和降低La即可减小串联电阻。
当阳极直径为圆形或方形时,随着阳极面积越来越大,阳极各区域到阳极边沿的平均距离La越来越大,这将会导致串联电阻Rs中的Ra贡献的部分变大。若将阳极设计成条形,在阳极面积一定时,随着工艺能力的提升条形阳极的线宽可以做得越来越小,导致阳极的周长C会急剧增大,同时La也会急剧减小,如此就达到了在不增加阳极结电容的情况下降低肖特基二极管的串联电阻和提升肖特基二极管的截止频率ft的目的。此外,由于电流集边效应的存在,阳极边沿的电流密度会高于阳极中间部分,条形阳极通过增加阳极的边沿长度(即阳极周长C)能够增多电流密度大的区域,一方面可增大阳极单位面积的电流达到降低串联电阻的效果,另一方面拓宽了电流的分布范围可有效散热提升功率负载能力。最后通过使用空气桥连接条形阳极的方式可以减小寄生电容Cf,从而可以不显著增加结电容Cj。
(四)工作原理
本发明的准垂直肖特基二极管的导通路径为:当阳极加电金属平板7加正电压,阴极金属4接地时器件导通,电流依次流经阳极加电金属平板7、金属空气桥8、条形阳极5,并由上而下垂直经过低掺杂外延层3,经过高掺杂外延层2最终流向阴极金属4。
综上,本发明在阳极面积一定的前提下将阳极形状设计成一个或多个条形结构,达到增加阳极周长扩大阴极有效欧姆接触面积的目的。克服了现有的平面沟道肖特基二极管阳极的周长面积比(阳极周长和阳极面积的比值)较小导致的串联电阻较大,产热较为集中的问题。同时空气桥互连条形阳极的方法和现有的圆形阳极相比不引入寄生电容,通过降低肖特基二极管串联电阻同时不引入寄生电容能达到提高肖特基二极管截止频率降低二极管特损耗的目的,同时增加肖特基二极管的阳极周长面积比能拓广电流分布提高肖特基二极管的散热能力。本发明的肖特基二极管主要使用在毫米波、亚毫米波以及THz频段的电路中,包括倍频、混频、检波和开关等应用。
以上具体实施例及实施例的实施方式顺序仅是本发明提出的一种使用空气桥互连条形阳极的肖特基二极管的具体支持,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思路基础上所做出的任何等效变换或改动,均属于本发明技术方案的保护范围。

Claims (5)

1.一种空气桥互连条形阳极的准垂直肖特基二极管,其特征在于:包括半绝缘衬底(1)、高掺杂外延层(2)、低掺杂外延层(3)、阴极金属(4)、条形阳极金属(5)、保护介质(6)、阳极加电金属平板(7)和金属空气桥(8);
所述高掺杂外延层(2)和阳极加电金属平板(7)之间相隔一段间距且均设于所述半绝缘衬底(1)上;
所述低掺杂外延层(3)和阴极金属(4)相距一段距离或相接触,且均设于所述高掺杂外延层(2)上;
所述条形阳极金属(5)设于所述低掺杂外延层(3)上,条形阳极金属(5)与阴极金属(4)之间保持一段间距;
所述金属空气桥(8)位于所述条形阳极金属(5)和阳极加电金属平板(7)之上,将条形阳极金属(5)和阳极加电金属平板(7)相连接;
所述高掺杂外延层(2)的表面和低掺杂外延层(3)的表面均被阴极金属(4)覆盖,所述保护介质(6)覆盖部分阴极金属(4)表面;
所述金属空气桥(8)分别与阴极金属(4)、半绝缘衬底(1)之间存在间隙。
2.根据权利要求1所述的空气桥互连条形阳极的准垂直肖特基二极管,其特征在于,所述半绝缘衬底(1)的厚度为3μm~100μm;所述高掺杂外延层(2)厚度为0.5μm~3μm;所述阳极加电金属平板(7)厚度为0.5μm~5μm;所述低掺杂外延层(3)厚度为50nm~500nm;所述阴极金属(4)厚度为0.3μm~2μm;所述金属空气桥(8)厚度为0.3μm~4μm。
3.根据权利要求1所述的空气桥互连条形阳极的准垂直肖特基二极管,其特征在于,所述条形阳极金属(5)为数量不等的条形结构,排列方式为平行排列或环绕形式排列,厚度为0.3μm~2μm,长宽比大于2;各阳极金属的间距在5μm~30μm之间。
4.根据权利要求1所述的空气桥互连条形阳极的准垂直肖特基二极管,其特征在于,所述保护介质(6)选用氮化硅或二氧化硅,厚度为10nm~500nm。
5.根据权利要求1所述的空气桥互连条形阳极的准垂直肖特基二极管,其特征在于,所述半绝缘衬底(1)选用GaAs、或GaN、或SiC、或Si、或InP、或金刚石、或蓝宝石;所述高掺杂外延层(2)和低掺杂外延层(3)选用GaAs、或AlGaAs、或GaN、或AlGaN、或SiC、或Si、或InGa、或InP。
CN202110047632.3A 2021-01-14 2021-01-14 一种空气桥互连条形阳极的准垂直肖特基二极管 Active CN112802891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110047632.3A CN112802891B (zh) 2021-01-14 2021-01-14 一种空气桥互连条形阳极的准垂直肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110047632.3A CN112802891B (zh) 2021-01-14 2021-01-14 一种空气桥互连条形阳极的准垂直肖特基二极管

Publications (2)

Publication Number Publication Date
CN112802891A true CN112802891A (zh) 2021-05-14
CN112802891B CN112802891B (zh) 2022-08-19

Family

ID=75810762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110047632.3A Active CN112802891B (zh) 2021-01-14 2021-01-14 一种空气桥互连条形阳极的准垂直肖特基二极管

Country Status (1)

Country Link
CN (1) CN112802891B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250083A1 (en) * 2014-08-29 2017-08-31 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
US20170301799A1 (en) * 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage lateral gan-on-silicon schottky diode with reduced junction leakage current
CN109616513A (zh) * 2019-01-23 2019-04-12 山东科技大学 基于多分体阳极改善电流拥挤效应的太赫兹肖特基二极管
CN109616526A (zh) * 2019-01-23 2019-04-12 山东科技大学 基于梯形阳极改善电流拥挤效应的太赫兹肖特基二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250083A1 (en) * 2014-08-29 2017-08-31 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
US20170301799A1 (en) * 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage lateral gan-on-silicon schottky diode with reduced junction leakage current
CN109616513A (zh) * 2019-01-23 2019-04-12 山东科技大学 基于多分体阳极改善电流拥挤效应的太赫兹肖特基二极管
CN109616526A (zh) * 2019-01-23 2019-04-12 山东科技大学 基于梯形阳极改善电流拥挤效应的太赫兹肖特基二极管

Also Published As

Publication number Publication date
CN112802891B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
KR101132898B1 (ko) 열 스페이서를 갖는 반도체 소자
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
US4129879A (en) Vertical field effect transistor
JP2013501362A (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
US11404542B2 (en) Trench planar MOS cell for transistors
US11791389B2 (en) Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
US20200044040A1 (en) Gan-based microwave power device with large gate width and manufacturing method thereof
US11588045B2 (en) Fortified trench planar MOS power transistor
US20230036698A1 (en) Reverse blocking gallium nitride high electron mobility transistor
CN112201690A (zh) Mosfet晶体管
WO1998035388A1 (en) Aluminium gallium nitride (algan) based heterojunction bipolar transistor
JPWO2007058265A1 (ja) バイポーラトランジスタ及びその製造方法
US20220310796A1 (en) Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof
CN111477678B (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
CN112802891B (zh) 一种空气桥互连条形阳极的准垂直肖特基二极管
JP2007027440A (ja) 半導体装置
CN207611772U (zh) 一种大栅宽的GaN基微波功率器件
CN116741828A (zh) 沟渠式栅极晶体管组件
JP5678341B2 (ja) ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
CN114784088A (zh) 一种结条氮化镓基高电子迁移率晶体管
CN112825330B (zh) 一种高线性度复合栅结构的GaN晶体管器件及其制备方法
JP5995234B2 (ja) ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
CN114188407B (zh) 一种半导体器件电极结构、制作方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant