CN112802797B - 改善晶圆面内关键尺寸均匀性的方法 - Google Patents

改善晶圆面内关键尺寸均匀性的方法 Download PDF

Info

Publication number
CN112802797B
CN112802797B CN202011592563.6A CN202011592563A CN112802797B CN 112802797 B CN112802797 B CN 112802797B CN 202011592563 A CN202011592563 A CN 202011592563A CN 112802797 B CN112802797 B CN 112802797B
Authority
CN
China
Prior art keywords
wafer
region
contact hole
edge
critical dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011592563.6A
Other languages
English (en)
Other versions
CN112802797A (zh
Inventor
黄然
傅士栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011592563.6A priority Critical patent/CN112802797B/zh
Publication of CN112802797A publication Critical patent/CN112802797A/zh
Application granted granted Critical
Publication of CN112802797B publication Critical patent/CN112802797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及改善晶圆面内关键尺寸均匀性的方法，涉及半导体集成电路制造技术，通过在晶圆半径d1至边缘区域进行光刻BSE补偿工艺及接触孔刻蚀工艺的工艺整合方案，而晶圆半径0mm至d1区域的工艺不变，极大的提升了晶边工艺窗口；并提升了晶圆面内接触孔CD分布均匀性，特别是晶边Far Edge的部分，CD range从4nm改善至1.5nm以内，产品良率安全窗口扩大约50％，且边缘良率提升约1.0％。

Description

改善晶圆面内关键尺寸均匀性的方法
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种改善晶圆面内关键尺寸均匀性的方法。
背景技术
在半导体芯片制造工艺中，晶边(Wafer Edge：半径为140mm至147mm；Far Edge：>145mm)失效是芯片制造领域的主要良率失效问题，一般可分为两大类型：1)Hard Fail(硬失效)：一般与工艺缺陷相关，导致半导体器件在物理结构上发生断路或短路的问题，不能正常工作；2)Soft Fail(软失效)：一般与器件的驱动能力相关，工艺波动导致半导体器件性能偏移，电路设计功能无法实现或产生退化；以上两类问题是量产产品在芯片制造过程中的主要挑战，特别是硬失效问题。
接触孔(CT)与栅极(Poly)的桥接(Bridge/Short)，接触孔断路(Open)等问题是晶边硬失效的典型案例，具体请参阅图1a至图1f所示的包括接触孔和栅极的半导体器件的结构示意图，如图1a所示为颗粒缺陷引起的接触孔阻挡刻蚀，造成断路；如图1b所示为CT2PO对准异常，造成短接缺陷；如图1c所示为接触孔关键尺寸偏小，造成接触电阻偏高；如图1d所示为接触孔关键尺寸过小，造成断路；如图1e所示为接触孔关键尺寸过大，造成短路；如图1f所示为接触孔正常情况示意图。晶边为上述的图1a至图1e所示的缺陷的高发区，而导致边缘关键尺寸(CD)偏移,影响晶圆良率。
针对边缘CD偏移的问题，干法刻蚀(Etch)工艺无法精确控制晶圆的大于140mm以外的区域，一般是通过光刻BSE(by shot exposure)补偿曝光能量改善边缘CD，如图2所示为光刻BSE补偿曝光能量改善边缘CD的示意图。但受前层层间介质层(ILD，inter layerdielectric)工艺影响，光刻BSE无法有效补偿Far Edge的CD偏移问题，实际BSE改善效果有限。
发明内容
本发明提供一种改善晶圆面内关键尺寸均匀性的方法，包括：S1：提供一衬底晶圆；S2：进行层间介质层形成工艺以形成一层层间介质层；S3：判断层间介质层是否符合要求，若否则进入步骤S4，若是则进入步骤S5；S4：层间介质层厚度优化工艺；S5：进行光刻BSE补偿工艺；S6：接触孔刻蚀工艺形成接触孔；S7：判断边缘接触孔CD是否符合要求，若否则进入步骤S8，若是则进入步骤S9；S8：在晶圆半径d1至边缘区域内进行接触孔刻蚀优化工艺以增大该区域内的图形的关键尺寸；S9：判断晶圆面内接触孔CD是否符合要求，若否则进入步骤S10，若是则进入步骤S11；S10：在晶圆半径d1至d2区域内进行第一光刻BSE补偿工艺以减小该区域内的图形的关键尺寸，并在晶圆半径d2至边缘区域内进行第二光刻BSE补偿工艺以增大该区域内的图形的关键尺寸；以及S11：工艺窗口验证上线。
更进一步的，S3为判断晶圆面内层间介质层的厚度差是否小于100埃米。
更进一步的，S4中通过调整层间介质层的平坦化工艺的研磨头的各区域的压力来优化层间介质层。
更进一步的，d1＝120mm。
更进一步的，d2＝145mm。
更进一步的，晶圆面内CD range改善至1.5nm以内。
更进一步的，产品良率安全窗口扩大50％。
更进一步的，晶圆边缘良率提升1.0％。
更进一步的，所述改善晶圆面内关键尺寸均匀性的方法应用于28纳米及以下工艺节点。
附图说明
图1a至图1f为包括接触孔和栅极的半导体器件的结构示意图。
图2为光刻BSE补偿曝光能量改善边缘CD的示意图。
图3为本发明一实施例的改善晶圆面内关键尺寸均匀性的流程图。
图4为本发明一实施例的改善晶圆面内关键尺寸均匀性的原理示意图。
图5为本发明一实施例的光刻BSE补偿原理示意图。
图6为接触孔关键尺寸曲线示意图。
图7为现有技术与本发明的工艺整合方案的接触孔面内关键尺寸窗口改善对比示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例中，在于提供一种改善晶圆面内关键尺寸均匀性的方法，请参阅图3所示的本发明一实施例的改善晶圆面内关键尺寸均匀性的流程图，其包括：S1：提供一衬底晶圆；S2：进行层间介质层形成工艺以形成一层层间介质层；S3：判断层间介质层是否符合要求，若否则进入步骤S4，若是则进入步骤S5；S4：层间介质层厚度优化工艺；S5：进行光刻BSE补偿工艺；S6：接触孔刻蚀工艺形成接触孔；S7：判断边缘接触孔CD是否符合要求，若否则进入步骤S8，若是则进入步骤S9；S8：在晶圆半径d1至边缘区域内进行接触孔刻蚀优化工艺以增大该区域内的图形的关键尺寸；S9：判断晶圆面内接触孔CD是否符合要求，若否则进入步骤S10，若是则进入步骤S11；S10：在晶圆半径d1至d2区域内进行第一光刻BSE补偿工艺以减小该区域内的图形的关键尺寸，并在晶圆半径d2至边缘区域内进行第二光刻BSE补偿工艺以增大该区域内的图形的关键尺寸；以及S11：工艺窗口验证上线。
具体的，请参阅图4和图5，图4为一实施例的改善晶圆面内关键尺寸均匀性的原理示意图，图5为一实施例的光刻BSE补偿原理示意图。具体的，改善晶圆面内关键尺寸均匀性的方法，包括：
S1：提供一衬底晶圆；
S2：进行层间介质层(ILD)形成工艺以形成一层层间介质层；
S3：判断层间介质层是否符合要求，若否则进入步骤S4，若是则进入步骤S5；
具体的，在一实施例中，S3为判断晶圆面内层间介质层的厚度差是否小于100埃米。若是则说明层间介质层符合要求，若否则需对层间介质层进行优化。
S4：层间介质层厚度优化工艺；
具体的，在一实施例中，通过调整层间介质层的平坦化工艺的研磨头的各区域的压力来优化层间介质层，以使晶圆面内层间介质层的厚度差小于100埃米。
S5：进行光刻BSE补偿工艺；
具体的，S5中的光刻BSE补偿工艺为如图2所示的常规光刻BSE补偿方案，在一实施例中，该常规光刻BSE补偿方案将晶圆边缘CD增加1nm至3nm之间。
S6：接触孔刻蚀工艺形成接触孔；
S7：判断边缘接触孔CD是否符合要求，若否则进入步骤S8，若是则进入步骤S9；
S8：在晶圆半径d1至边缘区域内进行接触孔刻蚀优化工艺以增大该区域内的图形的关键尺寸；
在本发明一实施例中，可通过调整刻蚀腔体内刻蚀气体分布，或晶圆承载卡盘的温度分布等手段增加d1至边缘区域的刻蚀速度而达到增大晶圆半径d1至边缘区域内的图形CD的目的。
S9：判断晶圆面内接触孔CD是否符合要求，若否则进入步骤S10，若是则进入步骤S11；
S10：在晶圆半径d1至d2区域内进行第一光刻BSE补偿工艺以减小该区域内的图形的关键尺寸，并在晶圆半径d2至边缘区域内进行第二光刻BSE补偿工艺以增大该区域内的图形的关键尺寸；
具体的，请参阅4和图5，在晶圆半径120mm(d1)至145mm(d2)区域内进行了第一光刻BSE补偿工艺以减小该区域内的图形的关键尺寸，并在晶圆半径145mm(d2)至边缘区域内进行了第二光刻BSE补偿工艺以增大该区域内的图形的关键尺寸。在一实施例中，上述的数值可有一定的偏差，在一实施例中所述偏差为10％，较优的，所述偏差为20％，且可根据晶圆半径进行调整。如图4和5所示，本发明S10的光刻BSE优化补偿工艺在进一步补偿以增大晶圆半径d2至边缘区域内的图形的关键尺寸的同时，对晶圆半径d1至d2区域内因S8的工艺增大的关键尺寸进行反补偿而满足了晶圆面内关键尺寸均匀性的需求。
如上所述，通过S8的晶圆半径d1至边缘区域内进行接触孔刻蚀工艺以增大该区域内的图形的关键尺寸，再在S10中对晶圆半径d1至d2区域和晶圆半径d2至边缘区域分别进行光刻BSE优化补偿，且补偿的曝光能量不同，而使得在晶圆半径d1至d2区域内的图形的关键尺寸减小，在晶圆半径d2至边缘区域内的图形的关键尺寸增大，而可精确优化晶圆半径d1至d2区域和晶圆半径d2至边缘区域的接触孔的关键尺寸。
S11：工艺窗口验证上线。
如上所述，通过在晶圆半径d1至边缘区域进行光刻BSE补偿工艺及接触孔刻蚀工艺的工艺整合方案，而晶圆半径0mm至d1区域的工艺不变，极大的提升了晶边工艺窗口；并提升了晶圆面内接触孔CD分布均匀性，特别是晶边Far Edge的部分，CD range从4nm改善至1.5nm以内，如图6所示的接触孔关键尺寸曲线示意图，其中曲线610为采用包括常规BSE补偿工艺的工艺形成的接触孔关键尺寸曲线，曲线620为采用包括层间介质层形成工艺和常规BSE补偿工艺的工艺形成的接触孔关键尺寸曲线，曲线630为采用包括接触孔刻蚀工艺及常规BSE补偿工艺的工艺形成的接触孔关键尺寸曲线，曲线640为采用本发明的工艺整合方案形成的接触孔关键尺寸曲线；产品良率安全窗口扩大约50％，如图7所示的现有技术与本发明的工艺整合方案的接触孔面内关键尺寸窗口改善对比示意图，其中曲线710为现有技术的接触孔面内关键尺寸窗口改善曲线，曲线720为采现本发明的工艺整合方案的接触孔面内关键尺寸窗口改善曲线；且边缘良率提升约1.0％。
在一实施例中，上述的改善晶圆面内关键尺寸均匀性的方法应用于28纳米及以下更先进工艺节点。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种改善晶圆面内关键尺寸均匀性的方法，其特征在于，包括：
S1：提供一衬底晶圆；
S2：进行层间介质层形成工艺以形成一层层间介质层；
S3：判断层间介质层是否符合要求，若否则进入步骤S4，若是则进入步骤S5；
S4：层间介质层厚度优化工艺；
S5：进行光刻BSE补偿工艺；
S6：接触孔刻蚀工艺形成接触孔；
S7：判断边缘接触孔CD是否符合要求，若否则进入步骤S8，若是则进入步骤S9；
S8：在晶圆半径d1至边缘区域内进行接触孔刻蚀优化工艺以增大该区域内的图形的关键尺寸；
S9：判断晶圆面内接触孔CD是否符合要求，若否则进入步骤S10，若是则进入步骤S11；
S10：在晶圆半径d1至d2区域内进行第一光刻BSE补偿工艺以减小该区域内的图形的关键尺寸，并在晶圆半径d2至边缘区域内进行第二光刻BSE补偿工艺以增大该区域内的图形的关键尺寸；以及
S11：工艺窗口验证上线。
2.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，S3为判断晶圆面内层间介质层的厚度差是否小于100埃米。
3.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，S4中通过调整层间介质层的平坦化工艺的研磨头的各区域的压力来优化层间介质层。
4.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，d1＝120mm。
5.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，d2＝145mm。
6.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，晶圆面内CD range改善至1.5nm以内。
7.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，产品良率安全窗口扩大50％。
8.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，晶圆边缘良率提升1.0％。
9.根据权利要求1所述的改善晶圆面内关键尺寸均匀性的方法，其特征在于，所述改善晶圆面内关键尺寸均匀性的方法应用于28纳米及以下工艺节点。
CN202011592563.6A 2020-12-29 2020-12-29 改善晶圆面内关键尺寸均匀性的方法 Active CN112802797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011592563.6A CN112802797B (zh) 2020-12-29 2020-12-29 改善晶圆面内关键尺寸均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011592563.6A CN112802797B (zh) 2020-12-29 2020-12-29 改善晶圆面内关键尺寸均匀性的方法

Publications (2)

Publication Number Publication Date
CN112802797A CN112802797A (zh) 2021-05-14
CN112802797B true CN112802797B (zh) 2023-08-15

Family

ID=75805504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011592563.6A Active CN112802797B (zh) 2020-12-29 2020-12-29 改善晶圆面内关键尺寸均匀性的方法

Country Status (1)

Country Link
CN (1) CN112802797B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214277A (ja) * 1998-01-21 1999-08-06 Toshiba Corp ウェハおよびその製造方法
WO2013064025A1 (zh) * 2011-11-01 2013-05-10 无锡华润上华科技有限公司 改善晶圆上栅极光刻关键尺寸均匀性的方法
CN108732869A (zh) * 2018-04-20 2018-11-02 上海华力微电子有限公司 一种调试关键尺寸均匀性的方法
CN110767602A (zh) * 2019-10-17 2020-02-07 上海华力集成电路制造有限公司 接触孔形成方法
CN110867409A (zh) * 2019-11-25 2020-03-06 上海华力集成电路制造有限公司 接触孔的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214277A (ja) * 1998-01-21 1999-08-06 Toshiba Corp ウェハおよびその製造方法
WO2013064025A1 (zh) * 2011-11-01 2013-05-10 无锡华润上华科技有限公司 改善晶圆上栅极光刻关键尺寸均匀性的方法
CN108732869A (zh) * 2018-04-20 2018-11-02 上海华力微电子有限公司 一种调试关键尺寸均匀性的方法
CN110767602A (zh) * 2019-10-17 2020-02-07 上海华力集成电路制造有限公司 接触孔形成方法
CN110867409A (zh) * 2019-11-25 2020-03-06 上海华力集成电路制造有限公司 接触孔的制造方法

Also Published As

Publication number Publication date
CN112802797A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
US7192845B2 (en) Method of reducing alignment measurement errors between device layers
US7651893B2 (en) Metal electrical fuse structure
JP4372178B2 (ja) 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法
US7977237B2 (en) Fabricating vias of different size of a semiconductor device by splitting the via patterning process
US7492049B2 (en) Multi-layer registration and dimensional test mark for scatterometrical measurement
US9368393B2 (en) Line-edge roughness improvement for small pitches
US20050208427A1 (en) Semiconductor device manufacturing method
US20100078825A1 (en) Method for fabricating interconnect structures for semiconductor devices
US8367276B2 (en) Mask blank and method of manufacturing mask
CN112802797B (zh) 改善晶圆面内关键尺寸均匀性的方法
KR101934860B1 (ko) 위상반전 블랭크 마스크 및 포토마스크
US20090246954A1 (en) Method of manufacturing semiconductor device
CN110767602B (zh) 接触孔形成方法
US7682778B2 (en) Methods of forming contact plugs in semiconductor devices
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
JP2004349704A (ja) エッチングプロセスにおける臨界寸法を制御する方法
KR100660325B1 (ko) 반도체 소자의 제조방법
CN109507847B (zh) 光学临近效应修正方法
van Haren et al. Intra-field etch induced overlay penalties
TWI792776B (zh) 半導體元件製造流程及半導體元件製造系統
KR101670348B1 (ko) 위상반전 블랭크 마스크 및 이를 이용하여 제작되는 포토마스크
KR100834832B1 (ko) 오버레이 계측설비를 이용한 패턴의 임계치수 측정방법
US7776513B2 (en) Method of manufacturing semiconductor device
US20080220609A1 (en) Methods of Forming Mask Patterns on Semiconductor Wafers that Compensate for Nonuniform Center-to-Edge Etch Rates During Photolithographic Processing
KR100607763B1 (ko) 두 단계의 절연막 연마 공정을 포함하는 반도체 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant