CN112787601B - 一种面向百兆赫兹信号带宽功放的高效预失真方法 - Google Patents

Abstract

本发明为一种面向百兆赫兹信号带宽功放的高效预失真方法，属于无线通信技术领域。本发明的预失真方法只对功率放大器(PA)的部分输出信号进行线性化补偿，采用多相DPD(数字预失真)结构；本发明在数字预失真系统中增加智能信号处理模块，智能信号处理模块根据要补偿的DPD线性化带宽设置半带滤波器个数，结合源信号参数计算ADC(模数转化)欠采样因子和多相DPD分支数目，并对欠采样信号和DPD的输出信号做相关性计算获取时延，以保证参数训练时两个数据信号对齐。本发明可同时联动降低DPD数据吞吐量和反馈回路采样带宽，实现灵活设置DPD数据吞吐量，节约DPD的硬件实现成本。

Description

一种面向百兆赫兹信号带宽功放的高效预失真方法

技术领域

本发明属于无线通信技术领域，具体涉及一种面向百兆赫兹信号带宽功放的高效预失真方法。

背景技术

功率放大器(Power Amplifier,PA)在无线通信系统中扮演着重要的角色，它用于将已调制的信号放大到一定的功率值，再通过天线发射以确保接收机可以接收到高信噪比信号，保证通信质量。PA在工作点接近饱和时的非线性将导致发射信号的带内失真，同时还会出现频谱泄露而导致邻道干扰，进而严重影响通信质量。另外，当PA在工作点远离饱和区，接近线性区时，发射信号将要求PA的输出功率有一定的回退量，但这会显著降低PA的使用效率。为了兼顾频谱的有效性和功放的有效性，数字预失真(Digital Predistortion,DPD)技术凭借成本低、易于实现等优点成为最有效且广泛应用的功放线性化技术之一。

随着无线通信技术的发展，系统的数据速率越来越高，导致调制信号带宽变宽，5G通信技术中调制信号带宽大于100MHz，如果采用传统单相体系结构实现DPD，这对于FPGA的硬件时钟频率要求将超过系统所能达到的最大时钟频率，所以近年来提出采用多相体系结构实现DPD，以适应无线通信系统中越来越高的数据速率要求。另外，DPD技术一般采用数字电路搭建，模拟数字转换器ADC是必不可少的信号采集器件。由于存在非线性，信号经过功放后频谱将会展宽。为了全部PA输出的非线性信号而进一步求得预失真器的特性，假设考虑5阶非线性，那么至少需要分析5倍输入信号带宽频谱。也就是说，ADC的采样速率应不低于5倍输入信号带宽。但是，随着调制信号带宽的不断增大，例如5G新射频毫米波通信信号带宽>400MHz，那么PA的输出信号带宽>2GHz，ADC采样速率也将>4Gsps，这使得ADC的采样速率同样面临严峻挑战，同时也必将导致硬件实现成本的增加。所以从降低ADC采样速率的角度出发，需要考虑采用有效的欠采样方案实现对PA输出信号的采集。

目前对于DPD多相体系结构和欠采样的研究已经取得一定的进展，但是研究工作并没有考虑DPD的数据吞吐量问题。

发明内容

本发明针对目前宽带通信系统中，PA线性化时所要求的高ADC采样速率和大DPD数据吞吐量问题，提出一种面向百兆赫兹信号带宽功放的高效预失真方法，在解决PA线性化问题，保证频谱有效性和功放有效性的同时，可降低ADC的采样速率和DPD的数据吞吐量，节约带宽资源，降低硬件实现成本，降低功耗。

本发明提供的一种面向百兆赫兹信号带宽功放的高效预失真方法，包括如下步骤：

步骤一、在数字预失真系统中增加智能信号处理模块，在智能信号处理模块中执行：

(1)智能信号处理模块根据源信号的带宽BW_s和速率SR_s以及要补偿的DPD线性化带宽BW_l，设置插值模块中的半带滤波器个数p，以控制DPD数据吞吐量N_DPD，其中，BW_l＝N_DPD＝2^p×SR_s；

(2)智能信号处理模块计算ADC欠采样因子F和合适的多相DPD分支数目q，如下：

其中，SR_NS为奈奎斯特采样率，f_clk为数字预失真系统的时钟频率，ceil(·)表示向上取整运算；

步骤二、设置插值模块中有p个半带滤波器，设源信号

经过插值模块得到插值信号X；

步骤三、设置解串器有q条延时链路，插值信号X输入到解串器得到q相并行信号；

步骤四、在预失真器中使用基于LUT的多相预失真结构，查找表中存储预先计算好的DPD模型基函数值；在每个时钟周期内将q相并行信号输入预失真器后，通过幅度计算模块生成q个索引，从各查找表中同时检索出q个表值；

步骤五、将q相并行信号，将每相的输入信号与对应检索到的表值相乘求和，得到该相预失真信号；

步骤六、将q相预失真信号利用串化器组合到一起，对串行预失真信号经数字模拟转换器后得到模拟预失真信号，将模拟预失真信号调制到射频频段，输入PA进行功率放大后得到发射信号；

步骤七、将PA输出信号解调到基带，将得到的基带信号输入模拟数字转换器ADC进行欠采样；ADC欠采样因子由步骤一获得；

步骤八、利用DPD输入信号X和欠采样信号Y构建DPD模型，并进行DPD模型参数训练。

所述的步骤八中，智能信号处理模块对ADC输出的欠采样信号Y和DPD的输出信号做相关性计算来估计源信号经过DPD、PA等模块的时延，将取得相关性最大值时的时延τ输出给参数训练模块中插值信号输入的延时模块，以保证参数训练时两个数据信号对齐；然后，插值信号X经延时模块延时处理，和欠采样信号Y同时被输入到参数训练模块；参数训练模块利用输入的信号对DPD模型参数进行训练。

相对于现有技术，本发明方法及系统的优点和积极效果在于：

(1)本发明引入智能信号处理模块，在已知源信号带宽、速率的情况下，提前设置插值半带滤波器个数，实现对DPD数据吞吐量的控制，进而控制DPD线性化带宽，达到对部分PA输出信号进行线性化补偿的目的，为带限数字预失真系统的实现提供了有效解决方案。

(2)本发明在减小DPD数据吞吐量的同时，反馈观测回路ADC采样率和反馈回路数据带宽也降低了。

(3)本发明在多相体系结构已经实现了对非多相体系结构时钟频率扩展的前提下，进一步降低DPD数据吞吐量，减小系统时间频率，节约DPD的硬件实现成本，可以对一定范围内的PA输出信号进行线性化补偿。本发明可以利用更少的资源达到同等线性化效果，有效解决频谱利用率低和功放效率低的问题，为未来超宽带通信系统的功放线性化技术提供有效解决方案。

附图说明

图1为传统数字预失真系统各点频谱示意图；

图2为本发明提出的高效预失真方法中带限数字预失真系统各点频谱示意图；

图3为基于LUT的非多相预失真体系结构框图；

图4为本发明采用的基于LUT的多相预失真体系结构框图；

图5为典型直接学习DPD系统的简化框图；

图6为本发明技术的实验仿真结果图。

具体实施方式

下面结合附图对本发明进行详细说明。

在实际中，可对PA的部分输出信号进行线性化补偿，因为已调信号经过PA以后，其输出信号带宽被扩展的很宽，而只需要对中心频率附近带宽范围内的失真进行补偿即可，超出该补偿带宽范围内的交调失真可利用PA后级联的滤波器滤除。这种方式主要依赖滤波器，滤波器对DPD模型的影响是至关重要，因此这将增加滤波器模型的辨识过程，这在工程上实现起来很复杂，后续没有在工程上使用，也没有人继续改进。本发明基于这种设计思路，研究如何在工程上容易实现，同时可以忽略滤波器对DPD模型的影响。

本发明提出的一种降低DPD数据吞吐量的高效数字预失真方法，引入智能信号处理模块，由用户设置插值半带滤波器个数，实现对DPD数据吞吐量的控制，进而控制DPD线性化带宽，实现对部分PA输出信号进行线性化补偿，为带限数字预失真系统的实现提供有效解决方案。本发明只需要对一定带宽范围内的信号进行线性化补偿，不仅可以降低对ADC采样速率的要求，同时也会降低DPD的数据吞吐量需求，以达到降低DPD前馈通路带宽的目的。同时，本发明可以利用更少的硬件资源和更低的硬件成本，同时降低传统数字预失真系统中对高系统时钟频率和高ADC采样速率的要求，有效解决现代通信系统频谱利用率低和功放效率低的问题，为未来超宽带通信系统的功放线性化技术提供有效解决方案。

本发明提供的降低DPD数据吞吐量的高效数字预失真方法，主要包括如下八个步骤，下面分别说明各步骤的实现。

步骤一、已知源信号带宽为BW_s、速率为SR_s，智能信号处理模块将根据系统设置的插值半带滤波器个数p和系统时钟频率f_clk，计算系统各模块相关参数，包括ADC欠采样因子F和DPD数据吞吐量N_DPD等。p为整数。另外，由于本发明拟采用多相体系结构实现DPD，所以智能信号处理模块将同时给出合适的多相DPD分支数目q。

已知源信号速率为SR_s，因为插值半带滤波器的输出信号速率是其输入信号速率的2倍，那么源信号经p层插值半带滤波器得到的插值信号速率SR_I为：

SR_I＝2^p×SR_s (1)

由于DPD数据吞吐量N_DPD等于插值信号速率，所以有：

N_DPD＝SR_I＝2^p×SR_s (2)

在式(2)中，DPD的数据速率和DPD对PA输出信号线性化补偿的带宽范围是相等的，所以DPD线性化带宽BW_l＝N_DPD＝2^p×SR_s。可见，基于式(2)可以灵活设置DPD数据吞吐量和DPD线性化带宽。

在传统数字预失真场景中，当考虑PA的5阶非线性时，PA输出信号带宽将为5倍输入信号带宽。假设PA输入信号带宽为BW_s，那么PA输出信号带宽为5×BW_s。如果要对全部的PA输出信号进行线性化补偿，那么DPD的线性化带宽将等于PA全部输出信号带宽，即BW_l＝5×BW_s。此时不仅反馈观测回路ADC的采样率很高，而且DPD的数据吞吐量也很大。但是在实际中，一般不需要对全部的PA输出信号进行线性化补偿，因此本发明只对部分PA输出信号进行补偿，此时DPD的线性化带宽小于PA输出信号带宽，即BW_l＜5×BW_s。在对部分PA输出信号进行线性化补偿时，反馈观测回路ADC采样率可以适当降低，同时反馈观测回路带宽也将得到缓解，这为未来超宽带无线通信系统中DPD技术的应用提供了有效解决方案。

本发明仅对部分PA输出信号进行线性化补偿，此时定义线性化因子β为PA输出信号带宽与DPD线性化带宽的比值，即：

可见，β＝1时即为传统数字预失真系统，图1所示为传统数字预失真系统及各点频谱图，β＝1，p＝2；当β＞1时，即为本发明的带限数字预失真系统，图2所示为本发明提出的带限数字预失真系统及各点频谱示意图，其中β＝1，p＝1。对于β＝1的传统数字预失真系统这里不再赘述，本发明将从β＞1的带限数字预失真系统实现角度进行阐述。

如果β＞1，即DPD的线性化带宽小于PA输出信号带宽时，反馈观测回路ADC采样率将小于奈奎斯特采样率SR_NS，定义ADC欠采样因子F为奈奎斯特采样率与ADC采样率的比值。此时ADC采样率SR_ADC等于DPD线性化带宽，即SR_ADC＝N_DPD，则有：

式(4)中一般取F为整数。

另外，由于本发明方法拟采用多相体系结构实现DPD，所以当系统时钟频率为f_clk时，多相DPD结构中的多相分支数目为：

其中ceil(·)表示向上取整运算。

除了上述几个参数的计算以外，智能信号处理模块还需要对ADC输出的欠采样信号和DPD的输出信号做相关性计算来估计源信号经过DPD、PA等模块的时延。将取得相关性最大值时的时延τ输出给参数训练模块中源信号输入的延时模块，以保证参数训练时输入参数训练模块的经延时处理的插值信号序列和欠采样信号序列信号对齐，两个数据信号同时被输入到参数训练模块。

步骤二、设置插值模块中有p个半带滤波器，源信号

经过插值模块得到插值信号X。

根据设置的插值半带滤波器个数p，对系统源信号

做p层半带滤波器插值，得到插值信号X＝[x(1),x(2),…,x(n)]。n为正整数。

设输入信号速率为SR_s，那么经p层半带滤波器插值得到的插值信号速率就是2^p×SR_s，即系统的DPD数据吞吐量N_DPD＝2^p×SR_S，其中p是根据系统需求提前设置的。

步骤三、设置解串器有q条延时链路，插值信号X输入到解串器得到多相并行信号。

传统非多相预失真体系结构中，每个时钟周期内，预失真器只能处理1比特数据信号，此时DPD的数据吞吐量与系统时钟频率相同。随着现代通信系统信号带宽的不断增加，DPD的数据吞吐量也在不断增加，现有系统硬件时钟频率将很难满足宽带通信系统的DPD数据吞吐量要求。所以本发明技术拟采用多相预失真体系结构实现DPD。

本发明多相预失真体系结构中，首先需要将单相插值信号X通过解串器，转换成多相并行信号，每相分支信号由一条延时链承载，并行信号的分支数目q由智能信号处理模块计算给出。

与非多相体系结构每个时钟周期内只能处理1比特信号相比，多相体系结构在每个时钟周期内可处理q比特信号，所以在相同系统时钟频率下，多相体系结构的DPD数据处理速率是传统非多相体系结构数据处理速率的q倍，因此可实现超宽带通信系统对DPD数据吞吐量的要求。另外，如果系统工作时钟频率为f_clk，那么非多相体系结构的DPD数据吞吐量就是f_clk，而同样的系统时钟频率下，多相体系结构的DPD数据吞吐量是q×f_clk，这也将降低对系统时钟频率的要求。

步骤四、多相输入信号生成查找表索引，检索表值替代DPD模型基函数。

本发明技术采用LUT(查找表)技术实现DPD。本发明中所使用的LUT技术是通过建立存储表格存储预先计算好的DPD模型基函数值，DPD模型基函数值是预失真参数c_k,m和基函数|x(n-m)|^k的乘积和，以此代替记忆多项式中复杂的复数相乘，用空间复杂度换取时间复杂度，达到改善系统运行效率的目的，且LUT技术可节省大量的乘法器资源。基于LUT的非多相预失真体系结构如图3所示，其中预失真器模块中的记忆深度为3。

多相LUT是对LUT技术的一种扩展，图4所示为本发明采用的基于LUT的多相预失真体系结构，记忆深度为M，在多相LUT解决方案中，每个时钟周期内的LUT都是一种多输入多输出结构。本发明主干路存在q相分支支路，那么每个时钟周期内会有q路输入信号通过幅度计算模块生成q个索引，每张查找表将有q个索引输入，同时检索出q个表值。

设DPD模型需要考虑M阶记忆效应，那么DPD模块会存在M张查找表。所以当采用多相LUT结构实现DPD时，每个时钟周期内，M张查找表将有qM个输入和qM个输出，这qM个LUT输出即是计算q相预失真信号所需基函数的等效替代形式。

式(6)给出了基于LUT的多项式(MP)模型：

其中，u(n)表示DPD输出信号，x(n-m)、x(n)是DPD输入信号，是插值信号X中的值；K表示非线性阶数，M表示记忆深度，c_k,m表示对应非线性阶数k、记忆深度m的DPD模型参数。h(|x(n-m)|)是LUT中的表值，它是MP模型的基函数形式，它是一个关于|x(n)|的函数。

当考虑DPD的m阶记忆效应时，预失真信号u(n)与DPD输入信号x(n),…,x(n-m)有关。所以在每个时钟周期内，x(n)通过幅度计算模块生成查找表索引后输入到记忆深度为0的查找表中索引出LUT表值h(|x(n)|)。同理，x(n-m)生成查找表索引输入到记忆深度为m的查找表中索引出LUT表项h(|x(n-m)|)。

步骤五、多相输入信号与查找表表值相乘，求和得到多相预失真信号。

将多相输入信号与对应查找表索引得到的表值相乘。每个时钟周期内，每张查找表都是一种q输入q输出结构，当索引得到q个LUT表项值，这q个表值将与对应的q相输入信号相乘，然后将结果输出到指定的多相输出端口，多个输入信号与相应LUT表项的乘积和即为该相预失真信号。

当考虑DPD的M阶记忆效应时，每个时钟周期内的预失真信号u(n)就是x(n),…,x(n-M)和相应的LUT表值相乘并求和的结果。例如M＝3，那么预失真信号u(n)就与DPD输入信号x(n),x(n-1),x(n-2),x(n-3)有关，则可通过查询3个查找表，得到相应的表值h(|x(n)|),h(|x(n-1)|),h(|x(n-2)|),h(|x(n-3)|),根据公式(6)，将输入信号与对应的LUT输出的表值相乘并求和，即得到输出预失真信号u(n)，将其输出到指定相的DPD输出端口，即得到该时钟周期内该相预失真信号。

步骤六、将多相预失真信号串化后变换到模拟域，进行预失真信号的模拟域处理。

利用串化器将多相预失真信号重新组合到一起，得到串行预失真信号，而后经数字模拟转换器DAC变换到模拟域得到模拟预失真信号；模拟预失真信号再调制到射频频段，以满足PA工作频率，再输入到PA进行功率放大得到发射信号。

步骤七、反馈观测回路对PA输出信号欠采样。

PA输出信号解调到基带，得到PA输出的基带信号，然后进入模拟数字转换器ADC进行欠采样，得到Y＝[y(1),y(2),…,y(n)]，其中欠采样因子F可通过式(4)由智能信号处理模块计算确定。

步骤八、利用DPD输入信号序列X和欠采样信号序列Y构建DPD模型并进行参数训练。

本发明采用直接学习结构提取DPD模型系数，如图5所示，为典型直接学习DPD系统的简化框图。在使用直接学习结构提取DPD模型系数时，具体迭代格式为：

c_l+1＝c_l-μΔc_l (7)

Δc_l＝(χ^Hχ)^-1χ^H(Y-X) (8)

其中，步长因子μ的取值范围是(0,1)，χ是由DPD输入信号序列得到的基函数的矩阵表达形式，本发明中用MP模型的基函数形式表示。c_l为第l次迭代的DPD模型参数向量。c_l为参数c_k,m组成的向量，k＝0,1,…K,m＝0,1,…M，初始时设置为[1,0,0,0,……0]。

设经过l次迭代后得到y(n)＝x(n)，其中x(n)为DPD输入信号，y(n)为PA输出信号，此时，认为学习DPD模型系数的算法已经收敛，并且线性化效果良好，此时得到的参数向量c_l即为最终获得的DPD模型参数。

本发明方法实现的一个基于LUT的多相数字预失真总体模型，如图4所示，源信号X经过插值模块，得到的插值信号X进入解串器，得到多相插值信号。多相信号经过多相DPD结构，得到多相预失真信号，再经过串化器，重新组合多相预失真信号，得到预失真信号。预失真再先后通过DAC、上变频、PA得到功率放大信号。反馈观测回路对PA射频信号下变频，再经过ADC模块对PA射频信号欠采样，得到欠采样信号序列。欠采样信号序列和DPD模块输出信号输入到智能信号处理模块，估计系统延时。然后经延时处理的插值信号序列和欠采样信号序列同时被输入到参数训练模块，利用Gauss-Newton迭代算法训练DPD模型参数，再对各LUT中的表值进行重新计算，更新LUT表项。本发明技术中，智能信号处理模块利用已知的源信号带宽BW_s和速率SR_s，根据用户设置的插值半带滤波器个数p和系统时钟频率f_clk，计算系统各模块相关参数，包括ADC欠采样因子F和DPD数据吞吐量N_DPD等。

本发明使用一个带宽为100MHz、速率为125Msps的OFDM信号作为测试信号进行了实验，源信号经1层半带滤波器对信号插值，得到250Msps的插值信号。解串器将串行信号分为2相分支，每一相输入信号采样率为125Msps。多相预失真信号重新串化组合得到速率为250Msps的预失真信号。DAC对预失真信号进行2倍上采样的数模转换，预失真信号带宽为500MHZ。随后，上变频模块将预失真信号调制到2.14GHz的频段上，通过中心工作频率为2.14GHz的非线性Doherty PA进行放大。反馈观测回路首先下变频PA输出信号然后进入ADC模块对PA输出信号进行2倍欠采样，得到采样率为250Msps的欠采样信号序列。最后将250Msps的DPD输出信号序列和250Msps的欠采样信号序列输入到智能信号处理模块，估计系统时延。然后参数训练模块利用经延时处理的250Msps的插值信号序列和250Msps的欠采样信号序列训练DPD模型参数，然后对预失真器的参数进行更新，进而更新查找表表值。

如图6所示的计算机仿真结果图中，有DPD代表本发明方法，可以看出本发明技术所提出的降低DPD数据吞吐量的数字预失真方法可以实现对250MHz带宽范围内的非线性PA输出信号进行线性化补偿，且NMSE性能优于-40dB。本发明是一种可同时联动降低DPD数据吞吐量和反馈回路采样带宽的高效数字预失真方法，可灵活设置DPD数据吞吐量，同时降低ADC采样率，可以对DPD数据吞吐量和ADC欠采样因子做出实时调整，以适应不同的预失真体系结构。

Claims (3)

1.一种面向百兆赫兹信号带宽功放的预失真方法，其特征在于，包括如下步骤：

(1)在数字预失真系统中增加智能信号处理模块，智能信号处理模块根据输入的源信号的带宽BW_s和速率SR_s，以及要补偿的数字预失真DPD线性化带宽BW_l，设置插值模块中的半带滤波器个数p，以控制DPD数据吞吐量N_DPD，其中，BW_l＝N_DPD＝2^p×SR_s；智能信号处理模块计算模拟数字转换器ADC欠采样因子F和多相DPD分支数目q如下：

其中，SR_NS为奈奎斯特采样率，f_clk为数字预失真系统的时钟频率，ceil(·)表示向上取整运算；

不对全部的PA输出信号进行线性化补偿，只对部分PA输出信号进行线性化补偿，即DPD的线性化带宽小于PA输出信号带宽，此时，反馈观测回路中ADC采样率SR_ADC将小于奈奎斯特采样率SR_NS，设ADC欠采样因子F为SR_NS与SR_ADC的比值，ADC采样率SR_ADC等于DPD线性化带宽；

(2)设置插值模块中有p个半带滤波器，源信号

经过插值模块得到插值信号X；

(3)设置解串器有q条延时链路，插值信号X输入到解串器，转换成q相并行信号；

(4)在预失真器中使用基于显示查找表LUT的多相预失真结构，查找表中存储预先计算好的DPD模型基函数值，将q相并行信号输入预失真器，通过幅度计算模块生成q个索引，从每个查找表中检索出q个表值；

设预失真器的记忆深度为M，则预生成M张查找表；设c_k,m表示对应非线性阶数k、记忆深度m的DPD模型参数，对于插值信号X中信号x(n)，在记忆深度m的查找表中记录根据信号x(n-m)计算得到的DPD模型基函数值h(|x(n-m)|)，

其中，K表示非线性阶数，m＝0,1,…M；h(|x(n-m)|)是LUT中的表值，它是MP模型的基函数形式，是一个关于|x(n)|的函数；

(5)对q相并行信号，将每相的输入信号与对应检索到的表值相乘求和，得到该相预失真信号；

(6)将q相预失真信号利用串化器组合到一起，对得到的串行预失真信号经数字模拟转换器后得到模拟预失真信号，将模拟预失真信号调制到射频频段，输入功率放大器PA进行功率放大得到发射信号；

(7)将PA输出信号解调到基带，将得到的基带信号输入ADC，根据欠采样因子F对基带信号欠采样，得到欠采样信号；

(8)智能信号处理模块对ADC输出的欠采样信号和DPD的输出信号做相关性计算，将取得相关性最大值时的时延τ输出给参数训练模块中的延时模块；插值信号X经延时模块延时处理，和欠采样信号Y同时被输入到参数训练模块；参数训练模块利用输入的信号对DPD模型参数进行训练。

2.根据权利要求1所述的方法，其特征在于，所述的步骤(5)中，对于记忆深度为M的预失真器，预失真信号u(n)与输入信号x(n),…,x(n-M)有关，通过步骤(4)查找到对应的表值h(|x(n)|),…,h(|x(n-M)|)，则预失真信号u(n)为输入信号x(n),…,x(n-M)和相应的表值h(|x(n)|),…,h(|x(n-M)|)相乘并求和的结果。

3.根据权利要求1所述的方法，其特征在于，所述的步骤(8)中，在参数训练模块中利用直接学习结构提取DPD模型系数，在获得训练好的DPD模型系数后，更新预失真器中各查找表的表值。

Images