CN110276122A - 适用于多比特数字正交发射机的数字预失真前端电路 - Google Patents

Abstract

本发明属于集成电路技术领域，具体为一种适用于多比特数字发射机补偿非线性的数字预失真电路。本发明的数字预失真电路由三个部分组成：数字静态预失真模块，数字动态预失真模块以及升采样滤波器模块；数字静态预失真模块由静态查找表及二维线性插值算法实现，数字动态预失真模块由动态自适应滤波器组成；升采样滤波器组用于把低频的基带信号升采样到高频的载波频率处，采用低通FIR滤波器和半带滤波器组合实现。本发明可以通过ASIC芯片设计，集成到数字发射机之中，能够实现对功率放大器的非线性补偿，提高发射机的线性度，作为射频功率放大器的数字前端部分，可以适用于如路由器、手机、小型基站等大多数宽带通信系统中。

Description

适用于多比特数字正交发射机的数字预失真前端电路

技术领域

本发明属于集成电路设计技术领域，具体涉及适用于多比特数字发射机的数字预失真前端电路。

背景技术

数字预失真技术在二十世纪九十年代提出，进入二十一世纪之后开始得到重视并应用。在早期无线通信中，数据业务需求不高，数据传输速度不快，对发射机的线性度要求也不高。而随着3G和4G通信系统的演进，数据业务需求不断增加，未来5G通信系统的各项指标也不断提高，为此数字预失真技术也面临着巨大挑战。所谓数字预失真技术，就是通过数字信号处理，将有失真单元之前的信号通路上加入与其失真特性相反的单元，使得两者对信号的总体效应能够相互抵消，从而在系统级上体现为线性；同时更大峰均功率比(PAPR)通信的信号如WLAN和LTE信号对发射机的非线性更加敏感，数字预失真技术是发送机主要的线性化手段，因而得到了非常广泛的应用。

在克服发射机失真的手段中，常见的有功率回退，Doherty功放，单比特架构，数字预失真等。功率回退的思想简单朴素但问题在于无法利用功放的最大输出功率；Doherty功放原理是采用一个主和一个辅功放功率合成，输入信号较小时辅功放输出很小，而输入信号较大时主功放开始饱和时辅功放开始正常放大，两功放输出功率合成后可以补偿饱和效应。但是Doherty结构要求对信号做90度的相移，原型采用四分之一波长的传输线来实现，是集成的难点，同时对仿真的精准度要求很高，在先进工艺的演进下设计会越来越难以复制。单比特架构对抗非线性，在理想情况下不会产生非线性，但是实际电路中非理想因素会使单比特系统偏离这一理想情况。同时常用于低比特架构的ΔΣ调制方式会不可避免的引入带外噪声，这些信号需要特定的声表面滤波器加以滤除。数字预失真技术采用相比之下成本低廉，实现较容易的数字信号处理模块，功耗较低，能够随着工艺的演进具有更高的效能，同时其解决方案也更加灵活，可以通过迭代来实现实时性的矫正。

本发明提供一种适用于多比特数字正交发射机的数字预失真前端电路，通过静态二维的预失真查找表和自适应滤波器分别补偿功率放大器的静态非线性和动态非线性，在保证发射机效率的情况下，尽可能的提高系统的线性度。

发明内容

本发明的目的是提供一种线性度高的用于多比特数字正交发射机的数字预失真前端电路。

本发明提供的适用于多比特数字发射机补偿非线性的数字预失真电路，由如下三个部分组成：数字静态预失真模块、数字动态预失真模块以及采样滤波器模块；其中，所述数字静态预失真模块由静态查找表及二维线性插值算法实现，所述数字动态预失真模块由动态自适应滤波器组成，采样滤波器模块由FIR滤波器实现；数字静态预失真模块和数字动态预失真模块通过数字静态查找表和自适应滤波器电路级联，分别用于补偿功率放大器的静态非线性和动态非线性；系统结构见图1所示。

本发明中，所述数字静态预失真电路，使用一张17x17的静态查找表，其中存储的数据为11位的预失真点的数值信息，通过SPI通信协议写入或读出数据；通过输入12位数据的高5位寻址，寻址方式为线性寻址，得到查找表上的相关点A、B、C和D，这四个点分别是离输入点P坐标最近的左下，左上，右上和右下点，共同构成一个四边形，将P点包围在内部；以A、B、C、D这四个点包含的预失真信息作为计算基准，将输入信号点P的低7位作为插值自变量，以I为横坐标，Q为纵坐标，通过二维线性插值函数计算得到静态预失真结果。

本发明中，所述动态预失真滤波器是基于最小均方误差算法(LMS)的滤波器，其输入同时包括I和Q两路信号，其输出分别为I或Q路信号，可配置乘法系数通过SPI协议写入，其系数通过MATLAB建模仿真，由最小化均方误差算法经迭代得到。

本发明中，采样滤波器组模块，包括4级采样滤波器；其第一级置于预失真模块的前面，由低通FIR滤波器实现，后三级置于预失真模块的后面，由半带滤波器实现，输入信号为12位，输出信号为12位，低通FIR滤波器以及半带滤波器采用转置型结构以及多相形式实现。

本发明提供的数字发射机数字前端的解决方案，可以通过ASIC芯片设计，集成到数字发射机之中，能够实现对功率放大器的非线性补偿，提高发射机的线性度，作为射频功率放大器的数字前端部分，适用于大多数宽带通信系统中(如路由器，手机，小型基站等)。

附图说明

图1是数字预失真前端电路的系统框图。

图2是静态数字预失真的定位格的原理图。

图3是静态数字预失真的计算流程图。

图4是2-D LUT预失真的硬件实现电路图。

图5是动态数字预失真的自适应滤波器的原理图。

图6是LMS自适应滤波器的硬件实现原理图。

图7是半带滤波器的设计原理图。

图8是建立预失真算法之后的频谱图。

具体实施方式

以下结合附图和实施例对本发明作进一步详细说明

本发明提供的适用于数字发射机的数字预失真算法和数字预失真前端电路，该电路的典型结构如图1所示。整个系统主要包括静态预失真模块和动态预失真模块，以及升采样滤波器组模块。这三个部分在结构上呈现级联结构，升采样滤波部分将基带信号上采样到目标频率，经由发射机发送出去。将数字预失真模块放置在合适的工作频率处，在本设计中，工作频率在360MHz左右，也就是第一级升采样滤波器之后，第二级升采样滤波器之前，这样平衡数字预失真效果和处理时间的问题。同时，这样设计的另一个好处在于，基带信号在通过第一级升采样滤波器之后，采样频率比较高，后面的滤波器设计的通带可以比较宽，过渡带比较宽，硬件上的消耗不会很大，也给数字预失真引入的频谱增长提供了足够的空间。在数字预失真模块之后，接上3级半带滤波器，从而将采样频率上升到2.4GHz，送入射频前端，完成信号发射。下面按照整个系统信号的链路顺序一一介绍其具体实施的过程和解决办法：

(1)第一级为2倍升采样滤波器，通过对数字基带信号做第一级升采样，使协议信号的频谱搬移到一个较高频率处，为预失真器带来的频谱延拓留下足够宽的空间。该设计通常由MATLAB中的filterDesigner工具箱辅助设计，通过设定相关通带阻带以及阻带衰减等参数，完成目标数字滤波器的设计，得到数字滤波器的传输函数的系数之后，进行量化和饱和截断等处理，完成数字滤波器从顶层matlab行为级代码到底层verilog的设计过程。

(2)系统的第二部分是静态预失真模块，主要由二维查找表和双线性插值器构成，通过识别读入信号P(I,Q)点的IQ坐标，读取存储在寄存器组中的预失真数据，包括P点坐标临近的点A、B、C、D，这四个点分别是最靠近P点坐标的左下，右下，右上，左上的点。同时，将输入点P的低7位数据作为线性插值的系数，和A、B、C、D四个点一起，送入到双线性插值器中去，双线性插值器的计算公式如式(1)所示。在式(1)中，pred(A),pred(B),pred(C),pred(D)为预失真点的坐标，α和β是插值用的系数，由输入信号处理得到。双线性插值器的原理如图2所示。经过双线性插值得到的是输入P点的对应的静态预失真点pred(P)；

pred(P)＝(1-α)(1-β)pred(A)+α(1-β)pred(B)+αβpred(C)+α(1-β)pred(D) (1)

如示意图2所示，为了理解式(1)所表现的双线性插值处理过程，本发明描述了这样一个定位格，以及一个嫌疑格，要做的第一步是分辨处P点落在哪个格子，为此引入了公式(2)

式(2)中，等均为矢量。目的在于在定位格的四个顶点处，通过矢量运算来判定点P是否在四边形ABCD内部。这样一种判定方式称为右手法则，即对向量和而言，P点总是在向量的右侧。基于此，可以判定嫌疑格和定位格的区别，从而得到正确的格子，以获得满足公式(1)中的A、B、C、D四个点。而进一步的，需要将插值系数引入，在这里介绍了公式(3)。

在式(3)中，α和β与式(1)中的插值系数含义相同，用于描述在定位格中，P点的相对位置，S_PDA，S_PBC，S_PAB和S_PCD分别表示三角形PDA、PBC、PAB、PCD的面积，通过比较三角形面积比定义在定位格中的插值系数，将两个插值系数带入到式(1)，就可以近似得到P点的坐标。

在示意图3中，详细介绍了整个静态预失真寻找定位格，计算插值系数的流程框图。主要步骤有三步：第一步，在查找表中遍历存储的格点坐标，其临近点根据存储地址计算得到；第二部，根据右手法则判定P点是否在四边形内部；第三步，计算四个三角形面积，作比，得到插值系数。

基于以上过程，设计了如图4所示的实际硬件实现的数字静态预失真电路。静态预失真电路将输入的IQ两路信号分成高5位和低7位，高5位作为地址索引，在二维查找表中索引到相关的ABCD四个点，A点坐标为(Ip,Qp)，D点坐标为(Ip,Qp+1)，C点坐标为(Ip+1,Qp+1),B点坐标为(Ip+1,Qp)；低7位作为插值系数，将这些数据送到双线性插值方程中，这个方程包含有8个乘法，4个加法。

(3)系统的第三个部分是动态预失真器模块，由基于最小化均方误差算法的自适应滤波器实现，自适应滤波器的系数从寄存器组中读入，实现可重构结构，自适应滤波器的作用在于，在固定的二维查找表消除严重的静态非线性之后，同时补偿较弱的静态非线性以及存在于发射机系统中的记忆效应。这是因为自适应滤波器具有FIR滤波器的基本结构，包含有输入信号的延迟项，也就是动态预失真过需要考虑的记忆项。通过预失真算法迭代之后，可以得到补偿记忆效应的滤波器系数，这些系数和二维查找表一样，通过SPI传输协议写入到寄存器组中。动态预失真模块的基本结构框图如图5所示，其基本表示式如式(4)所示，误差迭代方程为式(5)，误差方程为式(6)。通过式(5)和式(6)这两个方程，进行自适应滤波器的系数迭代，反应在滤波器系统中，是实际输出与参考输出的拟合过程，一般来说，当实际输出与理想输出的最小均方误差达到-30dB及以下时，可以认为整个自适应滤波器能够很好的拟合参考输出。

h(n+1)＝h(n)-μ(▽(n))＝h(n)+2μe(n)v(n) (5)

e(n)＝d(n)-y(n) (6)

式(4)是自适应滤波器的传输方程，v_I和v_Q为输入的I,Q两路信号，h_I(n)和h_Q(n)为系数矩阵，可合并为h(n)。式(5)是系数矩阵的更新方程，系数更新算法遵循最速下降法，迭代因子2μe(n)v(n)是误差函数和输入序列以及迭代步长的乘积。在合适的迭代步长下，经过一定的迭代次数，可以得到满足要求的收敛系数。其中误差函数e(n)由式(6)得到，它是参考输出d(n)和实际输出y(n)的差值。需要指出的是，LMS算法是基于维纳滤波，借助最速下降法发展而来，它通过不断测量一个点是否接近目标值，来寻求最优解。

基于以上动态预失真过程，设计了如图6所示的实际硬件实现的数字动态预失真电路，主体上是一个可重构系数的FIR直接型滤波器，不同的地方在于引入了I,Q两路变量，系数双倍，优点在于能够处理弱非线性，以补偿前级静态预失真没有补偿的部分，同时消除记忆效应的影响。最小化均方误差的算法实现在PC端实现，通过之前的建模和静态预失真结果，迭代出最后的动态预失真系数。

(4)8倍升采样滤波器组，该滤波器组采用转置结构的半带滤波器设计，考虑到经过预失真后的信号会产生带宽延拓，同时由于后级滤波器工作在很高的频率，所以需要采用结构相对简单，关键路径很短的半带滤波器实现，其结构如图5所示。最后升采样后的数据送入到射频前端，发送出去。

(5)在设计完成整个数字前端之后，进行了WLAN信号带宽为20MHz，工作频率在2.4GHz的仿真实验。如下表1所示，表中的测试标准有ACPR，NMSE和EVM，其中ACPR指的是相邻信道功率比，用来衡量WLAN信号中相邻频率信道的平均功率和发射频率信道的平均功率之比，是描述发射系统非线性的一个重要指标；NMSE指的归一化均方误差，指的是信道估计算法的性能的度量，用来衡量平均误差，评价数据的变化程度；EVM指的是误差向量幅度，指的是理想无偏差基准信号与实际发射信号的向量差，用来衡量调制信号的幅度误差和相位误差。

表1是建立预失真算法之后的EVM和ACPR统计表格

Claims (4)

1.一种适用于多比特数字发射机补偿非线性的数字预失真电路，其特征在于，由如下三个部分组成：数字静态预失真模块、数字动态预失真模块以及采样滤波器模块；其中，所述数字静态预失真模块由静态查找表及二维线性插值算法实现，所述数字动态预失真模块由动态自适应滤波器组成，采样滤波器模块由FIR滤波器实现；数字静态预失真模块和数字动态预失真模块通过数字静态查找表和自适应滤波器电路级联，分别用于补偿功率放大器的静态非线性和动态非线性；其中：

所述数字静态预失真模块，使用两张17x17的静态查找表，其中存储的数据为11位的预失真点的数值信息，通过SPI通信协议写入或读出数据；通过输入12位数据的高5位寻址，寻址方式为线性寻址，得到查找表上的相关点A、B、C和D，这四个点分别是离输入点P坐标最近的左下，左上，右上和右下点，共同构成一个四边形，将P点包围在内部；以A、B、C、D这四个点包含的预失真信息作为计算基准，将输入信号点P的低7位作为插值自变量，以I为横坐标，Q为纵坐标，通过二维线性插值函数计算得到静态预失真结果；

所述动态预失真模块是基于最小均方误差算法的滤波器，其输入同时包括I和Q两路信号，其输出分别为I或Q路信号，可配置乘法系数通过SPI协议写入，其系数通过MATLAB建模仿真，由最小化均方误差算法经迭代得到；

所述采样滤波器组模块，包括4级采样滤波器；其第一级置于预失真模块的前面，由低通FIR滤波器实现，后三级置于预失真模块的后面，由半带滤波器实现，输入信号为12位，输出信号为12位，低通FIR滤波器以及半带滤波器采用转置型结构以及多相形式实现。

2.根据权利要求1所述的适用于多比特数字发射机补偿非线性的数字预失真电路，其特征在于，所述数字静态预失真模块中，二维线性插值函数计算式为：

pred(P)＝(1-α)(1-β)pred(A)+α(1-β)pred(B)+αβpred(C)+α(1-β)pred(D) (1)

式(1)中，pred(A),pred(B),pred(C),pred(D)为预失真点的坐标，α和β是插值用的系数，由输入信号处理得到；pred(P)为经过双线性插值得到的是输入P点的对应的静态预失真。

3.根据权利要求2所述的适用于多比特数字发射机补偿非线性的数字预失真电路，其特征在于，所述α和β是插值用的系数的算法流程为：

定义一个定位格，以及一个嫌疑格，第一步是分辨处P点落在哪个格子，为此引入了公式(2)：

式(2)中，等均为矢量；式(2)表示按照右手法则，在定位格的四个顶点处，通过矢量运算来判定点P是否在四边形ABCD内部；依此判定嫌疑格和定位格的区别，从而得到正确的格子，以获得满足公式(1)中的A、B、C、D四个点；进一步，插值系数α和β由公式(3)表示：

在式(3)中，S_PDA，S_PBC，S_PAB和S_PCD分别表示三角形PDA、PBC、PAB、PCD的面积，将两个插值系数带入到式(1)，即近似得到P点的坐标。

4.根据权利要求3所述的适用于多比特数字发射机补偿非线性的数字预失真电路，其特征在于，所述动态预失真器模块，由基于最小化均方误差算法的自适应滤波器实现，具体流程为：自适应滤波器的系数从寄存器组中读入，实现可重构结构，自适应滤波器的作用在于，在固定的二维查找表消除严重的静态非线性之后，同时补偿较弱的静态非线性以及存在于发射机系统中的记忆效应；通过预失真算法迭代之后，得到补偿记忆效应的滤波器系数，这些系数和二维查找表一样，通过SPI传输协议写入到寄存器组中；动态预失真模块的基本表示式如式(4)所示，误差迭代方程为式(5)，误差方程为式(6)；通过式(5)和式(6)这两个方程，进行自适应滤波器的系数迭代，反应在滤波器系统中，是实际输出与参考输出的拟合过程；当实际输出与理想输出的最小均方误差达到-30dB及以下时，即认为整个自适应滤波器能够很好的拟合参考输出；

h(n+1)＝h(n)-μ(▽(n))＝h(n)+2μe(n)v(n) (5)

e(n)＝d(n)-y(n) (6)

式(4)是自适应滤波器的传输方程，v_I和v_Q为输入的I,Q两路信号，h_I(n)和h_Q(n)为系数矩阵，可合并为h(n)；式(5)是系数矩阵的更新方程，系数更新算法遵循最速下降法，迭代因子2μe(n)v(n)是误差函数和输入序列以及迭代步长的乘积；在合适的迭代步长下，经过一定的迭代次数，得到满足要求的收敛系数；其中误差函数e(n)由式(6)得到，它是参考输出d(n)和实际输出y(n)的差值；忧郁LMS算法是基于维纳滤波，借助最速下降法发展而来，它通过不断测量一个点是否接近目标值，来寻求最优解。